JP2017228010A - ストレージ制御手段、ストレージ制御手段を有する情報処理装置、ストレージ制御方法及びそのプログラム - Google Patents
ストレージ制御手段、ストレージ制御手段を有する情報処理装置、ストレージ制御方法及びそのプログラム Download PDFInfo
- Publication number
- JP2017228010A JP2017228010A JP2016122303A JP2016122303A JP2017228010A JP 2017228010 A JP2017228010 A JP 2017228010A JP 2016122303 A JP2016122303 A JP 2016122303A JP 2016122303 A JP2016122303 A JP 2016122303A JP 2017228010 A JP2017228010 A JP 2017228010A
- Authority
- JP
- Japan
- Prior art keywords
- area
- mode
- data
- processing apparatus
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【課題】eMMC上にスワップ領域のようなデータ領域を確保する場合、プログラム格納領域が圧迫されてしまい、またデータ消失可能性を増大させてしまう。さらに、画像形成装置では一時的に画像データを保存するデータ領域を確保している事が多く、該データ領域は比較的容量が大きく、また書き換えも頻繁であるため、eMMCの書き換え可能回数に達する時間が短くなってしまい、製品としての信頼性が低下してしまう。【解決手段】装置起動時に、HDDといったサブストレージが装着されていると判断された場合、eMMCの全領域をSLCモードに設定し、データ領域をHDDに確保する。また、eMMC上に格納された必要なデータは、HDDに確保されたデータ領域に転送する。【選択図】図4
Description
本発明は、情報処理装置、特に画像形成装置のストレージ、特に不揮発性半導体記憶媒体(eMMC)の制御に関するものである。
近年、不揮発性半導体記憶装置としてeMMC(embedded Multi Media Card)をメインストレージとして搭載する機器が増加している。
eMMCを構成するNAND型フラッシュメモリは、最小記憶単位であるセルに含まれる電荷量によって情報を表現し、電荷の含み方によってタイプが大別される。
SLC(Single Level Cell)は、1つのセルに対して1ビットの情報を記憶可能であり、MLC(Multi Level Cell)は1つのセルに対して2ビット以上の情報を記憶可能である。
eMMCを構成するNAND型フラッシュメモリは、最小記憶単位であるセルに含まれる電荷量によって情報を表現し、電荷の含み方によってタイプが大別される。
SLC(Single Level Cell)は、1つのセルに対して1ビットの情報を記憶可能であり、MLC(Multi Level Cell)は1つのセルに対して2ビット以上の情報を記憶可能である。
表1は、一般的なNAND型フラッシュメモリにおけるSLC、MLCそれぞれの書き換え可能回数および保持(リテンション)期間である。
フラッシュメモリ内のコントローラ機能やシステム全体の振る舞いによってばらつきがあるが、MLCに比べSLCの方が信頼性を向上させることがわかる。
フラッシュメモリ内のコントローラ機能やシステム全体の振る舞いによってばらつきがあるが、MLCに比べSLCの方が信頼性を向上させることがわかる。
そうすると、MLCはSLCに比べ記憶可能な情報量(記憶容量)は増加するというメリットがある。しかし、電荷量による情報の判定に精度が求められるため劣化しやすく、そのため、書き換え可能回数が少なく、データ保持(リテンション)期間が短いというデメリットを持つ。
一方で、SLCはMLCに比べ記憶可能な情報量(記憶容量)は減るというデメリットがあるが、劣化に強いため、書き換え可能回数が多く、またデータ保持(リテンション)期間が長くデータ消失し難いというメリットもある。
一方で、SLCはMLCに比べ記憶可能な情報量(記憶容量)は減るというデメリットがあるが、劣化に強いため、書き換え可能回数が多く、またデータ保持(リテンション)期間が長くデータ消失し難いというメリットもある。
eMMCの中には、一方はMLCモード、一方はSLCモードとして領域(パーティション)毎に分割して使用可能な機能を持つものがある。
この機能により、領域の使い方に応じてSLCモードとして利用するか、MLCモードとして利用するかを区別することが可能となる。
現在のeMMC規格では、SLCモードはMLCモードに比べ、記憶可能な情報量は半分になり、書き換え可能回数は3倍になるが、MLCモードからSLCモードに設定を変更するとMLCモードに再び設定することはできない。
また、MLCモードからSLCモードに設定する際、格納されているデータは消去されてしまう。
この機能により、領域の使い方に応じてSLCモードとして利用するか、MLCモードとして利用するかを区別することが可能となる。
現在のeMMC規格では、SLCモードはMLCモードに比べ、記憶可能な情報量は半分になり、書き換え可能回数は3倍になるが、MLCモードからSLCモードに設定を変更するとMLCモードに再び設定することはできない。
また、MLCモードからSLCモードに設定する際、格納されているデータは消去されてしまう。
ところで、一般的なOS(オペレーティングシステム)は、ストレージにプログラムを格納するプログラム格納領域と、メモリのデータ等を一時的に退避するスワップ機能が用いるスワップ領域といったデータ領域を有する。
プログラム格納領域は、OSやアプリケーション等の実行ファイルが格納される領域である。
またデータ領域の代表例としては、前述のスワップ領域以外にも画像データを一時的に保存する画像データ領域というものがある。
プログラム格納領域は、OSやアプリケーション等の実行ファイルが格納される領域である。
またデータ領域の代表例としては、前述のスワップ領域以外にも画像データを一時的に保存する画像データ領域というものがある。
eMMC(またはSSD)はフラッシュメモリであるため、前述のとおり、書き換え可能回数に制限があるため、HDD(ハードディスク)のような磁気記憶装置をサブストレージとして用いることがある。
このようにメインストレージをSSD、サブストレージをHDDとしたシステム構成の場合、スワップ領域を両ストレージに確保し、電力状態に応じていずれかの電源供給を遮断する技術が知られている(特許文献1)。
このようにメインストレージをSSD、サブストレージをHDDとしたシステム構成の場合、スワップ領域を両ストレージに確保し、電力状態に応じていずれかの電源供給を遮断する技術が知られている(特許文献1)。
しかしながら、特許文献1のように不揮発性半導体記憶装置上にスワップ領域のようなデータ領域を確保する場合、プログラム格納領域が圧迫されてしまい、またデータ消失可能性を増大させてしまう。
さらに、画像形成装置では一時的に画像データを保存するデータ領域を確保している事が多く、該データ領域は比較的容量が大きく、また書き換えも頻繁であるため、不揮発性半導体記憶装置の書き換え可能回数に達する時間が短くなってしまい、製品としての信頼性が低下してしまう。
さらに、画像形成装置では一時的に画像データを保存するデータ領域を確保している事が多く、該データ領域は比較的容量が大きく、また書き換えも頻繁であるため、不揮発性半導体記憶装置の書き換え可能回数に達する時間が短くなってしまい、製品としての信頼性が低下してしまう。
上記課題を鑑み、本発明のストレージ制御手段は以下の構成を有する。
1つのセルに対して2ビット以上の情報を記憶可能な第1のモードと、1つのセルに対して1ビットの情報を記憶可能であって前記第1のモードよりも書き換え可能回数が多い第2のモードとを有し、複数の領域毎にいずれかのモードが設定可能な不揮発性半導体記憶装置を、備えた情報処理装置のストレージ制御手段において、前記情報処理装置に補助記憶装置が装着されたことを判断する判断手段と、前記補助記憶手段が接続されていると判断された場合、前記不揮発性半導体記憶装置の第1のモードが設定されている第1の領域を第2のモードに変更する変更手段と、を有することを特徴とする。
1つのセルに対して2ビット以上の情報を記憶可能な第1のモードと、1つのセルに対して1ビットの情報を記憶可能であって前記第1のモードよりも書き換え可能回数が多い第2のモードとを有し、複数の領域毎にいずれかのモードが設定可能な不揮発性半導体記憶装置を、備えた情報処理装置のストレージ制御手段において、前記情報処理装置に補助記憶装置が装着されたことを判断する判断手段と、前記補助記憶手段が接続されていると判断された場合、前記不揮発性半導体記憶装置の第1のモードが設定されている第1の領域を第2のモードに変更する変更手段と、を有することを特徴とする。
本発明によれば、eMMCを劣化に強いSLCモードに設定することで、プログラムのデータ消失可能性の軽減することができる。また、書き換え回数が多く、容量の大きいデータ領域をサブストレージに確保することで、製品としての信頼性を向上させることができる。
本発明の実施例について、図面と共に以下に説明する。以下の説明では、画像形成装置内の不揮発性半導体記憶装置であるeMMCを例にとって説明するが、画像形成装置に限定されるものではなく、また、不揮発性半導体記憶装置も不揮発性の半導体記憶装置であれば、SSDやUSBメモリ等のように何でもよく、eMMCに限定されるものではない。
以下、本発明を実施するための形態について図面を用いて説明する。
画像形成装置1の構成を図1の画像形成装置1のブロック図を用いて説明する。
画像形成装置1は、以下のものから構成される。操作部ユニット111は、本画像形成装置の操作や表示を行う。プリンタユニット112は、デジタル画像を紙デバイスに出力するエンジンである。
コントローラユニット100は、各デバイスや各ユニット全体を制御する。
画像形成装置1の構成を図1の画像形成装置1のブロック図を用いて説明する。
画像形成装置1は、以下のものから構成される。操作部ユニット111は、本画像形成装置の操作や表示を行う。プリンタユニット112は、デジタル画像を紙デバイスに出力するエンジンである。
コントローラユニット100は、各デバイスや各ユニット全体を制御する。
コントローラユニット100は、いわゆる汎用的なCPUシステムであり、以下のもので構成される。
CPU101は、画像形成装置1全体を制御する。ブートロム102には、ブートプログラムが格納されている。RAM103は、CPUがワークメモリとして使用し、プログラムを展開し、実行すると共に、データも格納する。SRAM104は、電力供給が遮断された場合でも画像形成装置1を動作させるために必要な設定情報等のデータを保持可能である。RTC105は、時計機能を有している。
eMMC106は、CPU101が実行するプログラムや各種データを格納し、メインストレージとしてCPU101が使用する。HDD107は、取り外し可能で、サブストレージとしてデータを格納する。
CPU101は、画像形成装置1全体を制御する。ブートロム102には、ブートプログラムが格納されている。RAM103は、CPUがワークメモリとして使用し、プログラムを展開し、実行すると共に、データも格納する。SRAM104は、電力供給が遮断された場合でも画像形成装置1を動作させるために必要な設定情報等のデータを保持可能である。RTC105は、時計機能を有している。
eMMC106は、CPU101が実行するプログラムや各種データを格納し、メインストレージとしてCPU101が使用する。HDD107は、取り外し可能で、サブストレージとしてデータを格納する。
さらに、USBメモリやUSBカードリーダー等のUSBデバイスと接続可能なUSBホストI/F108、外部装置とUSBケーブルで接続可能なUSBデバイスI/F109を有している。また、有線LANおよび無線LANで外部ネットワークに接続可能なネットワークI/F110も有している。
また、CPU101はチップセット、バスブリッジ、クロックジェネレータ等のCPU周辺ハードウェアが多数含まれているが、説明の都合上、簡略化して記載しており、このブロック構成が本発明を制限するものではない。
また、CPU101はチップセット、バスブリッジ、クロックジェネレータ等のCPU周辺ハードウェアが多数含まれているが、説明の都合上、簡略化して記載しており、このブロック構成が本発明を制限するものではない。
コントローラユニット100の動作について、紙デバイスによる画像印刷を例に説明する。
利用者がPCからネットワークを経由して、もしくはUSBメモリ等の可搬な記憶媒体を使って、外部から、各I/Fを介して画像印刷を指示すると、CPU101がRAM103にDMA転送を行いデジタル画像データの一時保存を行う。
CPU101はデジタル画像データがRAM103に一定量もしくは全て入ったことが確認できると、プリンタユニット112に画像出力指示を出す。このとき、CPU101はプリンタユニット112にRAM103の画像データの位置を教え、プリンタユニット112からの同期信号に従ってRAM103上の画像データはプリンタユニット112に送信され、プリンタ装置112にて紙デバイスにデジタル画像データが印刷される。
利用者がPCからネットワークを経由して、もしくはUSBメモリ等の可搬な記憶媒体を使って、外部から、各I/Fを介して画像印刷を指示すると、CPU101がRAM103にDMA転送を行いデジタル画像データの一時保存を行う。
CPU101はデジタル画像データがRAM103に一定量もしくは全て入ったことが確認できると、プリンタユニット112に画像出力指示を出す。このとき、CPU101はプリンタユニット112にRAM103の画像データの位置を教え、プリンタユニット112からの同期信号に従ってRAM103上の画像データはプリンタユニット112に送信され、プリンタ装置112にて紙デバイスにデジタル画像データが印刷される。
複数部印刷を行なう場合、CPU101がRAM103の画像データをeMMC106もしくはHDD107に対して保存を行い、2部目以降は外部から画像を要求せずともプリンタユニット112に画像を送ることが可能である。
〔SLC,MLCモードの領域の切り換え制御〕
次に、画像形成装置の起動時におけるeMMC106のSLC,MLCモードの領域の切り換え制御について図2〜4を参照しつつ、説明する。
図2、3は、実施例1におけるeMMC106のパーティション設定の例で、図2は、HDD107未接続時、図3は、HDD107接続時のものを表している。
それでは、図4のeMMC106およびHDD107の制御に関するフローチャートに沿って説明する。
次に、画像形成装置の起動時におけるeMMC106のSLC,MLCモードの領域の切り換え制御について図2〜4を参照しつつ、説明する。
図2、3は、実施例1におけるeMMC106のパーティション設定の例で、図2は、HDD107未接続時、図3は、HDD107接続時のものを表している。
それでは、図4のeMMC106およびHDD107の制御に関するフローチャートに沿って説明する。
画像形成装置1のCPU101は、装置の起動時に各コントローラユニット100に搭載されている各デバイス構成を確認する(S401)。
次に、オプションストレージとして、HDD107が接続されているかどうか判断する(S402)。ここで、HDD107が接続されていないと判断された場合は、処理を終了する。このとき、eMMC106のパーディション設定は、図2に示す。
次に、オプションストレージとして、HDD107が接続されているかどうか判断する(S402)。ここで、HDD107が接続されていないと判断された場合は、処理を終了する。このとき、eMMC106のパーディション設定は、図2に示す。
詳細には、プログラム格納領域201は、SLCモードとし、スワップ領域203と画像データ領域204等からなるデータ領域202は、領域を多くとるためにMLCモードとするようにパーティションが設定されている。
また、S402において、HDD107が接続されていたと判断された場合は、S403へ進む。
S403において、eMMC106にパーティションが形成され、MLCモードのデータ領域があるかどうか判断する。MLCモードのデータ領域がない場合は、以前の起動時にMLCモードのデータ領域をSLCモードに変更済みであるので、処理を終了する。一方、MLCモードのデータ領域がある場合は、S404に進む。
S404において、eMMC106のデータ領域をSLCモードに設定する。続いてS405において、eMMC106のパーティション領域を結合し、eMMC106の全領域をSLCモードに設定する。
このとき、eMMC106は、図3に示すように全領域が、プログラム格納領域301となっており、SLCモードである。
S403において、eMMC106にパーティションが形成され、MLCモードのデータ領域があるかどうか判断する。MLCモードのデータ領域がない場合は、以前の起動時にMLCモードのデータ領域をSLCモードに変更済みであるので、処理を終了する。一方、MLCモードのデータ領域がある場合は、S404に進む。
S404において、eMMC106のデータ領域をSLCモードに設定する。続いてS405において、eMMC106のパーティション領域を結合し、eMMC106の全領域をSLCモードに設定する。
このとき、eMMC106は、図3に示すように全領域が、プログラム格納領域301となっており、SLCモードである。
続いて、S406において、HDD107にデータ領域302を作成する。
このときHDD107は、図3に示すようにスワップ領域303や、画像データ領域304を含むデータ領域302が形成されている。
S406の後、本処理を終了する。
このときHDD107は、図3に示すようにスワップ領域303や、画像データ領域304を含むデータ領域302が形成されている。
S406の後、本処理を終了する。
このように設定することで、すでに格納されているプログラム領域を消去することなく、装置起動時にeMMC106のMLCモードの領域をSLCモードに設定変更し、全領域をSLCモードの領域とすることで、eMMC106のデータ保持期間を長く保障することができる。
また、SLCモードが全領域となることで、データ保持期間を長く保証できるプログラム格納領域の容量が向上でき、バージョンアップ等でプログラムが増大しても、HDD107が装着されていれば、eMMC106の容量不足を防ぐことができる。
また、SLCモードが全領域となることで、データ保持期間を長く保証できるプログラム格納領域の容量が向上でき、バージョンアップ等でプログラムが増大しても、HDD107が装着されていれば、eMMC106の容量不足を防ぐことができる。
また、装置起動時は、データ領域は、何も格納されていないためデータの損傷は無い。そして、頻繁でかつ容量を必要とするデータ領域をHDDに確保することによって、eMMCの書き換え可能回数の劣化を防ぐことができる。
実施例1では、一時的なデータ領域をオプションのHDDに確保するものであった。
実施例2では、恒常的に保存を必要とし、記憶容量も必要な設定ファイルやユーザーが画像処理装置1のストレージにデータを一定期間保管するようなデータ領域をHDDに確保する場合について説明する。
図5にフローチャートを示す。S501〜S503については、図4のS401〜S403と同じであるので、説明を省略する。
S504において、オプションストレージのHDD107にデータ領域302を作成します。
S505 において、eMMCのMLCモードのデータ領域202のデータをHDD107のデータ領域302に転送する。
S506〜S507は、S404 〜S405と同じであるので、説明を省略する。
そして、本処理を終了する。
実施例2では、恒常的に保存を必要とし、記憶容量も必要な設定ファイルやユーザーが画像処理装置1のストレージにデータを一定期間保管するようなデータ領域をHDDに確保する場合について説明する。
図5にフローチャートを示す。S501〜S503については、図4のS401〜S403と同じであるので、説明を省略する。
S504において、オプションストレージのHDD107にデータ領域302を作成します。
S505 において、eMMCのMLCモードのデータ領域202のデータをHDD107のデータ領域302に転送する。
S506〜S507は、S404 〜S405と同じであるので、説明を省略する。
そして、本処理を終了する。
以上の処理に従えば、設定ファイルなど保存が必要なデータについては、装着されたオプションストレージに転送、格納した後に、eMMCのMLCモードの領域をSLCモードに変更するので、データが消失することは回避できる。
上記実施例1、2では、装置の起動時として、電源オンなどの通常の装置起動の場合におけるストレージ制御について説明した。実施例3では、ファームウエアなどをダウンロードした後に、装置を起動した場合のストレージ制御を行う場合について、実施例1のフローチャートに追加する形で説明する。
図6にストレージ制御のフローチャートを示す。実施例1との違いは、最初にファームウエアのダウンロード起動か操作者に問い合わせを行うステップが入っている点である。
最初に、S601で、ファームウエアのダウンロード起動かどうか操作者に問い合わせる。
操作者が、ダウンロード起動でない(「N」)を入力した場合、処理は終了する。
一方、ダウンロード起動である(「Y」)を入力した場合は、続いてS602〜S607の処理を進める。これは、図4のS401〜S406に相当する。そして、処理を終了する。
最初に、S601で、ファームウエアのダウンロード起動かどうか操作者に問い合わせる。
操作者が、ダウンロード起動でない(「N」)を入力した場合、処理は終了する。
一方、ダウンロード起動である(「Y」)を入力した場合は、続いてS602〜S607の処理を進める。これは、図4のS401〜S406に相当する。そして、処理を終了する。
以上によれば、プログラム領域が必要となるファームウエアなどをダウンロードした後の起動時に、ストレージ制御を行うので、通常の起動時には、すぐに装置が立ち上がるようになる。
なお、実施例2のストレージ制御においても、ダウンロード起動時に行うようにすることも可能である。
また、データ領域は、複数設けられていてもよく、それぞれのデータ領域を必要に応じてオプションストレージに移行すると共に、該データ領域をSLCモードに変更するようにしても良い。
なお、実施例2のストレージ制御においても、ダウンロード起動時に行うようにすることも可能である。
また、データ領域は、複数設けられていてもよく、それぞれのデータ領域を必要に応じてオプションストレージに移行すると共に、該データ領域をSLCモードに変更するようにしても良い。
以上、本発明は画像形成装置を例にして説明したが、画像形成装置に限らず、PC(パーソナルコンピュータ)やスマートフォン等の携帯端末、サーバなど様々な情報処理装置に適用することができる。
また、オプションストレージはHDDに限定されるものではなく、SSD(Solid State Drive)のようなメインストレージであるeMMCより容量の大きいストレージが装着することも可能である。
また、オプションストレージはHDDに限定されるものではなく、SSD(Solid State Drive)のようなメインストレージであるeMMCより容量の大きいストレージが装着することも可能である。
(その他の実施例)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (7)
- 1つのセルに対して2ビット以上の情報を記憶可能な第1のモードと、
1つのセルに対して1ビットの情報を記憶可能であって前記第1のモードよりも書き換え可能回数が多い第2のモードとを有し、
複数の領域毎にいずれかのモードが設定可能な不揮発性半導体記憶装置を、
備えた情報処理装置であって、
前記情報処理装置に補助記憶装置が装着されたことを判断する判断手段と、
前記補助記憶装置が装着されていると判断された場合、前記不揮発性半導体記憶装置の第1のモードが設定されている第1の領域を第2のモードに変更する変更手段と、
を有することを特徴とする情報処理装置。 - 前記第1の領域は、データを記憶するための少なくとも1つ以上のデータ領域であることを特徴とする請求項1に記載の情報処理装置。
- 前記補助記憶装置にデータ領域を作成することを特徴とする請求項2に記載の情報処理装置。
- 前記補助記憶装置のデータ領域に、前記不揮発性半導体記憶装置のデータ領域に格納されたデータを転送することを特徴とする請求項3に記載の情報処理装置。
- 前記データ領域は、
RAMの作業領域が不足した場合に前記RAMに記憶されたデータを一時的に退避させるためのスワップ領域と、
画像データを一時的に記憶する画像データ領域との、
少なくとも何れかを含むことを特徴とする請求項2に記載の情報処理装置。 - 1つのセルに対して2ビット以上の情報を記憶可能な第1のモードと、
1つのセルに対して1ビットの情報を記憶可能であって前記第1のモードよりも書き換え可能回数が多い第2のモードとを有し、
複数の領域毎にいずれかのモードが設定可能な不揮発性半導体記憶装置を、
備えた情報処理装置の制御方法であって、
前記情報処理装置に補助記憶装置が装着されたことを判断する判断工程と、
前記補助記憶装置が装着されていると判断された場合、前記不揮発性半導体記憶装置の第1のモードが設定されている第1の領域を第2のモードに変更する変更工程と、
を有することを特徴とする情報処理装置の制御方法。 - 請求項6に記載の制御方法を、コンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016122303A JP2017228010A (ja) | 2016-06-21 | 2016-06-21 | ストレージ制御手段、ストレージ制御手段を有する情報処理装置、ストレージ制御方法及びそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016122303A JP2017228010A (ja) | 2016-06-21 | 2016-06-21 | ストレージ制御手段、ストレージ制御手段を有する情報処理装置、ストレージ制御方法及びそのプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017228010A true JP2017228010A (ja) | 2017-12-28 |
Family
ID=60891813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016122303A Pending JP2017228010A (ja) | 2016-06-21 | 2016-06-21 | ストレージ制御手段、ストレージ制御手段を有する情報処理装置、ストレージ制御方法及びそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017228010A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020003836A (ja) * | 2018-06-25 | 2020-01-09 | 日本精機株式会社 | 車両用表示装置 |
US10956067B2 (en) | 2018-11-21 | 2021-03-23 | Tdk Corporation | Memory controller and flash memory system having the same |
JP2022078261A (ja) * | 2018-06-25 | 2022-05-24 | 日本精機株式会社 | 車両用表示装置 |
JP2022179396A (ja) * | 2021-05-20 | 2022-12-02 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置の製造方法、及び情報処理装置 |
-
2016
- 2016-06-21 JP JP2016122303A patent/JP2017228010A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020003836A (ja) * | 2018-06-25 | 2020-01-09 | 日本精機株式会社 | 車両用表示装置 |
JP7047628B2 (ja) | 2018-06-25 | 2022-04-05 | 日本精機株式会社 | 車両用表示装置 |
JP2022078261A (ja) * | 2018-06-25 | 2022-05-24 | 日本精機株式会社 | 車両用表示装置 |
JP7256976B2 (ja) | 2018-06-25 | 2023-04-13 | 日本精機株式会社 | 車両用表示装置 |
US10956067B2 (en) | 2018-11-21 | 2021-03-23 | Tdk Corporation | Memory controller and flash memory system having the same |
JP2022179396A (ja) * | 2021-05-20 | 2022-12-02 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置の製造方法、及び情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017228010A (ja) | ストレージ制御手段、ストレージ制御手段を有する情報処理装置、ストレージ制御方法及びそのプログラム | |
US20150277786A1 (en) | Method, device, and program for managing a flash memory for mass storage | |
JP2011095916A (ja) | 電子機器 | |
JP2014194682A (ja) | 情報処理装置およびその処理方法 | |
JP6640776B2 (ja) | メモリシステム | |
JP2006268377A (ja) | プログラム起動制御装置及びプログラム起動制御方法 | |
US8775768B2 (en) | Information processing apparatus and method of controlling the same | |
US20140218767A1 (en) | Image forming apparatus, memory management method for image forming apparatus, and program | |
CN111026417A (zh) | 一种嵌入式设备的升级方法及嵌入式设备 | |
JP2013092940A (ja) | 電子機器及びその電力制御方法 | |
JP5970867B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2008225576A (ja) | Nand型フラッシュメモリの制御装置 | |
JP6004923B2 (ja) | 情報処理装置及びその制御方法とプログラム | |
US11797292B2 (en) | Information processing apparatus using swap file, control method therefor, and storage medium | |
US20170249092A1 (en) | Apparatus having volatile memory, memory control method, and storage medium | |
JP7401215B2 (ja) | 情報処理装置、その制御方法およびプログラム | |
JP2013045285A (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2018156582A (ja) | 情報処理装置および画像形成装置等のストレージ制御方法 | |
KR20170133116A (ko) | 전자 장치 및 그것의 동작 방법 | |
JP2017211808A (ja) | 電子機器及びその制御方法、並びにプログラム | |
US8825914B2 (en) | Information processing apparatus, information processing method and program | |
JP2013004043A (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2023128642A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2017151965A (ja) | 揮発性メモリを有する情報処理装置及びメモリ制御方法 | |
JP2009265923A (ja) | ソフトウェア書き換え装置及びソフトウェア書き換え方法及びソフトウェア書き換えプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180306 |