JP2017151965A - 揮発性メモリを有する情報処理装置及びメモリ制御方法 - Google Patents

Abstract

【課題】プログラム格納領域に十分な容量を確保し、かつ、プログラム格納領域のプログラムの保持期間を長くすることができる情報処理装置を提供する。
【解決手段】情報処理装置は、情報を記憶するための揮発性メモリと、情報処理装置を制御するプログラムを少なくとも格納するためのプログラム格納領域（４０１）と、プログラム格納領域から読み出され揮発性メモリへ展開された情報を退避させるためのスワップ領域（４０２）とを有するフラッシュメモリ（１０６）と、プログラム格納領域の少なくとも一部において、１セルに対して１ビットの情報を記憶させるＳＬＣ方式で記憶するようフラッシュメモリを設定し、スワップ領域の少なくとも一部において、１セルに対して２ビット以上の情報を記憶させるＭＬＣ方式で記憶するようフラッシュメモリを設定する処理を制御する制御手段とを有する。
【選択図】図５

Description

本発明は、情報処理装置及びメモリ制御方法に関する。

近年、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）をメインストレージとして搭載する機器が増加している。ｅＭＭＣを構成するＮＡＮＤ型フラッシュメモリは、最小記憶単位であるセルに含まれる電荷量によって情報を表現し、電荷の含み方によってタイプが大別される。ＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）は、１つのセルに対して１ビットの情報を記憶可能であり、ＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）は１つのセルに対して２ビット以上の情報を記憶可能である。ＭＬＣは、ＳＬＣに比べ、記憶可能な情報量（容量）は増加するが、電荷量による情報の判定に高精度が求められるため劣化しやすい。そのため、ＭＬＣは、ＳＬＣに比べ、書き換え可能回数が少なく、データ保持（リテンション）期間が短いというデメリットを持つ。一方で、ＳＬＣは、ＭＬＣに比べ、記憶可能な情報量（容量）は減る反面、劣化に強いため、書き換え可能回数が比較的多く、またデータ保持（リテンション）期間が長く、データ消失し難いというメリットがある。

ところで、一般的なＯＳ（オペレーティングシステム）は、メインストレージにプログラムを格納するプログラム格納領域と、メモリのデータ等を一時的に退避するテンポラリ領域を有する。プログラム格納領域は、ＯＳやアプリケーション等の実行ファイルが格納される領域である。また、テンポラリ領域の代表例として、スワップ領域があり、ＯＳは、物理メモリ容量が不足したときに使用してないプログラム（プロセス）を一時的にストレージのスワップ領域に退避するスワップ機能を備えている。スワップ機能を実行するには、メインストレージに予めスワップ領域を確保する必要がある。そのため、メインストレージのパーティション構成は、少なくともプログラムを格納するプログラム格納領域とスワップ領域が必要となる。また、一般的に、スワップ領域は、機器に搭載されている物理メモリの２倍程度の容量が必要となる。

また、特許文献１には、ＮＡＮＤ型フラッシュメモリのようなストレージにプログラムを格納する領域とスワップ領域を有する場合、書き込み回数や読み出し回数、消去回数の上限を監視してデータを保障することが開示されている。

特開２０１１−１８６５５３号公報

しかしながら、ｅＭＭＣ上にスワップ領域を確保する場合、プログラム格納領域の容量が不足したり、プログラム格納領域のプログラムの保持期間が短くなってしまう課題がある。

本発明の目的は、プログラム格納領域に十分な容量を確保し、かつ、プログラム格納領域のプログラムの保持期間を長くすることができる情報処理装置及びメモリ制御方法を提供することである。

本発明の情報処理装置は、一例として、情報を記憶するための揮発性メモリと、前記情報処理装置を制御するプログラムを少なくとも格納するためのプログラム格納領域と、前記プログラム格納領域から読み出され前記揮発性メモリへ展開された情報を退避させるためのスワップ領域とを有するフラッシュメモリと、前記プログラム格納領域の少なくとも一部において、１セルに対して１ビットの情報を記憶させるＳＬＣ方式で記憶するよう前記フラッシュメモリを設定し、前記スワップ領域の少なくとも一部において、１セルに対して２ビット以上の情報を記憶させるＭＬＣ方式で記憶するよう前記フラッシュメモリを設定する処理を制御する制御手段とを有する。

プログラム格納領域に十分な容量を確保し、かつ、プログラム格納領域のプログラムの保持期間を長くすることができ、信頼性を向上させることができる。

画像形成装置の構成例を示すブロック図である。 ＯＳのスワップアウトの処理例を示すフローチャートである。 ＯＳのスワップインの処理例を示すフローチャートである。 ｅＭＭＣのモード設定の一例を示す図である。 ｅＭＭＣのモード設定の一例を示す図である。 書き換え可能回数及び保持（リテンション）期間を示す図である。

図１は、本発明の実施形態による画像形成装置１の構成例を示すブロック図である。画像形成装置１は、例えばプリンタ装置等の情報処理装置であり、コントローラユニット１００と、ＨＤＤ（ハードディスクドライブ装置）１０７と、操作部ユニット１１１と、プリンタユニット１１２とを有する。コントローラユニット１００は、汎用的なＣＰＵシステムであり、各デバイスや各ユニットを制御する。ＨＤＤ１０７は、データを格納する取り外し可能なストレージである。操作部ユニット１１１は、画像形成装置１の操作や表示を行う。プリンタユニット１１２は、デジタル画像を紙に出力するエンジンである。プリンタユニット１１２は印刷手段の一例である。

コントローラユニット１００は、ＣＰＵ１０１と、ブートロム１０２と、ＲＡＭ１０３と、ＳＲＡＭ１０４と、ＲＴＣ１０５と、ｅＭＭＣ１０６と、ＵＳＢホストＩ／Ｆ１０８と、ＵＳＢデバイスＩ／Ｆ１０９と、ネットワークＩ／Ｆ１１０とを有する。ＣＰＵ１０１は、制御手段であり、画像形成装置１の全体を制御する。ブートロム１０２は、起動のためのブートプログラムを記憶するメモリである。ＲＡＭ１０３は、ＣＰＵ１０１がワークメモリとして使用する揮発性メモリであり、情報を記憶する。ＳＲＡＭ１０４は、電力供給が遮断された場合でも画像形成装置１を動作させるために必要な設定情報等のデータを保持可能なメモリである。ＲＴＣ１０５は、時計機能を有するリアルタイムクロックである。ｅＭＭＣ（ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）１０６は、ＮＡＮＤ型フラッシュメモリであり、ＣＰＵ１０１が実行するＯＳを含むプログラムや各種データを格納する。ＣＰＵ１０１は、ｅＭＭＣ１０６をメインストレージとして使用し、ＨＤＤ１０７をサブストレージとして使用する。ＵＳＢホストＩ／Ｆ１０８は、ＵＳＢメモリやＵＳＢカードリーダー等のＵＳＢデバイスと接続可能なインターフェースである。ＵＳＢデバイスＩ／Ｆ１０９は、外部装置とＵＳＢケーブルにより接続可能なインターフェースである。ネットワークＩ／Ｆ１１０は、有線ＬＡＮ及び無線ＬＡＮにより外部ネットワークに接続可能なインターフェースである。なお、ＣＰＵ１０１は、チップセット、バスブリッジ、クロックジェネレータ等のＣＰＵ周辺ハードウェアを有する。ＣＰＵ１０１はコンピュータの一例である。

コントローラユニット１００の動作について、紙への画像印刷を例に説明する。コントローラユニット１００は、ユーザ操作によりＰＣやＵＳＢメモリ等の外部装置から、各Ｉ／Ｆを介して画像データの画像印刷の指示を入力する。すると、ＣＰＵ１０１は、その入力した画像データをＲＡＭ１０３にＤＭＡ転送し、デジタル画像データの一時保存を行う。ＣＰＵ１０１は、デジタル画像データがＲＡＭ１０３に一定量又は全て転送されたことを確認すると、プリンタユニット１１２に画像出力指示を出力する。ＣＰＵ１０１がＲＡＭ１０３の画像データの位置を指示すると、プリンタユニット１１２からの同期信号に従って、ＲＡＭ１０３上の画像データは、プリンタユニット１１２に送信される。すると、プリンタユニット１１２は、受信したデジタル画像データを紙に印刷する。複数部印刷を行う場合、ＣＰＵ１０１は、ＲＡＭ１０３の画像データをｅＭＭＣ１０６又はＨＤＤ１０７に対して保存を行い、２部目以降は外部装置から画像を要求せずとも、プリンタユニット１１２に画像データを送信することが可能である。

図２は、ＣＰＵ１０１が実行するＯＳのスワップアウトの処理例を示すフローチャートである。以下、画像形成装置１のメモリ制御方法を説明する。スワップアウトは、ＲＡＭ１０３のメモリ容量が不足したときに、ＲＡＭ１０３上の使用してないプログラム（プロセス）を一時的にｅＭＭＣ１０６のスワップ領域に退避するスワップ機能である。ｅＭＭＣ１０６は、図５のように、ＯＳやアプリケーションのプログラムを格納するプログラム格納領域４０１と、メモリのデータ等を一時的に退避するスワップ領域４０２を有する。プログラム格納領域４０１は、画像形成装置１を制御するプログラムを少なくとも格納するための領域である。スワップ領域４０２は、プログラム格納領域４０１から読み出されＲＡＭ１０３へ展開された情報を退避させるための領域である。

まず、ステップＳ２０１では、ＣＰＵ１０１は、ｅＭＭＣ１０６のプログラム格納領域４０１に格納されているプログラムを読み出す。次に、ステップＳ２０２では、ＣＰＵ１０１は、その読み出したプログラムをＲＡＭ１０３に展開して（書き込んで）実行する。次に、ステップＳ２０３では、ＣＰＵ１０１は、ＲＡＭ１０３に十分な空き容量があるか否かを判定し、ＲＡＭ１０３に十分な空き容量がない場合にはステップＳ２０４に処理を進め、ＲＡＭ１０３に十分な空き容量がある場合には処理を終了する。ステップＳ２０４では、ＣＰＵ１０１は、ＯＳによるスワップアウト要求を発行する。次に、ステップＳ２０５では、ＣＰＵ１０１は、スワップアウト要求に応じて、ＲＡＭ１０３に記憶されている使用されていないプログラム（不要な情報）を、ｅＭＭＣ１０６上に予め確保されているスワップ領域４０２に一時的に退避する（書き込む）。

図３は、ＣＰＵ１０１が実行するＯＳのスワップインの処理例を示すフローチャートである。スワップインは、ｅＭＭＣ１０６のスワップ領域４０２に退避されたプログラムをＲＡＭ１０３上に復元するスワップ機能である。

まず、ステップＳ３０１では、ＣＰＵ１０１は、スワップアウトされたプログラムを再び実行する際、ＯＳによるスワップイン要求を発行する。次に、ステップＳ３０２では、ＣＰＵ１０１は、スワップイン要求に応じて、上記のプログラムを実行するための領域をＲＡＭ１０３上に確保する。次に、ステップＳ３０３では、ＣＰＵ１０１は、ｅＭＭＣ１０６のスワップ領域４０２から上記のプログラムを読み出し、ステップＳ３０２でＲＡＭ１０３に確保された領域に対して、その読み出したプログラムを復元（展開又は書き込む）する。その後、ＣＰＵ１０１は、ＲＡＭ１０３に展開されたプログラムを実行する。

図４（ａ）は、ｅＭＭＣ１０６のＳＬＣモード設定の一例を示す図である。ｅＭＭＣ１０６は、プログラム格納領域４０１及びスワップ領域４０２を有する。プログラム格納領域４０１及びスワップ領域４０２は、全領域がＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）モードに設定される。ＳＬＣモード（ＳＬＣ方式）は、１セルに対して１ビットの情報を記憶可能である。説明を簡単にするために、ＲＡＭ１０３の容量は１Ｇバイトであり、ｅＭＭＣ１０６の容量は全領域がＳＬＣモードである場合に８Ｇバイトである例を説明する。ＲＡＭ１０３の容量が１Ｇバイトであるため、ｅＭＭＣ１０６のスワップ領域４０２の容量は、ＲＡＭ１０３の容量の２倍となる２Ｇバイトが必要となる。ｅＭＭＣ１０６の容量は、全領域がＳＬＣモードである場合に８Ｇバイトであるので、スワップ領域４０２が２Ｇバイトである場合には、残りのプログラム格納領域４０１の容量はＳＬＣモードである場合に６Ｇバイトとなる。しかし、ＳＬＣモードは、ＭＬＣモードに比べ、記憶可能な情報量（容量）が少ない。そのため、プログラム格納領域４０１の容量は、７Ｇバイトであり、比較的少ないという課題がある。

図４（ｂ）は、ｅＭＭＣ１０６のＭＬＣモード設定の一例を示す図である。プログラム格納領域４０１及びスワップ領域４０２は、全領域がＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）モードに設定される。ＭＬＣモード（ＭＬＣ方式）は、１セルに対して２ビット以上の情報を記憶可能である。ＲＡＭ１０３の容量は１Ｇバイトであり、ｅＭＭＣ１０６の容量は全領域がＭＬＣモードである場合に１６Ｇバイトである例を説明する。ＲＡＭ１０３の容量が１Ｇバイトであるため、ｅＭＭＣ１０６のスワップ領域４０２の容量は、ＲＡＭ１０３の容量の２倍となる２Ｇバイトが必要となる。ｅＭＭＣ１０６の容量は、全領域がＭＬＣモードである場合に１６Ｇバイトであるので、スワップ領域４０２が２Ｇバイトである場合には、残りのプログラム格納領域４０１の容量はＭＬＣモードである場合に１４Ｇバイトとなる。しかし、ＭＬＣモードは、ＳＬＣモードに比べ、記憶可能な情報量（容量）は増加するが、書き換え可能回数が少なく、データ保持（リテンション）期間が短い。そのため、プログラム格納領域４０１は、格納するプログラムの消失可能性が高いという課題がある。

図５は、本実施形態によるｅＭＭＣ１０６のモード設定の一例を示す図である。ｅＭＭＣ１０６は、プログラム格納領域４０１及びスワップ領域４０２を有し、領域毎にＳＬＣモード又はＭＬＣモードに設定可能である。ＳＬＣモードは１つのセルに対して１ビットの情報を記憶可能であり、ＭＬＣモードは１つのセルに対して２ビット以上の情報を記憶可能である。ＭＬＣモードは、ＳＬＣモードに比べ、記憶可能な情報量（容量）が大きく、書き換え可能回数が少なく、データ保持（リテンション）期間が短い。これに対し、ＳＬＣモードは、ＭＬＣモードに比べ、記憶可能な情報量（容量）が小さく、書き換え可能回数が多く、データ保持（リテンション）期間が長い。プログラム格納領域４０１は、ＣＰＵ１０１が実行するプログラムを格納する。スワップ領域４０２は、ＲＡＭに記憶されている情報（プログラム）を退避させるための領域である。

スワップ領域４０２は、プログラム格納領域４０１の容量を大きくするために、ＭＬＣモードに設定される。ＲＡＭ１０３の容量が１Ｇバイトである場合、ｅＭＭＣ１０６のスワップ領域４０２の容量は、ＲＡＭ１０３の容量の２倍となる２Ｇバイトが必要となる。プログラム格納領域４０１は、プログラム格納領域４０１に格納するプログラムの保持（リテンション）期間を長くするため、ＳＬＣモードに設定される。ＳＬＣモードの場合、プログラム格納領域４０１の容量は、図４（ｂ）のＭＬＣモード設定時の１４Ｇバイトの容量の半分である７Ｇバイトとなる。すなわち、プログラム格納領域４０１は、ＳＬＣモードに設定され、７Ｇバイトの容量を有する。スワップ領域４０２は、ＭＬＣモードに設定され、２Ｇバイトの容量を有する。ｅＭＭＣ１０６は、７Ｇバイトのプログラム格納領域４０１と、２Ｇバイトのスワップ領域４０２を有し、合計９Ｇバイトの容量を有する。

図６は、ＮＡＮＤ型フラッシュメモリにより構成されるｅＭＭＣ１０６のＳＬＣモード及びＭＬＣモードの書き換え可能回数及びデータ保持（リテンション）期間を示す図である。書き換え可能回数は、ＭＬＣモードより、ＳＬＣモードの方が多い。データ保持（リテンション）期間は、ＭＬＣモードより、ＳＬＣモードの方が長い。したがって、ＳＬＣモードは、ＭＬＣモードに比べ、データ保持の信頼性を向上させることができる。

プログラム格納領域４０１は、ＳＬＣモードに設定されているので、ＭＬＣモードに設定される場合に比べ、格納するプログラムの保持（リテンション）期間を長くし、プログラムの格納の信頼性を保障することができる。また、図４（ａ）のように、プログラム格納領域４０１及びスワップ領域４０２をＳＬＣモードに設定した場合には、プログラム格納領域４０１の容量が６Ｇバイトである。これに対し、本実施形態の図５の場合には、スワップ領域４０２をＭＬＣモードに設定することにより、プログラム格納領域４０１の容量は、７Ｇバイトになり、図４（ａ）に場合より大きくすることができる。

本実施形態は、図５のように、プログラム格納領域４０１をＳＬＣモードに設定し、スワップ領域４０２をＭＬＣモードに設定する。これにより、プログラム格納領域４０１及びスワップ領域４０２の容量を十分に確保することができる。また、プログラム格納領域４０１は、データ保持期間の長いＳＬＣモードであるので、データ保持期間の長い領域にプログラムを格納し、格納するプログラムの消失可能性を低減し、プログラムの格納の信頼性を保障することができる。

ここで、同じ機器でも搭載される物理メモリやｅＭＭＣの容量によって、機種をわけることがある。例えば、画像形成装置１では、物理メモリは同じ１Ｇバイトだが、ｅＭＭＣ１０６の容量（全領域ＭＬＣモード時）は上位機種では１６Ｇバイト、下位機種では８Ｇバイトが搭載される。これにより、上位機種では下位機種より、より多くのプログラムを格納することが可能となる。しかし、搭載される物理メモリは１Ｇバイトと共通のため、上位機種では物理メモリの２倍のスワップ領域４０２を確保できるが、下位機種ではスワップ領域４０２を同様に確保すると、プログラム格納領域４０１が圧迫されてしまう。その場合、ＣＰＵ１０１は、下位機種では一般的とされる物理メモリの２倍のスワップ領域４０２を確保せず、プログラム格納領域４０１を圧迫しない程度のスワップ領域４０２を確保する。例えば、ＣＰＵ１０１は、１Ｇバイト分をｅＭＭＣ１０６においてＭＬＣモードの領域として設定し、それをスワップ領域４０２として確保するように設定することが考えられる。この際、ｅＭＭＣ１０６の非スワップ領域は、ＳＬＣモードの領域と設定することができる。

ここで、ｅＭＭＣ１０６は８Ｇバイトから１６Ｇバイトに変更可能なハードウェア構成であった場合、ｅＭＭＣ１０６を変えることで下位機種から上位機種に変更することが可能である。このとき、ｅＭＭＣ１０６の容量が１６Ｇバイトになり、十分な容量であった場合、物理メモリの２倍である２Ｇバイト分をｅＭＭＣ１０６においてＭＬＣモードの領域として設定し、スワップ領域４０２として割り当てるように設定を変更することもできる。この際も、ｅＭＭＣ１０６の非スワップ領域は、ＳＬＣモードの領域と設定することができる。

このように、揮発性メモリの一例であるＲＡＭ１０３の容量に基づいて、ＭＬＣモード（ＭＬＣ方式）にて情報を記憶するスワップ領域４０２の記憶容量が変更されるように、ＣＰＵ１０１は、ＲＡＭ１０３に対して設定処理を実行する。

以上のように、ＣＰＵ１０１は、プログラム格納領域４０１の少なくとも一部において、１セルに対して１ビットの情報を記憶させるＳＬＣモード（ＳＬＣ方式）で記憶するようｅＭＭＣ１０６を設定する処理を制御する。また、ＣＰＵ１０１は、スワップ領域４０２の少なくとも一部において、１セルに対して２ビット以上の情報を記憶させるＭＬＣモード（ＭＬＣ方式）で記憶するようｅＭＭＣ１０６を設定する処理を制御する。ＣＰＵ１０１は制御手段であり、制御手段は少なくとも１つのプロセッサにより実装される。

なお、上記では、画像形成装置１を例にして説明したが、画像形成装置１に限らず、ＰＣ（パーソナルコンピュータ）やスマートフォン等の携帯端末、サーバなど様々な情報処理装置に適用することができる。また、ｅＭＭＣ１０６をＮＡＮＤ型フラッシュメモリの一例として説明したが、本実施形態はこれに限定されるものではなく、例えばＳＳＤ（ソリッドステートドライブ）やＵＳＢメモリ等にも適用することができる。

また、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 画像形成装置、１００ コントローラユニット、１０１ ＣＰＵ、１０３ ＲＡＭ、１０６ ｅＭＭＣ、４０１ プログラム格納領域、４０２ スワップ領域

Claims (9)

1. 情報処理装置であって、
   情報を記憶するための揮発性メモリと、
   前記情報処理装置を制御するプログラムを少なくとも格納するためのプログラム格納領域と、前記プログラム格納領域から読み出され前記揮発性メモリへ展開された情報を退避させるためのスワップ領域とを有するフラッシュメモリと、
   前記プログラム格納領域の少なくとも一部において、１セルに対して１ビットの情報を記憶させるＳＬＣ方式で記憶するよう前記フラッシュメモリを設定し、前記スワップ領域の少なくとも一部において、１セルに対して２ビット以上の情報を記憶させるＭＬＣ方式で記憶するよう前記フラッシュメモリを設定する処理を制御する制御手段とを有する情報処理装置。
2. 前記制御手段は、前記プログラム格納領域に格納されているプログラムを読み出し、前記読み出したプログラムを前記揮発性メモリに書き込む請求項１記載の情報処理装置。
3. 前記制御手段は、前記揮発性メモリに十分な空き容量がない場合には、前記揮発性メモリに記憶されている不要な情報を前記スワップ領域に退避させる請求項１又は２記載の情報処理装置。
4. 前記制御手段は、前記スワップ領域に退避された情報を読み出し、前記読み出した情報を前記揮発性メモリに復元する請求項１〜３のいずれか１項に記載の情報処理装置。
5. 前記制御手段は、
   前記プログラム格納領域に格納されているプログラムを読み出し、前記読み出したプログラムを前記揮発性メモリに書き込み、
   前記揮発性メモリに十分な空き容量がない場合には、スワップアウト要求により、前記揮発性メモリに記憶されている不要なプログラムを前記スワップ領域に退避させ、
   スワップイン要求により、前記スワップ領域に退避されたプログラムを読み出し、前記読み出したプログラムを前記揮発性メモリに復元する請求項１〜４のいずれか１項に記載の情報処理装置。
6. 前記フラッシュメモリは、ｅＭＭＣである請求項１〜５のいずれか１項に記載の情報処理装置。
7. さらに、前記揮発性メモリに記憶されている画像データを印刷するための印刷手段を有する請求項１〜６のいずれか１項に記載の情報処理装置。
8. 前記揮発性メモリの容量に基づいて、ＭＬＣ方式にて情報を記憶するスワップ領域の記憶容量が変更されるよう前記制御手段は前記揮発性メモリに対して設定処理を実行する請求項１〜７のいずれか１項に記載の情報処理装置。
9. 情報を記憶するための揮発性メモリ、及び、情報処理装置を制御するためのプログラムを少なくとも格納するためのプログラム格納領域と、前記プログラム格納領域から読み出され前記揮発性メモリへ展開された情報を退避させるためのスワップ領域とを有するフラッシュメモリを有する情報処理装置のメモリ制御方法であって、
   前記プログラム格納領域の少なくとも一部において、１セルに対して１ビットの情報を記憶させるＳＬＣ方式で記憶するよう前記フラッシュメモリを設定する処理を制御するステップと、
   前記スワップ領域の少なくとも一部において、１セルに対して２ビット以上の情報を記憶させるＭＬＣ方式で記憶するよう前記フラッシュメモリを設定する処理を制御するステップとをコンピュータに実行させるメモリ制御方法。

Images