JP2017175292A - ゲート信号生成回路 - Google Patents
ゲート信号生成回路 Download PDFInfo
- Publication number
- JP2017175292A JP2017175292A JP2016057511A JP2016057511A JP2017175292A JP 2017175292 A JP2017175292 A JP 2017175292A JP 2016057511 A JP2016057511 A JP 2016057511A JP 2016057511 A JP2016057511 A JP 2016057511A JP 2017175292 A JP2017175292 A JP 2017175292A
- Authority
- JP
- Japan
- Prior art keywords
- gate signal
- switching element
- gate
- light emitting
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】ノイズによる影響を低減したゲート信号を生成するゲート信号生成回路を提供することにある。【解決手段】駆動対象のスイッチング素子SWを駆動するゲートドライブ回路10に出力するゲート信号Ioを生成するゲート信号生成回路1であって、正極側に正極電圧Vpが印加されるスイッチング素子3と、スイッチング素子3と直列に接続され、負極側に負極電圧Vnが印加されるスイッチング素子4と、スイッチング素子3とスイッチング素子4との接続点と接地箇所との間にゲートドライブ回路10のゲート信号Ioが入力される発光ダイオード12と逆並列に接続され、ゲート信号Ioが駆動対象のスイッチング素子SWをオフするオフ信号の場合に、スイッチング素子3とスイッチング素子4との接続点と接地箇所との間に電流が流れるダイオード7とを備える。【選択図】図1
Description
本発明は、ゲート信号を生成するゲート信号生成回路に関する。
一般に、スイッチング素子は、ゲート信号により駆動される。ゲート信号を生成するゲート信号生成回路としては、オープンコレクタ方式を採用した回路が知られている(特許文献1参照)。
しかしながら、オープンコレクタ方式のゲート信号生成回路では、オフ信号中に侵入ノイズによるスイッチング素子の誤オンの可能性がある。
そこで、本発明の目的は、ノイズによる影響を低減したゲート信号を生成するゲート信号生成回路を提供することにある。
本発明の観点に従ったゲート信号生成回路は、駆動対象のスイッチング素子を駆動するゲートドライブ回路に出力するゲート信号を生成するゲート信号生成回路であって、正極側に正極電圧が印加される第1のスイッチング素子と、前記第1のスイッチング素子と直列に接続され、負極側に負極電圧が印加される第2のスイッチング素子と、前記第1のスイッチング素子と前記第2のスイッチング素子との接続点と接地箇所との間に、前記ゲートドライブ回路の前記ゲート信号が入力される発光ダイオードと逆並列に接続され、前記ゲート信号が前記駆動対象のスイッチング素子をオフするオフ信号の場合に、前記第1のスイッチング素子と前記第2のスイッチング素子との接続点と接地箇所との間に電流が流れるダイオードとを備える。
本発明によれば、ノイズによる影響を低減したゲート信号を生成するゲート信号生成回路を提供することができる。
以下図面を参照して、本発明の実施形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るゲート信号生成回路1の適用された構成を示す構成図である。なお、図面における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。
図1は、本発明の第1の実施形態に係るゲート信号生成回路1の適用された構成を示す構成図である。なお、図面における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。
ゲート信号生成回路1は、電力変換回路のスイッチング素子SWを駆動するためのゲート信号(回路電流)Ioを生成する。ゲート信号生成回路1は、電力変換回路のゲートドライブ回路10にゲート信号Ioを出力する。ゲートドライブ回路10は、ゲート信号生成回路1から入力されたゲート信号Ioに応じて、スイッチング素子SWを駆動する。ゲート信号生成回路1は、プッシュプル回路方式を採用した回路である。ゲート信号生成回路1及びゲートドライブ回路10は、電力変換装置に実装されている。
ゲートドライブ回路10は、入力されたゲート信号Ioに応じて、スイッチング素子SWを駆動するゲート電圧を出力する。ゲートドライブ回路10は、フォトカプラ11及びドライブ回路本体14を備える。ドライブ回路本体14は、ゲートドライブ回路10からフォトカプラ11を取り除いた回路である。フォトカプラ11は、発光素子(発光ダイオード)12及び受光素子(フォトトランジスタ)13を備える。オン信号(スイッチング素子SWをオンするゲート信号Io)がゲートドライブ回路10のフォトカプラ11に入力されると、発光素子12に電流が流れて、発光素子12が発光する。発光素子12から出力された光が受光素子13により受光されることで、ゲート信号Ioが光絶縁されて、フォトカプラ11からドライブ回路本体14に渡される。ドライブ回路本体14は、フォトカプラ11で光絶縁されたゲート信号Ioを受信すると、スイッチング素子SWをオンするゲート電圧を生成して出力する。これにより、ゲートドライブ回路10のドライブ回路本体14に接続されたスイッチング素子SWがオンする。ゲートドライブ回路10の駆動対象となるスイッチング素子SWは、例えば、IGBT(insulated gate bipolar transistor)又はFET(field-effect transistor)などのスイッチング動作をする半導体素子である。
ゲート信号生成回路1は、フォトカプラ11の入力側にゲート信号Ioが入力されるように、ゲートドライブ回路10に接続される。ゲート信号生成回路1は、パルス発生回路2、2つのスイッチング素子3,4、2つの抵抗5,6、及びダイオード7を備える。
正極側スイッチング素子3のコレクタは、正極側抵抗5を介して、正極電源に接続されている。正極側スイッチング素子3のコレクタには、正極電源から正極電圧Vpが印加される。正極側スイッチング素子3のエミッタは、負極側スイッチング素子4のエミッタに直列に接続されている。負極側スイッチング素子4のコレクタは、負極側抵抗6を介して、負極電源に接続されている。負極側スイッチング素子4のコレクタには、負極電源から負極電圧Vnが印加される。
2つのスイッチング素子3,4のゲートは、同じパルス発生回路2に接続されている。従って、2つのスイッチング素子3,4のゲートには、パルス発生回路2から同じパルス信号(電圧信号)が入力される。2つのスイッチング素子3,4は、例えば、IGBT又はFETなどのスイッチング動作をする半導体素子である。
正極側スイッチング素子3のエミッタと負極側スイッチング素子4のエミッタとの接続点からは、電流であるゲート信号Ioが出力される。ダイオード7のカソードは、正極側スイッチング素子3のエミッタと負極側スイッチング素子4のエミッタとの接続点に接続されている。ダイオード7のアノードは、接地されている。ゲート信号生成回路1がゲートドライブ回路10に接続された状態では、ダイオード7は、フォトカプラ11の発光ダイオード(発光素子)12と逆並列に接続される。
ゲート信号Ioをオン信号にする場合について説明する。
パルス発生回路2は、正極の電圧を発生する。これにより、正極側スイッチング素子3がターンオンされ、負極側スイッチング素子4がターンオフされる。正極側スイッチング素子3がターンオンされると、正極電源の正極電圧Vpにより、正極側抵抗5、正極側スイッチング素子3、及びゲートドライブ回路10の発光素子12を順次に介して接地箇所(グラウンド)に電流が流れる。これにより、フォトカプラ11に入力されたゲート信号Ioがドライブ回路本体14に渡される。ドライブ回路本体14は、ゲート電圧を生成して出力する。ドライブ回路本体14が生成したゲート電圧により、ゲートドライブ回路10の駆動対象であるスイッチング素子SWがターンオンされる。
ゲート信号Ioをオフ信号にする場合について説明する。
パルス発生回路2は、負極の電圧を発生する。これにより、正極側スイッチング素子3がターンオフされ、負極側スイッチング素子4がターンオンされる。負極側スイッチング素子4がターンオンされると、負極電源の負極電圧Vnにより、接地箇所から、ダイオード7、負極側スイッチング素子4、及び負極側抵抗6を順次に介して負極電源に電流が流れる。この電流の流れに対応して、ドライブ回路本体14は、ゲート電圧を生成して出力する。ドライブ回路本体14が生成したゲート電圧により、ゲートドライブ回路10の駆動対象であるスイッチング素子SWがターンオフされる。
本実施形態によれば、ゲート信号生成回路1に、プッシュプル回路方式を採用し、ダイオード7を設けることで、ゲート信号Ioがオフ信号でも、ゲート信号Ioがオン信号のときと同様に、ゲート信号Ioが流れる回路上に電流を流すことができる。これにより、ノイズ耐量を向上させることができる。
また、ゲート信号生成回路1に、プッシュプル回路方式を採用することで、パルス発生回路2からパルス信号が出力されてからオン信号又はオフ信号が出力されるまでの遅れ時間のばらつきを低減することができる。例えば、オープンコレクタ方式のゲート信号生成回路を用いた場合、回路浮遊量などの影響で、オン信号からオフ信号への遷移時間が確定できない。これに対して、プッシュプル回路方式であれば、このような問題は解消される。
さらに、フォトカプラ11の発光ダイオード12と逆並列になるようにダイオード7を設けることにより、オン信号とオフ信号で、どちらも同じように電流を流すため(どちらも同様の動作をするため)、オン信号とオフ信号との間の遅れ時間の差を低減することができる。
(第2の実施形態)
図2は、本発明の第2の実施形態に係るゲート信号生成回路1Aの適用された構成を示す構成図である。
図2は、本発明の第2の実施形態に係るゲート信号生成回路1Aの適用された構成を示す構成図である。
ゲート信号生成回路1Aは、入力側が直列に接続された2つのゲートドライブ回路10a,10bに同じゲート信号Ioを出力するように構成されている点以外は、図1に示す第1の実施形態に係るゲート信号生成回路1と同様の構成である。
2つのゲートドライブ回路10a,10bは、それぞれ第1の実施形態に係るゲートドライブ回路10と同様の構成である。2つのゲートドライブ回路10a,10bにおいて、フォトカプラ11a,11bは、それぞれ第1の実施形態に係るフォトカプラ11と同様の構成であり、ドライブ回路本体14a,14bは、それぞれ第1の実施形態に係るドライブ回路本体14と同様の構成である。ゲートドライブ回路10a,10bには、それぞれ駆動対象であるスイッチング素子SWa,SWbが接続されている。
2つのゲートドライブ回路10a,10bのフォトカプラ11a,11bにそれぞれ設けられた2つの発光素子(発光ダイオード)12a,12bは、直列に接続されている。2つの受光素子(フォトトランジスタ)13a,13bは、それぞれ2つの発光素子12a,12bに対応して設けられている。2つの受光素子13a,13bが対応する発光素子12a,12bから受光すると、第1の実施形態と同様に、光絶縁されたゲート信号Ioがドライブ回路本体14a,14bに渡される。ドライブ回路本体14a,14bは、それぞれに接続されているスイッチング素子SWa,SWbをオンするゲート電圧を出力する。
ゲート信号生成回路1Aは、入力側の端子が直列に接続された2つのフォトカプラ11a,11bにゲート信号Ioが流れるように、2つのゲートドライブ回路10a,10bに接続される。
本実施形態によれば、第1の実施形態による作用効果に加え、入力側が直列に接続された2つのゲートドライブ回路10a,10bにそれぞれ接続される2つのスイッチング素子SWa,SWbに対するゲート信号Ioを生成することができる。
(第3の実施形態)
図3は、本発明の第3の実施形態に係るゲート信号生成回路1Bの適用された構成を示す構成図である。
図3は、本発明の第3の実施形態に係るゲート信号生成回路1Bの適用された構成を示す構成図である。
ゲート信号生成回路1Bは、入力側が並列に接続された2つのゲートドライブ回路10c,10dに同じゲート信号Ioを出力するように構成され、2つのバランス抵抗15c,15dを追加している点以外は、図1に示す第1の実施形態に係るゲート信号生成回路1と同様の構成である。
2つのゲートドライブ回路10c,10dは、それぞれ第1の実施形態に係るゲートドライブ回路10と同様の構成である。2つのゲートドライブ回路10c,10dにおいて、フォトカプラ11c,11dは、それぞれ第1の実施形態に係るフォトカプラ11と同様の構成であり、ドライブ回路本体14c,14dは、それぞれ第1の実施形態に係るドライブ回路本体14と同様の構成である。ゲートドライブ回路10c,10dには、それぞれ駆動対象であるスイッチング素子SWc,SWdが接続されている。
2つのゲートドライブ回路10c,10dのフォトカプラ11c,11dにそれぞれ設けられた2つの発光素子(発光ダイオード)12c,12dは、並列に接続されている。2つの受光素子(フォトトランジスタ)13c,13dは、それぞれ2つの発光素子12c,12dに対応して設けられている。2つの受光素子13c,13dが対応する発光素子12c,12dから受光すると、第1の実施形態と同様に、光絶縁されたゲート信号Ioがドライブ回路本体14c,14dに渡される。ドライブ回路本体14c,14dは、それぞれに接続されているスイッチング素子SWc,SWdをオンするゲート電圧を出力する。
ゲート信号生成回路1Bは、入力側の端子が並列に接続された2つのフォトカプラ11c,11dにゲート信号Ioが流れるように、2つのゲートドライブ回路10c,10dに接続される。また、ゲート信号生成回路1Bと2つのフォトカプラ11c,11dの入力側とのそれぞれの間には、バランス抵抗15c,15dが設けられている。即ち、2つのバランス抵抗15c,15dは、2つの発光素子12c,12dとそれぞれ直列に接続されている。バランス抵抗15c,15dにより、2つの発光素子12c,12dに流れる電流(ゲート信号Io)は、同じになるようにバランスが保たれる。
本実施形態によれば、第1の実施形態による作用効果に加え、入力側が並列に接続された2つのフォトカプラ11c,11dにそれぞれ接続される2つのスイッチング素子SWc,SWdに対するゲート信号Ioを生成することができる。
なお、各実施形態において、ゲートドライブ回路がフォトカプラを備える構成について説明したが、フォトカプラ以外でも、ゲート信号を受信してゲート電圧を出力するような素子であれば、どのような素子でもよい。また、フォトカプラであっても、発光素子と受光素子は、発光ダイオードとフォトダイオードとの組み合わせに限らず、どのような素子の組み合わせでもよい。
第2の実施形態及び第3の実施形態では、2つのゲートドライブ回路に対するゲート信号生成回路について説明したが、ゲートドライブ回路は、いくつでもよい。また、複数のゲートドライブ回路の入力側の構成は、直列又は並列のいずれか一方の接続方法に限らず、直列及び並列を組み合わせてどのように構成されていてもよい。ゲートドライブ回路がどのように構成されていても、各実施形態と同様にゲート信号生成回路を構成することができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1…ゲート信号生成回路、2…パルス発生回路、3,4…スイッチング素子、5,6…抵抗、7…ダイオード、10…ゲートドライブ回路、11…フォトカプラ、12…発光素子、13…受光素子、14…ドライブ回路本体、SW…スイッチング素子。
Claims (4)
- 駆動対象のスイッチング素子を駆動するゲートドライブ回路に出力するゲート信号を生成するゲート信号生成回路であって、
正極側に正極電圧が印加される第1のスイッチング素子と、
前記第1のスイッチング素子と直列に接続され、負極側に負極電圧が印加される第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子との接続点と接地箇所との間に、前記ゲートドライブ回路の前記ゲート信号が入力される発光ダイオードと逆並列に接続され、前記ゲート信号が前記駆動対象のスイッチング素子をオフするオフ信号の場合に、前記第1のスイッチング素子と前記第2のスイッチング素子との接続点と接地箇所との間に電流が流れるダイオードと
を備えることを特徴とするゲート信号生成回路。 - 複数の前記ゲートドライブ回路にそれぞれ設けられた前記発光ダイオードが直列に接続され、
前記ダイオードは、直列に接続された前記発光ダイオードと逆並列に接続されたこと
を特徴とする請求項1に記載のゲート信号生成回路。 - 複数の前記ゲートドライブ回路にそれぞれ設けられた前記発光ダイオードが並列に接続され、前記発光ダイオードにそれぞれ流れる電流のバランスを保つバランス抵抗が設けられ、
前記ダイオードは、並列に接続された前記発光ダイオードと逆並列に接続されたこと
を特徴とする請求項1に記載のゲート信号生成回路。 - 駆動対象のスイッチング素子を駆動するゲートドライブ回路と、
前記ゲートドライブ回路に出力するゲート信号を生成するゲート信号生成回路とを備え、
前記ゲート信号生成回路は、
正極側に正極電圧が印加される第1のスイッチング素子と、
前記第1のスイッチング素子と直列に接続され、負極側に負極電圧が印加される第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子との接続点と接地箇所との間に、前記ゲートドライブ回路の前記ゲート信号が入力される発光ダイオードと逆並列に接続され、前記ゲート信号が前記駆動対象のスイッチング素子をオフするオフ信号の場合に、前記第1のスイッチング素子と前記第2のスイッチング素子との接続点と接地箇所との間に電流が流れるダイオードと
を特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016057511A JP2017175292A (ja) | 2016-03-22 | 2016-03-22 | ゲート信号生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016057511A JP2017175292A (ja) | 2016-03-22 | 2016-03-22 | ゲート信号生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017175292A true JP2017175292A (ja) | 2017-09-28 |
Family
ID=59972346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016057511A Pending JP2017175292A (ja) | 2016-03-22 | 2016-03-22 | ゲート信号生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017175292A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021072524A (ja) * | 2019-10-30 | 2021-05-06 | オムロン株式会社 | 半導体リレーモジュールおよび半導体リレー回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002095270A (ja) * | 2000-09-13 | 2002-03-29 | Unisia Jecs Corp | インバータ回路 |
JP2006109686A (ja) * | 2004-09-07 | 2006-04-20 | Fuji Electric Holdings Co Ltd | ゲート駆動回路への信号伝送方式 |
-
2016
- 2016-03-22 JP JP2016057511A patent/JP2017175292A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002095270A (ja) * | 2000-09-13 | 2002-03-29 | Unisia Jecs Corp | インバータ回路 |
JP2006109686A (ja) * | 2004-09-07 | 2006-04-20 | Fuji Electric Holdings Co Ltd | ゲート駆動回路への信号伝送方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021072524A (ja) * | 2019-10-30 | 2021-05-06 | オムロン株式会社 | 半導体リレーモジュールおよび半導体リレー回路 |
JP7404778B2 (ja) | 2019-10-30 | 2023-12-26 | オムロン株式会社 | 半導体リレーモジュールおよび半導体リレー回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013094051A (ja) | コントロールコンタクト駆動システム | |
US8648548B2 (en) | Current generator | |
US9722596B2 (en) | Electronic switch, and corresponding device and method | |
US10756728B2 (en) | Insulated gate device drive apparatus | |
JP6639763B1 (ja) | 駆動回路及び電力変換装置 | |
JP6428753B2 (ja) | 電力変換装置の制御システム | |
WO2015064206A1 (ja) | 半導体装置 | |
US8907583B1 (en) | LED driving device | |
JP5837499B2 (ja) | インバータ | |
JP2017175292A (ja) | ゲート信号生成回路 | |
US10256330B2 (en) | Switching circuit | |
JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP6380698B1 (ja) | ゲート駆動回路 | |
JP6131874B2 (ja) | インバータ回路の故障検出方法、駆動装置及びモータ駆動システム | |
JP5810973B2 (ja) | スイッチング素子の駆動回路 | |
EP2161761A2 (en) | Relay circuit | |
JP2017108561A (ja) | 駆動回路 | |
US8159796B2 (en) | Power integrated circuit with high insensitivity to parasitic inductances of wires for connection to a package and package for said integrated circuit | |
JP2017011391A (ja) | サージ保護機能付き電流電圧変換回路 | |
JP2018133876A (ja) | 3レベル中性点クランプ形インバータのスイッチング素子駆動回路 | |
JP2018182899A (ja) | ゲート駆動回路および電力変換装置 | |
JP2020017003A (ja) | 電源ユニット、及び電源 | |
JP6503977B2 (ja) | 電力変換回路の制御方法および電力変換モジュール | |
JP2005210558A (ja) | 光電流・電圧変換回路 | |
JP2007330006A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190507 |