JP2017175292A

JP2017175292A - ゲート信号生成回路

Info

Publication number: JP2017175292A
Application number: JP2016057511A
Authority: JP
Inventors: 兆峰李; zhao feng Li; 純一野村; Junichi Nomura; 智嗣石塚; Tomotsugu Ishizuka
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2016-03-22
Filing date: 2016-03-22
Publication date: 2017-09-28

Abstract

【課題】ノイズによる影響を低減したゲート信号を生成するゲート信号生成回路を提供することにある。【解決手段】駆動対象のスイッチング素子ＳＷを駆動するゲートドライブ回路１０に出力するゲート信号Ｉｏを生成するゲート信号生成回路１であって、正極側に正極電圧Ｖｐが印加されるスイッチング素子３と、スイッチング素子３と直列に接続され、負極側に負極電圧Ｖｎが印加されるスイッチング素子４と、スイッチング素子３とスイッチング素子４との接続点と接地箇所との間にゲートドライブ回路１０のゲート信号Ｉｏが入力される発光ダイオード１２と逆並列に接続され、ゲート信号Ｉｏが駆動対象のスイッチング素子ＳＷをオフするオフ信号の場合に、スイッチング素子３とスイッチング素子４との接続点と接地箇所との間に電流が流れるダイオード７とを備える。【選択図】図１

Description

本発明は、ゲート信号を生成するゲート信号生成回路に関する。

一般に、スイッチング素子は、ゲート信号により駆動される。ゲート信号を生成するゲート信号生成回路としては、オープンコレクタ方式を採用した回路が知られている（特許文献１参照）。

特開２０１２−１１４７９３号公報

しかしながら、オープンコレクタ方式のゲート信号生成回路では、オフ信号中に侵入ノイズによるスイッチング素子の誤オンの可能性がある。

そこで、本発明の目的は、ノイズによる影響を低減したゲート信号を生成するゲート信号生成回路を提供することにある。

本発明の観点に従ったゲート信号生成回路は、駆動対象のスイッチング素子を駆動するゲートドライブ回路に出力するゲート信号を生成するゲート信号生成回路であって、正極側に正極電圧が印加される第１のスイッチング素子と、前記第１のスイッチング素子と直列に接続され、負極側に負極電圧が印加される第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点と接地箇所との間に、前記ゲートドライブ回路の前記ゲート信号が入力される発光ダイオードと逆並列に接続され、前記ゲート信号が前記駆動対象のスイッチング素子をオフするオフ信号の場合に、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点と接地箇所との間に電流が流れるダイオードとを備える。

本発明によれば、ノイズによる影響を低減したゲート信号を生成するゲート信号生成回路を提供することができる。

本発明の第１の実施形態に係るゲート信号生成回路の適用された構成を示す構成図。本発明の第２の実施形態に係るゲート信号生成回路の適用された構成を示す構成図。本発明の第３の実施形態に係るゲート信号生成回路の適用された構成を示す構成図。

以下図面を参照して、本発明の実施形態を説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るゲート信号生成回路１の適用された構成を示す構成図である。なお、図面における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。

ゲート信号生成回路１は、電力変換回路のスイッチング素子ＳＷを駆動するためのゲート信号（回路電流）Ｉｏを生成する。ゲート信号生成回路１は、電力変換回路のゲートドライブ回路１０にゲート信号Ｉｏを出力する。ゲートドライブ回路１０は、ゲート信号生成回路１から入力されたゲート信号Ｉｏに応じて、スイッチング素子ＳＷを駆動する。ゲート信号生成回路１は、プッシュプル回路方式を採用した回路である。ゲート信号生成回路１及びゲートドライブ回路１０は、電力変換装置に実装されている。

ゲートドライブ回路１０は、入力されたゲート信号Ｉｏに応じて、スイッチング素子ＳＷを駆動するゲート電圧を出力する。ゲートドライブ回路１０は、フォトカプラ１１及びドライブ回路本体１４を備える。ドライブ回路本体１４は、ゲートドライブ回路１０からフォトカプラ１１を取り除いた回路である。フォトカプラ１１は、発光素子（発光ダイオード）１２及び受光素子（フォトトランジスタ）１３を備える。オン信号（スイッチング素子ＳＷをオンするゲート信号Ｉｏ）がゲートドライブ回路１０のフォトカプラ１１に入力されると、発光素子１２に電流が流れて、発光素子１２が発光する。発光素子１２から出力された光が受光素子１３により受光されることで、ゲート信号Ｉｏが光絶縁されて、フォトカプラ１１からドライブ回路本体１４に渡される。ドライブ回路本体１４は、フォトカプラ１１で光絶縁されたゲート信号Ｉｏを受信すると、スイッチング素子ＳＷをオンするゲート電圧を生成して出力する。これにより、ゲートドライブ回路１０のドライブ回路本体１４に接続されたスイッチング素子ＳＷがオンする。ゲートドライブ回路１０の駆動対象となるスイッチング素子ＳＷは、例えば、ＩＧＢＴ(insulated gate bipolar transistor)又はＦＥＴ(field-effect transistor)などのスイッチング動作をする半導体素子である。

ゲート信号生成回路１は、フォトカプラ１１の入力側にゲート信号Ｉｏが入力されるように、ゲートドライブ回路１０に接続される。ゲート信号生成回路１は、パルス発生回路２、２つのスイッチング素子３，４、２つの抵抗５，６、及びダイオード７を備える。

正極側スイッチング素子３のコレクタは、正極側抵抗５を介して、正極電源に接続されている。正極側スイッチング素子３のコレクタには、正極電源から正極電圧Ｖｐが印加される。正極側スイッチング素子３のエミッタは、負極側スイッチング素子４のエミッタに直列に接続されている。負極側スイッチング素子４のコレクタは、負極側抵抗６を介して、負極電源に接続されている。負極側スイッチング素子４のコレクタには、負極電源から負極電圧Ｖｎが印加される。

２つのスイッチング素子３，４のゲートは、同じパルス発生回路２に接続されている。従って、２つのスイッチング素子３，４のゲートには、パルス発生回路２から同じパルス信号（電圧信号）が入力される。２つのスイッチング素子３，４は、例えば、ＩＧＢＴ又はＦＥＴなどのスイッチング動作をする半導体素子である。

正極側スイッチング素子３のエミッタと負極側スイッチング素子４のエミッタとの接続点からは、電流であるゲート信号Ｉｏが出力される。ダイオード７のカソードは、正極側スイッチング素子３のエミッタと負極側スイッチング素子４のエミッタとの接続点に接続されている。ダイオード７のアノードは、接地されている。ゲート信号生成回路１がゲートドライブ回路１０に接続された状態では、ダイオード７は、フォトカプラ１１の発光ダイオード（発光素子）１２と逆並列に接続される。

ゲート信号Ｉｏをオン信号にする場合について説明する。

パルス発生回路２は、正極の電圧を発生する。これにより、正極側スイッチング素子３がターンオンされ、負極側スイッチング素子４がターンオフされる。正極側スイッチング素子３がターンオンされると、正極電源の正極電圧Ｖｐにより、正極側抵抗５、正極側スイッチング素子３、及びゲートドライブ回路１０の発光素子１２を順次に介して接地箇所（グラウンド）に電流が流れる。これにより、フォトカプラ１１に入力されたゲート信号Ｉｏがドライブ回路本体１４に渡される。ドライブ回路本体１４は、ゲート電圧を生成して出力する。ドライブ回路本体１４が生成したゲート電圧により、ゲートドライブ回路１０の駆動対象であるスイッチング素子ＳＷがターンオンされる。

ゲート信号Ｉｏをオフ信号にする場合について説明する。

パルス発生回路２は、負極の電圧を発生する。これにより、正極側スイッチング素子３がターンオフされ、負極側スイッチング素子４がターンオンされる。負極側スイッチング素子４がターンオンされると、負極電源の負極電圧Ｖｎにより、接地箇所から、ダイオード７、負極側スイッチング素子４、及び負極側抵抗６を順次に介して負極電源に電流が流れる。この電流の流れに対応して、ドライブ回路本体１４は、ゲート電圧を生成して出力する。ドライブ回路本体１４が生成したゲート電圧により、ゲートドライブ回路１０の駆動対象であるスイッチング素子ＳＷがターンオフされる。

本実施形態によれば、ゲート信号生成回路１に、プッシュプル回路方式を採用し、ダイオード７を設けることで、ゲート信号Ｉｏがオフ信号でも、ゲート信号Ｉｏがオン信号のときと同様に、ゲート信号Ｉｏが流れる回路上に電流を流すことができる。これにより、ノイズ耐量を向上させることができる。

また、ゲート信号生成回路１に、プッシュプル回路方式を採用することで、パルス発生回路２からパルス信号が出力されてからオン信号又はオフ信号が出力されるまでの遅れ時間のばらつきを低減することができる。例えば、オープンコレクタ方式のゲート信号生成回路を用いた場合、回路浮遊量などの影響で、オン信号からオフ信号への遷移時間が確定できない。これに対して、プッシュプル回路方式であれば、このような問題は解消される。

さらに、フォトカプラ１１の発光ダイオード１２と逆並列になるようにダイオード７を設けることにより、オン信号とオフ信号で、どちらも同じように電流を流すため（どちらも同様の動作をするため）、オン信号とオフ信号との間の遅れ時間の差を低減することができる。

（第２の実施形態）
図２は、本発明の第２の実施形態に係るゲート信号生成回路１Ａの適用された構成を示す構成図である。

ゲート信号生成回路１Ａは、入力側が直列に接続された２つのゲートドライブ回路１０ａ，１０ｂに同じゲート信号Ｉｏを出力するように構成されている点以外は、図１に示す第１の実施形態に係るゲート信号生成回路１と同様の構成である。

２つのゲートドライブ回路１０ａ，１０ｂは、それぞれ第１の実施形態に係るゲートドライブ回路１０と同様の構成である。２つのゲートドライブ回路１０ａ，１０ｂにおいて、フォトカプラ１１ａ，１１ｂは、それぞれ第１の実施形態に係るフォトカプラ１１と同様の構成であり、ドライブ回路本体１４ａ，１４ｂは、それぞれ第１の実施形態に係るドライブ回路本体１４と同様の構成である。ゲートドライブ回路１０ａ，１０ｂには、それぞれ駆動対象であるスイッチング素子ＳＷａ，ＳＷｂが接続されている。

２つのゲートドライブ回路１０ａ，１０ｂのフォトカプラ１１ａ，１１ｂにそれぞれ設けられた２つの発光素子（発光ダイオード）１２ａ，１２ｂは、直列に接続されている。２つの受光素子（フォトトランジスタ）１３ａ，１３ｂは、それぞれ２つの発光素子１２ａ，１２ｂに対応して設けられている。２つの受光素子１３ａ，１３ｂが対応する発光素子１２ａ，１２ｂから受光すると、第１の実施形態と同様に、光絶縁されたゲート信号Ｉｏがドライブ回路本体１４ａ，１４ｂに渡される。ドライブ回路本体１４ａ，１４ｂは、それぞれに接続されているスイッチング素子ＳＷａ，ＳＷｂをオンするゲート電圧を出力する。

ゲート信号生成回路１Ａは、入力側の端子が直列に接続された２つのフォトカプラ１１ａ，１１ｂにゲート信号Ｉｏが流れるように、２つのゲートドライブ回路１０ａ，１０ｂに接続される。

本実施形態によれば、第１の実施形態による作用効果に加え、入力側が直列に接続された２つのゲートドライブ回路１０ａ，１０ｂにそれぞれ接続される２つのスイッチング素子ＳＷａ，ＳＷｂに対するゲート信号Ｉｏを生成することができる。

（第３の実施形態）
図３は、本発明の第３の実施形態に係るゲート信号生成回路１Ｂの適用された構成を示す構成図である。

ゲート信号生成回路１Ｂは、入力側が並列に接続された２つのゲートドライブ回路１０ｃ，１０ｄに同じゲート信号Ｉｏを出力するように構成され、２つのバランス抵抗１５ｃ，１５ｄを追加している点以外は、図１に示す第１の実施形態に係るゲート信号生成回路１と同様の構成である。

２つのゲートドライブ回路１０ｃ，１０ｄは、それぞれ第１の実施形態に係るゲートドライブ回路１０と同様の構成である。２つのゲートドライブ回路１０ｃ，１０ｄにおいて、フォトカプラ１１ｃ，１１ｄは、それぞれ第１の実施形態に係るフォトカプラ１１と同様の構成であり、ドライブ回路本体１４ｃ，１４ｄは、それぞれ第１の実施形態に係るドライブ回路本体１４と同様の構成である。ゲートドライブ回路１０ｃ，１０ｄには、それぞれ駆動対象であるスイッチング素子ＳＷｃ，ＳＷｄが接続されている。

２つのゲートドライブ回路１０ｃ，１０ｄのフォトカプラ１１ｃ，１１ｄにそれぞれ設けられた２つの発光素子（発光ダイオード）１２ｃ，１２ｄは、並列に接続されている。２つの受光素子（フォトトランジスタ）１３ｃ，１３ｄは、それぞれ２つの発光素子１２ｃ，１２ｄに対応して設けられている。２つの受光素子１３ｃ，１３ｄが対応する発光素子１２ｃ，１２ｄから受光すると、第１の実施形態と同様に、光絶縁されたゲート信号Ｉｏがドライブ回路本体１４ｃ，１４ｄに渡される。ドライブ回路本体１４ｃ，１４ｄは、それぞれに接続されているスイッチング素子ＳＷｃ，ＳＷｄをオンするゲート電圧を出力する。

ゲート信号生成回路１Ｂは、入力側の端子が並列に接続された２つのフォトカプラ１１ｃ，１１ｄにゲート信号Ｉｏが流れるように、２つのゲートドライブ回路１０ｃ，１０ｄに接続される。また、ゲート信号生成回路１Ｂと２つのフォトカプラ１１ｃ，１１ｄの入力側とのそれぞれの間には、バランス抵抗１５ｃ，１５ｄが設けられている。即ち、２つのバランス抵抗１５ｃ，１５ｄは、２つの発光素子１２ｃ，１２ｄとそれぞれ直列に接続されている。バランス抵抗１５ｃ，１５ｄにより、２つの発光素子１２ｃ，１２ｄに流れる電流（ゲート信号Ｉｏ）は、同じになるようにバランスが保たれる。

本実施形態によれば、第１の実施形態による作用効果に加え、入力側が並列に接続された２つのフォトカプラ１１ｃ，１１ｄにそれぞれ接続される２つのスイッチング素子ＳＷｃ，ＳＷｄに対するゲート信号Ｉｏを生成することができる。

なお、各実施形態において、ゲートドライブ回路がフォトカプラを備える構成について説明したが、フォトカプラ以外でも、ゲート信号を受信してゲート電圧を出力するような素子であれば、どのような素子でもよい。また、フォトカプラであっても、発光素子と受光素子は、発光ダイオードとフォトダイオードとの組み合わせに限らず、どのような素子の組み合わせでもよい。

第２の実施形態及び第３の実施形態では、２つのゲートドライブ回路に対するゲート信号生成回路について説明したが、ゲートドライブ回路は、いくつでもよい。また、複数のゲートドライブ回路の入力側の構成は、直列又は並列のいずれか一方の接続方法に限らず、直列及び並列を組み合わせてどのように構成されていてもよい。ゲートドライブ回路がどのように構成されていても、各実施形態と同様にゲート信号生成回路を構成することができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１…ゲート信号生成回路、２…パルス発生回路、３，４…スイッチング素子、５，６…抵抗、７…ダイオード、１０…ゲートドライブ回路、１１…フォトカプラ、１２…発光素子、１３…受光素子、１４…ドライブ回路本体、ＳＷ…スイッチング素子。

Claims

駆動対象のスイッチング素子を駆動するゲートドライブ回路に出力するゲート信号を生成するゲート信号生成回路であって、
正極側に正極電圧が印加される第１のスイッチング素子と、
前記第１のスイッチング素子と直列に接続され、負極側に負極電圧が印加される第２のスイッチング素子と、
前記第１のスイッチング素子と前記第２のスイッチング素子との接続点と接地箇所との間に、前記ゲートドライブ回路の前記ゲート信号が入力される発光ダイオードと逆並列に接続され、前記ゲート信号が前記駆動対象のスイッチング素子をオフするオフ信号の場合に、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点と接地箇所との間に電流が流れるダイオードと
を備えることを特徴とするゲート信号生成回路。
複数の前記ゲートドライブ回路にそれぞれ設けられた前記発光ダイオードが直列に接続され、
前記ダイオードは、直列に接続された前記発光ダイオードと逆並列に接続されたこと
を特徴とする請求項１に記載のゲート信号生成回路。
複数の前記ゲートドライブ回路にそれぞれ設けられた前記発光ダイオードが並列に接続され、前記発光ダイオードにそれぞれ流れる電流のバランスを保つバランス抵抗が設けられ、
前記ダイオードは、並列に接続された前記発光ダイオードと逆並列に接続されたこと
を特徴とする請求項１に記載のゲート信号生成回路。
駆動対象のスイッチング素子を駆動するゲートドライブ回路と、
前記ゲートドライブ回路に出力するゲート信号を生成するゲート信号生成回路とを備え、
前記ゲート信号生成回路は、
正極側に正極電圧が印加される第１のスイッチング素子と、
前記第１のスイッチング素子と直列に接続され、負極側に負極電圧が印加される第２のスイッチング素子と、
前記第１のスイッチング素子と前記第２のスイッチング素子との接続点と接地箇所との間に、前記ゲートドライブ回路の前記ゲート信号が入力される発光ダイオードと逆並列に接続され、前記ゲート信号が前記駆動対象のスイッチング素子をオフするオフ信号の場合に、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点と接地箇所との間に電流が流れるダイオードと
を特徴とする電力変換装置。