JP2017162369A - ホスト装置 - Google Patents
ホスト装置 Download PDFInfo
- Publication number
- JP2017162369A JP2017162369A JP2016048429A JP2016048429A JP2017162369A JP 2017162369 A JP2017162369 A JP 2017162369A JP 2016048429 A JP2016048429 A JP 2016048429A JP 2016048429 A JP2016048429 A JP 2016048429A JP 2017162369 A JP2017162369 A JP 2017162369A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- potential
- sata
- electrically connected
- coupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R27/00—Coupling parts adapted for co-operation with two or more dissimilar counterparts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/66—Structural association with built-in electrical component
- H01R13/70—Structural association with built-in electrical component with built-in switch
- H01R13/703—Structural association with built-in electrical component with built-in switch operated by engagement or disengagement of coupling parts, e.g. dual-continuity coupling part
- H01R13/7039—Structural association with built-in electrical component with built-in switch operated by engagement or disengagement of coupling parts, e.g. dual-continuity coupling part the coupling part with coding means activating the switch to establish different circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R2201/00—Connectors or connections adapted for particular applications
- H01R2201/06—Connectors or connections adapted for particular applications for computer periphery
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
実施形態にかかるホスト装置101について図1を用いて説明する。図1は、ホスト装置101の構成を示す図である。
(Csata×Cpcie)/(Csata+Cpcie)
において、Csataに12nF以下の値を代入し、Cpcieに176nF〜265nFの範囲内の値を代入すると、合成容量値が12nFより低くなる。この結果、第2の基本形態では、ホスト装置101及びデバイス1−SATAの接続がSATA規格内であるがデバイス1−SATAで意図された値と異なるため、送信側(通信コントローラ110)から受信側(コントローラ10−PCIe)へ信号を適正に伝送できない可能性がある。
Claims (11)
- 第1のインターフェース規格に準拠する第1のデバイス及び第2のインターフェース規格に準拠する第2のデバイスが接続可能なコネクタと、
ドライバを含むコントローラと、
カップリングキャパシタと、前記コネクタに前記第1のデバイスが接続されたことに応じて、前記カップリングキャパシタをバイパスして前記コネクタ及び前記ドライバが電気的に接続された第1の接続状態に切り替え、前記コネクタに前記第2のデバイスが接続されたことに応じて、前記コネクタ及び前記ドライバの間に前記カップリングキャパシタが電気的に接続された第2の接続状態に切り替えるスイッチとを有するインターフェース回路と、
を備えたホスト装置。 - 前記コネクタは、前記第1のデバイスが前記コネクタに接続されたことに応じて第1の電位になり前記第2のデバイスが前記コネクタに接続されたことに応じて第2の電位になる第1の端子を含み、
前記スイッチは、前記第1の端子の電位が前記第1の電位であることに応じて前記第1の接続状態に切り替え、前記第1の端子の電位が前記第2の電位であることに応じて前記第2の接続状態に切り替える
請求項1に記載のホスト装置。 - 前記カップリングキャパシタは、一端が前記コネクタの第2の端子に電気的に接続され、他端が前記ドライバに電気的に接続され、
前記スイッチは、一端が前記カップリングキャパシタの一端に接続され、他端が前記カップリングキャパシタの他端に接続され、
前記スイッチは、前記第1の端子の電位が前記第1の電位であることに応じてオン状態に維持され、前記第1の端子の電位が前記第2の電位であることに応じてオフ状態に維持される
請求項2に記載のホスト装置。 - 前記スイッチは、トランジスタを含み、
前記インターフェース回路は、
前記第1の端子の電位が前記第1の電位であることに応じて前記トランジスタをオンさせるべき第1のレベルになり前記第1の端子の電位が前記第2の電位であることに応じて前記トランジスタをオフさせるべき第2のレベルになる制御信号を生成して前記トランジスタのゲートに供給する生成回路をさらに有する
請求項3に記載のホスト装置。 - 前記トランジスタは、NMOSトランジスタを含み、
前記第1のレベルは、Lレベルであり、
前記第2のレベルは、Hレベルである
請求項4に記載のホスト装置。 - 前記トランジスタは、PMOSトランジスタを含み、
前記第1のレベルは、Hレベルであり、
前記第2のレベルは、Lレベルである
請求項4に記載のホスト装置。 - 前記生成回路は、
一端が前記第1の端子に電気的に接続され、他端が電源電位に電気的に接続された第1の抵抗を有する
請求項4から6のいずれか1項に記載のホスト装置。 - 前記生成回路は、
エミッタがグランド電位に電気的に接続され、ベースが前記第1の抵抗の一端及び前記第1の端子に電気的に接続された第2のトランジスタと、
一端が前記第2のトランジスタのコレクタに電気的に接続され、他端が前記電源電位に電気的に接続された第2の抵抗と、
をさらに有する
請求項7に記載のホスト装置。 - 前記インターフェース回路は、
第2のカップリングキャパシタと、
前記コネクタに前記第1のデバイスが接続されたことに応じて、前記第2のカップリングキャパシタをバイパスして前記コネクタ及び前記ドライバが電気的に接続された第3の接続状態に切り替え、前記コネクタに前記第2のデバイスが接続されたことに応じて、前記コネクタ及び前記ドライバの間に前記第2のカップリングキャパシタが電気的に接続された第4の接続状態に切り替える第2のスイッチと、
を有する
請求項1から8のいずれか1項に記載のホスト装置。 - 前記第1のインターフェース規格は、SATA規格又はSATA Express規格であり、
前記第2のインターフェース規格は、PCIe規格である
請求項1から9のいずれか1項に記載のホスト装置。 - 前記カップリングキャパシタは、前記ホスト装置が前記第2のインターフェース規格に準拠するように決定された容量値を持つ
請求項1から10のいずれか1項に記載のホスト装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016048429A JP6538593B2 (ja) | 2016-03-11 | 2016-03-11 | ホスト装置 |
US15/421,700 US10361524B2 (en) | 2016-03-11 | 2017-02-01 | Interface compatible with multiple interface standards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016048429A JP6538593B2 (ja) | 2016-03-11 | 2016-03-11 | ホスト装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017162369A true JP2017162369A (ja) | 2017-09-14 |
JP6538593B2 JP6538593B2 (ja) | 2019-07-03 |
Family
ID=59788744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016048429A Active JP6538593B2 (ja) | 2016-03-11 | 2016-03-11 | ホスト装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10361524B2 (ja) |
JP (1) | JP6538593B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019103736A1 (en) * | 2017-11-22 | 2019-05-31 | Hewlett-Packard Development Company, L.P. | Serial at attachment and non-volatile memory express device determination |
KR102481203B1 (ko) * | 2017-11-23 | 2022-12-27 | 삼성전자주식회사 | 이상 전압 차단을 위한 캐패시터와 연결된 커넥터 및 이를 구비한 전자 장치 |
US10840624B2 (en) | 2018-02-07 | 2020-11-17 | Samsung Electronics Co., Ltd. | NGSFF and M.2 differentiation and mutual protection circuit |
JP2023141299A (ja) * | 2022-03-23 | 2023-10-05 | キオクシア株式会社 | メモリシステム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080282075A1 (en) * | 2007-05-11 | 2008-11-13 | Quanta Computer Inc. | Controlling circuit for communication port |
JP2010263627A (ja) * | 2009-05-04 | 2010-11-18 | Advantest Corp | 伝送回路、差動信号伝送回路、および試験装置 |
JP2013505600A (ja) * | 2009-09-18 | 2013-02-14 | エーティーアイ・テクノロジーズ・ユーエルシー | 選択的にac結合又はdc結合されるように適合される集積回路 |
US20130294023A1 (en) * | 2012-05-04 | 2013-11-07 | Raphael Gay | Interface card mount |
JP2014510356A (ja) * | 2011-04-05 | 2014-04-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 柔軟且つ拡張可能なシステムアーキテクチャのためのスロット設計 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003162381A (ja) | 2001-11-27 | 2003-06-06 | Toshiba Corp | Pcカードインターフェイスを切替可能な携帯型情報機器 |
US7200186B2 (en) * | 2002-03-14 | 2007-04-03 | Intel Corporation | Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link |
US6886057B2 (en) * | 2002-06-06 | 2005-04-26 | Dell Products L.P. | Method and system for supporting multiple bus protocols on a set of wirelines |
TWI301699B (en) * | 2005-10-18 | 2008-10-01 | Sunplus Technology Co Ltd | Transmitting circuit, receiving circuit, interface switching module and interface switching method for sata and sas interface |
JP5153822B2 (ja) | 2010-04-28 | 2013-02-27 | 株式会社バッファロー | 周辺機器、及び、ホスト機器と周辺機器の接続方法 |
US9432298B1 (en) * | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
US9184712B2 (en) * | 2011-12-21 | 2015-11-10 | Intel Corporation | Low power high-speed digital receiver |
US8878590B2 (en) * | 2012-01-25 | 2014-11-04 | Cadence Design Systems, Inc. | Techniques for switching between AC-coupled connectivity and DC-coupled connectivity |
US20140372666A1 (en) | 2013-06-14 | 2014-12-18 | Ps4 Luxco S.A.R.L. | Semiconductor device with configurable support for multiple command specifications, and method regarding the same |
WO2016122480A1 (en) * | 2015-01-28 | 2016-08-04 | Hewlett-Packard Development Company, L.P. | Bidirectional lane routing |
JP2017078958A (ja) * | 2015-10-20 | 2017-04-27 | 株式会社東芝 | 半導体装置 |
-
2016
- 2016-03-11 JP JP2016048429A patent/JP6538593B2/ja active Active
-
2017
- 2017-02-01 US US15/421,700 patent/US10361524B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080282075A1 (en) * | 2007-05-11 | 2008-11-13 | Quanta Computer Inc. | Controlling circuit for communication port |
JP2010263627A (ja) * | 2009-05-04 | 2010-11-18 | Advantest Corp | 伝送回路、差動信号伝送回路、および試験装置 |
JP2013505600A (ja) * | 2009-09-18 | 2013-02-14 | エーティーアイ・テクノロジーズ・ユーエルシー | 選択的にac結合又はdc結合されるように適合される集積回路 |
JP2014510356A (ja) * | 2011-04-05 | 2014-04-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 柔軟且つ拡張可能なシステムアーキテクチャのためのスロット設計 |
US20130294023A1 (en) * | 2012-05-04 | 2013-11-07 | Raphael Gay | Interface card mount |
Non-Patent Citations (1)
Title |
---|
ハリス デイビッド・マネー, ディジタル回路設計とコンピュータアーキテクチャ, vol. 第1版, JPN6018039203, 3 August 2009 (2009-08-03), JP, pages pp. 29-32 * |
Also Published As
Publication number | Publication date |
---|---|
US10361524B2 (en) | 2019-07-23 |
JP6538593B2 (ja) | 2019-07-03 |
US20170264060A1 (en) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11977940B2 (en) | Memory card with multiple modes, and host device corresponding to the memory card | |
JP6538593B2 (ja) | ホスト装置 | |
CN106796564B (zh) | 串行总线电气终止控制 | |
US20090172279A1 (en) | System For Accessing A Removable Non-Volatile Memory Card | |
US8864527B2 (en) | Universal serial bus memory device and method of manufacturing the same | |
US20220093156A1 (en) | Memory system | |
JP7203653B2 (ja) | ストレージデバイスおよび情報処理装置 | |
JP2022118103A (ja) | メモリカードおよび端末 | |
US20200035299A1 (en) | Method and system for power loss protection | |
US7623355B2 (en) | Extended universal serial bus connectivity | |
CN108257629B (zh) | 非易失性存储器装置和包括其的数据存储装置的操作方法 | |
US9684474B2 (en) | Single input/output cell with multiple bond pads and/or transmitters | |
US20220027300A1 (en) | USB hub device having functionality of self firmware updating and host electronic system having the same | |
KR20150072248A (ko) | Usb otg 메모리 장치 | |
US11275419B2 (en) | Electronic device | |
CN114730201A (zh) | 双连接器存储***和用于向计算设备同时提供电力和存储器访问的方法 | |
CN110913298A (zh) | 一种耳机装置及通信方法、***、计算机可读存储介质 | |
US10755784B2 (en) | Memory device and memory system having the same | |
US20240168902A1 (en) | Pci-e bus standard compliant multifunctional interface board | |
US20210286743A1 (en) | Memory system and information processing system | |
CN103218328A (zh) | 用于连接usb主机与usb otg装置的储存装置 | |
CN111048928B (zh) | 外接式电连接器及电脑*** | |
KR20080090065A (ko) | 다른 메모리 장치를 호스트와 독립적으로 인터페이스시키기위한 커넥터를 포함하는 메모리 장치 | |
JP2023141299A (ja) | メモリシステム | |
US20130290602A1 (en) | Data storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180206 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6538593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |