JP2017157599A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017157599A
JP2017157599A JP2016037085A JP2016037085A JP2017157599A JP 2017157599 A JP2017157599 A JP 2017157599A JP 2016037085 A JP2016037085 A JP 2016037085A JP 2016037085 A JP2016037085 A JP 2016037085A JP 2017157599 A JP2017157599 A JP 2017157599A
Authority
JP
Japan
Prior art keywords
layer
circuit layer
semiconductor element
glass
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016037085A
Other languages
English (en)
Other versions
JP6677886B2 (ja
Inventor
修司 西元
Shuji Nishimoto
修司 西元
長友　義幸
Yoshiyuki Nagatomo
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016037085A priority Critical patent/JP6677886B2/ja
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to PCT/JP2017/004376 priority patent/WO2017150096A1/ja
Priority to EP17759567.5A priority patent/EP3425660A4/en
Priority to KR1020187025919A priority patent/KR20180121527A/ko
Priority to US16/070,893 priority patent/US10504749B2/en
Priority to CN201780021547.1A priority patent/CN109075081B/zh
Priority to TW106105598A priority patent/TWI711141B/zh
Publication of JP2017157599A publication Critical patent/JP2017157599A/ja
Application granted granted Critical
Publication of JP6677886B2 publication Critical patent/JP6677886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83487—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】比較的高温環境下で使用された場合でも、回路層と半導体素子との接合信頼性に優れ、安定して使用することが可能な半導体装置を提供する。
【解決手段】導電性材料からなる回路層１２と、回路層１２の一方の面に搭載された半導体素子３と、回路層１２の他方の面に配設されたセラミックス基板とを備えた半導体装置であって、回路層１２の一方の面には、ガラス層３１とこのガラス層３１上に積層されたＡｇ層３２とを有するＡｇ下地層３０が形成されており、このＡｇ下地層３０のＡｇ層３２と半導体素子３とが直接接合されていることを特徴とする。
【選択図】図２

Description

この発明は、導電性材料からなる回路層と、この回路層上に搭載される半導体素子とを備えた半導体装置に関するものである。
ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミ）、Ａｌ２Ｏ３（アルミナ）などのセラミックス基板からなる絶縁層と、この絶縁層の一方の面に導電性の優れた金属を配設して形成した回路層と、を備えたセラミックス回路基板（パワーモジュール用基板）が、従来から広く用いられている。
例えば、特許文献１に示すパワーモジュール（半導体装置）においては、セラミックス基板の一方の面にＡｌ又はＣｕなどの金属からなる回路層が形成されたパワーモジュール用基板（セラミックス回路基板）と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、パワーモジュール用基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、パワーモジュール用基板側に伝達し、放熱板を介して外部へ放散する構成とされている。
半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献１に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系等の鉛フリーはんだが主流となっている。
ここで、アルミニウム又はアルミニウム合金からなる回路層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材による半導体素子との接合を良好に行うことが困難であった。
また、銅又は銅合金からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の特性が劣化するおそれがあった。
このため、従来は、特許文献１に示すように、回路層の表面にＮｉめっき膜を形成した上で、はんだ材によって半導体素子を実施していた。
一方、はんだ材を使用しない接合方法として、例えば、特許文献２には、Ａｇナノペーストを用いて半導体素子を接合する技術が提案されている。
また、例えば、特許文献３、４には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
また、例えば、特許文献５〜７には、ガラス含有Ａｇペーストを用いてアルミニウム又は銅からなる回路層上にＡｇ下地層を形成した後に、はんだ又はＡｇペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、アルミニウム又は銅からなる回路層の表面に、ガラス含有Ａｇペーストを塗布して焼成することによって、回路層の表面に形成されている酸化被膜をガラスに反応させて除去してＡｇ下地層を形成し、このＡｇ下地層が形成された回路層上に、はんだ又はＡｇペーストの焼成体からなるＡｇ接合層を介して半導体素子を接合している。
ここで、Ａｇ下地層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えている。このガラス層には導電性粒子が分散しており、この導電性粒子によってガラス層の導電性が確保されている。
特開２００４−１７２３７８号公報 特開２００６−２０２９３８号公報 特開２００８−２０８４４２号公報 特開２００９−２６７３７４号公報 特開２０１０−２８７８６９号公報 特開２０１２−１０９３１５号公報 特開２０１３−０１２７０６号公報
ところで、特許文献１及び特許文献５，６に記載されたように、はんだ材を用いて半導体素子と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子と回路層と接合信頼性が低下するおそれがあった。
特に、最近では、シリコン半導体からＳｉＣ又はＧａＮなど化合物半導体素子の実用化が期待されており、半導体素子自体の耐熱性の向上が見込まれるため、半導体装置の使用温度が高くなる傾向にあり、従来のようにはんだ材で接合した構造では対応が困難となってきている。
また、特許文献２−４及び特許文献７に記載されたように、金属ペースト及び金属酸化物ペーストを接合材として用いて、金属ペースト及び金属酸化物ペーストの焼成体からなる接合層を介して半導体素子を接合した場合には、例えば２００℃以上の高温保持された際や、例えば２００℃以上の高温に達する冷熱サイクルが負荷された際に、接合層において金属の焼結が進行してＡｇの結晶が粒成長し、局所的に疎な部分と密な部分が形成され、接合層にボイドが生成し、接合性が低下するおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、比較的高温環境下で使用された場合でも、回路層と半導体素子との接合信頼性に優れ、安定して使用することが可能な半導体装置を提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明の半導体装置は、導電性材料からなる回路層と、前記回路層の一方の面に搭載された半導体素子と、前記回路層の他方の面に配設されたセラミックス基板とを備えた半導体装置であって、前記回路層の一方の面には、ガラス層とこのガラス層上に積層されたＡｇ層とを有するＡｇ下地層が形成されており、このＡｇ下地層の前記Ａｇ層と前記半導体素子とが直接接合されていることを特徴としている。
この構成の半導体装置によれば、回路層の一方の面に、ガラス層とこのガラス層上に積層されたＡｇ層とを有するＡｇ下地層が形成されており、このＡｇ下地層と半導体素子とが直接接合されているので、はんだ材や金属ペーストからなる接合材は介在しておらず、高温環境下で使用した場合であっても、回路層と半導体素子との間で溶融が生じたり、焼結の進行によってボイドが生じたりすることがなく、回路層と半導体素子とが確実に接合されることになる。よって、本発明の半導体装置は、高温環境下でも安定して使用することが可能となる。
ここで、本発明の半導体装置においては、前記半導体素子は、前記Ａｇ層と接合される面に、Ａｕ又はＡｕ合金からなるＡｕ膜、及び、Ａｇ又はＡｇ合金からなるＡｇ膜のいずれかが形成されていることが好ましい。
前記半導体素子の前記Ａｇ層と接合される面にＡｇ膜を形成した場合には、Ａｇ下地層（Ａｇ層）と半導体素子（Ａｇ膜）とが同種金属同士の接合となり、回路層と半導体素子とを良好に接合することができる。前記半導体素子の前記Ａｇ層と接合される面にＡｕ膜を用いた場合には、半導体素子（Ａｕ膜）とＡｇ下地層（Ａｇ層）とを比較的低温で固相拡散接合を行うことができる。
また、本発明の半導体装置においては、前記半導体素子は、パワー半導体素子とされている構成としてもよい。
この構成の半導体装置によれば、発熱量の多いパワー半導体素子を用いた場合でも、効率的に熱を回路層へ伝達することができる。なお、パワー半導体としてはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ等があげられる。
本発明によれば、比較的高温環境下で使用された場合でも、回路層と半導体素子との接合信頼性に優れ、安定して使用することが可能な半導体装置を提供することができる。
本発明の一実施形態である半導体装置（パワーモジュール）の概略説明図である。 図１に示す半導体装置（パワーモジュール）の回路層と半導体素子との接合界面の拡大説明図である。 Ａｇ下地層と回路層の接合部分を示す要部拡大断面図である。 図１に示す半導体装置（パワーモジュール）の製造方法を示すフロー図である。 図１に示す半導体装置（パワーモジュール）の製造方法の概略説明図である。 本発明の他の実施形態である半導体装置（ＬＥＤ装置）の概略説明図である。
以下に、本発明の実施形態について添付した図面を参照して説明する。なお、本実施形態である半導体装置は、風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子が搭載されたパワーモジュールである。図１に本発明の実施形態であるパワーモジュール（半導体装置）を示す。
このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板（セラミックス回路基板）１０と、回路層１２の一方の面（図１において上面）に接合された半導体素子３と、パワーモジュール用基板１０の他方側に配設された冷却器５０とを備えている。
パワーモジュール用基板１０は、図１に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
回路層１２は、セラミックス基板１１の一方の面に、導電性を有するアルミニウム又はアルミニウム合金、銅又は銅合金の金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板を接合することで形成されている。なお、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。また、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が接合される接合面とされている。
金属層１３は、セラミックス基板１１の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板（金属層１３）は、純度が９９．９９ｍａｓｓ％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板とされている。ここで、金属層１３の厚さは、０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．６ｍｍに設定されている。
冷却器５０は、前述のパワーモジュール用基板１０を冷却するためのものであり、本実施形態では、冷却媒体（例えば冷却水）を流通するための流路５１を備えている。この冷却器５０は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。
半導体素子３は、Ｓｉ，ＳＩＣ、ＧａＮ等の半導体材料で構成されており、回路層１２との接合面には、表面処理膜３ａとして、Ａｕ又はＡｕ合金からなるＡｕ膜、及び、Ａｇ又はＡｇ合金からなるＡｇ膜が形成されている。本実施形態では、表面処理膜３ａはＡｇ膜とされている。
ここで、本実施形態では、表面処理膜３ａは、スパッタ法等によって２０ｎｍ〜３００ｎｍの厚さで成膜されている。
そして、図１に示すパワーモジュール１においては、回路層１２の表面にＡｇ下地層３０が形成されている。なお、Ａｇ下地層３０は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体素子３が配設される部分、すなわち、半導体素子３との接合面にのみ選択的に形成されている。
ここで、Ａｇ下地層３０は、後述するように、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。このＡｇ下地層３０は、半導体素子３を接合する前の状態において、図３に示すように、回路層１２側に形成されたガラス層３１と、このガラス層３１上に形成されたＡｇ層３２と、を備えている。
ガラス層３１内部には、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されている。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層３１内の導電性粒子３３は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察されるものである。
また、Ａｇ層３２の内部には、粒径が数ナノメートル程度の微細なガラス粒子（図示なし）が分散されている。
また、本実施形態では、回路層１２が純度９９．９９ｍａｓｓ％以上のアルミニウムで構成されていることから、回路層１２の表面には、大気中で自然発生したアルミニウム酸化被膜１２Ａが形成されている。ここで、前述のＡｇ下地層３０が形成された部分においては、このアルミニウム酸化被膜１２Ａが除去されており、回路層１２上に直接Ａｇ下地層３０が形成されている。つまり、図３に示すように、回路層１２を構成するアルミニウムとガラス層３１とが直接接合されているのである。
本実施形態においては、図３に示すように、回路層１２上に自然発生するアルミニウム酸化被膜１２Ａの厚さｔｏが、４ｎｍ≦ｔｏ≦６ｎｍの範囲内とされている。また、ガラス層３１の厚さｔｇが０．０１μｍ≦ｔｇ≦５μｍの範囲内、Ａｇ層３２の厚さｔａが１μｍ≦ｔａ≦１００μｍの範囲内となるように構成されている。
なお、このＡｇ下地層３０の厚さ方向の電気抵抗値Ｐが０．５Ω以下とされている。ここで、本実施形態においては、Ａｇ下地層３０の厚さ方向における電気抵抗値Ｐは、Ａｇ下地層３０の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成するアルミニウム（４Ｎアルミニウム）の電気抵抗がＡｇ下地層３０の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、Ａｇ下地層３０の上面中央点と、Ａｇ下地層３０の前記上面中央点からＡｇ下地層３０端部までの距離と同距離分だけＡｇ下地層３０端部から離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。
次に、Ａｇ下地層３０を形成するガラス含有Ａｇペーストについて説明する。
このガラス含有Ａｇペーストは、Ａｇ粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。
なお、本実施形態では、Ａｇ粉末とガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。
Ａｇ粉末は、その粒径が０．０５μｍ以上１．０μｍ以下とされており、本実施形態では、平均粒径０．８μｍのものを使用した。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン及び酸化ビスマスのいずれか１種又は２種以上を含有しており、そのガラス転移温度が３００℃以上４５０℃以下、軟化温度が６００℃以下、結晶化温度が４５０℃以上とされている。本実施形態では、主成分として酸化鉛と酸化亜鉛と酸化ホウ素とからなり、平均粒径が０．５μｍのガラス粉末を使用した。
また、Ａｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇは、８０／２０から９９／１の範囲内に調整されており、本実施形態では、Ａ／Ｇ＝８０／５とした。
溶剤は、沸点が２００℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
樹脂は、ガラス含有Ａｇペーストの粘度を調整するものであり、４００℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス含有Ａｇペーストを構成してもよい。
このガラス含有Ａｇペーストは、Ａｇ粉末とガラス粉末とを混合した混合粉末と、溶剤と樹脂とを混合した有機混合物とを、分散剤とともにミキサーによって予備混合し、得られた予備混合物をロールミル機によって練り込みながら混合した後、得られた混錬物をペーストろ過機によってろ過することによって製出される。
次に、本実施形態であるパワーモジュール１の製造方法について、図４及び図５を参照して説明する。
まず、セラミックス基板１１の一方の面に回路層１２が形成され、セラミックス基板１１の他方の面に金属層１３が形成されたパワーモジュール用基板１０を準備し、このパワーモジュール用基板１０の回路層１２上にガラス含有Ａｇペースト４０を塗布する（ガラス含有Ａｇペースト塗布工程Ｓ０１）。ここで、ガラス含有Ａｇペースト４０を塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペースト４０をパターン状に形成した。
回路層１２の一方の面にガラス含有Ａｇペースト４０を塗布した状態で、加熱炉６１内に装入して加熱処理を行い、ガラス含有Ａｇペースト４０の焼成を行う（第１加熱処理工程Ｓ０２）。この第１加熱処理工程Ｓ０２により、ガラス層３１とＡｇ層３２とを備えたＡｇ下地層３０が形成される。
この第１加熱処理工程Ｓ０２においては、ガラス含有Ａｇペースト４０が焼成される際に、ガラス層３１によって、回路層１２の表面に自然発生していたアルミニウム酸化被膜１２Ａが溶融除去されることになり、回路層１２に直接ガラス層３１が形成される。また、ガラス層３１の内部に、粒径が数ナノメートル程度の微細な導電性粒子３３が分散されることになる。この導電性粒子３３は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層３１内部に析出したものと推測される。
さらに、Ａｇ層３２の内部に、粒径が数マイクロメートル程度のガラス粒子が分散されることになる。このガラス粒子は、Ａｇ粒子の焼結が進行していく過程で、残存したガラス成分が凝集したものと推測される。
本実施形態では、第１加熱処理工程Ｓ０２における加熱温度が３５０℃以上６４５℃以下の範囲内、加熱温度での保持時間が１分以上６０分以下の範囲内に設定されている。そして、このような条件で加熱処理を行うことによりで、第１加熱処理工程Ｓ０２後に形成されるＡｇ下地層３０におけるＡｇ層３２の平均結晶粒径が０．５μｍ以上３．０μｍ以下の範囲内に調整される。
ここで、第１加熱処理工程Ｓ０２における加熱温度が３５０℃未満及び加熱温度での保持時間が１分未満の場合には、焼成が不十分となり、Ａｇ下地層３０を十分に形成することができないおそれがある。一方、第１加熱処理工程Ｓ０２における加熱温度が６４５℃を超える場合及び加熱温度での保持時間が６０分を超える場合には、焼成が進行しすぎて、第１加熱処理工程Ｓ０２後に形成されるＡｇ下地層３０におけるＡｇ層３２の平均結晶粒径が０．５μｍ以上３．０μｍ以下の範囲内とならないおそれがある。
以上のことから、本実施形態では、第１加熱処理工程Ｓ０２における加熱温度が３５０℃以上６４５℃以下の範囲内、加熱温度での保持時間が１分以上６０分以下の範囲内に設定されている。
なお、Ａｇ下地層３０を確実に形成するためには、第１加熱処理工程Ｓ０２における加熱温度の下限を４００℃以上とすることが好ましく、４５０℃以上とすることが好ましい。また、加熱温度での保持時間の下限を５分以上とすることが好ましく、１０分以上とすることが好ましい。
一方、第１加熱処理工程Ｓ０２における焼成の進行を確実に抑制するためには、第１加熱処理工程Ｓ０２における加熱温度の上限を６００℃以下とすることが好ましく、５７５℃以下とすることが好ましい。また、加熱温度での保持時間の上限を４５分以下とすることが好ましく、３０分以下とすることが好ましい。そして、このような条件で加熱処理を行うことで、第１加熱処理工程Ｓ０２後のＡｇ下地層３０におけるＡｇ層３２の平均結晶粒径が０．５μｍ以上３．０μｍ以下の範囲内に調整される。
次に、図５に示すように、Ａｇ下地層３０のＡｇ層３２の上に半導体素子３を積層する（半導体素子積層工程Ｓ０３）。このとき、半導体素子３の表面処理膜３ａがＡｇ下地層３０側を向くように配置する。
そして、図５に示すように、積層した半導体素子３とパワーモジュール用基板１０を積層方向に加圧した状態で加熱炉６２内に配置して加熱処理を行い、半導体素子３とパワーモジュール用基板１０とを接合する（第２加熱処理工程Ｓ０４）。このとき、Ａｇ下地層３０のＡｇ層３２における焼成がさらに進行するとともに、半導体素子３が接合されることになる。すなわち、本実施形態においては、第１加熱処理工程Ｓ０２と第２加熱処理工程Ｓ０４の２段階の加熱処理を行うことでＡｇ下地層３０のＡｇ層３２の焼成を行っているのである。
ここで、第２加熱処理工程Ｓ０４においては、積層方向の加圧圧力が５ＭＰａ以上４０ＭＰａ以下の範囲内、加熱温度が２００℃以上４００℃以下の範囲内、加熱温度における保持時間が１分以上６０分以下の範囲内に設定されている。
なお、第２加熱処理工程Ｓ０４後において、Ａｇ層３２の平均結晶粒径は変化しない。これは、第２加熱処理工程Ｓ０４における加熱温度が、第１加熱処理工程Ｓ０２よりも低いためである。
ここで、第２加熱処理構成Ｓ０４における積層方向の加圧圧力が５ＭＰａ未満の場合には、半導体素子３と回路層１２との接合強度が不十分となるおそれがある。一方、第２加熱処理構成Ｓ０４における積層方向の加圧圧力が４０ＭＰａを超える場合には、セラミックス基板１１に割れが発生するおそれがある。
以上のことから、本実施形態では、第２加熱処理構成Ｓ０４における積層方向の加圧圧力を５ＭＰａ以上４０ＭＰａ以下の範囲内に設定している。
なお、半導体素子３と回路層１２との接合強度をさらに向上させるためには、第２加熱処理構成Ｓ０４における積層方向の加圧圧力の下限を１０ＭＰａ以上とすることが好ましい。また、セラミックス基板１１の割れの発生を確実に抑制するためには、第２加熱処理構成Ｓ０４における積層方向の加圧圧力の上限を３５ＭＰａ以下とすることが好ましい。
また、第２加熱処理工程Ｓ０２における加熱温度が２００℃未満及び加熱温度での保持時間が１分未満の場合には、半導体素子３と回路層１２との接合強度が不十分となるおそれがある。一方、第２加熱処理工程Ｓ０４における加熱温度が４００℃を超える場合及び加熱温度での保持時間が６０分を超える場合には、半導体素子３の特性が熱によって劣化してしまうおそれがある。
以上のことから、本実施形態では、第２加熱処理工程Ｓ０４における加熱温度が２００
℃以上４００℃以下の範囲内、加熱温度での保持時間が１分以上６０分以下の範囲内に設定されている。
上述した製造方法により、回路層１２上に形成されたＡｇ下地層３０のＡｇ層３２と半導体素子３とが直接接合された本実施形態であるパワーモジュール１が製出される。
以上のような構成とされた本実施形態に係るパワーモジュール（半導体装置）１によれば、回路層１２の一方の面に、ガラス層３１とこのガラス層３１上に積層されたＡｇ層３２とを有するＡｇ下地層３０が形成されており、このＡｇ下地層３０のＡｇ層３２と半導体素子３とが直接接合されているので、高温環境下で使用した場合であっても回路層１２と半導体素子３との接合信頼性に優れている。よって、本実施形態に係るパワーモジュール１は、高温環境下でも安定して使用することが可能となる。
また、本実施形態では、半導体素子３のうちＡｇ下地層３０との接合面に、Ａｇ膜からなる表面処理膜３ａが形成されているので、Ａｇ下地層３０（Ａｇ層３２）と半導体素子３（表面処理膜３ａ）とが同種金属同士の接合となり、回路層１２と半導体素子３とを良好に接合するこことができる。
さらに、本実施形態では、第１加熱処理工程Ｓ０２と第２加熱処理工程Ｓ０４の２段階の加熱処理を行うことでＡｇ下地層３０のＡｇ層３２の焼成を行っており、第２加熱処理工程Ｓ０４において半導体素子３を積層して積層方向に加圧しているので、Ａｇ下地層３０のＡｇ層３２と半導体素子３とを良好に接合することが可能となる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層及び金属層を構成する金属板を純度９９．９９ｍａｓｓ％の純アルミニウム（４Ｎアルミニウム）の圧延板としたものとして説明したが、これに限定されることはなく、他のアルミニウム又はアルミニウム合金で構成されていてもよい。また、回路層及び金属層を構成する金属板を、銅または銅合金で構成されたものとしてもよい。さらには、銅板とアルミニウム板とを固相拡散接合した構造のものとしてもよい。
また、絶縁層としてＡｌＮからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Ｓｉ３Ｎ４やＡｌ２Ｏ３等からなるセラミックス基板を用いてもよいし、絶縁樹脂によって絶縁層を構成してもよい。
また、ヒートシンクは、本実施形態で例示してものに限定されることはなく、ヒートシンクの構造に特に限定はない。
さらに、ヒートシンクと金属層との間に、緩衝層を設けても良い。緩衝層としては、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材（例えばＡｌＳｉＣ等）からなる板材を用いることができる。
また、本実施形態では、半導体装置として、パワー半導体素子が搭載されたパワーモジュールを例に挙げて説明したが、これに限定されることはなく、導電性材料からなる回路層上に半導体素子が搭載された半導体装置で有ればよい。
例えば、半導体素子として熱電変換素子を用いた熱電変換モジュールであってもよい。
また、例えば、図６に示すように、ＬＥＤ素子（半導体素子）を搭載したＬＥＤ装置（半導体装置）であってもよい。
図６に示すＬＥＤ装置１０１は、ＬＥＤ素子１０３と、導電性材料からなる回路層１１２と、を備えている。なお、ＬＥＤ素子１０３は、ボンディングワイヤ１０７によって回路層１１２と電気的に接続されており、ＬＥＤ素子１０３及びボンディングワイヤ１０７が封止材１０８によって封止された構造とされている。回路層１１２の一方の面には、ガラス含有Ａｇペーストの焼成体からなるＡｇ下地層１３０が設けられており、ＬＥＤ素子１０３の裏面には、導電性反射膜１１６及び保護膜１１５が設けられている。そして、ＬＥＤ素子１０３がＡｇ下地層１３０上に直接接合された構造とされている。
このようなＬＥＤ装置１０１においても、回路層１１２の一方の面にＡｇ下地層１３０が形成されており、このＡｇ下地層１３０とＬＥＤ素子１０３とが直接接合されているので、高温環境下で使用した場合であっても回路層１１２とＬＥＤ素子１０３との接合信頼性に優れている。
本発明の有効性を確認するために行った確認実験について説明する。
セラミックス基板の一方の面に金属板を接合して回路層を形成した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となる金属板は、表１に示す材質ものものとし、サイズは２５ｍｍ×１５ｍｍ×０．３ｍｍとした。
なお、金属板がアルミニウム板の場合には、接合材としてＡｌ−Ｓｉ系ろう材を用いた。また、金属板が銅板の場合には、接合材として活性金属ろう材（Ａｇ−Ｃｕ−Ｔｉろう材）を用いた。
回路層の表面に、実施形態で説明したガラス含有Ａｇペーストを塗布して、表１に示す条件で加熱処理することにより、Ａｇ下地層を形成した（第１加熱処理工程）。
なお、ガラス含有Ａｇペーストのガラス粉末として、Ｂｉ２Ｏ３を９０．６質量％、ＺｎＯを２．６質量％、Ｂ２Ｏ３を６．８質量％、を含む無鉛ガラス粉末を用いた。また、樹脂としてエチルセルロースを、溶剤としてジエチレンクリコールジブチルエーテルを用いた。さらに、ジカルボン酸系の分散剤を添加した。
ここで、ガラス含有ＡｇペーストにおけるＡｇ粉末の重量Ａとガラス粉末の重量Ｇとの重量比Ａ／Ｇ、及び、塗布量を調整し、表１に示すようにガラス層とＡｇ層の厚さを調整した。
そして、本発明例では、Ａｇ下地層の上に半導体素子を積層し、表１に示す条件で加熱処理を行い、半導体素子を回路層に接合した（第２加熱処理工程）。
ここで、本発明例１〜２１及び比較例１〜２においては、半導体素子の回路層との接合面に、表１に示す材質からなる表面処理膜をスパッタ法で厚さ１００ｎｍとなるよう形成した。
なお、比較例１では、Ａｇ下地層を形成せず、回路層に厚さ２μｍのＡｇメッキ層を形成し、その上に半導体素子を接合した。
比較例２では、Ａｇ下地層の上に酸化銀ペーストを塗布して半導体素子を積層し、酸化銀ペーストを焼成することで接合層を形成して半導体素子を接合した。
酸化銀ペーストとして、市販の酸化銀粉末（和光純薬工業株式会社製）と、還元剤としてミリスチルアルコールと、溶剤として２，２，４−トリメチル−１，３−ペンタンジオールモノ（２−メチルプロパノエート）と、を用いて、酸化銀粉末；８０質量％、還元剤（ミリスチルアルコール）；１０質量％、溶剤（２，２，４−トリメチル−１，３−ペンタンジオールモノ（２−メチルプロパノエート））；残部、の割合で混合した酸化銀ペーストを用いた。
また、酸化銀ペーストの塗布厚さを５０μｍとし、焼成温度を３００℃、焼成時間を１０分とした。さらに、半導体素子の積層方向への加圧圧力を３０ＭＰａとした。
（冷熱サイクル前後の接合率）
上述の本発明例及び比較例の半導体装置について、超音波探傷装置を用いて、以下の式から半導体素子と回路層との接合率を求めた。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
（接合率）＝｛（初期接合面積）−（剥離面積）｝／（初期接合面積）×１００
なお、半導体装置に冷熱サイクル試験を行い、初期の接合率と冷熱サイクル試験後の接合率とを比較した。冷熱サイクルは、−４０℃×５分←→２００℃×１５分、３０００サイクルとした。評価結果を表１に示す。
Figure 2017157599
Ａｇメッキ層の上に半導体素子を接合した比較例１、及び、Ａｇ下地層の上に酸化銀ペーストを用いて半導体素子を接合した比較例２においては、冷熱サイクル後の接合率が大きく低下した。比較例２においては、２００℃といった高温に達する冷熱サイクルを負荷した際に、酸化銀ペーストの焼成体からなる接合層においてＡｇの結晶粒成長が進行し、Ａｇ接合層内に縦状のクラックが発生し、ボイドが生成したため剥離したと推測される。
これに対して、Ａｇ下地層の上に直接半導体素子を接合した本発明例においては、冷熱サイクル後においても接合率が大きく変化しなかった。これは、冷熱サイクルの負荷によってＡｇの結晶粒成長が進展しなかったためだと考えられる。
以上のことから、本発明例によれば、比較的高温環境下で使用された場合でも、回路層と半導体素子とが確実に接合され、安定して使用することが可能な半導体装置を提供することが可能である。
１ パワーモジュール（半導体装置）
３ 半導体素子
３ａ 表面処理膜
１０ パワーモジュール用基板
１１ セラミックス基板
１２ 回路層
３０ Ａｇ下地層
３１ ガラス層
３２ Ａｇ層

Claims (3)

  1. 導電性材料からなる回路層と、前記回路層の一方の面に搭載された半導体素子と、前記回路層の他方の面に配設されたセラミックス基板とを備えた半導体装置であって、
    前記回路層の一方の面には、ガラス層とこのガラス層上に積層されたＡｇ層とを有するＡｇ下地層が形成されており、
    このＡｇ下地層の前記Ａｇ層と前記半導体素子とが直接接合されていることを特徴とする半導体装置。
  2. 前記半導体素子は、前記Ａｇ層と接合される面に、Ａｕ又はＡｕ合金からなるＡｕ膜、及び、Ａｇ又はＡｇ合金からなるＡｇ膜のいずれかが形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体素子は、パワー半導体素子とされていることを特徴とする請求項１又は請求項２に記載の半導体装置。
JP2016037085A 2016-02-29 2016-02-29 半導体装置 Active JP6677886B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016037085A JP6677886B2 (ja) 2016-02-29 2016-02-29 半導体装置
EP17759567.5A EP3425660A4 (en) 2016-02-29 2017-02-07 SEMICONDUCTOR DEVICE
KR1020187025919A KR20180121527A (ko) 2016-02-29 2017-02-07 반도체 장치
US16/070,893 US10504749B2 (en) 2016-02-29 2017-02-07 Semiconductor device
PCT/JP2017/004376 WO2017150096A1 (ja) 2016-02-29 2017-02-07 半導体装置
CN201780021547.1A CN109075081B (zh) 2016-02-29 2017-02-07 半导体装置
TW106105598A TWI711141B (zh) 2016-02-29 2017-02-20 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016037085A JP6677886B2 (ja) 2016-02-29 2016-02-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2017157599A true JP2017157599A (ja) 2017-09-07
JP6677886B2 JP6677886B2 (ja) 2020-04-08

Family

ID=59742772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016037085A Active JP6677886B2 (ja) 2016-02-29 2016-02-29 半導体装置

Country Status (7)

Country Link
US (1) US10504749B2 (ja)
EP (1) EP3425660A4 (ja)
JP (1) JP6677886B2 (ja)
KR (1) KR20180121527A (ja)
CN (1) CN109075081B (ja)
TW (1) TWI711141B (ja)
WO (1) WO2017150096A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111997A1 (ja) * 2017-12-06 2019-06-13 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法
JP2019102808A (ja) * 2017-12-06 2019-06-24 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法
JPWO2020241739A1 (ja) * 2019-05-29 2020-12-03
JP7492256B2 (ja) 2020-10-01 2024-05-29 国立大学法人大阪大学 接合構造体及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211298A (ja) * 2012-03-30 2013-10-10 Mitsubishi Materials Corp パワーモジュール、及び、パワーモジュールの製造方法
JP2014078558A (ja) * 2012-10-09 2014-05-01 Mitsubishi Materials Corp 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP2014187251A (ja) * 2013-03-25 2014-10-02 Hitachi Ltd 接合材、接合構造体
JP2015109434A (ja) * 2013-10-23 2015-06-11 日立化成株式会社 ダイボンド層付き半導体素子搭載用支持部材、ダイボンド層付き半導体素子及びダイボンド層付き接合板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1297046A (ja) 1969-08-25 1972-11-22
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP5212298B2 (ja) * 2009-05-15 2013-06-19 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP5707886B2 (ja) 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP5966379B2 (ja) 2011-05-31 2016-08-10 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
CN102810524B (zh) * 2011-05-31 2016-12-14 三菱综合材料株式会社 功率模块及功率模块的制造方法
US8716864B2 (en) 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate
WO2015060346A1 (ja) * 2013-10-23 2015-04-30 日立化成株式会社 ダイボンドシート及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211298A (ja) * 2012-03-30 2013-10-10 Mitsubishi Materials Corp パワーモジュール、及び、パワーモジュールの製造方法
JP2014078558A (ja) * 2012-10-09 2014-05-01 Mitsubishi Materials Corp 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP2014187251A (ja) * 2013-03-25 2014-10-02 Hitachi Ltd 接合材、接合構造体
JP2015109434A (ja) * 2013-10-23 2015-06-11 日立化成株式会社 ダイボンド層付き半導体素子搭載用支持部材、ダイボンド層付き半導体素子及びダイボンド層付き接合板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019111997A1 (ja) * 2017-12-06 2019-06-13 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法
JP2019102808A (ja) * 2017-12-06 2019-06-24 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法
US11404622B2 (en) 2017-12-06 2022-08-02 Mitsubishi Materials Corporation Insulated heat transfer substrate, thermoelectric conversion module, and method for manufacturing insulated heat transfer substrate
JP7200616B2 (ja) 2017-12-06 2023-01-10 三菱マテリアル株式会社 絶縁伝熱基板、熱電変換モジュール、及び、絶縁伝熱基板の製造方法
JPWO2020241739A1 (ja) * 2019-05-29 2020-12-03
WO2020241739A1 (ja) * 2019-05-29 2020-12-03 国立大学法人大阪大学 接合構造体の製造方法、及び接合構造体
JP7154655B2 (ja) 2019-05-29 2022-10-18 国立大学法人大阪大学 接合構造体の製造方法、及び接合構造体
JP7492256B2 (ja) 2020-10-01 2024-05-29 国立大学法人大阪大学 接合構造体及びその製造方法

Also Published As

Publication number Publication date
EP3425660A4 (en) 2019-07-31
KR20180121527A (ko) 2018-11-07
US10504749B2 (en) 2019-12-10
CN109075081B (zh) 2022-03-25
TW201742215A (zh) 2017-12-01
EP3425660A1 (en) 2019-01-09
WO2017150096A1 (ja) 2017-09-08
JP6677886B2 (ja) 2020-04-08
TWI711141B (zh) 2020-11-21
CN109075081A (zh) 2018-12-21
US20190027380A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP6613929B2 (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
WO2017150096A1 (ja) 半導体装置
JP2018116994A (ja) パワーモジュール
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
WO2016052392A1 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
WO2019180914A1 (ja) 電子部品実装モジュール
JP2013125779A (ja) はんだ接合構造、パワーモジュール、放熱板付パワーモジュール用基板及び冷却器付パワーモジュール用基板
JPWO2015118790A1 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP6171912B2 (ja) Ａｇ下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6443178B2 (ja) Ａｇ下地層付パワーモジュール用基板の製造方法、Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
Zheng Processing and Properties of Die-attachment on Copper Surface by Low-temperature Sintering of Nanosilver Paste

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180926

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R150 Certificate of patent or registration of utility model

Ref document number: 6677886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150