JP2017152737A - 信号処理回路 - Google Patents
信号処理回路 Download PDFInfo
- Publication number
- JP2017152737A JP2017152737A JP2017095318A JP2017095318A JP2017152737A JP 2017152737 A JP2017152737 A JP 2017152737A JP 2017095318 A JP2017095318 A JP 2017095318A JP 2017095318 A JP2017095318 A JP 2017095318A JP 2017152737 A JP2017152737 A JP 2017152737A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- memory
- oxide semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 307
- 238000003860 storage Methods 0.000 claims abstract description 226
- 239000013078 crystal Substances 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 29
- 229910052733 gallium Inorganic materials 0.000 claims description 18
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 420
- 239000010410 layer Substances 0.000 description 258
- 238000000034 method Methods 0.000 description 90
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 65
- 229910052760 oxygen Inorganic materials 0.000 description 58
- 239000001301 oxygen Substances 0.000 description 57
- 239000000758 substrate Substances 0.000 description 57
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 56
- 238000010438 heat treatment Methods 0.000 description 49
- 239000012535 impurity Substances 0.000 description 41
- 239000003990 capacitor Substances 0.000 description 34
- 229910052757 nitrogen Inorganic materials 0.000 description 34
- 239000007789 gas Substances 0.000 description 29
- 239000000203 mixture Substances 0.000 description 25
- 239000002019 doping agent Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 238000005530 etching Methods 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 22
- 239000001257 hydrogen Substances 0.000 description 22
- 229910052739 hydrogen Inorganic materials 0.000 description 22
- 238000004544 sputter deposition Methods 0.000 description 21
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 20
- 239000010936 titanium Substances 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 19
- 229910052719 titanium Inorganic materials 0.000 description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 18
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 229910052984 zinc sulfide Inorganic materials 0.000 description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 229910007541 Zn O Inorganic materials 0.000 description 16
- 239000012298 atmosphere Substances 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- 229910001195 gallium oxide Inorganic materials 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 15
- 125000004433 nitrogen atom Chemical group N* 0.000 description 15
- 239000011701 zinc Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 13
- 229910052786 argon Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 11
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 11
- 238000009832 plasma treatment Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 9
- 239000000460 chlorine Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 239000011787 zinc oxide Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 7
- 229910052783 alkali metal Inorganic materials 0.000 description 7
- 150000001340 alkali metals Chemical class 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 229910052801 chlorine Inorganic materials 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000011734 sodium Substances 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052795 boron group element Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000001307 helium Substances 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- -1 Oxygen radicals Chemical class 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000003197 catalytic effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000001272 nitrous oxide Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- 238000003746 solid phase reaction Methods 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 2
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000018044 dehydration Effects 0.000 description 2
- 238000006297 dehydration reaction Methods 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910003023 Mg-Al Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001307 laser spectroscopy Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
憶素子を用いた半導体装置に関する。特に、不揮発性の記憶素子を用いたページバッファ
等の一時記憶回路に関する。当該一時記憶回路を有する記憶装置に関する。また、当該記
憶装置を用いた信号処理回路に関する。更に当該記憶装置や当該信号処理回路を用いた電
子機器に関する。
成するメモリセルアレイの少なくとも1ブロック分(例えば、同一のワード線に電気的に
接続された複数のメモリセル分)に対応するデータを一時的に保持する機能を有する。メ
モリに入力されたデータをページバッファに保持した後、ページバッファに保持されたデ
ータをメモリセルアレイの1ブロックに書き込む。また、メモリセルアレイの1ブロック
に保持されたデータを読み出してページバッファに保持した後、ページバッファに保持さ
れたデータを読み出す。または、ページバッファに保持されたデータをメモリセルアレイ
の1ブロックに再び書き込む。または、ページバッファに保持されたデータをメモリセル
アレイの別の1ブロックに書き込むことができる。
選択するスイッチとして機能するトランジスタと、ラッチ回路からのデータの出力を選択
するスイッチとして機能するトランジスタと、の組を複数有する。ラッチ回路は、2つの
インバータでなるフリップフロップによって構成されている(特許文献1中、図1等参照
)。
。例えば、インバータは2つのトランジスタで構成されるとすると、ラッチ回路は少なく
とも4つのトランジスタで構成される。また、ラッチ回路へのデータ入力及びラッチ回路
からのデータ出力を選択するスイッチとして、少なくとも2つのトランジスタが必要であ
る。そのため、ページバッファを構成する複数の記憶素子それぞれは、少なくとも6つの
トランジスタが必要である。そのため、ページバッファの回路面積が大きく、回路の集積
が困難である。
記憶素子それぞれは、電源電圧が供給されているときのみデータを保持する、揮発性の記
憶素子である。そのため、ページバッファにおいてデータの入出力が無い間も、電源電圧
が必要となる。
、ページバッファ)を提供することを課題の一つとする。
記憶しているデータが消えない記憶素子を用いた一時記憶回路(例えば、ページバッファ
)を提供することを課題の一つとする。
モリセルアレイと、上記一時記憶回路(例えば、ページバッファ)と、を有する記憶装置
を提供することを課題の一つとする。
本発明の一時記憶回路の構成の一態様は、以下のとおりである。
リセルアレイの少なくとも1ブロック分(例えば、同一のワード線に電気的に接続された
複数のメモリセル分)に対応するデータを一時的に保持する機能を有する回路のことを示
すものとする。一時記憶回路は、例えば、ページバッファである。また、一時記憶回路と
して、データラッチ回路もその範疇に含める。
複数の記憶素子を有し、複数の記憶素子それぞれは、以下の(記憶素子の構成1)とす
る。
第1のトランジスタと、第2のトランジスタとを有し、第1のトランジスタはチャネル
が酸化物半導体層に形成され、第1のトランジスタのゲートは第1の配線と電気的に接続
され、第1のトランジスタのソース及びドレインの一方は第2の配線と電気的に接続され
、第1のトランジスタのソース及びドレインの他方は、第2のトランジスタのゲートと電
気的に接続され、第2のトランジスタのソース及びドレインの一方は、第3の配線と電気
的に接続され、第2のトランジスタのソース及びドレインの他方は、第4の配線と電気的
に接続される。
電極のうちの一方は、第2のトランジスタのゲートと電気的に接続された構成とすること
ができる。また、容量素子の一対の電極のうちの他方は、第5の配線と電気的に接続され
た構成とすることができる。
が酸化物半導体層に形成され、ゲートに入力される制御信号(第1の配線に入力される制
御信号)によってオン状態を選択された第1のトランジスタを介して、データに対応する
信号電位(第2の配線に入力される信号電位)を第2のトランジスタのゲートに入力する
。その後、ゲートに入力される制御信号(第1の配線に入力される制御信号)によって第
1のトランジスタをオフ状態とすることによって、第2のトランジスタのゲートに当該信
号電位を保持する。そして、第2のトランジスタのソース及びドレインの一方(第3の配
線)を所定の電位(第1の電位、例えば、低電源電位)としたとき、当該信号電位に応じ
て、第2のトランジスタのソースとドレイン間の状態が異なる。ここで、トランジスタの
ソースとドレイン間の状態とは、非導通状態であるか導通状態であるかを示すものとする
。なお、導通状態においてオン抵抗の抵抗値が異なる複数の状態があってもよい。第2の
トランジスタのソースとドレイン間の状態を検出することによって、記憶素子に保持され
たデータを読み出す。
を制御することによって、記憶素子に保持されたデータに関わらず、第2のトランジスタ
をオン状態、つまり、トランジスタのソースとドレイン間を導通状態とすることもできる
。また、第5の配線の電位を制御することによって、記憶素子に保持されたデータに関わ
らず、第2のトランジスタをオフ状態、つまり、トランジスタのソースとドレイン間を非
導通状態とすることもできる。
2)として以下に示す。
複数の記憶素子を有し、複数の記憶素子それぞれは、以下の(記憶素子の構成2)とす
る。
トランジスタと、容量素子とを有し、トランジスタはチャネルが酸化物半導体層に形成
され、トランジスタのゲートは第1の配線と電気的に接続され、トランジスタのソース及
びドレインの一方は第2の配線と電気的に接続され、トランジスタのソース及びドレイン
の他方は、容量素子の一対の電極のうちの一方と電気的に接続される。
線と電気的に接続された構成とすることができる。第3の配線は、一定の電位(例えば、
接地電位等の低電源電位)が入力される構成とすることができる。
され、ゲートに入力される制御信号(第1の配線に入力される制御信号)によってオン状
態を選択されたトランジスタを介して、データに対応する信号電位(第2の配線に入力さ
れる信号電位)を容量素子の一対の電極のうちの一方に入力する。その後、ゲートに入力
される制御信号(第1の配線に入力される制御信号)によってトランジスタをオフ状態と
することによって、容量素子に当該信号電位を保持する。そして、ゲートに入力される制
御信号(第1の配線に入力される制御信号)によってトランジスタをオン状態として、第
2の配線から容量素子の一対の電極のうちの一方に保持されていた電位を検出することに
よって、記憶素子に保持されたデータを読み出す。
なお、本発明の記憶装置の一態様は、上記一時記憶回路と読み出し回路とを有する構成
とすることができる。
出し回路の一態様は、以下の(読み出し回路の構成1)とすることができる。
読み出し回路は、複数の読み出し素子を有し、複数の読み出し素子それぞれは、第6の
配線と、負荷と、スイッチと、センスアンプとを有する構成とすることができる。なお、
複数の読み出し素子において、第6の配線は共有することもできる。
なる第2の電位、例えば高電源電位)が入力される。第4の配線は、オン状態となったス
イッチ及び負荷を順に介して第6の配線と電気的に接続される。こうして、第2のトラン
ジスタのソースとドレイン間の状態に応じて、負荷とスイッチとの接続部分(以下、ノー
ドMという)の電位が定まる。言い換えると、第2のトランジスタのソースとドレイン間
が非導通状態の場合には、ノードMと第3の配線との電気的接続は切断されるため、第6
の配線の電位(第2の電位)(またはそれに近い電位)がノードMの電位となる。一方、
第2のトランジスタのソースとドレイン間が導通状態の場合には、第2のトランジスタの
ソースとドレイン間のオン抵抗の抵抗値をRtとし、負荷の抵抗値をR0とすると、第3
の配線の電位(第1の電位)と第6の配線の電位(第2の電位)との電位差がRtとR0
で抵抗分割され、ノードMの電位が定まる。
保持されたデータを読み出す。例えば、センスアンプはオペアンプを用いて構成すること
ができる。このとき、オペアンプの非反転入力端子にノードMの電位を入力し、オペアン
プの反転入力端子には参照電位が入力される構成とすることができる。オペアンプは、ノ
ードMの電位と参照電位とを比較し、ハイレベル電位またはローレベル電位を出力、つま
り信号「1」または信号「0」を出力する。この出力信号は、記憶素子に保持されたデー
タに対応する信号であるため、当該信号から記憶素子に保持されたデータを読み出すこと
ができる。なお、センスアンプの出力信号をインバータ等の演算回路に入力し、センスア
ンプの出力信号の反転信号を読み出し素子の出力としてもよい。
出し回路の一態様は、以下の(読み出し回路の構成2)とすることができる。
読み出し回路は、複数の読み出し素子を有し、複数の読み出し素子それぞれは、センス
アンプを有する構成とすることができる。
タをオン状態とすると、容量素子の一対の電極のうちの一方の電位は第2の配線に出力さ
れる。そして、第2の配線の電位をセンスアンプに入力し、増幅することによって、記憶
素子に保持されたデータを読み出す。例えば、センスアンプはオペアンプを用いて構成す
ることができる。このとき、オペアンプの非反転入力端子に第2の配線の電位を入力し、
オペアンプの反転入力端子には参照電位が入力される構成とすることができる。オペアン
プは、第2の配線の電位と参照電位とを比較し、ハイレベル電位またはローレベル電位を
出力、つまり信号「1」または信号「0」を出力する。この出力信号は、記憶素子に保持
されたデータに対応する信号であるため、当該信号から記憶素子に保持されたデータを読
み出すことができる。なお、センスアンプの出力信号をインバータ等の演算回路に入力し
、センスアンプの出力信号の反転信号を読み出し素子の出力としてもよい。
本発明の記憶装置の一態様は、上記一時記憶回路((記憶素子の構成1)を複数有する
もの、または(記憶素子の構成2)を複数有するもの)と、上記一時記憶回路からデータ
を読み出す上記読み出し回路(以下、第1の読み出し回路と呼ぶ)の他に更に、複数の記
憶素子を有するメモリセルアレイと、メモリセルアレイからデータを読み出す第2の読み
出し回路と、xデコーダと、yデコーダと、とを有する構成とすることができる。なお、
一時記憶回路、第1の読み出し回路、第2の読み出し回路、xデコーダ、及びyデコーダ
は、メモリセルアレイの駆動回路と呼ぶこともできる。
って一時記憶回路から読み出されたデータは、メモリセルアレイに含まれるメモリセルの
うち、xデコーダ及びyデコーダによって指定されたメモリセルに書き込まれる構成とす
ることができる。ここで、xデコーダ及びyデコーダによって複数のメモリセルを同時に
指定することができる。以下、同時に指定される複数のメモリセルをブロックと呼ぶこと
にする。
って指定されたメモリセル(またはブロック)に記憶されたデータは、第2の読み出し回
路によって読み出され、読み出されたデータが一時記憶回路に保持される。そして、一時
記憶回路に保持されたデータを、第1の読み出し回路によって読み出し、記憶装置から出
力することができる。
定されたメモリセル(またはブロック)に記憶されたデータは、第2の読み出し回路によ
って読み出され、読み出されたデータが一時記憶回路に保持される。そして、一時記憶回
路に保持されたデータを、第1の読み出し回路によって読み出し、xデコーダ及びyデコ
ーダによって指定された別のメモリセル(または別のブロック)に書き込むことができる
。こうして、メモリセルアレイ内で、データをコピーすることができる。
定されたメモリセル(またはブロック)に記憶されたデータは、第2の読み出し回路によ
って読み出され、読み出されたデータが一時記憶回路に保持される。そして、一時記憶回
路に保持されたデータを、第1の読み出し回路によって読み出し、xデコーダ及びyデコ
ーダによって指定された同じメモリセル(または同じブロック)に書き込むことができる
。こうして、メモリセルアレイ内で、データを再書き込み(リフレッシュ)することがで
きる。
1)や(記憶素子の構成2)とすることができる。メモリセルアレイが有する複数の記憶
素子を(記憶素子の構成1)とした場合には、第2の読み出し回路として(読み出し回路
の構成1)を適用することができる。メモリセルアレイが有する複数の記憶素子を、(記
憶素子の構成2)とした場合には、第2の読み出し回路として(読み出し回路の構成2)
を適用することができる。
が有する複数の記憶素子を(記憶素子の構成1)とした場合には、第1の読み出し回路及
び第2の読み出し回路を共有し、共有する読み出し回路として(読み出し回路の構成1)
を適用することができる。メモリセルアレイが有する複数の記憶素子を(記憶素子の構成
2)とし、一時記憶回路が有する複数の記憶素子を(記憶素子の構成2)とした場合には
、第1の読み出し回路及び第2の読み出し回路を共有し、共有する読み出し回路として(
読み出し回路の構成2)を適用することができる。
本発明の信号処理回路の一態様は、当該記憶装置を用いた信号処理回路とすることがで
きる。
)を行う演算回路等の各種論理回路を有してもよい。そして、記憶装置へ電源電圧の供給
を停止すると共に、当該記憶装置とデータのやり取りを行う演算回路への電源電圧の供給
を停止するようにしても良い。
nal Processor)、FPGA(Field Programmable G
ate Array)等のLSI(Large Scale Integrated C
ircuit)は、本発明の信号処理回路の範疇に含まれる。
またはトランジスタを1つと容量素子(記憶素子の構成2)で構成することができる記憶
素子を用いた一時記憶回路(例えば、ページバッファ)を提供することができる。こうし
て、一時記憶回路の回路面積を小さくすることができる。
おける第1のトランジスタ、(記憶素子の構成2)におけるトランジスタ)はオフ電流が
著しく小さい。そのため、(記憶素子の構成1)において、記憶素子に電源電圧が供給さ
れない間も、第2のトランジスタのゲートの電位は長時間にわたって保持される。よって
、電源電圧の供給を停止した後も記憶素子はデータを保持することができる。また、(記
憶素子の構成2)において、記憶素子に電源電圧が供給されない間も、容量素子の一対の
電極のうちの一方の電位は長時間にわたって保持される。よって、電源電圧の供給を停止
した後も記憶素子はデータを保持することができる。
消えない記憶素子を用いた一時記憶回路(例えば、ページバッファ)を提供することがで
きる。
モリセルアレイと、上記一時記憶回路(例えば、ページバッファ)と、を有する記憶装置
を提供することができる。
ルアレイのデータを読み取る読み出し回路とを共有することによって、記憶装置を更に小
型化することができる。一方、一時記憶回路のデータを読み取る読み出し回路と、メモリ
セルアレイのデータを読み取る読み出し回路とを個別に設けることによって、一時記憶回
路からのデータの読み出しと、メモリセルアレイからのデータの読み出しとを並行して行
うこともできる。
の消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止
前の状態に復帰することができる。
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
や、回路動作において電流の方向が変化する場合などには入れかわることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることが
できるものとする。
場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気
信号の授受を可能とするものであれば、特に制限はない。例えば、「何らかの電気的作用
を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗
素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導
電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に
接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、
その範疇に含める。
限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲー
ト絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずし
も、図面等に開示された位置、大きさ、範囲などに限定されない。
のである。
本発明の一時記憶回路の一態様について説明する。
図1(D)に本発明の一時記憶回路の一態様を示す。図1(D)において、一時記憶回
路100Aは、n(nは2以上の自然数)個の記憶素子(100a−1乃至100a−n
)を有し、n個の記憶素子(100a−1乃至100a−n)それぞれは、図1(A)に
示す記憶素子100aとすることができる。一時記憶回路100Aは、n個の記憶素子(
100a−1乃至100a−n)の端子Dを入力端子(IN1乃至INn)とし、n個の
記憶素子(100a−1乃至100a−n)の端子Bを出力端子(OUT1乃至OUTn
)とする構成とすることができる。
端子Dを電気的に接続し、入力端子(IN1乃至INn)兼、出力端子(OUT1乃至O
UTn)とすることもできる。
至100a−n)の端子Wは電気的に接続され、同じ制御信号WSが入力される構成を示
したがこれに限定されない。n個の記憶素子(100a−1乃至100a−n)の一部の
端子Wに入力される制御信号と、それ以外の端子Wに入力される制御信号とは異なってい
てもよい。
至100a−n)の端子Sは電気的に接続され、同じ電位(または制御信号)VSが入力
される構成を示したがこれに限定されない。n個の記憶素子(100a−1乃至100a
−n)の一部の端子Sに入力される電位(または制御信号)と、それ以外の端子Sに入力
される電位(または制御信号)とは異なっていてもよい。
ってもよい。
に対応する信号電位を、n個の記憶素子(100a−1乃至100a−n)それぞれに保
持し、保持されたデータを出力端子(OUT1乃至OUTn)から読み出すことができる
。
ついて説明する。
図1(A)に示す記憶素子100aは、トランジスタ101と、トランジスタ102と
を有する。トランジスタ101はチャネルが酸化物半導体層に形成される。トランジスタ
101のゲートは端子Wと電気的に接続される。トランジスタ101のソース及びドレイ
ンの一方は端子Dと電気的に接続される。トランジスタ101のソース及びドレインの他
方は、トランジスタ102のゲートと電気的に接続される。トランジスタ102のソース
及びドレインの一方は、端子Sと電気的に接続される。トランジスタ102のソース及び
ドレインの他方は、端子Bと電気的に接続される。各端子(端子W、端子B、端子S、端
子D)は、配線や電極と電気的に接続される。なお図1(A)において、トランジスタ1
01は酸化物半導体層にチャネルが形成されるトランジスタであることを示すためにOS
の符号を付す。
図1(A)に示した記憶素子100aの駆動方法について説明する。
る制御信号(端子Wに入力される制御信号)によってオン状態を選択されたトランジスタ
101を介して、データに対応する信号電位(端子Dに入力される信号電位)をトランジ
スタ102のゲートに入力する。その後、ゲートに入力される制御信号(端子Wに入力さ
れる制御信号)によってトランジスタ101をオフ状態とすることによって、トランジス
タ102のゲートに当該信号電位を保持する。こうして、記憶素子100aにデータを書
き込むことができる。
く小さい。そのため、記憶素子100aにおいて、記憶素子100aに電源電圧が供給さ
れない間も、トランジスタ102のゲートの電位は長時間にわたって保持される。よって
、電源電圧の供給を停止した後も記憶素子100aはデータを保持することができる。
102のソース及びドレインの一方(端子S)を所定の電位(第1の電位、例えば、低電
源電位)としたとき、トランジスタ102のゲートに保持された信号電位に応じて、トラ
ンジスタ102のソースとドレイン間の状態が異なる。ここで、トランジスタ102のソ
ースとドレイン間の状態とは、非導通状態であるか導通状態であるかを示すものとする。
なお、導通状態において、オン抵抗の抵抗値が異なる複数の状態があってもよい。トラン
ジスタ102のソースとドレイン間の状態を検出することによって、記憶素子100aに
保持されたデータを読み出す。
有する複数の記憶素子100aそれぞれにおいて、上記のようにデータの書き込み及び読
み出しを行うことによって、一時記憶回路100Aは複数のデータの書き込み及び読み出
しを行うことができる。
本発明の一時記憶回路の一態様であって図1(D)とは異なる一態様を、図1(E)に
示す。図1(E)において、一時記憶回路100Bは、n個の記憶素子(100b−1乃
至100b−n)を有し、n個の記憶素子(100b−1乃至100b−n)それぞれは
、図1(B)に示す記憶素子100bとすることができる。一時記憶回路100Bは、n
個の記憶素子(100b−1乃至100b−n)の端子Dを入力端子(IN1乃至INn
)とし、n個の記憶素子(100b−1乃至100b−n)の端子Bを出力端子(OUT
1乃至OUTn)とする構成とすることができる。
端子Dを電気的に接続し、入力端子(IN1乃至INn)兼、出力端子(OUT1乃至O
UTn)とすることもできる。
至100b−n)の端子Wは電気的に接続され、同じ制御信号WSが入力される構成を示
したがこれに限定されない。n個の記憶素子(100b−1乃至100b−n)の一部の
端子Wに入力される制御信号と、それ以外の端子Wに入力される制御信号とは異なってい
てもよい。
至100b−n)の端子Sは電気的に接続され、同じ電位(または制御信号)VSが入力
される構成を示したがこれに限定されない。n個の記憶素子(100b−1乃至100b
−n)の一部の端子Sに入力される電位(または制御信号)と、それ以外の端子Sに入力
される電位(または制御信号)とは異なっていてもよい。
至100b−n)の端子Cは電気的に接続され、同じ電位(または制御信号)CSが入力
される構成を示したがこれに限定されない。n個の記憶素子(100b−1乃至100b
−n)の一部の端子Cに入力される電位(または制御信号)と、それ以外の端子Cに入力
される電位(または制御信号)とは異なっていてもよい。
ってもよい。
に対応する信号電位を、n個の記憶素子(100b−1乃至100b−n)それぞれに保
持し、保持されたデータを出力端子(OUT1乃至OUTn)から読み出すことができる
。
ついて説明する。
図1(B)に示す記憶素子100bは、図1(A)に示した記憶素子100aの構成要
素の他に、更に容量素子103を有する。容量素子103の一対の電極のうちの一方は、
トランジスタ101のゲートと電気的に接続される。また、容量素子103の一対の電極
のうちの他方は、端子Cと電気的に接続される。端子Cは、配線や電極と電気的に接続さ
れる。
図1(B)に示した記憶素子100bの駆動方法は、図1(A)に示した記憶素子10
0aの駆動方法と同様である。なお、図1(B)に示した記憶素子100bでは、端子C
に入力される電位(または制御信号)を制御することによって、記憶素子100bに保持
されたデータに関わらず、トランジスタ102をオン状態、つまり、トランジスタ102
のソースとドレイン間を導通状態とすることができる。また、端子Cに入力される電位(
または制御信号)を制御することによって、記憶素子100bに保持されたデータに関わ
らず、トランジスタ102をオフ状態、つまり、トランジスタ102のソースとドレイン
間を非導通状態とすることができる。
有する複数の記憶素子100bそれぞれにおいて、上記のようにデータの書き込み及び読
み出しを行うことによって、一時記憶回路100Bは複数のデータの書き込み及び読み出
しを行うことができる。
本発明の一時記憶回路の一態様であって図1(D)や図1(E)とは異なる一態様を、
図1(F)に示す。図1(F)において、一時記憶回路100Cは、n個の記憶素子(1
00c−1乃至100c−n)を有し、n個の記憶素子(100c−1乃至100c−n
)それぞれは、図1(C)に示す記憶素子100cとすることができる。一時記憶回路1
00Cは、n個の記憶素子(100c−1乃至100c−n)の端子Bを入力端子(IN
1乃至INn)兼、出力端子(OUT1乃至OUTn)とする構成とすることができる。
至100c−n)の端子Wは電気的に接続され、同じ制御信号WSが入力される構成を示
したがこれに限定されない。n個の記憶素子(100c−1乃至100c−n)の一部の
端子Wに入力される制御信号と、それ以外の端子Wに入力される制御信号とは異なってい
てもよい。
至100c−n)の端子Cは電気的に接続され、同じ電位VSが入力される構成を示した
がこれに限定されない。n個の記憶素子(100c−1乃至100c−n)の一部の端子
Cに入力される電位と、それ以外の端子Cに入力される電位とは異なっていてもよい。
ってもよい。
に対応する信号電位を、n個の記憶素子(100c−1乃至100c−n)それぞれに保
持し、保持されたデータを出力端子(OUT1乃至OUTn)から読み出すことができる
。
ついて説明する。
図1(C)に示す記憶素子100cは、トランジスタ104と、容量素子105とを有
する。トランジスタ104はチャネルが酸化物半導体層に形成され、トランジスタ104
のゲートは端子Wと電気的に接続される。トランジスタ104のソース及びドレインの一
方は端子Bと電気的に接続される。トランジスタ104のソース及びドレインの他方は、
容量素子105の一対の電極のうちの一方と電気的に接続される。容量素子105の一対
の電極のうちの他方は、端子Cと電気的に接続された構成とすることができる。各端子(
端子W、端子B、端子C)は、配線や電極と電気的に接続される。端子Cは、一定の電位
(例えば、接地電位等の低電源電位)が入力される構成とすることができる。なお図1(
C)において、トランジスタ104は酸化物半導体層にチャネルが形成されるトランジス
タであることを示すためにOSの符号を付す。
まず、記憶素子100cにデータを書き込む動作について説明する。ゲートに入力され
る制御信号(端子Wに入力される制御信号)によってオン状態を選択されたトランジスタ
104を介して、データに対応する信号電位(端子Bに入力される信号電位)を容量素子
105の一対の電極のうちの一方に入力する。その後、ゲートに入力される制御信号(端
子Wに入力される制御信号)によってトランジスタ104をオフ状態とすることによって
、容量素子105に当該信号電位を保持する。こうして、記憶素子100cにデータを書
き込むことができる。
く小さい。そのため、記憶素子100cにおいて、記憶素子100cに電源電圧が供給さ
れない間も、容量素子105の一対の電極のうちの一方の電位は長時間にわたって保持さ
れる。よって、電源電圧の供給を停止した後も記憶素子100cはデータを保持すること
ができる。
される制御信号(端子Wに入力される制御信号)によってトランジスタ104をオン状態
として、端子Bから容量素子105の一対の電極のうちの一方に保持されていた電位を検
出することによって、記憶素子100cに保持されたデータを読み出す。
有する複数の記憶素子100cそれぞれにおいて、上記のようにデータの書き込み及び読
み出しを行うことによって、一時記憶回路100Cは複数のデータの書き込み及び読み出
しを行うことができる。
以下、一時記憶回路の構成のバリエーションについて説明する。
記憶回路が有する記憶素子は、ダイオード、抵抗素子、インダクタ、演算回路(演算素子
)、スイッチを更に有していても良い。演算回路(演算素子)としては、バッファ、イン
バータ、NAND回路、NOR回路、スリーステートバッファ、クロックドインバータ等
を用いることができる。スイッチとしては、例えばアナログスイッチ、トランジスタ等を
用いることができる。また、スイッチとして、クロック信号及びクロック信号の反転信号
の一方または両方が入力される演算回路(演算素子)を用いることもできる。
B)に示すような記憶素子100dを用いても良い。記憶素子100dでは、図1(A)
に示した記憶素子100aの構成に加えて、ダイオード142を有する。トランジスタ1
02のソース及びドレインの他方は、ダイオード142を介して端子Bと電気的に接続さ
れる。
C)に示すような記憶素子100eを用いても良い。記憶素子100eでは、図1(A)
に示した記憶素子100aの構成に加えて、スイッチ140を有する。スイッチ140は
、例えばトランジスタ141によって構成することができる。トランジスタ141のゲー
トは端子Xに電気的に接続され、トランジスタ102のソース及びドレインの他方は、ト
ランジスタ141を介して端子Bと電気的に接続される。
100cにおけるトランジスタ104は、酸化物半導体層を挟んで上下に2つのゲートを
有するトランジスタとすることができる。一方のゲートに制御信号(WS)を入力し、他
方のゲートには、別の制御信号を入力することができる。別の制御信号は、一定の電位で
あってもよい。一定の電位は、低電源電位や高電源電位であってもよい。なお、2つのゲ
ートを電気的に接続し、制御信号(WS)を入力してもよい。他方のゲートに入力する信
号によって、トランジスタ101及びトランジスタ104のしきい値電圧等を制御するこ
とが可能である。また、トランジスタ101及びトランジスタ104のオフ電流を更に低
減することも可能である。トランジスタ101及びトランジスタ104のオン電流を増大
させることも可能である。
D)に示すような記憶素子100fを用いても良い。記憶素子100fでは、図1(A)
に示した記憶素子100aの構成において、トランジスタ101を酸化物半導体層を挟ん
で上下に2つのゲートを有するトランジスタとした例である。図5(D)において、トラ
ンジスタ101の一方のゲートは端子Wと電気的に接続され、他方のゲートは、端子Wと
は別の端子WBと電気的に接続される構成を模式的に示している。
成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチ
ャネルが形成されるトランジスタとすることができる。また、トランジスタ102を、チ
ャネルが酸化物半導体層に形成されるトランジスタとすることもできる。
ネルが酸化物半導体層に形成されるトランジスタよりもスイッチング速度が速く、オン電
流が大きいという特徴がある。そのため、シリコン層またはシリコン基板にチャネルが形
成されるトランジスタと、チャネルが酸化物半導体層に形成されるトランジスタとを組み
合わせて用いた回路では、当該回路の動作速度を高めつつ、リーク電流を抑制することが
できる。例えば、記憶素子100a及び記憶素子100bにおいて、チャネルが酸化物半
導体層に形成されるトランジスタ101と、シリコン層またはシリコン基板にチャネルが
形成されるトランジスタ102と、を組み合わせて用いることによって、記憶素子100
a及び記憶素子100bの動作速度を高めつつ、消費電力を低減することが可能である。
トランジスタを1つと容量素子で構成することができる記憶素子を用いた一時記憶回路を
提供することができる。こうして、一時記憶回路の回路面積を小さくすることができる。
電源電圧の供給を停止した後も、一時記憶回路が有する複数の記憶素子それぞれはデータ
を保持することができる。こうして、回路面積が小さく、且つ電源電圧の供給を停止して
も記憶しているデータが消えない記憶素子を用いた一時記憶回路を提供することができる
。
本実施の形態では、実施の形態1で示した一時記憶回路(一時記憶回路100A、一時
記憶回路100B、一時記憶回路100C)に保持されたデータを読み出すための読み出
し回路の一態様について説明する。
ができる。
一時記憶回路100A及び一時記憶回路100Bに保持されたデータは、図2(C)に
示す読み出し回路110Aによって読み出すことができる。読み出し回路110Aは、n
個の読み出し素子(110a−1乃至110a−n)を有し、n個の読み出し素子(11
0a−1乃至110a−n)それぞれは、図2(A)に示す読み出し素子110aとする
ことができる。
ってもよい。
00Aまたは一時記憶回路100Bの出力端子(OUT1乃至OUTn)が電気的に接続
される。そして、読み出し回路110Aは、一時記憶回路100Aまたは一時記憶回路1
00Bに保持されたデータを読み出し、読み出し回路110Aの出力端子(OUT1乃至
OUTn)から出力する。読み出し回路110Aの出力端子(OUT1乃至OUTn)か
ら出力されたデータは、複数の記憶素子によって構成されるメモリセルアレイ200に入
力される。
様について説明する。
図2(A)に示す読み出し素子110aは、端子Vと、負荷121と、スイッチ123
と、センスアンプ111とを有する構成とすることができる。負荷121としては、例え
ばトランジスタ122を用いることができる。トランジスタ122は、ゲートとソース及
びドレインの一方とが電気的に接続されている。センスアンプ111としては、オペアン
プ112を用いることができる。なお、スイッチ123としては、トランジスタを用いる
ことができる。端子Vは、配線や電極と電気的に接続される。
ンジスタを用いてもよい。
チ123がこの順に直列に電気的に接続されている。負荷121と、スイッチ123の接
続部分(ノードM:図2(A)中、Mで表記)は、センスアンプ111の入力端子inと
電気的に接続される。センスアンプ111の入力端子inに入力された電位は、オペアン
プ112の非反転入力端子(+)に入力される。オペアンプ112の反転入力端子(−)
には、参照電位Vrが入力される。センスアンプ111の出力端子outから出力された
信号は、読み出し素子110aの出力端子OUTから出力される信号となる。
図2(A)に示した読み出し素子110aの駆動方法について説明する。
素子100bにおけるトランジスタ102のソース及びドレインの一方(端子S)に与え
られる第1の電位とは異なる第2の電位、例えば高電源電位)が与えられる。読み出し素
子110aの入力端子INは、オン状態となったスイッチ123及び負荷121を順に介
して端子Vと電気的に接続される。ここで、読み出し素子110aの入力端子INは、一
時記憶回路(一時記憶回路100Aや一時記憶回路100B)の出力端子(OUT1乃至
OUTn)のいずれかと電気的に接続されており、一時記憶回路(一時記憶回路100A
や一時記憶回路100B)の出力端子(OUT1乃至OUTn)は、当該一時記憶回路が
有する複数の記憶素子(記憶素子100aや記憶素子100b)の端子Bと電気的に接続
されている。そのため、読み出し素子110aの入力端子INに端子Bが電気的に接続さ
れた記憶素子(記憶素子100aや記憶素子100b)のトランジスタ102のソースと
ドレイン間の状態に応じて、ノードMの電位が定まる。言い換えると、トランジスタ10
2のソースとドレイン間が非導通状態の場合には、ノードMと第1の電位が与えられる端
子Sとの電気的接続は切断されるため、端子Vの電位(第1の電位とは異なる第2の電位
)(またはそれに近い電位)がノードMの電位となる。一方、トランジスタ102のソー
スとドレイン間が導通状態の場合には、トランジスタ102のソースとドレイン間のオン
抵抗の抵抗値をRtとし、負荷121の抵抗値をR0とすると、端子Sの電位(第1の電
位)と端子Vの電位(第2の電位)との電位差がRtとR0で抵抗分割され、ノードMの
電位が定まる。
プ111の入力端子inに入力された電位は、オペアンプ112の非反転入力端子(+)
に入力される。オペアンプ112は、ノードMの電位と参照電位Vrとを比較し、ハイレ
ベル電位またはローレベル電位を出力、つまり信号「1」または信号「0」を出力する。
この出力信号は、読み出し素子110aの入力端子INに端子Bが電気的に接続された記
憶素子(記憶素子100aや記憶素子100b)に保持されたデータに対応する信号であ
るため、当該信号から当該記憶素子に保持されたデータを読み出すことができる。なお、
センスアンプ111の出力信号をインバータ等の演算回路に入力し、センスアンプ111
の出力信号の反転信号を読み出し素子110aの出力としてもよい。
記憶素子100b)が有するトランジスタ102がnチャネル型トランジスタであり、当
該記憶素子に入力されるデータが「1」のとき、当該記憶素子に入力される電位はハイレ
ベル電位(VH)であり、当該記憶素子に入力されるデータが「0」のとき、当該記憶素
子に入力される電位はローレベル電位(VL)であり、負荷121の抵抗値R0はトラン
ジスタ102のソースとドレイン間のオン抵抗の抵抗値Rtよりも十分に大きく設定され
ている場合の一例を説明する。この記憶素子からデータを読み出すとき、例えば、記憶素
子の端子Sに与えられる第1の電位を接地電位(GND)、読み出し素子110aの端子
Vに与えられる第2の電位を高電源電位(VDD)、オペアンプ112の反転入力端子(
−)に入力される参照電位VrをGNDとVDDの間の電位とする。参照電位Vrは、例
えばGNDとVDDの中間の電位とすることができる。ここで、記憶素子にデータ「1」
が入力され保持されているとき、トランジスタ102はオン状態となる。即ち、トランジ
スタ102のソースとドレイン間は導通状態となる。ここで、スイッチ123がオン状態
となると、ノードMの電位は第1の電位である接地電位(GND)に近い値となる。この
電位をセンスアンプ111に入力すると、参照電位Vrよりも小さいため、センスアンプ
111の出力信号は「0」となる。一方、記憶素子にデータ「0」が入力され保持されて
いるとき、トランジスタ102はオフ状態となる。即ち、トランジスタ102のソースと
ドレイン間は非導通状態となる。そのため、スイッチ123がオン状態となると、ノード
Mの電位は第2の電位である高電源電位(VDD)となる。この電位をセンスアンプ11
1に入力すると、参照電位Vrよりも大きいため、センスアンプ111の出力信号は「1
」となる。このように、記憶素子に保持されていたデータをその反転信号として読み出す
ことができる。なお、センスアンプ111の出力信号をインバータ等の演算回路に入力し
、センスアンプ111の出力信号の反転信号を読み出し素子の出力としてもよい。
Aの有する複数の読み出し素子110aそれぞれにおいて、上記のようにデータの読み出
しを行う。こうして、読み出し回路110Aは、一時記憶回路100Aや一時記憶回路1
00Bに保持された複数のデータの読み出しを行うことができる。
一時記憶回路100Cに保持されたデータは、図2(D)に示す読み出し回路110B
によって読み出すことができる。読み出し回路110Bは、n個の読み出し素子(110
b−1乃至110b−n)を有し、n個の読み出し素子(110b−1乃至110b−n
)それぞれは、図2(B)に示す読み出し素子110bとすることができる。
ってもよい。
00Cの出力端子(OUT1乃至OUTn)が電気的に接続される。そして、読み出し回
路110Bは、一時記憶回路100Cに保持されたデータを読み出し、読み出し回路11
0Bの出力端子(OUT1乃至OUTn)から出力する。読み出し回路110Bの出力端
子(OUT1乃至OUTn)から出力されたデータは、複数の記憶素子によって構成され
るメモリセルアレイ200に入力される。
様について説明する。
図2(B)に示す読み出し素子110bは、センスアンプ111を有する構成とするこ
とができる。センスアンプ111としては、オペアンプ112を用いることができる。
に接続される。センスアンプ111の入力端子inに入力された電位は、オペアンプ11
2の非反転入力端子(+)に入力される。オペアンプ112の反転入力端子(−)には、
参照電位Vrが入力される。センスアンプ111の出力端子outから出力された信号は
、読み出し素子110bの出力端子OUTから出力される信号となる。
図2(B)に示した読み出し素子110bの駆動方法について説明する。
端子inに入力されて、オペアンプ112の非反転入力端子(+)に入力される。オペア
ンプ112は、入力端子inに入力された電位と参照電位Vrとを比較し、ハイレベル電
位またはローレベル電位を出力、つまり信号「1」または信号「0」を出力する。この出
力信号は、読み出し素子110bの入力端子INに端子Bが電気的に接続された記憶素子
(記憶素子100c)に保持されたデータに対応する信号であるため、当該信号から当該
記憶素子に保持されたデータを読み出すことができる。なお、センスアンプ111の出力
信号をインバータ等の演算回路に入力し、センスアンプ111の出力信号の反転信号を読
み出し素子110bの出力としてもよい。
Bの有する複数の読み出し素子110bそれぞれにおいて、上記のようにデータの読み出
しを行う。こうして、読み出し回路110Bは、一時記憶回路100Cに保持された複数
のデータの読み出しを行うことができる。
以下、読み出し回路の構成のバリエーションについて説明する。
し素子は、ダイオード、抵抗素子、インダクタ、演算回路(演算素子)、スイッチを更に
有していても良い。演算回路(演算素子)としては、バッファ、インバータ、NAND回
路、NOR回路、スリーステートバッファ、クロックドインバータ等を用いることができ
る。スイッチとしては、例えばアナログスイッチ、トランジスタ等を用いることができる
。また、スイッチとして、クロック信号及びクロック信号の反転信号の一方または両方が
入力される演算回路(演算素子)を用いることもできる。
本実施の形態では、記憶装置が有するメモリセルアレイの構成の一態様について説明す
る。
メモリセルアレイの一態様を図4(A)に示す。図4(A)において、メモリセルアレ
イ200はm×n(mは2以上の自然数、nは2以上の自然数)個の記憶素子(記憶素子
100b(i,j):iはm以下の自然数、jはn以下の自然数)を有する。m×n個の
記憶素子(記憶素子100b(i,j))それぞれは、図1(B)に示した記憶素子10
0bとすることができる。メモリセルアレイ200に含まれる複数の記憶素子それぞれを
メモリセルとも呼ぶ。
配線(BLj)を共有している。例えば、第1列に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(m,1))において、端子Bに電気的に接続される配線
(BL1)を共有している。配線(BLj)はビット線と呼ぶこともできる。
配線(DLj)を共有している。例えば、第1列に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(m,1))において、端子Dに電気的に接続される配線
(DL1)を共有している。
配線(SLj)を共有している。例えば、第1列に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(m,1))において、端子Sに電気的に接続される配線
(SL1)を共有している。なお、端子Sに電気的に接続される配線(SLj)は、メモ
リセルアレイに含まれる全ての記憶素子において共有することもできる。
配線(WLi)を共有している。例えば、第1行に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(1,n))において、端子Wに電気的に接続される配線
(WL1)を共有している。配線(WLi)は第1のワード線と呼ぶこともできる。
配線(CLi)を共有している。例えば、第1行に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(1,n))において、端子Cに電気的に接続される配線
(CL1)を共有している。配線(CLi)は第2のワード線と呼ぶこともできる。
、複数の配線(DLj)、複数の配線(SLj)を設けてもよいし、同じ行に並んだ記憶
素子において、複数の配線(WLi)、複数の配線(CLi)を設けてもよい。
イ200の微細化及び高集積化を実現することができる。例えば、配線(BLj)と配線
(DLj)を共有することができる。この構成を図17に示す。図17に示したメモリセ
ルアレイ200では、記憶素子100b(i,j)の端子D及び端子Bは、同じ配線(B
Lj)に電気的に接続されている。配線(BLj)をビット線と呼ぶこともできる。
信号によって指定された行の記憶素子(記憶素子100b(i,j))において選択的に
、データの書き込みが行われる。また、配線(CLi)に入力される信号によって指定さ
れた行の記憶素子(記憶素子100b(i,j))において選択的に、データの読み出し
が行われる。具体的には、配線(CLi)に入力される信号によって、同じ配線(BLj
)に電気的に接続された記憶素子において、データを読み出す対象の記憶素子以外のトラ
ンジスタ102を(保持されたデータに関わらず)オフ状態とする。指定された記憶素子
におけるデータの書き込み及び読み出しの方法は、上記実施の形態で説明した一時記憶回
路100Bのデータの書き込み及び読み出しと同様であるため説明は省略する。
)で示した記憶素子100bを用いる場合には、メモリセルアレイ200からデータを読
み出す読み出し回路として、図2(C)で示した読み出し回路110Aと同様の構成の読
み出し回路を用いることができる。ここで、メモリセルアレイ200からデータを読み出
す読み出し回路の入力端子(IN)は、メモリセルアレイ200の配線(BLj)が電気
的に接続される。
メモリセルアレイの別の一態様を図4(B)に示す。図4(B)において、メモリセル
アレイ200はm×n個の記憶素子(記憶素子100c(i,j))を有する。m×n個
の記憶素子(記憶素子100c(i,j))それぞれは、図1(C)に示した記憶素子1
00cとすることができる。
配線(BLj)を共有している。例えば、第1列に並んだ記憶素子(記憶素子100c(
1,1)乃至記憶素子100c(m,1))において、端子Bに電気的に接続される配線
(BL1)を共有している。配線(BLj)はビット線と呼ぶこともできる。
配線(WLi)を共有している。例えば、第1行に並んだ記憶素子(記憶素子100c(
1,1)乃至記憶素子100c(1,n))において、端子Wに電気的に接続される配線
(WL1)を共有している。配線(WLi)はワード線と呼ぶこともできる。
を設けてもよいし、同じ行に並んだ記憶素子において、複数の配線(WLi)を設けても
よい。また、m×n個の記憶素子(記憶素子100c(i,j))において、端子Cは同
じ電極や配線と電気的に接続されていても良いし、異なる電極や配線と電気的に接続され
ていてもよい。
って指定された行の記憶素子(記憶素子100c(i,j))において選択的に、データ
の書き込み及び読み出しが行われる。指定された記憶素子におけるデータの書き込み及び
読み出しの方法は、上記実施の形態で説明した一時記憶回路100Cのデータの書き込み
及び読み出しと同様であるため説明は省略する。
)に示した記憶素子100cを用いる場合には、メモリセルアレイ200からデータを読
み出す読み出し回路として、図2(D)で示した読み出し回路110Bと同様の構成の読
み出し回路を用いることができる。ここで、メモリセルアレイ200からデータを読み出
す読み出し回路の入力端子(IN)は、メモリセルアレイ200の配線(BLj)が電気
的に接続される。
メモリセルアレイの別の一態様を図5(A)に示す。図5(A)において、メモリセル
アレイ200はm×n個の記憶素子(記憶素子100b(i,j))を有する。m×n個
の記憶素子(記憶素子100b(i,j))それぞれは、図1(B)に示した記憶素子1
00bとすることができる。なお、メモリセルアレイは、図5(A)に示したメモリセル
アレイ200を複数有していてもよい。
憶素子において、隣接する記憶素子のうち一方の記憶素子の端子Sが他方の記憶素子の端
子Bと電気的に接続される。つまり、メモリセルアレイ200中の同じ列に配置される複
数の記憶素子において、トランジスタ102を直列に電気的に接続した構成となる。この
とき、直列に接続された複数のトランジスタ102のうち、一端のトランジスタ102の
ソース及びドレインの一方に配線(SLj)が電気的に接続され、他端のトランジスタ1
02のソース及びドレインの他方に配線(BLj)が電気的に接続される構成とすること
ができる。ここで、直列に接続された複数のトランジスタ102のうち、端部以外のトラ
ンジスタ102のソース及びドレインの一方は、同じ列に配置された他の記憶素子のトラ
ンジスタ102を介して配線(SLj)と電気的に接続される。また、直列に接続された
複数のトランジスタ102のうち、端部以外のトランジスタ102のソース及びドレイン
の他方は、同じ列に配置された他の記憶素子のトランジスタ102を介して配線(BLj
)と電気的に接続される。
を、記憶素子群200_jで示す。なお、図5(A)では、記憶素子群200_jが1行
分設けられた構成のメモリセルアレイ200を例示したがこれに限定されない。メモリセ
ルアレイ200には、記憶素子群200_jがマトリクス状に設けられていてもよい。
。例えば、第1列に並んだ記憶素子(記憶素子100b(1,1)乃至記憶素子100b
(m,1))において、配線(BL1)を共有している。配線(BLj)はビット線と呼
ぶこともできる。
配線(DLj)を共有している。例えば、第1列に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(m,1))において、端子Dに電気的に接続される配線
(DL1)を共有している。
。例えば、第1列に並んだ記憶素子(記憶素子100b(1,1)乃至記憶素子100b
(m,1))において、配線(SL1)を共有している。
配線(WLi)を共有している。例えば、第1行に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(1,n))において、端子Wに電気的に接続される配線
(WL1)を共有している。配線(WLi)は第1のワード線と呼ぶこともできる。
配線(CLi)を共有している。例えば、第1行に並んだ記憶素子(記憶素子100b(
1,1)乃至記憶素子100b(1,n))において、端子Cに電気的に接続される配線
(CL1)を共有している。配線(CLi)は第2のワード線と呼ぶこともできる。
、複数の配線(DLj)、複数の配線(SLj)を設けてもよいし、同じ行に並んだ記憶
素子において、複数の配線(WLi)、複数の配線(CLi)を設けてもよい。
イ200の微細化及び高集積化を実現することができる。例えば、配線(BLj)と配線
(DLj)を共有することができる。この構成を図18(B)に示す。図18(B)に示
したメモリセルアレイ200では、記憶素子群200_jの両端の一方に位置する記憶素
子(記憶素子100b(1,j))において、端子Dは配線(BLj)に電気的に接続さ
れ、端子Bはスイッチとして機能するトランジスタ181を介して配線(BLj)に電気
的に接続されている。記憶素子群200_jの両端の他方に位置する記憶素子(記憶素子
100b(m,j))において、端子Sはスイッチとして機能するトランジスタ182を
介して配線(SLj)に電気的に接続されている。なお、トランジスタ182を省略し、
記憶素子群200_jの両端の他方に位置する記憶素子(記憶素子100b(m,j))
において、端子Sが直接、配線(SLj)に電気的に接続されていてもよい。記憶素子群
200_jの両端以外の記憶素子では、隣接する記憶素子のうち一方の記憶素子の端子F
が他方の記憶素子の端子Dと電気的に接続される。ここで、端子Fは、図18(A)に示
すとおり、トランジスタ102のゲートと電気的に接続されるノードに設けられた端子で
ある。よって、図18(B)に示す構成では、記憶素子群200_jに含まれるトランジ
スタ101が直列に電気的に接続された構成であるとみなすこともできる。ここで、配線
(BLj)をビット線と呼ぶこともできる。
って指定された行の記憶素子(記憶素子100b(i,j))において選択的に、データ
の書き込みが行われる。また、配線(CLi)に入力される信号によって指定された行の
記憶素子(記憶素子100b(i,j))において選択的に、データの読み出しが行われ
る。具体的には、配線(CLi)に入力される信号によって、同じ配線(BLj)に電気
的に接続された記憶素子において、データを読み出す対象の記憶素子以外のトランジスタ
102を(保持されたデータに関わらず)オン状態とする。指定された記憶素子における
データの書き込み及び読み出しの方法は、上記実施の形態で説明した一時記憶回路100
Bのデータの書き込み及び読み出しと同様であるため説明は省略する。
よって指定された行の記憶素子(記憶素子100b(i,j))において選択的に、デー
タの書き込みが行われる。具体的には、配線(SLj)に近い側に配置された記憶素子か
ら順にデータの書き込みが行われる。書き込み対象の記憶素子及び当該記憶素子よりも配
線(BLj)に近い側に設けられた全ての記憶素子のトランジスタ101を、配線(WL
i)に入力される信号によってオン状態とする。また、書き込み対象の記憶素子よりも配
線(SLj)に近い側に配置された全ての記憶素子のトランジスタ101を、配線(WL
i)に入力される信号によってオフ状態とする。こうして、書き込み対象の記憶素子に配
線(BLj)からデータに対応する信号電位を入力する。なお、データを書き込む間は、
トランジスタ181及びトランジスタ182はオフ状態である。また、配線(CLi)に
入力される信号によって指定された行の記憶素子(記憶素子100b(i,j))におい
て選択的に、データの読み出しが行われる。具体的には、配線(CLi)に入力される信
号によって、同じ配線(BLj)に電気的に接続された記憶素子において、データを読み
出す対象の記憶素子以外のトランジスタ102を(保持されたデータに関わらず)オン状
態とする。なお、データを読み出す間は、トランジスタ181及びトランジスタ182は
オン状態である。指定された記憶素子におけるデータの書き込み及び読み出しの方法は、
上記実施の形態で説明した一時記憶回路100Bのデータの書き込み及び読み出しと同様
であるため説明は省略する。
)や図18(A)に示した記憶素子100bを用いる場合には、メモリセルアレイ200
からデータを読み出す読み出し回路として、図2(C)で示した読み出し回路110Aと
同様の構成の読み出し回路を用いることができる。ここで、メモリセルアレイ200から
データを読み出す読み出し回路の入力端子(IN)は、メモリセルアレイ200の配線(
BLj)が電気的に接続される。
以下、メモリセルアレイの構成のバリエーションについて説明する。
、抵抗素子、インダクタ、演算回路(演算素子)、スイッチを更に有していても良い。演
算回路(演算素子)としては、バッファ、インバータ、NAND回路、NOR回路、スリ
ーステートバッファ、クロックドインバータ等を用いることができる。スイッチとしては
、例えばアナログスイッチ、トランジスタ等を用いることができる。また、スイッチとし
て、クロック信号及びクロック信号の反転信号の一方または両方が入力される演算回路(
演算素子)を用いることもできる。
うな記憶素子100dを用いても良い。記憶素子100dでは、図1(A)に示した記憶
素子100aの構成に加えて、ダイオード142を有する。トランジスタ102のソース
及びドレインの他方は、ダイオード142を介して端子Bと電気的に接続される。
うな記憶素子100eを用いても良い。記憶素子100eでは、図1(A)に示した記憶
素子100aの構成に加えて、スイッチ140を有する。スイッチ140は、例えばトラ
ンジスタ141によって構成することができる。トランジスタ141のゲートは端子Xに
電気的に接続され、トランジスタ102のソース及びドレインの他方は、トランジスタ1
41を介して端子Bと電気的に接続される。記憶素子100eを用いたメモリセルアレイ
200では、図5(A)に示した様な、トランジスタ102が直列に電気的に接続される
構成であっても、端子Xに入力される制御信号によって、特定の行の記憶素子において選
択的にデータの読み出しを行うことができる。
うな記憶素子100fを用いても良い。記憶素子100fでは、図1(A)に示した記憶
素子100aの構成において、トランジスタ101を酸化物半導体層を挟んで上下に2つ
のゲートを有するトランジスタとした例である。図5(D)において、トランジスタ10
1の一方のゲートは端子Wと電気的に接続され、他方のゲートには、端子Wとは別の端子
WBと電気的に接続される構成を模式的に示している。
本実施の形態では、実施の形態1で示した一時記憶回路と、実施の形態2で示した、一
時記憶回路からデータを読み出す読み出し回路(以下、第1の読み出し回路と呼ぶ)と、
実施の形態3で示した、複数の記憶素子を有するメモリセルアレイ200との他に更に、
メモリセルアレイ200からデータを読み出す第2の読み出し回路と、xデコーダと、y
デコーダと、とを有する構成の記憶装置について説明する。
記憶回路1000、第1の読み出し回路1100と、メモリセルアレイ200と、第2の
読み出し回路1110と、xデコーダ202と、yデコーダ201と、とを有する。
きる。第1の読み出し回路1100としては、実施の形態2で示した読み出し回路を用い
ることができる。メモリセルアレイ200としては、実施の形態3で示したメモリセルア
レイを用いることができる。第2の読み出し回路1110としては、実施の形態2で示し
た読み出し回路と同様の読み出し回路を用いることができる。xデコーダ202及びyデ
コーダ201としては、公知の構成のデコーダを用いることができる。なお、xデコーダ
202、yデコーダ201は、コラムデコーダ、ローデコーダと呼ぶこともできる。
いる場合には、第1の読み出し回路1100として読み出し回路110Aを用いることが
できる。一時記憶回路1000として、一時記憶回路100Cを用いる場合には、第1の
読み出し回路1100として読み出し回路110Bを用いることができる。メモリセルア
レイ200が有する複数の記憶素子として、記憶素子100bを用いた場合には、第2の
読み出し回路1110として読み出し回路110Aを用いることができる。メモリセルア
レイ200が有する複数の記憶素子として、記憶素子100cを用いた場合には、第2の
読み出し回路1110として読み出し回路110Bを用いることができる。
憶素子とが同じ構成の場合には、第1の読み出し回路1100と第2の読み出し回路11
10とを共有することができる。図3(B)は、第1の読み出し回路1100と第2の読
み出し回路1110とを共有し、読み出し回路1111とした例である。
次いで、記憶装置の駆動方法の一態様について説明する。
記憶装置222にデータが入力されると、当該データは一時記憶回路1000に入力さ
れ(図3(A)中、F1の矢印参照)、一時記憶回路1000において保持される。その
後、第1の読み出し回路1100によって一時記憶回路1000からデータが読み出され
(図3(A)中、F2の矢印参照)、メモリセルアレイ200に含まれる複数の記憶素子
(メモリセル)のうち、xデコーダ202及びyデコーダ201によって指定されたメモ
リセルに書き込まれる(図3(A)中、F3の矢印参照)。ここで、xデコーダ202及
びyデコーダ201によって複数のメモリセルを同時に指定することができる。以下、同
時に指定される複数のメモリセルをブロックと呼ぶことにする。
デコーダ201によって指定されたメモリセル(またはブロック)に記憶されたデータは
、第2の読み出し回路1110によって読み出され(図3(A)中、F4の矢印参照)、
読み出されたデータは一時記憶回路1000に入力され(図3(A)中、F5の矢印参照
)、保持される。そして、一時記憶回路1000に保持されたデータを、第1の読み出し
回路1100によって読み出し(図3(A)中、F2の矢印参照)、記憶装置から出力す
る(図3(A)中、F6の矢印参照)。
ダ201によって指定されたメモリセル(またはブロック)に記憶されたデータは、第2
の読み出し回路1110によって読み出され(図3(A)中、F4の矢印参照)、読み出
されたデータが一時記憶回路1000に入力され(図3(A)中、F5の矢印参照)、保
持される。そして、一時記憶回路1000に保持されたデータを、第1の読み出し回路1
100によって読み出し(図3(A)中、F2の矢印参照)、xデコーダ202及びyデ
コーダ201によって指定された別のメモリセル(または別のブロック)に書き込む(図
3(A)中、F3の矢印参照)。こうして、メモリセルアレイ200内で、データをコピ
ーすることができる。
ダ201によって指定されたメモリセル(またはブロック)に記憶されたデータは、第2
の読み出し回路1110によって読み出され(図3(A)中、F4の矢印参照)、読み出
されたデータが一時記憶回路1000に入力され(図3(A)中、F5の矢印参照)、保
持される。そして、一時記憶回路1000に保持されたデータを、第1の読み出し回路1
100によって読み出し(図3(A)中、F2の矢印参照)、xデコーダ202及びyデ
コーダ201によって指定された同じメモリセル(または同じブロック)に書き込む(図
3(A)中、F3の矢印参照)。こうして、メモリセルアレイ200内で、データを再書
き込み(リフレッシュ)することができる。
み出し回路1110によってメモリセルアレイ200から読み出したデータを、一時記憶
回路1000に入力することなく、外部に出力してもよい。
記憶装置222にデータが入力されると、当該データは一時記憶回路1000に入力さ
れ(図3(B)中、F1の矢印参照)、一時記憶回路1000において保持される。その
後、読み出し回路1111によって一時記憶回路1000からデータが読み出され(図3
(B)中、F2の矢印参照)、メモリセルアレイ200に含まれる複数の記憶素子(メモ
リセル)のうち、xデコーダ202及びyデコーダ201によって指定されたメモリセル
に書き込まれる(図3(B)中、F3の矢印参照)。ここで、xデコーダ202及びyデ
コーダ201によって複数のメモリセルを同時に指定することができる。以下、同時に指
定される複数のメモリセルをブロックと呼ぶことにする。
デコーダ201によって指定されたメモリセル(またはブロック)に記憶されたデータは
、読み出し回路1111によって読み出される(図3(B)中、F4の矢印参照)、読み
出されたデータは一時記憶回路1000に入力され(図3(B)中、F5の矢印参照)、
保持される。そして、一時記憶回路1000に保持されたデータを、読み出し回路111
1によって読み出し(図3(B)中、F2の矢印参照)、記憶装置から出力する(図3(
B)中、F6の矢印参照)。
ダ201によって指定されたメモリセル(またはブロック)に記憶されたデータは、読み
出し回路1111によって読み出され(図3(B)中、F4の矢印参照)、読み出された
データが一時記憶回路1000に入力され(図3(B)中、F5の矢印参照)、保持され
る。そして、一時記憶回路1000に保持されたデータを、読み出し回路1111によっ
て読み出し(図3(B)中、F2の矢印参照)、xデコーダ202及びyデコーダ201
によって指定された別のメモリセル(または別のブロック)に書き込む(図3(B)中、
F3の矢印参照)。こうして、メモリセルアレイ200内で、データをコピーすることが
できる。
ダ201によって指定されたメモリセル(またはブロック)に記憶されたデータは、読み
出し回路1111によって読み出され(図3(B)中、F4の矢印参照)、読み出された
データが一時記憶回路1000に入力され(図3(B)中、F5の矢印参照)、保持され
る。そして、一時記憶回路1000に保持されたデータを、読み出し回路1111によっ
て読み出し(図3(B)中、F2の矢印参照)、xデコーダ202及びyデコーダ201
によって指定された同じメモリセル(または同じブロック)に書き込む(図3(B)中、
F3の矢印参照)。こうして、メモリセルアレイ200内で、データを再書き込み(リフ
レッシュ)することができる。
ルアレイ200から読み出し回路1111によって読み出したデータを、一時記憶回路1
000に入力することなく、外部に出力してもよい。
本実施の形態では、実施の形態4で示した記憶装置を用いた信号処理回路の構成につい
て説明する。
は複数の演算回路と、一または複数の記憶装置(レジスタ、メインメモリ等)とを少なく
とも有する。具体的に、図16に示す信号処理回路150は、演算回路151、演算回路
152、レジスタ153、レジスタ154、メインメモリ155、制御装置156、電源
制御回路157を有する。
、乗算器、さらには各種演算回路などを含む。そして、レジスタ153は、演算回路15
1における演算処理の際に、データを一時的に保持する記憶装置である。レジスタ154
は、演算回路152における演算処理の際に、データを一時的に保持する記憶装置である
。
憶する、或いは演算回路151、演算回路152からのデータを記憶することができる。
ジスタ153、レジスタ154、メインメモリ155の動作を統括的に制御する回路であ
る。なお、図16では、制御装置156が信号処理回路150の一部である構成を示して
いるが、制御装置156は信号処理回路150の外部に設けられていても良い。
155に用いることで、メインメモリ155への電源電圧の供給を停止しても、データを
保持することができる。よって、信号処理回路150の消費電力を抑えることができる。
また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することがで
きる。
リ155とデータのやり取りを行う演算回路または制御回路への、電源電圧の供給を停止
するようにしても良い。
152、レジスタ153、レジスタ154、メインメモリ155、制御装置156へ供給
する電源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、電源電圧の
供給を停止するためのスイッチング素子は、電源制御回路157に設けられていても良い
し、演算回路151、演算回路152、メインメモリ155、制御装置156のそれぞれ
に設けられていても良い。後者の場合、電源制御回路157は、必ずしも本発明の信号処
理回路に設ける必要はない。
に、キャッシュメモリとして機能する記憶装置を設けても良い。キャッシュメモリを設け
ることで、低速なメインメモリへのアクセスを減らして演算処理などの信号処理を高速化
させることができる。キャッシュメモリとして機能する記憶装置にも、実施の形態1で示
した一時記憶回路や、実施の形態4で示した記憶装置を用いることで、信号処理回路15
0の消費電力を抑えることができる。また、電源電圧の供給を再開した後、短時間で電源
供給停止前の状態に復帰することができる。
図1(B)に示した記憶素子100bの作製方法について説明する。トランジスタ10
2は、チャネルがシリコンに形成されるトランジスタである場合を例に挙げる。本実施の
形態では、トランジスタ102と、チャネルが酸化物半導体層に形成されるトランジスタ
101と、容量素子103とを例に挙げて、記憶素子100bの作製方法について説明す
る。
素子100bにおけるトランジスタ101及びトランジスタ102と同様に作製すること
ができる。記憶素子100cにおけるトランジスタ104及び容量素子105は、記憶素
子100bにおけるトランジスタ101及び容量素子103と同様に作製することができ
る。
おけるトランジスタ101、トランジスタ102、容量素子103と同様に作製すること
ができる。また、読み出し回路が有するトランジスタや容量素子も、記憶素子100bに
おけるトランジスタ101、トランジスタ102、容量素子103と同様に作製すること
ができる。メモリセルアレイが有するトランジスタや容量素子も、記憶素子100bにお
けるトランジスタ101、トランジスタ102、容量素子103と同様に作製することが
できる。
から分離された半導体膜702とを形成する。
加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板700に
は、フュージョン法やフロート法で作製されるガラス基板、石英基板、半導体基板、セラ
ミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場
合には、歪み点が730℃以上のものを用いると良い。
、以下、トランジスタ102の作製方法について説明する。なお、具体的な単結晶の半導
体膜702の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板であ
るボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボンド基板の表
面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形
成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビー
ムの入射角によって調節することができる。そして、ボンド基板と、絶縁膜701が形成
された基板700とを、間に当該絶縁膜701が挟まるように貼り合わせる。貼り合わせ
は、ボンド基板と基板700とを重ね合わせた後、ボンド基板と基板700の一部に、1
N/cm2以上500N/cm2以下、好ましくは11N/cm2以上20N/cm2以
下程度の圧力を加える。圧力を加えると、その部分からボンド基板と絶縁膜701とが接
合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで
、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結
果、脆化層においてボンド基板の一部である単結晶半導体膜が、ボンド基板から分離する
。上記加熱処理の温度は、基板700の歪み点を越えない温度とする。そして、上記単結
晶半導体膜をエッチング等により所望の形状に加工することで、半導体膜702を形成す
ることができる。
のp型の導電性を付与する不純物元素、若しくはリン、砒素などのn型の導電性を付与す
る不純物元素を添加しても良い。閾値電圧を制御するための不純物元素の添加は、所定の
形状にエッチング加工する前の半導体膜に対して行っても良いし、所定の形状にエッチン
グ加工した後の半導体膜702に対して行っても良い。また、閾値電圧を制御するための
不純物元素の添加を、ボンド基板に対して行っても良い。若しくは、不純物元素の添加を
、閾値電圧を大まかに調整するためにボンド基板に対して行った上で、閾値電圧を微調整
するために、所定の形状にエッチング加工する前の半導体膜に対して、又は所定の形状に
エッチング加工した後の半導体膜702に対しても行っても良い。
明はこの構成に限定されない。例えば、絶縁膜701上に気相成長法を用いて形成された
多結晶、微結晶、非晶質の半導体膜を用いても良いし、上記半導体膜を公知の技術により
結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒
元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを
組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる
場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプ加熱結晶化法、触媒元素を
用いる結晶化法、950℃程度の高温加熱法を組み合わせた結晶化法を用いても良い。
、ゲート絶縁膜703上にマスク705を形成し、導電性を付与する不純物元素を半導体
膜702の一部に添加することで、不純物領域704を形成する。
02の表面を酸化又は窒化することで形成することができる。高密度プラズマ処理は、例
えばHe、Ar、Kr、Xeなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素な
どの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行う
ことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプ
ラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(N
Hラジカルを含む場合もある)によって、半導体膜の表面を酸化又は窒化することにより
、1〜20nm、望ましくは5〜10nmの絶縁膜が半導体膜に接するように形成できる
。例えば、亜酸化窒素(N2O)をArで1〜3倍(流量比)に希釈して、10〜30P
aの圧力にて3〜5kWのマイクロ波(2.45GHz)電力を印加して半導体膜702
の表面を酸化若しくは窒化させる。この処理により1nm〜10nm(好ましくは2nm
〜6nm)の絶縁膜を形成する。更に亜酸化窒素(N2O)とシラン(SiH4)を導入
し、10〜30Paの圧力にて3〜5kWのマイクロ波(2.45GHz)電力を印加し
て気相成長法により酸化窒化珪素膜を形成してゲート絶縁膜を形成する。固相反応と気相
成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート
絶縁膜を形成することができる。
ート絶縁膜703と半導体膜702との界面準位密度を極めて低くすることができる。ま
た高密度プラズマ処理により半導体膜702を直接酸化又は窒化することで、形成される
絶縁膜の厚さのばらつきを抑えることができる。また半導体膜が結晶性を有する場合、高
密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界
においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲー
ト絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲー
ト絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを抑えるこ
とができる。
酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム又は酸化タンタル、酸化イ
ットリウム、ハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加
されたハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加された
ハフニウムアルミネート(HfAlxOy(x>0、y>0))等を含む膜を、単層で、
又は積層させることで、ゲート絶縁膜703を形成しても良い。
多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多
い物質を意味する。
m以上50nm以下とすることができる。本実施の形態では、プラズマCVD法を用いて
、酸化珪素を含む単層の絶縁膜を、ゲート絶縁膜703として用いる。
一部を除去して、不純物領域704と重畳する領域にエッチング等により開口部706を
形成した後、ゲート電極707及び導電膜708を形成する。
、該導電膜を所定の形状に加工することで、形成することができる。導電膜708は、開
口部706において不純物領域704と接している。上記導電膜の形成にはCVD法、ス
パッタリング法、蒸着法、スピンコート法等を用いることができる。また、導電膜は、タ
ンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニ
ウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等を用いることができる。
上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。
又は、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素な
どの半導体を用いて形成しても良い。
いるが、本実施の形態はこの構成に限定されない。ゲート電極707及び導電膜708は
積層された複数の導電膜で形成されていても良い。
ングステンを用いることができる。上記例の他に、窒化タングステンとタングステン、窒
化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げら
れる。タングステンや窒化タンタルは、耐熱性が高いため、2層の導電膜を形成した後の
工程において、熱活性化を目的とした加熱処理を行うことができる。また、2層の導電膜
の組み合わせとして、例えば、n型の導電性を付与する不純物元素がドーピングされた珪
素とニッケルシリサイド、n型の導電性を付与する不純物元素がドーピングされた珪素と
タングステンシリサイド等も用いることができる。
ブデン膜の積層構造を採用するとよい。
、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム
、又は酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
08を形成しても良い。液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出又は噴
出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇
に含まれる。
ively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い
、エッチング条件(コイル型の電極層に印加される電力量、基板側の電極層に印加される
電力量、基板側の電極温度等)を適宜調節することにより、所望のテーパー形状を有する
ようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角
度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化
珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素など
のフッ素系ガス又は酸素を適宜用いることができる。
導電性を付与する不純物元素を半導体膜702に添加することで、ゲート電極707と重
なるチャネル形成領域710と、チャネル形成領域710を間に挟む一対の不純物領域7
09と、不純物領域704の一部に更に不純物元素が添加された不純物領域711とが、
半導体膜702に形成される。
加する場合を例に挙げる。
08を覆うように、絶縁膜712、絶縁膜713を形成する。具体的に、絶縁膜712、
絶縁膜713は、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム
、窒化酸化アルミニウムなどの無機の絶縁膜を用いることができる。特に、絶縁膜712
、絶縁膜713に誘電率の低い(low−k)材料を用いることで、各種電極や配線の重
なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁膜71
2、絶縁膜713に、上記材料を用いた多孔性の絶縁膜を適用しても良い。多孔性の絶縁
膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する寄生
容量を更に低減することが可能である。
素を用いる場合を例に挙げる。また、本実施の形態では、ゲート電極707及び導電膜7
08上に絶縁膜712、絶縁膜713を形成している場合を例示しているが、本発明はゲ
ート電極707及び導電膜708上に絶縁膜を1層だけ形成していても良いし、3層以上
の複数の絶縁膜を積層するように形成していても良い。
械研磨)処理やエッチング処理を行うことにより、ゲート電極707及び導電膜708の
表面を露出させる。なお、後に形成されるトランジスタ101の特性を向上させるために
、絶縁膜712、絶縁膜713の表面は可能な限り平坦にしておくことが好ましい。
うに、絶縁膜712又は絶縁膜713上に酸化物半導体層716を形成する。
を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、
2nm以上200nm以下、好ましくは3nm以上50nm以下、更に好ましくは3nm
以上20nm以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、ス
パッタ法により成膜する。また、酸化物半導体膜は、希ガス(例えばアルゴン)雰囲気下
、酸素雰囲気下、又は希ガス(例えばアルゴン)及び酸素混合雰囲気下においてスパッタ
法により形成することができる。
ズマを発生させる逆スパッタを行い、絶縁膜712及び絶縁膜713の表面に付着してい
る塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用
いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよ
い。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
の元素を含有する。例えば、四元系金属の酸化物であるIn−Sn−Ga−Zn−O系酸
化物半導体や、三元系金属の酸化物であるIn−Ga−Zn−O系酸化物半導体、In−
Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Z
n−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系
酸化物半導体や、二元系金属の酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn
−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、
Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体や、In−Ga−O系の
材料、一元系金属の酸化物であるIn−O系酸化物半導体、Sn−O系酸化物半導体、Z
n−O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGa
とSnとZn以外の元素、例えばSiO2を含ませてもよい。
Ga)、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は問わない
。
を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一
または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、ま
たはGa及びCoなどがある。
組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn2O
3:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比
に換算するとIn2O3:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=
15:1〜1.5:1(モル数比に換算するとIn2O3:ZnO=15:2〜3:4)
とする。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比
がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
ターゲットを用いたスパッタ法により得られる膜厚30nmのIn−Ga−Zn−O系酸
化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各
金属の組成比がIn:Ga:Zn=1:1:0.5、In:Ga:Zn=1:1:1、又
はIn:Ga:Zn=1:1:2であるターゲットを用いることができる。また、In、
Ga、及びZnを含むターゲットの充填率は90%以上100%以下、好ましくは95%
以上100%未満である。充填率の高いターゲットを用いることにより、成膜した酸化物
半導体膜は緻密な膜となる。
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用い
て酸化物半導体膜を成膜する。成膜時に、基板温度を100℃以上600℃以下、好まし
くは200℃以上400℃以下としても良い。基板を加熱しながら成膜することにより、
成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタ
リングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空
ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリ
メーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコ
ールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気する
と、例えば、水素原子、水(H2O)など水素原子を含む化合物(より好ましくは炭素原
子を含む化合物も)等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれ
る不純物の濃度を低減できる。
a、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用
される。なお、パルス直流(DC)電源を用いると、成膜時に発生する塵埃が軽減でき、
膜厚分布も均一となるために好ましい。
下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカ
リ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述し
た吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子
、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
るアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することが
できる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナ
トリウム、カリウム等のアルカリ金属の濃度を低減することができる。
、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜712及び絶縁膜71
3までが形成された基板700を予備加熱し、基板700に吸着した水分又は水素などの
不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100℃以上400
℃以下、好ましくは150℃以上300℃以下である。また、予備加熱室に設ける排気手
段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。ま
た、この予備加熱は、後に行われるゲート絶縁膜721の成膜前に、導電膜719、導電
膜720まで形成した基板700にも同様に行ってもよい。
ェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチング
ガスとしては、塩素を含むガス(塩素系ガス、例えば塩素(Cl2)、三塩化硼素(BC
l3)、四塩化珪素(SiCl4)、四塩化炭素(CCl4)など)が好ましい。また、
フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF4)、六弗化硫黄(SF6)
、三弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(HBr)
、酸素(O2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添
加したガス、などを用いることができる。
hing)法や、ICP(Inductively Coupled Plasma:誘
導結合型プラズマ)エッチング法を用いることができる。所望の形状にエッチングできる
ように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加され
る電力量、基板側の電極温度等)を適宜調節する。
エン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ITO−07
N(関東化学社製)を用いる。
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
縁膜712及び絶縁膜713の表面に付着しているレジスト残渣などを除去することが好
ましい。
水酸基を含む)が多量に含まれていることがある。水分又は水素はドナー準位を形成しや
すいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物
半導体膜中の水分又は水素などの不純物を低減(脱水化または脱水素化)するために、酸
化物半導体層716に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、
酸素ガス雰囲気下、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法
)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下
、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気下で、酸化物半導
体層716に加熱処理を施す。
素を脱離させることができる。具体的には、250℃以上750℃以下、好ましくは40
0℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、500℃、3分間以
上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化又は脱
水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal An
neal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置
である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性
気体が用いられる。
水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウ
ム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは
7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ましくは0.1
ppm以下)とすることが好ましい。
れていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ
石灰ガラスも使えると指摘されている(神谷、野村、細野、「アモルファス酸化物半導体
の物性とデバイス開発の現状」、固体物理、2009年9月号、Vol.44、pp.6
21−633.)。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体
を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成
する元素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化
物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNa+となる。
また、Naは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を
分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向
にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化
が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジス
タの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合に
おいて顕著に現れる。従って、酸化物半導体層中の水素濃度が1×1018/cm3以下
、より好ましくは1×1017/cm3以下である場合には、上記不純物の濃度を低減す
ることが望ましい。具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×1
016/cm3以下、好ましくは1×1016/cm3以下、更に好ましくは1×101
5/cm3以下とするとよい。同様に、Li濃度の測定値は、5×1015/cm3以下
、好ましくは1×1015/cm3以下とするとよい。同様に、K濃度の測定値は、5×
1015/cm3以下、好ましくは1×1015/cm3以下とするとよい。
いてもよい。後者の場合、単結晶でもよいし、多結晶でもよいし、一部分が結晶性を有す
る構成でもよいし、アモルファス中に結晶性を有する部分を含む構造でもよいし、非アモ
ルファスでもよい。例えば、酸化物半導体層として、c軸配向し、かつab面、表面また
は界面の方向から見て三角形状または六角形状の原子配列を有し、c軸においては金属原
子が層状または金属原子と酸素原子とが層状に配列しており、ab面においてはa軸また
はb軸の向きが異なる(c軸を中心に回転した)結晶を(CAAC:C Axis Al
igned Crystalともいう。)を含む酸化物を用いることができる。
ることができる。スパッタリング法によってCAACを得るには酸化物半導体膜の堆積初
期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が
成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離を広く
とり(例えば、150mm〜200mm程度)、基板加熱温度を100℃〜500℃、好
適には200℃〜400℃、さらに好適には250℃〜300℃にすると好ましい。また
、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を
熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができ
る。
見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直
な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む
結晶をいう。
AACは結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を
明確に判別できないこともある。
Cを構成する個々の結晶部分のc軸は一定の方向(例えば、CAACを支持する基板面、
CAACの表面などに垂直な方向)に揃っていてもよい。または、CAACを構成する個
々の結晶部分のab面の法線は一定の方向(例えば、CAACを支持する基板面、CAA
Cの表面などに垂直な方向)を向いていてもよい。
ったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であっ
たりする。
な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察
すると金属原子または金属原子および酸素原子(または窒素原子)の層状配列が認められ
る結晶を挙げることもできる。
716とも接する導電膜719と、導電膜708と接し、なおかつ酸化物半導体層716
とも接する導電膜720とを形成する。導電膜719及び導電膜720は、ソース電極又
はドレイン電極として機能する。
うようにスパッタ法や真空蒸着法で導電膜を形成した後、該導電膜を所定の形状に加工す
ることで、形成することができる。
、チタン、モリブデン、タングステンからから選ばれた元素、又は上述した元素を成分と
する合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、
銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングス
テンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、
耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。
高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオ
ジム、スカンジウム、イットリウム等を用いることができる。
構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜
上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜
を積層し、更にその上にチタン膜を成膜する3層構造などが挙げられる。また、Cu−M
g−Al合金、Mo−Ti合金、Ti、Mo、は、酸化膜との密着性が高い。よって、下
層にCu−Mg−Al合金、Mo−Ti合金、Ti、或いはMoで構成される導電膜、上
層にCuで構成される導電膜を積層し、上記積層された導電膜を導電膜719及び導電膜
720に用いることで、酸化膜である絶縁膜と、導電膜719及び導電膜720との密着
性を高めることができる。
成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化
インジウム酸化スズ、酸化インジウム酸化亜鉛又は前記金属酸化物材料にシリコン若しく
は酸化シリコンを含ませたものを用いることができる。
せることが好ましい。
にそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化
物半導体層716の露出した部分が一部エッチングされることで、溝部(凹部)が形成さ
れることもある。
を含む溶液(アンモニア過水)を用いて、選択的に導電膜をウェットエッチングすること
ができる。具体的には、31重量%の過酸化水素水と、28重量%のアンモニア水と水と
を、体積比5:2:2で混合したアンモニア過水を用いる。或いは、塩素(Cl2)、塩
化硼素(BCl3)などを含むガスを用いて、導電膜をドライエッチングしても良い。
過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用
いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複
数の膜厚を有する形状となり、エッチングを行うことで更に形状を変形することができる
ため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、
一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジス
トマスクを形成することができる。よって露光マスク数を削減することができ、対応する
フォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
19及び導電膜720との間に、ソース領域及びドレイン領域として機能する酸化物導電
膜を設けるようにしても良い。酸化物導電膜の材料としては、酸化亜鉛を成分として含む
ものが好ましく、酸化インジウムを含まないものであることが好ましい。そのような酸化
物導電膜として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛
ガリウムなどを適用することができる。
と、導電膜719及び導電膜720を形成するためのエッチング加工とを一括で行うよう
にしても良い。
体層716と導電膜719及び導電膜720の間の抵抗を下げることができるので、トラ
ンジスタの高速動作を実現させることができる。また、ソース領域及びドレイン領域とし
て機能する酸化物導電膜を設けることで、トランジスタの耐圧を高めることができる。
良い。このプラズマ処理によって露出している酸化物半導体層の表面に付着した水などを
除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
20と、酸化物半導体層716とを覆うように、ゲート絶縁膜721を形成する。そして
、ゲート絶縁膜721上において、酸化物半導体層716と重なる位置にゲート電極72
2を形成し、導電膜719と重なる位置に導電膜723を形成する。
成することが可能である。なお、ゲート絶縁膜721は、水分や、水素などの不純物を極
力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で
構成されていても良い。ゲート絶縁膜721に水素が含まれると、その水素が酸化物半導
体層716へ侵入し、又は水素が酸化物半導体層716中の酸素を引き抜き、酸化物半導
体層716が低抵抗化(n型化)してしまい、寄生チャネルが形成されるおそれがある。
よって、ゲート絶縁膜721はできるだけ水素を含まない膜になるように、成膜方法に水
素を用いないことが重要である。上記ゲート絶縁膜721には、バリア性の高い材料を用
いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の
積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜など
の絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層716に近い側に形成す
る。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜719及び導電膜720
及び酸化物半導体層716と重なるように、バリア性の高い絶縁膜を形成する。バリア性
の高い絶縁膜を用いることで、酸化物半導体層716内、ゲート絶縁膜721内、或いは
、酸化物半導体層716と他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が
入り込むのを防ぐことができる。また、酸化物半導体層716に接するように窒素の比率
が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料
を用いた絶縁膜が直接酸化物半導体層716に接するのを防ぐことができる。
タ法で形成された膜厚100nmの窒化珪素膜を積層させた構造を有する、ゲート絶縁膜
721を形成する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の
形態では100℃とする。
素、超乾燥空気、又は希ガス(アルゴン、ヘリウムなど)の雰囲気下において、好ましく
は200℃以上400℃以下、例えば250℃以上350℃以下で行う。上記ガスは、水
の含有量が20ppm以下、好ましくは1ppm以下、より好ましくは10ppb以下で
あることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250℃、1時間の加
熱処理を行う。或いは、導電膜719及び導電膜720を形成する前に、水分又は水素を
低減させるための酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のR
TA処理を行っても良い。酸素を含むゲート絶縁膜721が設けられた後に、加熱処理が
施されることによって、酸化物半導体層716に対して行った先の加熱処理により、酸化
物半導体層716に酸素欠損が発生していたとしても、ゲート絶縁膜721から酸化物半
導体層716に酸素が供与される。そして、酸化物半導体層716に酸素が供与されるこ
とで、酸化物半導体層716において、ドナーとなる酸素欠損を低減し、化学量論的組成
比を満たすことが可能である。酸化物半導体層716には、化学量論的組成比を超える量
の酸素が含まれていることが好ましい。その結果、酸化物半導体層716をi型に近づけ
ることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の
向上を実現することができる。この加熱処理を行うタイミングは、ゲート絶縁膜721の
形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電
膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半
導体層716をi型に近づけることができる。
酸素を添加し、酸化物半導体層716中においてドナーとなる酸素欠損を低減させても良
い。加熱処理の温度は、例えば100℃以上350℃未満、好ましくは150℃以上25
0℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素など
が含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、6N(
99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち酸素中の
不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45G
Hzのマイクロ波でプラズマ化した酸素を酸化物半導体層716に添加すれば良い。
た後、該導電膜をエッチング加工することで形成することができる。ゲート電極722及
び導電膜723は、ゲート電極707、或いは導電膜719及び導電膜720と同様の材
料を用いて形成することが可能である。
0nm〜200nmとする。本実施の形態では、タングステンターゲットを用いたスパッ
タ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングによ
り所望の形状に加工することで、ゲート電極722及び導電膜723を形成する。なお、
レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット
法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
、容量素子103に相当する。
必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域
を複数有する、マルチゲート構造のトランジスタも形成することができる。
721が該当する。)は、第13族元素及び酸素を含む絶縁材料を用いるようにしても良
い。酸化物半導体材料には第13族元素を含むものが多く、第13族元素を含む絶縁材料
は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、
酸化物半導体層との界面の状態を良好に保つことができる。
意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニ
ウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化
アルミニウムガリウムとは、ガリウムの含有量(原子%)よりアルミニウムの含有量(原
子%)が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量(原子%)
がアルミニウムの含有量(原子%)以上のものを示す。
に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保
つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設ける
ことにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減すること
ができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同
様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜
を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特
性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という
点においても好ましい。
ープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい
。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸
素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、
酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる
。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。
雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をGa2O
X(X=3+α、0<α<1)とすることができる。
素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をA
l2OX(X=3+α、0<α<1)とすることができる。
ルミニウムガリウム)を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うこ
とにより、酸化ガリウムアルミニウム(酸化アルミニウムガリウム)の組成をGaXAl
2−XO3+α(0<X<2、0<α<1)とすることができる。
膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接するこ
とにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は
酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をi型化又は
i型に限りなく近くすることができる。
に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちら
か一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比よ
り酸素が多い領域を有する絶縁膜を、酸化物半導体層716に接する絶縁膜の、上層及び
下層に位置する絶縁膜に用い、酸化物半導体層716を挟む構成とすることで、上記効果
をより高めることができる。
元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例え
ば、上層と下層とも、組成がGa2OX(X=3+α、0<α<1)の酸化ガリウムとし
ても良いし、上層と下層の一方を組成がGa2OX(X=3+α、0<α<1)の酸化ガ
リウムとし、他方を組成がAl2OX(X=3+α、0<α<1)の酸化アルミニウムと
しても良い。
を有する絶縁膜の積層としても良い。例えば、酸化物半導体層716の上層に組成がGa
2OX(X=3+α、0<α<1)の酸化ガリウムを形成し、その上に組成がGaXAl
2−XO3+α(0<X<2、0<α<1)の酸化ガリウムアルミニウム(酸化アルミニ
ウムガリウム)を形成してもよい。なお、酸化物半導体層716の下層を、化学量論的組
成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層716の
上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層とし
ても良い。
2を覆うように、絶縁膜724を形成する。絶縁膜724は、PVD法やCVD法などを
用いて形成することができる。また、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウ
ム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成すること
ができる。なお、絶縁膜724には、誘電率の低い材料や、誘電率の低い構造(多孔性の
構造など)を用いることが望ましい。絶縁膜724の誘電率を低くすることにより、配線
や電極などの間に生じる寄生容量を低減し、動作の高速化を図ることができるためである
。なお、本実施の形態では、絶縁膜724を単層構造としているが、本発明の一態様はこ
れに限定されず、2層以上の積層構造としても良い。
部を露出させる。その後、絶縁膜724上に、上記開口部725において導電膜720と
接する配線726を形成する。
チング加工することによって形成される。また、導電膜の材料としては、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述し
た元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウ
ム、ベリリウム、ネオジム、スカンジウムのいずれか、又はこれらを複数組み合わせた材
料を用いてもよい。
薄く形成し、PVD法によりチタン膜を薄く(5nm程度)形成した後に、開口部725
に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、PV
D法により形成されるチタン膜は、被形成面の酸化膜(自然酸化膜など)を還元し、下部
電極など(ここでは導電膜720)との接触抵抗を低減させる機能を有する。また、アル
ミニウム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバ
リア膜を形成した後に、メッキ法により銅膜を形成してもよい。
が望ましい。このような領域に開口部725を形成することで、コンタクト領域に起因す
る素子面積の増大を抑制することができる。
膜720と配線726との接続とを重畳させる場合について説明する。この場合、不純物
領域704上に形成された絶縁膜712、絶縁膜713に開口部(下部の開口部と呼ぶ)
を形成し、下部の開口部を覆うように導電膜720を形成した後、ゲート絶縁膜721及
び絶縁膜724において、下部の開口部と重畳する領域に開口部(上部の開口部と呼ぶ)
を形成し、配線726を形成することになる。下部の開口部と重畳する領域に上部の開口
部を形成する際に、エッチングにより下部の開口部に形成された導電膜720が断線して
しまうおそれがある。これを避けるために、下部の開口部と上部の開口部が重畳しないよ
うに形成することにより、素子面積が増大するという問題がおこる。
せずに上部の開口部を形成することが可能となる。これにより、下部の開口部と上部の開
口部を重畳させて設けることができるため、開口部に起因する素子面積の増大を抑制する
ことができる。つまり、半導体装置の集積度を高めることができる。
記憶素子100bを作製することができる。
び導電膜720が、酸化物半導体層716の後に形成されている。よって、図8(B)に
示すように、上記作製方法によって得られるトランジスタ101は、導電膜719及び導
電膜720が、酸化物半導体層716の上に形成されている。しかし、トランジスタ10
1は、ソース電極及びドレイン電極として機能する導電膜が、酸化物半導体層716の下
、すなわち、酸化物半導体層716と絶縁膜712及び絶縁膜713の間に設けられてい
ても良い。
、酸化物半導体層716と絶縁膜712及び絶縁膜713の間に設けられている場合の、
トランジスタ101の断面図を示す。図9に示すトランジスタ101は、絶縁膜713を
形成した後に導電膜719及び導電膜720の形成を行い、次いで酸化物半導体層716
の形成を行うことで、得ることができる。
本実施の形態では、実施の形態6とは異なる構造を有した、酸化物半導体層を用いたト
ランジスタについて説明する。
て機能する酸化物半導体層903と、酸化物半導体層903上に形成されたソース電極9
04及びドレイン電極905と、酸化物半導体層903、ソース電極904及びドレイン
電極905上のゲート絶縁膜906と、ゲート絶縁膜906上において酸化物半導体層9
03と重なる位置に設けられたゲート電極907とを有する。
の上に形成されているトップゲート型であり、なおかつ、ソース電極904及びドレイン
電極905が酸化物半導体層903の上に形成されているトップコンタクト型である。そ
して、トランジスタ901は、ソース電極904及びドレイン電極905と、ゲート電極
907とが重なっていない。すなわち、ソース電極904及びドレイン電極905とゲー
ト電極907との間には、ゲート絶縁膜906の膜厚よりも大きい間隔が設けられている
。よって、トランジスタ901は、ソース電極904及びドレイン電極905とゲート電
極907との間に形成される寄生容量を小さく抑えることができるので、高速動作を実現
することができる。
03にn型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域
908を有する。また、酸化物半導体層903のうち、ゲート絶縁膜906を間に挟んで
ゲート電極907と重なる領域がチャネル形成領域909である。酸化物半導体層903
では、一対の高濃度領域908の間にチャネル形成領域909が設けられている。高濃度
領域908を形成するためのドーパントの添加は、イオン注入法を用いることができる。
ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素
、アンチモンなどの5族原子などを用いることができる。
、5×1019/cm3以上1×1022/cm3以下であることが望ましい。
体層903中の他の領域に比べて導電性が高くなる。よって、高濃度領域908を酸化物
半導体層903に設けることで、ソース電極904とドレイン電極905の間の抵抗を下
げることができる。
素を添加した後、300℃以上600℃以下で1時間程度加熱処理を施すことにより、高
濃度領域908中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領
域908中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域9
08の導電性を高め、ソース電極904とドレイン電極905の間の抵抗を下げることが
できる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極90
4とドレイン電極905の間の抵抗を効果的に下げるためには、窒素をドーパントとして
用いた場合、高濃度領域908中の窒素原子の濃度を、1×1020/cm3以上7at
oms%以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっ
ても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
。酸化物半導体層903がCAACを含む酸化物を用いて構成されている場合、非晶質の
場合に比べて酸化物半導体層903の導電率を高めることができるので、ソース電極90
4とドレイン電極905の間の抵抗を下げることができる。
スタ901の微細化を進めても、高いオン電流と、高速動作を確保することができる。ま
た、トランジスタ901の微細化により、当該トランジスタを用いた記憶素子の占める面
積を縮小化し、単位面積あたりの記憶容量を高めることができる。
14及びドレイン電極915と、ソース電極914及びドレイン電極915上に形成され
た活性層として機能する酸化物半導体層913と、酸化物半導体層913、ソース電極9
14及びドレイン電極915上のゲート絶縁膜916と、ゲート絶縁膜916上において
酸化物半導体層913と重なる位置に設けられたゲート電極917とを有する。
の上に形成されているトップゲート型であり、なおかつ、ソース電極914及びドレイン
電極915が酸化物半導体層913の下に形成されているボトムコンタクト型である。そ
して、トランジスタ911は、トランジスタ901と同様に、ソース電極914及びドレ
イン電極915と、ゲート電極917とが重なっていないので、ソース電極914及びド
レイン電極915とゲート電極917との間に形成される寄生容量を小さく抑えることが
でき、高速動作を実現することができる。
13にn型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域
918を有する。また、酸化物半導体層913のうち、ゲート絶縁膜916を間に挟んで
ゲート電極917と重なる領域がチャネル形成領域919である。酸化物半導体層913
では、一対の高濃度領域918の間にチャネル形成領域919が設けられている。
と同様に、イオン注入法を用いて形成することができる。そして、高濃度領域918を形
成するためのドーパントの種類については、高濃度領域908の場合を参照することがで
きる。
、5×1019/cm3以上1×1022/cm3以下であることが望ましい。
体層913中の他の領域に比べて導電性が高くなる。よって、高濃度領域918を酸化物
半導体層913に設けることで、ソース電極914とドレイン電極915の間の抵抗を下
げることができる。
素を添加した後、300℃以上600℃以下程度で加熱処理を施すことにより、高濃度領
域918中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領域91
8中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域918の
導電性を高め、ソース電極914とドレイン電極915の間の抵抗を下げることができる
。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極914とド
レイン電極915の間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた
場合、高濃度領域918中の窒素原子の濃度を、1×1020/cm3以上7atoms
%以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、
ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
。酸化物半導体層913がCAACを含む酸化物を用いて構成されている場合、非晶質の
場合に比べて酸化物半導体層913の導電率を高めることができるので、ソース電極91
4とドレイン電極915の間の抵抗を下げることができる。
スタ911の微細化を進めても、高いオン電流と、高速動作を確保することができる。ま
た、トランジスタ911の微細化により、当該トランジスタを用いた記憶素子の占める面
積を縮小化し、単位面積あたりの記憶容量を高めることができる。
て機能する酸化物半導体層923と、酸化物半導体層923上に形成されたソース電極9
24及びドレイン電極925と、酸化物半導体層923、ソース電極924及びドレイン
電極925上のゲート絶縁膜926と、ゲート絶縁膜926上において酸化物半導体層9
23と重なる位置に設けられたゲート電極927とを有する。さらに、トランジスタ92
1は、ゲート電極927の側部に設けられた、絶縁膜で形成されたサイドウォール930
を有する。
の上に形成されているトップゲート型であり、なおかつ、ソース電極924及びドレイン
電極925が酸化物半導体層923の上に形成されているトップコンタクト型である。そ
して、トランジスタ921は、トランジスタ901と同様に、ソース電極924及びドレ
イン電極925と、ゲート電極927とが重なっていないので、ソース電極924及びド
レイン電極925とゲート電極927との間に形成される寄生容量を小さく抑えることが
でき、高速動作を実現することができる。
23にn型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域
928と、一対の低濃度領域929とを有する。また、酸化物半導体層923のうち、ゲ
ート絶縁膜926を間に挟んでゲート電極927と重なる領域がチャネル形成領域931
である。酸化物半導体層923では、一対の高濃度領域928の間に一対の低濃度領域9
29が設けられ、一対の低濃度領域929の間にチャネル形成領域931が設けられてい
る。そして、一対の低濃度領域929は、酸化物半導体層923中の、ゲート絶縁膜92
6を間に挟んでサイドウォール930と重なる領域に設けられている。
濃度領域908の場合と同様に、イオン注入法を用いて形成することができる。そして、
高濃度領域928を形成するためのドーパントの種類については、高濃度領域908の場
合を参照することができる。
、5×1019/cm3以上1×1022/cm3以下であることが望ましい。また、例
えば、窒素をドーパントとして用いた場合、低濃度領域929中の窒素原子の濃度は、5
×1018/cm3以上5×1019/cm3未満であることが望ましい。
体層923中の他の領域に比べて導電性が高くなる。よって、高濃度領域928を酸化物
半導体層923に設けることで、ソース電極924とドレイン電極925の間の抵抗を下
げることができる。また、低濃度領域929をチャネル形成領域931と高濃度領域92
8の間に設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減すること
ができる。
素を添加した後、300℃以上600℃以下程度で加熱処理を施すことにより、高濃度領
域928中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。またさらに、低
濃度領域929も、窒素の濃度によっては、上記加熱処理によりウルツ鉱型の結晶構造を
有する場合もある。高濃度領域928中の酸化物半導体がウルツ鉱型の結晶構造を有する
ことで、さらに高濃度領域928の導電性を高め、ソース電極924とドレイン電極92
5の間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体
を形成して、ソース電極924とドレイン電極925の間の抵抗を効果的に下げるために
は、窒素をドーパントとして用いた場合、高濃度領域928中の窒素原子の濃度を、1×
1020/cm3以上7atoms%以下とすることが望ましい。しかし、窒素原子が上
記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られ
る場合もある。
。酸化物半導体層923がCAACを含む酸化物を用いて構成されている場合、非晶質の
場合に比べて酸化物半導体層923の導電率を高めることができるので、ソース電極92
4とドレイン電極925の間の抵抗を下げることができる。
スタ921の微細化を進めても、高いオン電流と、高速動作を確保することができる。ま
た、トランジスタ921の微細化により、当該トランジスタを用いたメモリセルの占める
面積を縮小化し、セルアレイの単位面積あたりの記憶容量を高めることができる。
44及びドレイン電極945と、ソース電極944及びドレイン電極945上に形成され
た活性層として機能する酸化物半導体層943と、酸化物半導体層943、ソース電極9
44及びドレイン電極945上のゲート絶縁膜946と、ゲート絶縁膜946上において
酸化物半導体層943と重なる位置に設けられたゲート電極947とを有する。さらに、
トランジスタ941は、ゲート電極947の側部に設けられた、絶縁膜で形成されたサイ
ドウォール950を有する。
の上に形成されているトップゲート型であり、なおかつ、ソース電極944及びドレイン
電極945が酸化物半導体層943の下に形成されているボトムコンタクト型である。そ
して、トランジスタ941は、トランジスタ901と同様に、ソース電極944及びドレ
イン電極945と、ゲート電極947とが重なっていないので、ソース電極944及びド
レイン電極945とゲート電極947との間に形成される寄生容量を小さく抑えることが
でき、高速動作を実現することができる。
43にn型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域
948と、一対の低濃度領域949とを有する。また、酸化物半導体層943のうち、ゲ
ート絶縁膜946を間に挟んでゲート電極947と重なる領域がチャネル形成領域951
である。酸化物半導体層943では、一対の高濃度領域948の間に一対の低濃度領域9
49が設けられ、一対の低濃度領域949の間にチャネル形成領域951が設けられてい
る。そして、一対の低濃度領域949は、酸化物半導体層943中の、ゲート絶縁膜94
6を間に挟んでサイドウォール950と重なる領域に設けられている。
濃度領域908の場合と同様に、イオン注入法を用いて形成することができる。そして、
高濃度領域948を形成するためのドーパントの種類については、高濃度領域908の場
合を参照することができる。
、5×1019/cm3以上1×1022/cm3以下であることが望ましい。また、例
えば、窒素をドーパントとして用いた場合、低濃度領域949中の窒素原子の濃度は、5
×1018/cm3以上5×1019/cm3未満であることが望ましい。
体層943中の他の領域に比べて導電性が高くなる。よって、高濃度領域948を酸化物
半導体層943に設けることで、ソース電極944とドレイン電極945の間の抵抗を下
げることができる。また、低濃度領域949をチャネル形成領域951と高濃度領域94
8の間に設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減すること
ができる。
素を添加した後、300℃以上600℃以下程度で加熱処理を施すことにより、高濃度領
域948中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。またさらに、低
濃度領域949も、窒素の濃度によっては、上記加熱処理によりウルツ鉱型の結晶構造を
有する場合もある。高濃度領域948中の酸化物半導体がウルツ鉱型の結晶構造を有する
ことで、さらに高濃度領域948の導電性を高め、ソース電極944とドレイン電極94
5の間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体
を形成して、ソース電極944とドレイン電極945の間の抵抗を効果的に下げるために
は、窒素をドーパントとして用いた場合、高濃度領域948中の窒素原子の濃度を、1×
1020/cm3以上7atoms%以下とすることが望ましい。しかし、窒素原子が上
記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られ
る場合もある。
。酸化物半導体層943がCAACを含む酸化物を用いて構成されている場合、非晶質の
場合に比べて酸化物半導体層943の導電率を高めることができるので、ソース電極94
4とドレイン電極945の間の抵抗を下げることができる。
スタ941の微細化を進めても、高いオン電流と、高速動作を確保することができる。ま
た、トランジスタ941の微細化により、当該トランジスタを用いた記憶素子の占める面
積を縮小化し、単位面積あたりの記憶容量を高めることができる。
して機能する高濃度領域をセルフアラインプロセスにて作製する方法の一つとして、酸化
物半導体層の表面を露出させて、アルゴンプラズマ処理をおこない、酸化物半導体層のプ
ラズマにさらされた領域の抵抗率を低下させる方法が開示されている(S. Jeon
et al. ”180nm Gate Length Amorphous InGa
ZnO Thin Film Transistor for High Densit
y Image Sensor Application”, IEDM Tech.
Dig., p.504, 2010.)。
レイン領域となるべき部分を露出するべく、ゲート絶縁膜を部分的に除去する必要がある
。よって、ゲート絶縁膜が除去される際に、下層の酸化物半導体層も部分的にオーバーエ
ッチングされ、ソース領域またはドレイン領域となるべき部分の膜厚が小さくなってしま
う。その結果、ソース領域またはドレイン領域の抵抗が増加し、また、オーバーエッチン
グによるトランジスタの特性不良が起こりやすくなる。
要がある。しかし、上記オーバーエッチングは、酸化物半導体層とゲート絶縁膜の選択比
が十分に確保できないドライエッチング法を採用する場合に、顕著に起こりやすい。
が、チャネル長を200nm以下とする場合には、短チャネル効果を防止する上で、チャ
ネル形成領域となる部分の酸化物半導体層の厚さは20nm以下、好ましくは10nm以
下であることが求められる。そのような薄い酸化物半導体層を扱う場合には、酸化物半導
体層のオーバーエッチングは、上述したような、ソース領域またはドレイン領域の抵抗が
増加、トランジスタの特性不良を生じさせるため、好ましくない。
導体層を露出させず、ゲート絶縁膜を残したまま行うことで、酸化物半導体層のオーバー
エッチングを防ぎ、酸化物半導体層への過剰なダメージを軽減することができる。また、
加えて、酸化物半導体層とゲート絶縁膜の界面も清浄に保たれる。従って、トランジスタ
の特性及び信頼性を高めることができる。
本実施の形態では、記憶装置の構造の一形態について説明する。
部に、多層に形成された複数の記憶素子を有し、下部に論理回路3004を有する。複数
の記憶素子のうち、記憶素子3170aと、記憶素子3170bを代表で示す。記憶素子
3170a及び記憶素子3170bとしては、例えば、上記に実施の形態において説明し
た記憶素子100a、記憶素子100b、記憶素子100c等と同様の構成とすることも
できる。
3170bに含まれるトランジスタ3171bを代表で示す。トランジスタ3171a及
びトランジスタ3171bは、酸化物半導体層にチャネル形成領域を有する。酸化物半導
体層にチャネル形成領域が形成されるトランジスタの構成については、その他の実施の形
態において説明した構成と同様であるため、説明は省略する。
01aは、電極3502aによって、電極3003aと電気的に接続されている。トラン
ジスタ3171bのソース電極及びドレイン電極と同じ層に形成された電極3501cは
、電極3502cによって、電極3003cと電気的に接続されている。
用いたトランジスタ3001を有する。トランジスタ3001は、半導体材料(例えば、
シリコンなど)を含む基板3000に素子分離絶縁膜3106を設け、素子分離絶縁膜3
106に囲まれた領域にチャネル形成領域となる領域を形成することによって得られるト
ランジスタとすることができる。なお、トランジスタ3001は、絶縁表面上に形成され
たシリコン膜等の半導体膜や、SOI基板のシリコン膜にチャネル形成領域が形成される
トランジスタであってもよい。トランジスタ3001の構成については、公知の構成を用
いることが可能であるため、説明は省略する。
間には、配線3100a及び配線3100bが形成されている。配線3100aとトラン
ジスタ3001が形成された層との間には、絶縁膜3140aが設けられ、配線3100
aと配線3100bとの間には、絶縁膜3141aが設けられ、配線3100bとトラン
ジスタ3171aが形成された層との間には、絶縁膜3142aが設けられている。
れた層との間には、配線3100c及び配線3100dが形成されている。配線3100
cとトランジスタ3171aが形成された層との間には、絶縁膜3140bが設けられ、
配線3100cと配線3100dとの間には、絶縁膜3141bが設けられ、配線310
0dとトランジスタ3171bが形成された層との間には、絶縁膜3142bが設けられ
ている。
3141b、絶縁膜3142bは、層間絶縁膜として機能し、その表面は平坦化された構
成とすることができる。
子間の電気的接続や、論理回路3004と記憶素子との電気的接続等を行うことができる
。
ることができる。
電気的に接続することができる。配線3100aは、電極3503aによって電極350
1bと電気的に接続することができる。こうして、配線3100a及び電極3303を、
トランジスタ3171aのソースまたはドレインと電気的に接続することができる。また
、電極3501bは、電極3502bによって、電極3003bと電気的に接続すること
ができる。電極3003bは、電極3503bによって配線3100cと電気的に接続す
ることができる。
aを介して行われる例を示したがこれに限定されない。電極3303とトランジスタ31
71aとの電気的接続は、配線3100bを介して行われてもよいし、配線3100aと
配線3100bの両方を介して行われてもよい。また、図12に示すように、電極330
3とトランジスタ3171aとの電気的接続は、配線3100aも配線3100bも介さ
ず行われてもよい。図12では、電極3303は、電極3503によって、電極3003
bと電気的に接続されている。電極3003bは、トランジスタ3171aのソースまた
はドレインと電気的に接続される。こうして、電極3303とトランジスタ3171aと
の電気的接続をとることができる。
70b)が積層された構成を例として示したが、積層する記憶素子の数はこれに限定され
ない。
タ3001が形成された層との間には、配線3100aが形成された配線層と、配線31
00bが形成された配線層との、2つの配線層が設けられた構成を示したがこれに限定さ
れない。トランジスタ3171aが形成された層と、トランジスタ3001が形成された
層との間に、1つの配線層が設けられていてもよいし、3つ以上の配線層が設けられてい
てもよい。
タ3171aが形成された層との間には、配線3100cが形成された配線層と、配線3
100dが形成された配線層との、2つの配線層が設けられた構成を示したがこれに限定
されない。トランジスタ3171bが形成された層と、トランジスタ3171aが形成さ
れた層との間に、1つの配線層が設けられていてもよいし、3つ以上の配線層が設けられ
ていてもよい。
ることが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合
、本発明の一態様に係る消費電力の低い信号処理回路をその構成要素に追加することによ
り、連続使用時間が長くなるといったメリットが得られる。また、オフ電流が低いトラン
ジスタを用いることで、オフ電流の高さをカバーするための冗長な回路設計が不要となる
ため、信号処理回路の集積度を高めることができ、信号処理回路を高機能化させることが
できる。
を備えた画像再生装置(代表的にはDVD:Digital Versatile Di
sc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いる
ことができる。その他に、本発明の一態様に係る信号処理回路を用いることができる電子
機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ
、デジタルスチルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナ
ビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー
等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機
(ATM)、自動販売機などが挙げられる。
帯用の電子機器に応用した場合について説明する。
F回路421、アナログベースバンド回路422、デジタルベースバンド回路423、バ
ッテリー424、電源回路425、アプリケーションプロセッサ426、フラッシュメモ
リ430、ディスプレイコントローラ431、メモリ回路432、ディスプレイ433、
タッチセンサ439、音声回路437、キーボード438などより構成されている。ディ
スプレイ433は表示部434、ソースドライバ435、ゲートドライバ436によって
構成されている。アプリケーションプロセッサ426はCPU427、DSP428、イ
ンターフェース429を有している。CPU427に上記実施の形態で示した信号処理回
路を採用することによって、消費電力を低減することができる。また、一般的にメモリ回
路432はSRAMまたはDRAMで構成されているが、メモリ回路432に上記実施の
形態で示した記憶装置を採用することによって、消費電力を低減することが可能になる。
置442、記憶装置443、スイッチ444、スイッチ445、及びメモリコントローラ
441を有している。
ションプロセッサ426によって形成される。この画像データは、スイッチ444を介し
て記憶装置442に記憶される。そして、スイッチ444を介して出力された画像データ
は、ディスプレイコントローラ431を介してディスプレイ433に送られる。ディスプ
レイ433が、画像データを用いて画像の表示を行う。
期で、記憶装置442から読み出された画像データが、スイッチ445を介して、ディス
プレイコントローラ431に送られ続ける。ユーザーが画面に表示されている画像を書き
換える操作を行ったとき、アプリケーションプロセッサ426は、新たな画像データを形
成し、その画像データはスイッチ444を介して記憶装置443に記憶される。新たな画
像データの記憶装置443への記憶が行われている間にも、記憶装置442からスイッチ
445を介して定期的に画像データが読み出される。
憶装置443に記憶された新しい画像データが読み出され、スイッチ445、ディスプレ
イコントローラ431を介して、ディスプレイ433に上記画像データが送られる。ディ
スプレイ433では、送られてきた新しい画像データを用いて、画像の表示を行う。
れるまで、継続される。このように、記憶装置442、記憶装置443が交互に画像デー
タの書き込みと読み出しを行い、ディスプレイ433は画像の表示を行う。
装置が有するメモリ領域を、分割して使用してもよい。これらの記憶装置に上記実施の形
態で示した記憶装置を採用することによって、消費電力を低減することが可能になる。
、マイクロプロセッサ453、フラッシュメモリ454、音声回路455、キーボード4
56、メモリ回路457、タッチパネル458、ディスプレイ459、ディスプレイコン
トローラ460によって構成される。上記実施の形態で示した信号処理回路をマイクロプ
ロセッサ453に採用することで、消費電力を低減することが可能になる。また、上記実
施の形態で示した記憶装置をメモリ回路457に採用することで、消費電力を低減するこ
とが可能になる。
ーラインを引く、文字を太くする、文字の書体を変えるなどにより、当該箇所とそれ以外
の箇所との違いを明確にするハイライト機能を利用する場合、書籍データのうちユーザー
が指定した箇所のデータを記憶する必要がある。メモリ回路457は、上記データを一時
的に記憶する機能を持つ。なお、上記データを長期に渡って保存する場合には、フラッシ
ュメモリ454に上記データをコピーしておいても良い。
102 トランジスタ
103 容量素子
104 トランジスタ
105 容量素子
111 センスアンプ
112 オペアンプ
121 負荷
122 トランジスタ
123 スイッチ
140 スイッチ
141 トランジスタ
142 ダイオード
150 信号処理回路
151 演算回路
152 演算回路
153 レジスタ
154 レジスタ
155 メインメモリ
156 制御装置
157 電源制御回路
181 トランジスタ
182 トランジスタ
200 メモリセルアレイ
201 yデコーダ
202 xデコーダ
222 記憶装置
421 RF回路
422 アナログベースバンド回路
423 デジタルベースバンド回路
424 バッテリー
425 電源回路
426 アプリケーションプロセッサ
427 CPU
428 DSP
429 インターフェース
430 フラッシュメモリ
431 ディスプレイコントローラ
432 メモリ回路
433 ディスプレイ
434 表示部
435 ソースドライバ
436 ゲートドライバ
437 音声回路
438 キーボード
439 タッチセンサ
441 メモリコントローラ
442 記憶装置
443 記憶装置
444 スイッチ
445 スイッチ
451 バッテリー
452 電源回路
453 マイクロプロセッサ
454 フラッシュメモリ
455 音声回路
456 キーボード
457 メモリ回路
458 タッチパネル
459 ディスプレイ
460 ディスプレイコントローラ
700 基板
701 絶縁膜
702 半導体膜
703 ゲート絶縁膜
704 不純物領域
705 マスク
706 開口部
707 ゲート電極
708 導電膜
709 不純物領域
710 チャネル形成領域
711 不純物領域
712 絶縁膜
713 絶縁膜
716 酸化物半導体層
719 導電膜
720 導電膜
721 ゲート絶縁膜
722 ゲート電極
723 導電膜
724 絶縁膜
725 開口部
726 配線
727 絶縁膜
901 トランジスタ
902 絶縁膜
903 酸化物半導体層
904 ソース電極
905 ドレイン電極
906 ゲート絶縁膜
907 ゲート電極
908 高濃度領域
909 チャネル形成領域
911 トランジスタ
912 絶縁膜
913 酸化物半導体層
914 ソース電極
915 ドレイン電極
916 ゲート絶縁膜
917 ゲート電極
918 高濃度領域
919 チャネル形成領域
921 トランジスタ
922 絶縁膜
923 酸化物半導体層
924 ソース電極
925 ドレイン電極
926 ゲート絶縁膜
927 ゲート電極
928 高濃度領域
929 低濃度領域
930 サイドウォール
931 チャネル形成領域
941 トランジスタ
942 絶縁膜
943 酸化物半導体層
944 ソース電極
945 ドレイン電極
946 ゲート絶縁膜
947 ゲート電極
948 高濃度領域
949 低濃度領域
950 サイドウォール
951 チャネル形成領域
1000 一時記憶回路
100A 一時記憶回路
100B 一時記憶回路
100C 一時記憶回路
100a 記憶素子
100b 記憶素子
100c 記憶素子
100d 記憶素子
100e 記憶素子
100f 記憶素子
1100 第1の読み出し回路
110A 読み出し回路
110B 読み出し回路
110a 読み出し素子
110b 読み出し素子
1110 第2の読み出し回路
1111 読み出し回路
3000 基板
3001 トランジスタ
3004 論理回路
3106 素子分離絶縁膜
3303 電極
3503 電極
3505 電極
3003a 電極
3003b 電極
3003c 電極
3100a 配線
3100b 配線
3100c 配線
3100d 配線
3140a 絶縁膜
3140b 絶縁膜
3141a 絶縁膜
3141b 絶縁膜
3142a 絶縁膜
3142b 絶縁膜
3170a 記憶素子
3170b 記憶素子
3171a トランジスタ
3171b トランジスタ
3501a 電極
3501b 電極
3501c 電極
3502a 電極
3502b 電極
3502c 電極
3503a 電極
3503b 電極
Claims (2)
- 論理回路と、
前記論理回路の上方の記憶回路と、を有し、
前記論理回路は、酸化物半導体以外の半導体材料をチャネル形成領域に含む第1のトランジスタを有し、
前記記憶回路は、積層された複数の記憶素子を有し、
前記複数の記憶素子は、酸化物半導体層にチャネル形成領域が形成される第2のトランジスタをそれぞれ有し、
前記酸化物半導体層は、c軸配向した結晶部分を含む信号処理回路。 - 論理回路と、
前記論理回路の上方の記憶回路と、を有し、
前記論理回路は、酸化物半導体以外の半導体材料をチャネル形成領域に含む第1のトランジスタを有し、
前記記憶回路は、積層された複数の記憶素子を有し、
前記複数の記憶素子は、酸化物半導体層にチャネル形成領域が形成される第2のトランジスタをそれぞれ有し、
前記酸化物半導体層は、c軸配向した結晶部分を含み、
前記酸化物半導体層は、In、Ga、及びZnを含む信号処理回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014026 | 2011-01-26 | ||
JP2011014026 | 2011-01-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015164966A Division JP6145140B2 (ja) | 2011-01-26 | 2015-08-24 | 信号処理回路の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019009012A Division JP2019091909A (ja) | 2011-01-26 | 2019-01-23 | 信号処理回路の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017152737A true JP2017152737A (ja) | 2017-08-31 |
Family
ID=46544098
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012006114A Expired - Fee Related JP5798933B2 (ja) | 2011-01-26 | 2012-01-16 | 信号処理回路 |
JP2015164966A Active JP6145140B2 (ja) | 2011-01-26 | 2015-08-24 | 信号処理回路の作製方法 |
JP2017095318A Withdrawn JP2017152737A (ja) | 2011-01-26 | 2017-05-12 | 信号処理回路 |
JP2019009012A Withdrawn JP2019091909A (ja) | 2011-01-26 | 2019-01-23 | 信号処理回路の作製方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012006114A Expired - Fee Related JP5798933B2 (ja) | 2011-01-26 | 2012-01-16 | 信号処理回路 |
JP2015164966A Active JP6145140B2 (ja) | 2011-01-26 | 2015-08-24 | 信号処理回路の作製方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019009012A Withdrawn JP2019091909A (ja) | 2011-01-26 | 2019-01-23 | 信号処理回路の作製方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8730730B2 (ja) |
JP (4) | JP5798933B2 (ja) |
KR (1) | KR101913427B1 (ja) |
TW (2) | TWI600018B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6345544B2 (ja) * | 2013-09-05 | 2018-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2015165226A (ja) * | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 装置 |
JP2016225614A (ja) | 2015-05-26 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6901831B2 (ja) | 2015-05-26 | 2021-07-14 | 株式会社半導体エネルギー研究所 | メモリシステム、及び情報処理システム |
WO2017068478A1 (en) | 2015-10-22 | 2017-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device or memory device including the semiconductor device |
KR102382727B1 (ko) | 2016-03-18 | 2022-04-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 사용한 시스템 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005116A (ja) * | 2004-06-17 | 2006-01-05 | Casio Comput Co Ltd | 膜形成方法、半導体膜、及び積層絶縁膜 |
JP2007220820A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタアレイ及びその製法 |
JP2009135350A (ja) * | 2007-12-03 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009167087A (ja) * | 2007-12-17 | 2009-07-30 | Fujifilm Corp | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP2010056464A (ja) * | 2008-08-29 | 2010-03-11 | Citizen Holdings Co Ltd | 半導体発光素子及びその製造方法 |
JP2010141230A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167285A (ja) * | 1994-12-07 | 1996-06-25 | Toshiba Corp | 半導体記憶装置 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
JP4085459B2 (ja) * | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP2001053167A (ja) * | 1999-08-04 | 2001-02-23 | Sony Corp | 半導体記憶装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP3983969B2 (ja) * | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP2009528670A (ja) * | 2006-06-02 | 2009-08-06 | 財団法人高知県産業振興センター | 半導体機器及びその製法 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP5128792B2 (ja) * | 2006-08-31 | 2013-01-23 | 財団法人高知県産業振興センター | 薄膜トランジスタの製法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5197058B2 (ja) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
KR102246123B1 (ko) * | 2008-09-19 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5086972B2 (ja) * | 2008-11-06 | 2012-11-28 | 力晶科技股▲ふん▼有限公司 | 不揮発性半導体記憶装置のためのページバッファ回路とその制御方法 |
KR101024154B1 (ko) | 2009-02-02 | 2011-03-22 | 주식회사 하이닉스반도체 | 페이지 버퍼 회로 |
US8367486B2 (en) * | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
US8384429B2 (en) * | 2010-04-16 | 2013-02-26 | Infineon Technologies Ag | Integrated circuit and method for manufacturing same |
-
2012
- 2012-01-16 JP JP2012006114A patent/JP5798933B2/ja not_active Expired - Fee Related
- 2012-01-20 TW TW105119562A patent/TWI600018B/zh not_active IP Right Cessation
- 2012-01-20 TW TW101102677A patent/TWI550611B/zh not_active IP Right Cessation
- 2012-01-24 US US13/356,726 patent/US8730730B2/en not_active Expired - Fee Related
- 2012-01-25 KR KR1020120007266A patent/KR101913427B1/ko active IP Right Grant
-
2015
- 2015-08-24 JP JP2015164966A patent/JP6145140B2/ja active Active
-
2017
- 2017-05-12 JP JP2017095318A patent/JP2017152737A/ja not_active Withdrawn
-
2019
- 2019-01-23 JP JP2019009012A patent/JP2019091909A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005116A (ja) * | 2004-06-17 | 2006-01-05 | Casio Comput Co Ltd | 膜形成方法、半導体膜、及び積層絶縁膜 |
JP2007220820A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタアレイ及びその製法 |
JP2009135350A (ja) * | 2007-12-03 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009167087A (ja) * | 2007-12-17 | 2009-07-30 | Fujifilm Corp | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP2010056464A (ja) * | 2008-08-29 | 2010-03-11 | Citizen Holdings Co Ltd | 半導体発光素子及びその製造方法 |
JP2010141230A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI550611B (zh) | 2016-09-21 |
JP2019091909A (ja) | 2019-06-13 |
TW201635298A (zh) | 2016-10-01 |
JP2012169028A (ja) | 2012-09-06 |
KR20120099343A (ko) | 2012-09-10 |
TW201246217A (en) | 2012-11-16 |
JP6145140B2 (ja) | 2017-06-07 |
US8730730B2 (en) | 2014-05-20 |
KR101913427B1 (ko) | 2018-10-30 |
JP2016015502A (ja) | 2016-01-28 |
TWI600018B (zh) | 2017-09-21 |
JP5798933B2 (ja) | 2015-10-21 |
US20120188815A1 (en) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6068766B2 (ja) | プログラマブルlsi | |
KR101899881B1 (ko) | 프로그래머블 lsi | |
JP5859839B2 (ja) | 記憶素子の駆動方法、及び、記憶素子 | |
JP5839477B2 (ja) | 記憶回路 | |
US9202567B2 (en) | Memory circuit | |
JP5288670B1 (ja) | 信号処理回路 | |
JP6145140B2 (ja) | 信号処理回路の作製方法 | |
JP6182239B2 (ja) | 半導体記憶装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181106 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20190130 |