JP2017152478A - 回路基板および電子装置 - Google Patents

回路基板および電子装置 Download PDF

Info

Publication number
JP2017152478A
JP2017152478A JP2016032141A JP2016032141A JP2017152478A JP 2017152478 A JP2017152478 A JP 2017152478A JP 2016032141 A JP2016032141 A JP 2016032141A JP 2016032141 A JP2016032141 A JP 2016032141A JP 2017152478 A JP2017152478 A JP 2017152478A
Authority
JP
Japan
Prior art keywords
metal plate
plate
circuit board
ceramic
ceramic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016032141A
Other languages
English (en)
Other versions
JP6608728B2 (ja
Inventor
定功 吉田
Sadakatsu Yoshida
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016032141A priority Critical patent/JP6608728B2/ja
Publication of JP2017152478A publication Critical patent/JP2017152478A/ja
Application granted granted Critical
Publication of JP6608728B2 publication Critical patent/JP6608728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】 熱によって上方向に凸状に変形するようなことが抑制された回路基板等を提供すること。【解決手段】それぞれに上面および下面を有する第1セラミック板1および第2セラミック板2と、第1セラミック板1の上面に配置された第1金属板3と、第2セラミック板2の下面に配置された第2金属板4と、第1セラミック板1の下面と第2セラミック板2の上面との間に挟まれて配置された第3金属板5とを備えており、第3金属板5が凹部5aを含む下面を有しており、第3金属板5の厚みが第1金属板3の厚みおよび第2金属板4の厚みのいずれよりも大きい回路基板20等である。【選択図】 図1

Description

本発明は、金属板を有する回路基板および電子装置に関するものである。
従来、IGBT(Insulated Gate Bipolar Transistor)等の電子部品が搭載された電
子装置に用いられる回路基板として、例えば、セラミック焼結体等からなる絶縁基板の上面に金属板が接合されたものが用いられている。
回路基板の金属板は、電子部品を外部電気回路に電気的に接続するための回路を形成している。回路基板に搭載された電子部品が金属板に電気的に接続されて電子装置が作製される。このときに、電子部品は樹脂材料等の被覆材で被覆される。このような電子装置においては、金属板を介して電子部品と外部電気回路とが互いに電気的に接続される。
また、絶縁基板の下面に他の金属板および他の絶縁基板が順次積層された構造の回路基板も、外部への放熱性の向上等のために用いられるようになってきている(例えば、特許文献1を参照)。下側の金属板が放熱用の外部基板等に接合、実装されて、外部への放熱が行なわれる。
特開2003−86747号公報
上記従来技術の回路基板および電子装置においては、回路基板全体が上方向に凸状に反りやすい傾向があった。これは、電子部品が搭載される金属板の平面視における面積よりも、放熱用の金属板の平面視における面積の方が大きいことによる。すなわち、互いに接合された絶縁基板と金属板とを有する回路基板において、これらの接合温度から常温まで温度が低下する間に、熱膨張係数の小さい絶縁基板と熱膨張係数の大きい金属板との間に生じる熱応力が、放熱用の金属板側においてより大きい傾向がある。この熱応力の差によって回路基板全体に、上方向に凸状の反りが生じやすくなる。このような反りが生じると、例えば下側の金属板の外部基板等に対する熱的な接続の効率が低下して、回路基板および電子装置としての放熱性が低下する可能性がある。
本発明の1つの態様の回路基板は、それぞれに上面および下面を有する第1セラミック板および第2セラミック板と、前記第1セラミック板の前記上面に配置された第1金属板と、前記第2セラミック板の前記下面に配置された第2金属板と、前記第1セラミック板の前記下面と前記第2セラミック板の前記上面との間に挟まれて配置された第3金属板とを備えており、該第3金属板が凹部を含む下面を有しており、前記第3金属板の厚みが、前記第1金属板の厚みおよび前記第2金属板の厚みのいずれよりも大きい。
本発明の1つの態様の電子装置は、回路基板と、前記第1金属板上または前記搭載部に搭載された電子部品と、該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備える。
本発明の1つの態様の回路基板によれば、上記構成であることから、第3金属板から第2セラミック板に加わる熱応力が凹部で緩和される。そのため、第1金属板と第2金属板との平面視における互いの面積の差による熱応力差を効果的に低減することができる。したがって、第2セラミック板に加わる応力を第1セラミック板に加わる応力以下に低減することができ、上方向への凸状の反りが抑制された回路基板を提供することができる。この回路基板によれば、放熱性の高い電子装置を容易に製作することができる。
また、本発明の1つの態様の電子装置によれば、上記構成の回路基板を含んでいることから、外部基板に対して効果的に熱的接続することが容易であり、放熱性の向上に有効な電子装置を提供することができる。
(a)は本発明の第1の実施形態の回路基板を示す平面図であり、(b)は本発明の第1の実施形態の電子装置を示す断面図である。 (a)は図1に示す回路基板の第1の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図1に示す回路基板の第2の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図1に示す回路基板の第3の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図1に示す回路基板の第4の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は本発明の第2の実施形態の回路基板を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図6に示す回路基板の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 本発明の第2の実施形態の電子装置を示す断面図である。
以下、図面を参照して本発明の回路基板および電子装置について説明する。なお、以下の説明における上下の区別は便宜的なものであり、実際に回路基板および電子装置が使用されるときの上下を限定するものではない。また同様に説明の便宜上、以下の各例における回路基板は電子部品が搭載された状態で示している。
(第1の実施形態)
図1および図2を参照して、本発明の実施形態の回路基板20および電子装置30について説明する。図1(a)は本発明の第1の実施形態の回路基板20を示す断面図であり、図1(b)は本発明の第1の実施形態の電子装置30を示す断面図である。図1(b)に示す電子装置30に含まれる回路基板10の断面図は、例えば図1(a)のA−A線における断面図である。
回路基板20は、絶縁体部分として、それぞれ上面および下面を有する平板状の第1セラミック板1および第2セラミック板2を有している。第1セラミック板1の上面に第1金属板3が下面を重ねて配置され、第2セラミック板2の下面に第2金属板4が上面を重ねて配置されている。これらの第1セラミック板1の下面と第2セラミック板2の上面との間に挟まれて第3金属板5が配置されている。すなわち、下側から順次積層された、第2金属板4、第2セラミック板2、第3金属板5、第1セラミック板1および第1金属板3によって、実施形態の回路基板20が基本的に構成されている。
第1セラミック板1および第2セラミック板2は、後述するように窒化ケイ素質焼結体
等のセラミック材料からなる。また、第1金属板3、第2金属板4および第3金属板5は、後述するように銅等の金属材料からなる。
また、回路基板20の第1金属板3上に電子部品6が搭載されるとともに、電子部品6と第1金属板3とがボンディングワイヤ7等で電気的に接続され、電子部品6から第2セラミック板2の側面にかけてエポキシ樹脂等のモールド樹脂8で被覆されて電子装置30が製作される。すなわち、本発明の第1の実施形態の電子装置30は、上記構成の回路基板20と、第1金属板3上に搭載された電子部品6と、電子部品6から第1金属板3および第1セラミック板1の上面および第1セラミック板1および第3金属板5の側面を越えて第2セラミック板2の側面にかけて一体的に被覆しているモールド樹脂8とによって基本的に構成されている。
モールド樹脂8は、例えば、回路基板20に電子部品6を搭載した後に、これらを未硬化のエポキシ樹脂等のモールド樹脂8用の材料で被覆して、未硬化の樹脂材料を硬化させることで所定位置に形成することができる。
なお、図1(b)に示す例では、モールド樹脂8は、第2セラミック板2の側面を越えて第2金属板4の側面まで被覆している。言い換えれば、この実施形態の電子装置30においては、第2金属板4の下面のみがモールド樹脂8で被覆されておらず、外部に露出している。
第1金属板3は、回路基板20に搭載される電子部品6を外部基板(図示せず)に電気的に接続する導電路の一部として機能する。図1に示す例では、第1セラミック板1の上面に複数の第1金属板3が接合されている。それぞれの第1金属板3は、例えば互いに電気的に独立した回路を形成して、前述したように、電子部品6の異なる電極(図示せず)がボンディングワイヤ7等によって電気的に接続されている。電子部品6の異なる電極は、例えば大電流用および制御信号用のそれぞれの電極である。
電子部品6の第1金属板3に対する接合は、例えばスズ−銀系はんだ、金−シリコン系ろう材等の、いわゆる低融点ろう材(符号なし)によって行なわれる。あらかじめ第1金属板3の上面の所定部位に低融点ろう材のフィルムまたはペースト等を配置しておいて、その部分に電子部品6の下面を位置合わせしてセットし、加熱してろう付けする。以上によって電子部品6が第1金属板3に接合される。この電子部品6が上記のように第1金属板3に電気的に接続されて、電子部品6の回路基板20に対する搭載が行なわれる。
ボンディングワイヤ7は、例えばいわゆる金ワイヤまたはアルミニウムワイヤであり、一方の端部が電子部品6に接続され、他方の端部が第1金属板3の所定部位に接続されている。
第2金属板4は、例えば外部に熱を放散するための放熱材として機能する。例えば、第2金属板4の下面が放熱材(図示せず)に接合されれば、第2金属板4から放熱材に熱が伝導され、放熱材から外部に効果的に熱が放散される。この熱は、回路基板20に搭載される電子部品6の作動に伴って発生するものである。電子部品6で発生した熱が、第1金属板3、第1セラミック板1、第3金属板5および第2セラミック板2を順次伝わって、第2金属板4に伝導される。つまり、この場合には、電子部品6(電子部品6が搭載される第1金属板3)から第2金属板4にかけて、電子部品6で発生する熱を外部に放散する伝熱路が形成される。
また、第2金属板4は、外部基板(外部基板が有する電気回路等)に対する電気的な接続用の端子として機能することもできる。この場合には、第2金属板4の下面が外部電気
回路の所定部位に対向して接合されれば、第2金属板4を介して回路基板20および電子装置30と外部電気回路との電気的な接続が行なわれる。この電気的な接続は、例えば第2金属板4を接地電位とするために行なわれる。
第1の実施形態の電子装置30について、第2金属板4の下面が外部基板等(図示せず)に接合、実装される。これによって、電子装置30の外部基板への実装が行なわれ、第2金属板4を介して電子装置30から外部への放熱が行なわれる。なお、外部基板は、例えば放熱フィンまたは冷却管等の放熱用の機能部分(図示せず)を有しているものでもよい。
第2金属板4の下面と外部基板との接合は、例えば、固定用孔10にねじ等を通し、外部基板にねじ止めしたり、回路基板20の周囲をばね等で上から押さえることによって行なわれる。この接合で電子装置30が外部基板に対して機械的に接続されるとともに、熱的に接続される。この熱的な接続の効果を高めるためには、第2金属板4の下面と外部基板との間に隙間(つまり、熱伝導率が小さい空気)が存在しないことが好ましい。
第3金属板5は、第1セラミック板1と第2セラミック板2との間に介在して、これらの間の熱伝導を効果的に行なわせる伝熱層として機能する。そのため、第1セラミック板1の下面と第3金属板5の上面とが接合され、第2セラミック板2の上面と第3金属板5の下面とが接合されている。
実施形態の回路基板20において、第1金属板3および第2金属板4のいずれよりも第3金属板5の方が厚い。つまり、第1金属板3および第2金属板4に比べて厚く、剛性が比較的大きい第3金属板5が第1セラミック板1と第2セラミック板2との間に配置されている。そのため、回路基板20全体としての剛性が従来よりも高められている。第3金属板5の剛性が比較的高いことは、回路基板20の反りを抑制することに対して有効である。
なお、第2金属板4および第3金属板5の少なくとも一方は、接地用の導体としての機能を有するものでもよい。このような接地用の導体が配置されているときには、制御信号等の信号が伝送される回路板としての第1金属板3と外部との間の電磁的な遮蔽に対して有効である。
第1の実施形態の回路基板20においては、第3金属板5の下面が凹部5aを有している。そのため、第2セラミック板2に加わる熱応力が凹部5aで緩和される。これは、凹部5aがないと仮定したときに比べて、熱膨張率が第2セラミック板2に比べて大きい第3金属板5の収縮時(降温時)に生じる応力が、凹部5a部分の変形によって低減できることによる。
そのため、第1金属板3と第2金属板4との平面視における互いの面積の差による熱応力差を効果的に低減することができる。したがって、第2セラミック板2に加わる応力を第1セラミック板1に加わる応力以下に低減することができ、上方向への凸状の反りが抑制された回路基板20を提供することができる。この回路基板20によれば、放熱性の高い電子装置30を容易に製作することができる。
すなわち、仮に回路基板20全体が上方向に凸状に反っていたとすると、例えば固定用孔10を用いて回路基板20の第2金属板4の下面と外部基板とをねじ止め等で接続するときに、電子部品6の直下の最も熱経路の短いその下面の中央部に空気層(隙間)が生じる可能性があるために、外部基板に伝わる熱が空気層で遮断される可能性が比較的大きい。そのため、外部基板への熱伝導が大幅に低下して、放熱性が低下する可能性がある。これに対して、第1の実施形態の回路基板20では、回路基板20全体の上方向への凸状の反りが抑制されているため、第2金属板4の下面と外部基板との間に空気層(隙間)が生じる可能性
が効果的に低減されている。
また、凹部5aにおいては熱伝導率が小さくなるが、その配置の位置を、第3金属板5の外周部等の伝熱量が比較的小さい位置に設定することもできるため、凹部5aの存在に起因した伝熱性の低下の可能性は効果的に低減することができる。また、凹部5aは、その数、平面視での大きさ等を適宜調整することによって、第3金属板5の伝熱層としての機能を良好に確保することもできる。
上記のような伝熱性を考慮した凹部5aの配置としては、例えば図1に示す例のように、平面視における第3金属板5の周縁部(外周部)に、複数の凹部5aが互いに間隔をおいて配置された例を挙げることができる。
この場合、複数の凹部5aは、平面透視で第1金属板3が形成されていない部分に形成するようにしてもよい。これによって、例えば回路基板20全体の上下で応力(熱応力)が偏ることが抑制される。そのため、例えば応力の偏りに起因した回路基板20の局部的な反り等の変形も効果的に抑制できる。
第1セラミック板1および第2セラミック板2は、電気絶縁材料からなる。電気絶縁材料としては、例えば、酸化アルミニウム質セラミックス、ムライト質セラミックス、炭化ケイ素質セラミックス、窒化アルミニウム質セラミックスおよび窒化ケイ素質セラミックス等のセラミック材料が挙げられる。これらセラミック材料の中では、放熱性に影響する熱伝導性に関しては、炭化ケイ素質セラミックス、窒化アルミニウム質セラミックスおよび窒化ケイ素質セラミックスがより高い。また、機械的強度の点に関しては、窒化ケイ素質セラミックスおよび炭化ケイ素質セラミックスがより高い。
第1セラミック板1および第2セラミック板2が窒化ケイ素質セラミックスのように機械的強度が比較的高いセラミック材料からなる場合には、第1金属板3および第2金属板4等との熱膨張係数差に起因する熱応力による第1セラミック板1および第2セラミック板2におけるクラックの発生等の機械的な破壊の可能性が低減される。
第1セラミック板1および第2セラミック板2の厚みは、例えば約0.1mm〜1mmで
あり、回路基板20および電子装置30の所定の外形寸法および機械的強度等の条件に応じて適宜設定すればよい。
第1セラミック板1および第2セラミック板2は、例えば窒化ケイ素質セラミックスからなる場合であれば、次のような方法で作製することができる。まず、窒化ケイ素、酸化アルミニウム、酸化マグネシウムおよび酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤および溶剤を添加混合して泥漿物(スラリー)にする。次に、このスラリーをドクターブレード法またはカレンダーロール法等の成形方法でシート状に加工してセラミックグリーンシート(セラミック生シート)を作製する。次に、このセラミックグリーンシートに適当な打抜き加工等を施して所定形状に成形するとともに、必要に応じて複数枚を積層して積層体を作製する。その後、この積層体(セラミックグリーンシート)を窒素雰囲気等の非酸化性雰囲気において約1600〜2000℃の温度で焼成する。以上の工程によって第1セラミック板1および第2セラミック板2をそれぞれ製作することができる。
第1金属板3は、例えば銅またはアルミニウム等の金属材料によって形成されている。また、第1金属板3は、銅またはアルミニウム等を主成分とする合金の金属材料によって形成されていてもよい。第1金属板3は、例えば銅からなる場合であれば、銅の板材に対して切断、圧延またはエッチング等の金属加工を施して、第1金属板3としての所定の形状および寸法に加工することによって製作することができる。
第2金属板4についても、第1金属板3と同様の材料を用い、同様の方法で作製することができる。なお、第2金属板4は、放熱性または接地電位の安定を考慮すれば、第1金属板3のように複数に分かれている形態よりも、平面視における面積が比較的大きいものが1つ配置されている方が望ましい。
第3金属板5も、例えば第1金属板3および第2金属板4と同様に銅または銅を主成分とする合金やアルミニウムまたはアルミニウムを主成分とする合金のように熱伝導率が高い金属材料によって形成されている。したがって、電子部品6で発生した熱が上記伝熱路によって第3金属板5まで効率よく伝導される。
上記のように第1セラミック板1および第1金属板3と第2セラミック板2および第2金属板4との間の熱伝導率が効果的に高められている。これによって、放熱性に優れた電子装置30を製作することが可能な回路基板20とすることができ、この回路基板20を備えることによって放熱性に優れた電子装置30とすることができる。
第3金属板5の厚みは、例えば銅からなる場合であれば、第1金属板3および第2金属板4の厚みのいずれよりも厚い約0.5〜10mm程度に設定すればよい。なお、第3金属板
5は、第1金属板3および第2金属板4の厚みを合わせた厚みよりも厚いものでもよい。この場合には、実施形態の回路基板20の見かけの熱膨張係数が、仮に窒化ケイ素質焼結体の単板を絶縁基板として使用した場合の回路基板(図示せず)の見かけの熱膨張係数よりも大きくなり、モールド樹脂8の熱膨張係数に近付く。つまり、両者の熱膨張係数の差に起因する応力がより小さくなる。
第3金属板5についても、第1金属板3と同様の材料を用い、同様の方法で作製することができる。第3金属板5についても、放熱性および剛性の確保を考慮すれば、第1金属板3のように複数に分かれている形態よりも、平面視における面積が比較的大きいものが1つ配置されている方が望ましい。この場合、凹部5aの所定の形状、寸法および配置位置において第3金属板5の下面に研削加工またはエッチング加工等の加工を施して、凹部5aを形成することができる。
複数の第1金属板3および第2金属板4は、第1セラミック板1の上面または第2セラミック板2の下面に、例えばAg−Cu系のろう材(図示せず)を介して接合されている。このろう材は、第1セラミック板1および第2セラミック板2に対して濡れることによって強固に接合されるために、例えば、チタン、ハフニウムおよびジルコニウムのうち少なくとも1種の活性金属材料を含有していてもよい。また、このろう材は、例えばインジウムおよびスズのうち少なくとも1種の金属材料を有していてもよい。なお、このろう材の厚みは、例えば約5〜100μm程度であればよい。
第3金属板5についても、例えば上記と同様のろう材によって、第1セラミック板1および第2セラミック板2に接合されている。すなわち、第3金属板5の上面と第1セラミック板1の下面とがろう材を介して接合されているとともに、第3金属板5の下面と第2セラミック板2の上面とがろう材を介して接合されている。ろう材による第1セラミック板1および第2セラミック板2と、第1金属板3、第2金属板4および第3金属板5との接合は、例えばこれらの部材を所定の位置関係に合わせるとともにジグ等で仮固定しておき、炉内で所定の温度に加熱することによって行なうことができる。それぞれの部材の接合は、一括して行なうようにしてもよく、いくつかに分けて逐次行なうようにしてもよい。
なお、第1金属板3および第2金属板4のそれぞれの露出表面には、ニッケルおよび金
等のめっき層が被着されていてもよい。めっき層は、例えば、第1金属板3および第2金属板4のそれぞれの露出表面から順に被着されたニッケルめっき層および金めっき層によって構成され、第1金属板3および第2金属板4のそれぞれの露出表面を全面的に被覆するものである。このめっき層の被着によって、上記のような電子部品6の搭載および外部電気回路に対する接続等をより容易で強固なものとすることができる。
(第1の実施形態の変形例)
上記実施形態の回路基板20および電子装置30の種々の変形例について、以下に説明する。以下の説明において、実施形態の回路基板20および電子装置30と同様の点については説明を省略する。
図2(a)は図1に示す回路基板20の第1の変形例を示す平面図であり、図2(b)は図2(a)のA−A線における断面図である。図2において図1と同様の部位には同様の符号を付している。図2に示す例においては、第1セラミック板1の厚みが第2セラミック板2の厚みよりも大きい。
このように第1セラミック板1の厚みが比較的大きい場合には、第1セラミック板1上の第1金属板3と、第1セラミック板1よりも下側の第2金属板4および第3金属板5のそれぞれとの間の距離をより大きくすることができる。また、この間に介在する絶縁材(セラミック材料)の長さもより大きくすることができる。
そのため、この場合には、第1金属板3と、第2金属板4および第3金属板5のそれぞれとの間の絶縁破壊電圧を高めることができる。言い換えれば、上記放熱性の向上に加えて、信号が伝送される金属回路(第1金属板3)と、接地側の金属板(第2金属板4および第3金属板5)の間の絶縁破壊電圧の向上にも有効な回路基板20とすることができる。
図3(a)は図1に示す回路基板20の第2の変形例を示す平面図であり、図3(b)は図3(a)のA−A線における断面図である。図3において図1と同様の部位には同様の符号を付している。図3に示す例においては、第3金属板5の凹部5a内に、第3金属板5よりも熱膨張率が小さい板体9が配置されている。この板体9は、第3金属板5と接合している。
第3金属板5の下面の凹部5a内に、熱膨張係数が比較的小さい(低熱膨張性の)板体9が配置されて第3金属板5と接合している場合には、第2セラミック板2に加わる応力が減少する。つまり、熱膨張係数が比較的小さい板体9の配置によって、第3金属板5のみかけの熱膨張係数が小さくなる。そのため、第2セラミック板2と第3金属板5等との熱膨張率の差に起因した熱応力自体が低減する。
また、板体9は、第3金属板5だけでなく第2セラミック板2にも接合されていてもよく、第2セラミック板2のみに接合されていてもよい。板体9が第2セラミック板2に接合されていれば、第2セラミック板2の剛性が高まり、回路基板20全体が凸状に反る可能性が効果的に低減される。これによって、回路基板20の第2金属板4側を平坦に近付けることができる。また、前述したように第3金属板5の外周部に凹部5aが設けられていれば、平面透視において凹部5aよりも内側では第2金属板4の熱による膨張および収縮が比較的大きいため、回路基板20が下方向に凸状になりやすくなる。そのため、外部基板に対する熱的な接続が、特に電子部品6の直下で効果的なものになる。したがって、放熱性の向上が容易な回路基板20とすることができる。
板体9を形成する材料としては、例えばムライト質セラミックス、炭化ケイ素質セラミックス、窒化アルミニウム質セラミックスおよび窒化ケイ素質セラミックス等の低熱膨張
係数のセラミック材料、タングステン、モリブデン等の低熱膨張係数の金属材料および300℃以下で低熱膨張係数を示す種々の合金材料等が挙げられる。この合金材料としては、
例えば42アロイおよびインバー等の鉄−ニッケル系合金であって300℃以下で低熱膨張
係数を示す合金が挙げられる。このような材料にレーザー切断、打ち抜きおよび切削等から選択した加工を施すことによって、板体9を作製することができる。
また、板体9は、例えば第1セラミック板1、第2セラミック板2と第1金属板3、第2金属板4、第3金属板5とを接合しているろう材と同じ組成の銀ろう等のろう材(図示せず)によって第3金属板5または第2セラミック板2に接合することができる。ろう材は、チタン、ハフニウムおよびジルコニウムのうち少なくとも1種の活性金属材料を含有するものでもよい。
なお、凹部5aの深さを板体9の厚みよりもろう材の厚み分深く形成しておき、板体9の上下両主面を第3金属板5と第2セラミック板2とにろう材で接合した場合には、凹部5aの範囲は板体9を介して熱伝導されるようになる。この場合に、板体9を窒化アルミニウム質セラミックスもしくは炭化ケイ素質セラミックス等の高熱伝導性のセラミックスまたはタングステンもしくはモリブデン等の高熱伝導性の金属からなるものしとてもよい。このようにした場合には、凹部5aの範囲においても熱伝導率が比較的高い。これによって、より高い熱伝導性(放熱性)を持った回路基板20とすることができる。
図4(a)は図1に示す回路基板20の第3の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。図4において図1と同様の部位には同様の符号を付している。図4に示す例では、第1セラミック板1が薄肉部1aを有している。また、第1セラミック板1の厚みが、第2セラミック板2の厚みよりも大きい。
薄肉部1aは、第1セラミック板1の厚みが部分的に他よりも薄くなっている部分であり、例えば、第1セラミック板1の上面にくぼみまたは溝等が設けられた部分である。このような薄肉部1aが第1セラミック板1にあるときには、薄肉部1aの剛性は厚みが薄い分低いために、第1セラミック板1の剛性は低下する。そのため、仮に互いに同じ基板厚みであれば、第1セラミック板1の剛性は第2セラミック板2の剛性よりも小さくなる。言い換えれば、平面視における面積がより小さい第1金属板3との間で生じる熱応力が比較的小さい第1セラミック板1の剛性が第2セラミック板2に比べ比較的小さくなる。これによって、第1金属板3と第2金属板4との平面視における互いの面積の差に伴う熱応力差による変形量の差も小さくなる。したがって、回路基板20全体の凸状の変形を効果的に抑制することができる。
また、第1セラミック板1が薄肉部1aを有している場合には、上記のように第1セラミック板1の厚みを比較的大きくしたとしても、その厚みの増加によって生じる第1セラミック板1と第2セラミック板2の熱応力差による変形量の差の増加を抑制することができる。つまり、第2金属板4が上方向に凸状に反りやすくなる可能性が効果的に低減される。したがって、第1金属板3と、第2金属板4および第3金属板5のそれぞれとの間の絶縁破壊電圧を高めることができるとともに、放熱性を高めることも可能な回路基板20とすることができる。
薄肉部1aは、例えば第1セラミック板1を2層のセラミックグリーンシートの積層で作成する場合には、第1セラミック板1となる上側のセラミックグリーンシートの所定部位に機械的な打ち抜き加工またはレーザ加工等で薄肉部1aとなる孔を形成し、下側となるセラミックグリーンシートと密着させ、焼成一体化することで形成することができる。
図5(a)は図1に示す回路基板20の第4の変形例を示す平面図であり、図5(b)は
図5(a)のA−A線における断面図である。図5において図1と同様の部位には同様の符号を付している。図5に示す例では、第1セラミック板1が、第1セラミック板1を厚み方向に貫通する貫通孔1bを有している。
この貫通孔1bは、第3の変形例における薄肉部1aと同様の機能を有している。すなわち、例えば第1セラミック板1の厚みが第2セラミック板2よりも大きい場合でも、貫通孔1bによって第1セラミック板1と第2セラミック板2の熱応力差による変形量の差の増加を抑制して、回路基板20全体の変形(上方向に凸状になること)を抑制できる。
貫通孔1bは、例えば第1セラミック板1または第1セラミック板1となるセラミックグリーンシートの所定部位に機械的な打ち抜き加工またはレーザ加工等を施すことで形成することができる。
なお、薄肉部1aおよび貫通孔1bの位置は、第1金属板3と第3金属板5との間の電気絶縁性、電子部品6から第2金属板4に至る伝熱経路の有効な確保を考慮して適宜調整することが望ましい。例えば、薄肉部1aは電位差が大きく加わる第1金属板3から薄肉部1aの凹み深さ以上、貫通孔1bは第1セラミック板1の厚み以上離して形成すると、樹脂モールド後にモールド樹脂8が薄肉部1aや貫通孔1bに充填されなかった場合でも第1セラミック板1上のモールド樹脂8によって絶縁性が確保できる。
(第2の実施形態)
図6(a)は本発明の第2の実施形態の回路基板20を示す断面図であり、図6(b)は図6(a)のA−A線における断面図である。図5において図1と同様の部位には同様の符号を付している。
第2の実施形態の回路基板20においては、第1セラミック板1が、第1セラミック板1を厚み方向に貫通する開口部1cを有している。また、この開口部1c内において第3金属板5が上方向に突出した凸部5cを有している。第2の実施形態の回路基板20は、これらの点が第1の実施形態の回路基板20と異なり、他の点については第1の実施形態と同様である。これらの同様の点については説明を省略する。
本実施形態の回路基板20では、この凸部5cの上面に電子部品6が搭載される。搭載される電子部品6は、第1の実施形態の場合と同様に第1金属板3、つまり信号の伝送路等にボンディングワイヤ7等を介して電気的に接続される。
本実施形態の回路基板20は、第3金属板5の凸部5c上に電子部品6が搭載されるので、電子部品6から第3金属板5に熱が伝わりやすい。そのため、電子部品6から第3金属板5を通って第2金属板4に至る伝熱経路全体の熱伝導率を高めることができる。
また、本実施形態においても、第3金属板5が下面に凹部5aを有している。そのため、回路基板20全体が凸状になるようなことは効果的に抑制されている。したがって、上記の電子部品6から第3金属板5への伝熱性の向上とあわせて、外部への放熱性に優れた回路基板20を提供することができる。
第1の実施形態では第1セラミック板1の電子部品6が搭載される部分に、本実施形態では開口部1cが形成されているため、平面視で開口部1cに重なる部分においては、第1セラミック板1は存在していない。この部分において、第2セラミック板2の下面に第2金属板4が接合しており、上面には第2金属板4より厚い第3金属板5が接合している。そのため、第2セラミック板2は上面に大きな収縮の熱応力が加わることになるので、回路基板20は電子部品6の搭載部の直下部分では下に凸の形状となりやすい。そのために
、本実施形態の回路基板20が下方向に凸状(図示せず)になれば、発熱する電子部品6から外部基板への最も熱経路の短いその直下(第2金属板4の下面の中央部)に、外部基板との間で空気層(隙間)が生じる可能性を小さくすることができるようになる。そのために、例えば、固定用孔10にねじ等を通し、外部基板にねじ止めしたり、回路基板20の周囲をばね等で上から押さえることによって、電子装置30を外部基板に対して機械的、熱的に接続した場合には、より効率的に外部に熱を逃がすことができる。
第1セラミック板1の開口部1cは、平面視において、上面に電子部品6が搭載される第3金属板5の凸部5cが収まることができる程度の大きさで設けられている。言い換えれば、回路基板20における電子部品6の搭載領域を含む程度の大きさを有する開口部1cが第1セラミック板1に形成されている。なお、平面視において開口部1cが大きくなり過ぎると、第1セラミック板1の機械的な強度の低下等を生じる可能性がある。そのため、開口部1cのコーナーは鋭角とせずRを取ることにより応力が集中しない形状とする。
なお、凸部5cは第3金属板5を加工して形成するだけでなく、平板の第3金属板5の電子部品6搭載部に熱伝導率の良い銅やモリブデン等の金属をろう材で接合して形成してもよい。なお、低熱膨張のモリブデン板を凸部5cとする場合には、平面視において開口部1cの面積の50%未満であれば、電子部品6の搭載部の直下部分では下に凸の形状なのでよい。
図7(a)は図6に示す回路基板20の変形例を示す平面図であり、図7(b)は図7(a)のA−A線における断面図である。図5において図1と同様の部位には同様の符号を付している。
図7に示す例においては、第1セラミック板1の開口1cを囲む部位において第3金属板5が上面側の凹部5bを有している。言い換えれば、第3金属板5は、凸部5cの周囲において段状であって他の部分よりも上面の高さが低くなり、その分、厚みが小さくなっている。この場合には回路基板20は電子部品6の搭載部の直下部分では下に凸の形状となることにおいては図6と同様である。そして、第3金属板5の上面に上面側の凹部5bを形成しているために、第1セラミック板1に第3金属板5から加わる熱応力が緩和されるために、開口部1cの寸法によって第1セラミック板1の機械的な強度の低下等を生じる可能性が小さくなるので、開口部1cの設計の自由度が高くなる。また、開口部1c部分に上面側の凹部5bが形成されているために開口部1c部分のボンディングワイヤ7と第3金属板5表面との距離を上面側の凹部5bの深さ分広げることができるため、より絶縁性が高く確保できる。
図8は、本発明の第2の実施形態の電子装置30を示す断面図である。図8において図1
と同様の部位には同様の符号を付している。第2の実施形態の電子装置30は、第2の実施形態の回路基板20に電子部品6が搭載されて製作されている。これ以外の点は、第1の実施形態の電子装置30と同様である。
本実施形態の電子装置30によれば、前述したように第3金属板5(凸部5c)上に電子部品が直接に搭載されるので、外部への放熱性の向上に関して有利な電子装置30の提供が可能である。
なお、第1および第2の実施形態およびそれぞれの変形例において、電子部品6の第1セラミック板1上または第3金属板5の凸部5c上への接合は、例えば、はんだおよび金−スズ合金等の種々の接合材で行なうことができる。
1・・・第1セラミック板
1a・・・薄肉部
1b・・・貫通孔
1c・・・開口部
2・・・第2セラミック板
3・・・第1金属板
4・・・第2金属板
5・・・第3金属板
5a・・・凹部
5b・・・上面側の凹部
5c・・・凸部
6・・・電子部品
7・・・ボンディングワイヤ
8・・・モールド樹脂
9・・・板体
10・・・固定用孔
20・・・回路基板
30・・・電子装置

Claims (8)

  1. それぞれに上面および下面を有する第1セラミック板および第2セラミック板と、
    前記第1セラミック板の前記上面に配置された第1金属板と、
    前記第2セラミック板の前記下面に配置された第2金属板と、
    前記第1セラミック板の前記下面と前記第2セラミック板の前記上面との間に挟まれて配置された第3金属板とを備えており、
    該第3金属板が凹部を含む下面を有しており、前記第3金属板の厚みが前記第1金属板の厚みおよび前記第2金属板の厚みのいずれよりも大きいことを特徴とする回路基板。
  2. 前記第1セラミック板の厚みが前記第2セラミック板の厚みよりも大きいことを特徴とする請求項1に記載の回路基板。
  3. 前記凹部内に、前記第3金属板よりも熱膨張率が小さい板体が配置されており、該板体が前記第3金属板および前記第2セラミック板の少なくとも一方と接合していることを特徴とする請求項1または請求項2に記載の回路基板。
  4. 前記第1セラミック板が薄肉部を有していることを特徴とする請求項1〜請求項3のいずれかに記載の回路基板。
  5. 前記第1セラミック板が、該第1セラミック板を厚み方向に貫通する貫通孔を有していることを特徴とする請求項1〜請求項3のいずれかに記載の回路基板。
  6. 前記第1セラミック板が、該第1セラミック板を厚み方向に貫通する開口部を有しており、該開口部内において前記第3金属板が上方向に突出した凸部を有していることを特徴とする請求項1〜請求項5のいずれかに記載の回路基板。
  7. 請求項1〜請求項5のいずれかに記載の回路基板と、
    前記第1金属板上に搭載された電子部品と、
    該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えること特徴とする電子装置。
  8. 請求項6に記載の回路基板と、
    前記凸部の上面に搭載された電子部品と、
    該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えること特徴とする電子装置。
JP2016032141A 2016-02-23 2016-02-23 回路基板および電子装置 Active JP6608728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016032141A JP6608728B2 (ja) 2016-02-23 2016-02-23 回路基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016032141A JP6608728B2 (ja) 2016-02-23 2016-02-23 回路基板および電子装置

Publications (2)

Publication Number Publication Date
JP2017152478A true JP2017152478A (ja) 2017-08-31
JP6608728B2 JP6608728B2 (ja) 2019-11-20

Family

ID=59742080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032141A Active JP6608728B2 (ja) 2016-02-23 2016-02-23 回路基板および電子装置

Country Status (1)

Country Link
JP (1) JP6608728B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017627A (ja) * 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
JP2006179648A (ja) * 2004-12-22 2006-07-06 Mitsubishi Electric Corp 電力用半導体装置
JP2008135511A (ja) * 2006-11-28 2008-06-12 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
JP2012094867A (ja) * 2010-10-27 2012-05-17 Curamik Electronics Gmbh 金属−セラミック基板及びそのような基板を製造するための方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017627A (ja) * 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
JP2006179648A (ja) * 2004-12-22 2006-07-06 Mitsubishi Electric Corp 電力用半導体装置
JP2008135511A (ja) * 2006-11-28 2008-06-12 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
JP2012094867A (ja) * 2010-10-27 2012-05-17 Curamik Electronics Gmbh 金属−セラミック基板及びそのような基板を製造するための方法

Also Published As

Publication number Publication date
JP6608728B2 (ja) 2019-11-20

Similar Documents

Publication Publication Date Title
JP2004022973A (ja) セラミック回路基板および半導体モジュール
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
CN112530915B (zh) 半导体装置
JP6702800B2 (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP6616166B2 (ja) 回路基板および電子装置
JP6271867B2 (ja) 電子部品搭載用基板
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
JP6608728B2 (ja) 回路基板および電子装置
JP6317178B2 (ja) 回路基板および電子装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP2018074147A (ja) 回路基板および電子装置
JP2018006377A (ja) 複合基板、電子装置および電子モジュール
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6603098B2 (ja) 回路基板および電子装置
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP5665479B2 (ja) 回路基板および電子装置
JP6777440B2 (ja) 回路基板および電子装置
JP2020136293A (ja) 半導体装置及びその製造方法
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP6127852B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2005277382A (ja) 電子部品収納用パッケージおよび電子装置
JP6406547B2 (ja) 電子部品搭載用パッケージおよび電子装置ならびに電子モジュール
JP2017174872A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191024

R150 Certificate of patent or registration of utility model

Ref document number: 6608728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150