JP2017147151A - 導電性ペースト及び半導体装置 - Google Patents
導電性ペースト及び半導体装置 Download PDFInfo
- Publication number
- JP2017147151A JP2017147151A JP2016029119A JP2016029119A JP2017147151A JP 2017147151 A JP2017147151 A JP 2017147151A JP 2016029119 A JP2016029119 A JP 2016029119A JP 2016029119 A JP2016029119 A JP 2016029119A JP 2017147151 A JP2017147151 A JP 2017147151A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- particles
- nanoparticles
- conductive paste
- coarse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Conductive Materials (AREA)
- Powder Metallurgy (AREA)
- Die Bonding (AREA)
Abstract
Description
例えば、特許文献1には、平均一次粒子径が120nmの銅微粒子と、平均一次粒子径が7μmの銅微粒子とを90:10の質量比で混合し、さらにこの混合物にグリセロールを銅微粒子濃度が80質量%となるように添加した導電性ペーストが開示されている。
同文献には、このような導電性ペーストを用いて導電性バンプを形成すると、粗大ボイドやクラックの生成が抑制される点が記載されている。
同文献には、このようなペーストを用いると、接合強度が高い接合層を低温で形成することができる点が記載されている。
(1)前記導電性ペーストは、
表面が有機分子で被覆された、平均粒子径が500nm未満である金属ナノ粒子と、
平均粒子径が1μm以上である金属粗大粒子と、
前記金属ナノ粒子及び前記金属粗大粒子を分散させるための有機溶剤と
を備えている。
(2)前記導電性ペーストは、
(a)前記金属ナノ粒子として50at%超のCuを含むCu系ナノ粒子を用い、かつ、前記金属粗大粒子として50at%超のNiを含むNi系粗大粒子を用いたもの、又は、
(b)前記金属ナノ粒子として50at%超のNiを含むNi系ナノ粒子を用い、かつ、前記金属粗大粒子として50at%超のCuを含むCu系粗大粒子を用いたもの
からなる。
(1)前記半導体装置は、
半導体素子と、
基板と、
前記半導体素子と前記基板との間にある接合層と
を備えている。
(2)前記接合層は、本発明に係る導電性ペーストを前記半導体素子と前記基板との間に介在させ、還元雰囲気下で焼成することにより得られるものであって、
前記金属ナノ粒子の構成元素を含むマトリックスと、
前記マトリックス中に分散している前記金属粗大粒子と
を備えている。
前記接合層の空隙率は、20%以下が好ましい。
一方、Ni系粒子の表面は、通常、NiOからなる自然酸化膜で覆われている。NiOは、Cu2Oを固溶し、かつ、Cu+をCu2+に酸化させる作用がある。Cu2+は、Cu+に比べて還元されやすいため、還元性雰囲気下での焼成によって、Cuに容易に還元される。
[1. 導電性ペースト]
本発明に係る導電性ペーストは、以下の構成を備えている。
(1)前記導電性ペーストは、
表面が有機分子で被覆された、平均粒子径が500nm未満である金属ナノ粒子と、
平均粒子径が1μm以上である金属粗大粒子と、
前記金属ナノ粒子及び前記金属粗大粒子を分散させるための有機溶剤と
を備えている。
(2)前記導電性ペーストは、
(a)前記金属ナノ粒子として50at%超のCuを含むCu系ナノ粒子を用い、かつ、前記金属粗大粒子として50at%超のNiを含むNi系粗大粒子を用いたもの、又は、
(b)前記金属ナノ粒子として50at%超のNiを含むNi系ナノ粒子を用い、かつ、前記金属粗大粒子として50at%超のCuを含むCu系粗大粒子を用いたもの
からなる。
[1.1.1. 有機分子]
金属ナノ粒子は、表面が有機分子で覆われている。有機分子は、導電性ペースト中における金属ナノ粒子の凝集を抑制するためのものである。有機分子は、低温(具体的には、400℃以下)での熱分解が可能なものが好ましい。有機分子は、このような機能を奏するものである限りにおいて、特に限定されない。
脂肪酸としては、例えば、
(a)オクタン酸、デカン酸、ドデカン酸、ミリスチン酸、パルミチン酸、ステアリン酸などの飽和脂肪酸、
(b)オレイン酸などの不飽和脂肪酸
などがある。
(a)オクチルアミン、デシルアミン、ドデシルアミン、ミリスチルアミン、パルミチルアミン、ステアリルアミンなどの脂肪族アミン、
(b)オレイルアミンなどの不飽和脂肪族アミン
などがある。
金属ナノ粒子の平均粒子径は、導電性ペーストから形成される接合層の強度及び空隙率に影響を与える。
ここで、「金属ナノ粒子の平均粒子径」とは、顕微鏡観察(例えば、TEM観察)により無作為に抽出された200個の金属ナノ粒子の直径(粒子の最小外接円の直径)の平均値をいう。
本発明において、金属ナノ粒子は、Cu系ナノ粒子又はNi系ナノ粒子からなる。
ここで、「Cu系ナノ粒子」とは、50at%超のCuを含む金属又は合金からなり、かつ、平均粒子径が500nm未満の粒子をいう。
また、「Ni系ナノ粒子」とは、50at%超のNiを含む金属又は合金からなり、かつ、平均粒子径が500nm未満の粒子をいう。
Cu系ナノ粒子がCu合金からなる場合、合金元素としては、例えば、Ag、Ni、Sn、Co、Znなどがある。
Ni系ナノ粒子がNi合金からなる場合、合金元素としては、例えば、Cu、Ag、Snなどがある。
[1.2.1. 平均粒子径]
金属粗大粒子の平均粒子径は、導電性ペーストから形成される接合層の強度及び空隙率に影響を与える。
ここで、「金属粗大粒子の平均粒子径」とは、顕微鏡観察(例えば、SEM観察、TEM観察など)により無作為に抽出された200個の金属粗大粒子の直径(粒子の最小外接円の直径)の平均値をいう。
本発明において、金属ナノ粒子がCu系ナノ粒子からなる時は、金属粗大粒子は、Ni系粗大粒子からなる。一方、金属ナノ粒子がNi系ナノ粒子からなる時は、金属粗大粒子は、Cu系粗大粒子からなる。
ここで「Cu系粗大粒子」とは、50at%超のCuを含む金属又は合金からなり、平均粒子径が1μm以上の粒子をいう。
また、「Ni系粗大粒子」とは、50at%超のNiを含む金属又は合金からなり、平均粒子径が1μm以上の粒子をいう。
Cu系粗大粒子がCu合金からなる場合、合金元素としては、例えば、Ag、Ni、Sn、Co、Znなどがある。
Ni系粗大粒子がNi合金からなる場合、合金元素としては、例えば、Cu、Ag、Snなどがある。
金属粗大粒子の重量割合は、導電性ペーストから形成される接合層の強度及び空隙率に影響を与える。
ここで、「金属粗大粒子の重量割合(R)」とは、次の式(1)で表される値をいう。
R(%)=Wc×100/(Wn+Wc) ・・・(1)
但し、
Wnは前記金属ナノ粒子の重量、
Wcは前記金属粗大粒子の重量。
一方、金属粗大粒子の重量割合が過剰になると、金属粗大粒子間の空隙を金属ナノ粒子で埋めることができなくなり、かえって接合層の空隙率が増大する。また、これによって、接合層の電気伝導特性や熱伝導特性が損なわれる。従って、金属粗大粒子の重量割合は、30%以下が好ましい。重量割合は、好ましくは、20%以下である。
[1.3.1. 組成]
有機溶剤は、金属ナノ粒子及び金属粗大粒子を分散させるためのものである。有機溶剤は、低温(具体的には、400℃以下)での揮発又は熱分解が可能なものが好ましい。有機溶剤は、このような機能を奏するものである限りにおいて、特に限定されない。
(a)テトラデカン、ヘキサデカン、ドデカンなどのアルカン類、
(b)1−ブタノール、デカノール、オクタノール、ヘキサノール、イソプロピルアルコールなどの脂肪族アルコール類、
(c)テルピオネール、シクロヘキサノールなどの環状アルコール類
などがある。
これらは、いずれか1種を用いても良く、あるいは、2種以上を用いても良い。
有機溶剤の量は、ペーストの取り扱い性に影響を与える。
ここで、「有機溶剤の量(%)」とは、導電性ペーストの総重量(WT)に対する有機溶剤の重量(WS)の割合(=WS×100/WT)をいう。
導電性ペーストは、必要に応じて、金属ナノ粒子、金属粗大粒子及び有機溶剤以外の成分が含まれていても良い。
他の成分としては、
(a)導電性ペースト中での金属ナノ粒子の凝集を抑制したり、あるいは、導電性ペーストの粘度を調節するための有機バインダー、
(b)導電性ペースト中における金属ナノ粒子及び金属粗大粒子の分散性を向上させるための界面活性剤、
などがある。
本発明に係る導電性ペーストを半導体素子と基板との間に介在させ、還元雰囲気下で焼成すると、接合層が得られる。この時、必要に応じて、半導体素子と基板の間にあるペースト層を加圧しながら焼成しても良い。
高強度及び低空隙率の接合層を得るためには、金属粒子表面の自然酸化膜を還元しながら、金属ナノ粒子の焼結を進行させる必要がある。そのためには、焼成は、還元雰囲気下で行う必要がある。還元雰囲気としては、例えば、H2雰囲気、ギ酸雰囲気、及びそれらをArやN2等の不活性ガスで希釈した雰囲気などがある。
例えば、純CuからなるCu系ナノ粒子と純NiからなるNi系粗大粒子との組み合わせの場合、焼成温度は、300℃〜400℃が好ましい。
焼成条件が不適切であると、金属ナノ粒子の焼結が不十分となり、金属粗大粒子の周囲に金属ナノ粒子からなるブリッジが形成された組織となる。そのため、空隙率の小さい接合層は得られない。空隙率の増大は、接合層の耐久性を低下させる原因となる。
これに対し、焼成条件を最適化すると、金属ナノ粒子の焼結が十分に進行し、金属粗大粒子の周囲に、金属ナノ粒子の構成元素を含む連続的な層(マトリックス)が形成される。この時、加圧により金属粗大粒子の塑性変形が生ずることはあるが、金属粗大粒子間の焼結は起こらないため、実質的に接合層の収縮(元素の拡散により金属粗大粒子間の間隔が短くなること)は起こらない。その結果、金属ナノ粒子の構成元素を含むマトリックスと、マトリックス中に分散している金属粗大粒子とを備えた接合層が得られる。
焼成条件を最適化すると、空隙率の少ない接合層が得られる。具体的には、焼成条件を最適化することにより、空隙率は、20%以下、あるいは、15%以下となる。
本発明に係る半導体装置は、
半導体素子と、
基板と、
前記半導体素子と前記基板との間にある接合層と
を備えている。
本発明において、半導体素子は、特に限定されるものではなく、あらゆる半導体素子に対して本発明を適用することができる。半導体素子としては、例えば、パワー素子、LSI、抵抗、コンデンサなどがある。
本発明において、半導体素子が接合される基板は、特に限定されるものではなく、あらゆる基板に対して本発明を適用することができる。
基板としては、例えば、
(a)銅合金リードフレームなどの「リードフレーム」、
(b)DBC(Direct Bond Copper:登録商標)基板、活性金属接合(AMC:Active Metal Copper)基板などの「電極が形成されたセラミック基板」、
(c)電極が形成されたアルミナ基板、低温同時焼成セラミックス(LTCC:Low Temperature Co-fired Ceramics)基板、ガラスエポキシ基板などの「実装基板」、
(d)厚さの異なる複数の半導体素子を同一のリードフレームに実装し、かつ、信号線などのワイヤボンディングを施す際に必要な空間を設けるための銅板、
などがある。
接合層は、本発明に係る導電性ペーストを半導体素子と基板との間に介在させ、還元雰囲気下で焼成することにより得られるものからなる。接合層の詳細については、上述した通りであるので、説明を省略する。
[3.4.1. 組成]
半導体素子の接合層側の表面、及び/又は、基板の接合層側の表面には、さらに密着層が形成されていても良い。
ここで、「密着層」とは、半導体素子又は基板と接合層との間の接合強度を向上させる機能を備えた層をいう。
密着層の厚さは、接合強度に影響を与える。接着層の厚さが薄すぎると、高い接合強度は得られない。従って、密着層の厚さは、1nm以上が好ましい。
一方、密着層の厚さを必要以上に厚くするのは、実益がないだけでなく、生産コストを増大させたり、あるいは、密着層の電気抵抗を増大させる。従って、密着層の厚さは、10μm以下が好ましい。密着層の厚さは、好ましくは、200nm以下である。
密着層の形成方法は、特に限定されない。密着層の形成方法としては、例えば、
(a)スパッタ法、真空蒸着法などを用いて、半導体素子又は基板の表面に密着層を形成する方法、
(b)電気メッキ法又は無電解メッキ法を用いて、半導体素子又は基板の表面に密着層を形成する方法(メッキ法)、
(c)インクジェット法、スピンコート法、ディップ法、スクリーン印刷法などを用いて、密着層の材料を含むペースト又はインクを半導体素子又は基板の表面に塗布し、これを不活性ガス雰囲気又は還元性ガス雰囲気中において加熱する方法(塗布法)、
などがある。
図1に、本発明の一実施の形態に係る半導体装置の模式図を示す。図1において、半導体装置10は、半導体素子12と、リードフレーム14a、14bと、銅板16と、接合層18a〜18cとを備えている。銅板16は、厚さの異なる複数の半導体素子12を同一のリードフレーム14a、14bに実装し、かつ信号線などのワイヤボンディングを施す際に必要な空間を設けるためのものである。半導体装置10は、通常、これらの構成要素が樹脂(図示せず)で封止された状態で使用される。
また、接合層18bは、半導体素子14aと銅板16との間に挿入される。半導体素子12の上面及び銅板16の下面には、それぞれ、密着層が形成されていても良い。
さらに、接合層18cは、銅板16と上部のリードフレーム14bとの間に挿入される。銅板16の上面及びリードフレーム14bの下面には、それぞれ、密着層が形成されていても良い。
(a)半導体素子12の下面、及び銅板16の両面に、それぞれ、本発明に係る導電性ペーストを塗布し、
(b)リードフレーム14a、半導体素子12、銅板16、及びリードフレーム14bをこの順で重ね合わせて積層体とし、
(c)必要に応じて、積層方向に加圧しながら、積層体を還元性雰囲気下で加熱する
ことにより製造することができる。
Cuナノ粒子は、焼結性及び耐熱性に優れ、かつ、低コストであるため、半導体素子の接合材として用いることが検討されている。しかし、Cuナノ粒子のみを用いて接合を行うと、その焼結収縮などによって、接合層にボイドやクラックが生じ、酸化などに対する耐環境性が低下することがある。その対策として、特許文献1に記載されているように、Cuナノ粒子とCu粗大粒子とを混合する方法が提案されている。しかし、この方法では、粗大粒子表面に存在する自然酸化膜によって接合層内の焼結が妨げられ、接合層の強度が大きく低下する欠点があった。
一方、Ni粒子の表面は、通常、NiOからなる自然酸化膜で覆われている(図2(a)参照)。NiOは、Cu2Oを固溶し、かつ、Cu+をCu2+に酸化させる作用がある。Cu2+は、Cu+に比べて還元されやすいため、還元性雰囲気下での焼成によって、Cuに容易に還元される。
加熱を続行すると、Cuの表面拡散と還元がさらに進行する。その結果、ネック部の直径が拡大すると同時に、Cuナノ粒子表面の自然酸化膜が完全に除去され、NiO層がCu−Ni合金層へと次第に変化する(図2(c))。
Cu系ナノ粒子及びNi系ナノ粒子が、それぞれ、Cu合金及びNi合金からなる場合、並びに、Ni系ナノ粒子とCu系粗大粒子の組み合わせの場合においても、これと同様のプロセスにより焼結が進行する。
[1. 試料の作製]
[1.1. 実施例1〜4]
金属ナノ粒子には、脂肪酸とアミンで修飾した平均粒子径140nmのCuナノ粒子を用いた。また、金属粗大粒子には、平均粒子径2〜3μmのNi粒子(高純度化学研究所製)を用いた。Cuナノ粒子に対して、Ni粒子を所定量混合し、α−テルピオネールと1−デカノールを用いてペースト化した。Ni粒子の重量割合は、5重量%(実施例1)、10重量%(実施例2)、20重量%(実施例3)、又は30重量%(実施例4)とした。
次に、表面が、それぞれ、Ni膜で被覆されたSiCチップとCu板とを用意した。SiCチップのNi膜と基板のNi膜との間に接合層が形成されるように、基板の表面にペーストを塗布し、SiCチップとCu板とを積層した。得られた積層体を水素雰囲気中で焼成し、接合体を得た。
Ni粒子に代えて、平均粒子径1μmのCu粒子(高純度化学研究所製)を用いた以外は、実施例1〜4と同様にして接合体を作製した。Cu粒子の重量割合は、0重量%(比較例1)、5重量%(比較例2)、10重量%(比較例3)、20重量%(比較例4)、又は30重量%(比較例5)とした。
せん断試験により、接合体の接合強度を評価した。また、接合体の断面を走査電子顕微鏡で観察し、空隙率を求めた。空隙率は、接合層の面積に占める空隙の面積の割合とした。表1に、その結果を示す。図3に、空隙率及び接合強度に及ぼす金属粗大粒子の重量割合の影響を示す。表1及び図3より、以下のことがわかる。
また、粗大粒子を添加したことによって、接合層中の空隙率は減少した。最も空隙率が小さくなる重量割合は、Ni粗大粒子を添加したペーストの方が小さくなっていた。この結果から、Ni粗大粒子を添加したペーストを用いた接合体は、Cu粗大粒子を添加したペーストを用いた接合体と比較して、緻密な接合層を形成し、かつ、高強度を併せ持つことが可能であることが示された。
12 半導体素子
14a、14b リードフレーム(基板)
16 銅板(基板)
18a〜18c 接合層
Claims (6)
- 以下の構成を備えた導電性ペースト。
(1)前記導電性ペーストは、
表面が有機分子で被覆された、平均粒子径が500nm未満である金属ナノ粒子と、
平均粒子径が1μm以上である金属粗大粒子と、
前記金属ナノ粒子及び前記金属粗大粒子を分散させるための有機溶剤と
を備えている。
(2)前記導電性ペーストは、
(a)前記金属ナノ粒子として50at%超のCuを含むCu系ナノ粒子を用い、かつ、前記金属粗大粒子として50at%超のNiを含むNi系粗大粒子を用いたもの、又は、
(b)前記金属ナノ粒子として50at%超のNiを含むNi系ナノ粒子を用い、かつ、前記金属粗大粒子として50at%超のCuを含むCu系粗大粒子を用いたもの
からなる。 - 前記金属粗大粒子の平均粒子径は、30μm未満である請求項1に記載の導電性ペースト。
- 前記金属ナノ粒子の重量をWn、前記金属粗大粒子の重量をWcとした時に、前記金属粗大粒子の重量割合(R)(=Wc×100/(Wn+Wc))は、5wt%以上30wt%以下である請求項1又は2に記載の導電性ペースト。
- 以下の構成を備えた半導体装置。
(1)前記半導体装置は、
半導体素子と、
基板と、
前記半導体素子と前記基板との間にある接合層と
を備えている。
(2)前記接合層は、請求項1から3までのいずれか1項に記載の導電性ペーストを前記半導体素子と前記基板との間に介在させ、還元雰囲気下で焼成することにより得られるものであって、
前記金属ナノ粒子の構成元素を含むマトリックスと、
前記マトリックス中に分散している前記金属粗大粒子と
を備えている。 - 前記接合層は、空隙率が20%以下である請求項4に記載の半導体装置。
- 前記半導体素子の接合層側の表面、及び/又は、前記基板の接合層側の表面には、Ni、Ag、及びCoからなる群から選ばれるいずれか1以上の元素を含む密着層が形成されている請求項4又は5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016029119A JP6617049B2 (ja) | 2016-02-18 | 2016-02-18 | 導電性ペースト及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016029119A JP6617049B2 (ja) | 2016-02-18 | 2016-02-18 | 導電性ペースト及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147151A true JP2017147151A (ja) | 2017-08-24 |
JP6617049B2 JP6617049B2 (ja) | 2019-12-04 |
Family
ID=59682507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016029119A Active JP6617049B2 (ja) | 2016-02-18 | 2016-02-18 | 導電性ペースト及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6617049B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020045182A1 (ja) * | 2018-08-31 | 2020-03-05 | 学校法人早稲田大学 | 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤 |
WO2020110271A1 (ja) * | 2018-11-29 | 2020-06-04 | 日立化成株式会社 | 接合体及び半導体装置の製造方法、並びに接合用銅ペースト |
JP2020190015A (ja) * | 2019-05-22 | 2020-11-26 | 協立化学産業株式会社 | 接合体の製造方法 |
JP2021116450A (ja) * | 2020-01-24 | 2021-08-10 | 大陽日酸株式会社 | 接合材、接合材の製造方法、及び接合体 |
WO2023106219A1 (ja) * | 2021-12-06 | 2023-06-15 | 株式会社ダイセル | 積層体および接合部材 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014167145A (ja) * | 2013-02-28 | 2014-09-11 | Osaka Univ | 接合材 |
JP2015141860A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社豊田中央研究所 | 接合材料及びそれを用いた半導体装置 |
-
2016
- 2016-02-18 JP JP2016029119A patent/JP6617049B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014167145A (ja) * | 2013-02-28 | 2014-09-11 | Osaka Univ | 接合材 |
JP2015141860A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社豊田中央研究所 | 接合材料及びそれを用いた半導体装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11810885B2 (en) | 2018-08-31 | 2023-11-07 | Waseda University | Semiconductor element bonding structure, method for producing semiconductor element bonding structure, and electrically conductive bonding agent |
JP2020035983A (ja) * | 2018-08-31 | 2020-03-05 | 学校法人早稲田大学 | 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤 |
WO2020045182A1 (ja) * | 2018-08-31 | 2020-03-05 | 学校法人早稲田大学 | 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤 |
JP7198479B2 (ja) | 2018-08-31 | 2023-01-04 | 学校法人早稲田大学 | 半導体素子接合構造、半導体素子接合構造の生成方法及び導電性接合剤 |
WO2020110271A1 (ja) * | 2018-11-29 | 2020-06-04 | 日立化成株式会社 | 接合体及び半導体装置の製造方法、並びに接合用銅ペースト |
JP7468358B2 (ja) | 2018-11-29 | 2024-04-16 | 株式会社レゾナック | 接合体及び半導体装置の製造方法、並びに接合用銅ペースト |
CN113166945A (zh) * | 2018-11-29 | 2021-07-23 | 昭和电工材料株式会社 | 接合体及半导体装置的制造方法以及接合用铜糊 |
US11890681B2 (en) | 2018-11-29 | 2024-02-06 | Resonac Corporation | Method for producing bonded object and semiconductor device and copper bonding paste |
JPWO2020110271A1 (ja) * | 2018-11-29 | 2021-10-21 | 昭和電工マテリアルズ株式会社 | 接合体及び半導体装置の製造方法、並びに接合用銅ペースト |
EP3889317A4 (en) * | 2018-11-29 | 2021-11-24 | Showa Denko Materials Co., Ltd. | METHOD OF MANUFACTURING A CONNECTED OBJECT AND SEMICONDUCTOR COMPONENT AND COPPER COMPOUND PASTE |
CN113166945B (zh) * | 2018-11-29 | 2024-01-02 | 株式会社力森诺科 | 接合体及半导体装置的制造方法 |
JP7029182B2 (ja) | 2019-05-22 | 2022-03-03 | 協立化学産業株式会社 | 接合体の製造方法 |
JP2020190015A (ja) * | 2019-05-22 | 2020-11-26 | 協立化学産業株式会社 | 接合体の製造方法 |
JP7391678B2 (ja) | 2020-01-24 | 2023-12-05 | 大陽日酸株式会社 | 接合材 |
JP2021116450A (ja) * | 2020-01-24 | 2021-08-10 | 大陽日酸株式会社 | 接合材、接合材の製造方法、及び接合体 |
WO2023106219A1 (ja) * | 2021-12-06 | 2023-06-15 | 株式会社ダイセル | 積層体および接合部材 |
Also Published As
Publication number | Publication date |
---|---|
JP6617049B2 (ja) | 2019-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6617049B2 (ja) | 導電性ペースト及び半導体装置 | |
JP5151150B2 (ja) | 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法 | |
TWI536877B (zh) | 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法 | |
TWI651149B (zh) | 金屬接合用組成物 | |
JP4895994B2 (ja) | 金属粒子を用いた接合方法及び接合材料 | |
JP5718536B2 (ja) | 接続構造体、及び半導体装置 | |
EP3217424B1 (en) | Electroconductive assembly for electronic component, semiconductor device in which said assembly is used, and method for manufacturing electroconductive assembly | |
JP6337909B2 (ja) | 電子部品モジュールの製造方法 | |
CN108847395B (zh) | 一种用于低温快速连接的预烧结纳米网络银膜制备及封装方法 | |
US8592996B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5463280B2 (ja) | 半導体モジュール用回路基板 | |
US20130216848A1 (en) | Starting material and process for producing a sintered join | |
JP2010050189A (ja) | 接合材、半導体装置およびその製造方法 | |
JP2010177481A (ja) | 電子部材ならびに電子部品とその製造方法 | |
KR102243472B1 (ko) | 전력반도체 접합용 소결 페이스트 조성물 | |
JP6108987B2 (ja) | 接続構造体 | |
JP2022046765A (ja) | 銅ペースト、接合方法および接合体の製造方法 | |
JP2012191238A (ja) | 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法 | |
JP6032110B2 (ja) | 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置 | |
JP2017074598A (ja) | 銅粒子を用いた低温接合方法 | |
JP2012038790A (ja) | 電子部材ならびに電子部品とその製造方法 | |
WO2017150096A1 (ja) | 半導体装置 | |
JP6170045B2 (ja) | 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法 | |
JP5733638B2 (ja) | 接合材料およびそれを用いた半導体装置、ならびに配線材料およびそれを用いた電子素子用配線 | |
JP2012124497A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6617049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |