JP2017135835A - 電流検出装置 - Google Patents

Abstract

【課題】各相の電流検出値の同時性を保ちつつ、検出値に含まれるスイッチングノイズを抑制して電流検出誤差を低減し、安定した電流制御を可能にした電流検出装置を提供する。【解決手段】半導体スイッチング素子２１ａ〜２１ｆを有する主回路２０と、三相各相の電圧指令値とキャリアとを比較してＰＷＭパルスを生成する制御回路５０とを備えた電力変換器に使用され、制御回路５０が電圧指令値を生成するために少なくとも二相の出力電流を検出する電流検出装置において、同一のサンプリングタイミングにて取得した各相電流検出値のうち、制御回路５０が演算した前回演算周期における電圧指令値とキャリアとの交差するタイミングがサンプリングタイミングに最も近いノイズ影響相を除いた残りの相の電流検出値を選択し、この電流検出値と、演算により求めたノイズ影響相の電流推定値とを用いて全相の出力電流を同定する。【選択図】図１

Description

本発明は、インバータ等の電力変換器を用いて三相交流モータ等の交流負荷を駆動するシステムにおいて電力変換器の各相の出力電流を検出する電流検出装置に関し、詳しくは、電流検出値におけるスイッチングノイズの影響を低減する機能を備えた電流検出装置に関するものである。

三相交流モータを高精度に制御する方法として、インバータからモータに出力する三相交流電流をｄ，ｑ軸座標系に座標変換して電流制御を行うベクトル制御が知られている。ここで、ｄ軸はモータの回転子磁極方向の座標軸であり、q軸はd軸に直交する座標軸である。
このベクトル制御では、インバータによる電流制御を介してモータのトルク・磁束を制御するので、電流制御に用いる電流検出信号に誤差が含まれる場合には、トルク・磁束の制御性能が悪化してしまう。一方、インバータを構成する半導体スイッチング素子のスイッチングノイズ（以下、単にノイズともいう）が電流検出信号の誤差の原因になることも多いため、インバータを用いたモータ駆動システムにおいては、電流検出信号に含まれるノイズを抑制することが望まれている。

ここで、図６は、三相インバータにより三相交流モータを駆動する一般的なモータ駆動システムの構成図である。
図６において、１０は直流電源（電圧値をＶ_ＤＣとする）、２０は三相インバータの主回路、２１ａ〜２１ｆはＩＧＢＴ等の半導体スイッチング素子、３０は駆動対象である三相交流モータ、３１はモータ３０の磁極位置検出器、４０は主回路２０から出力される各相電流（モータ３０の各相電流）Ｉ_ｕ，Ｉ_ｖ，Ｉ_ｗを検出する電流検出回路、５０はベクトル制御を行うための制御回路、６１は直流電圧検出回路、６２はスイッチング素子２１ａ〜２１ｆに対する駆動信号を生成する駆動回路である。

上記構成において、制御回路５０は、直流電圧検出回路６１、電流検出回路４０及び磁極位置検出器３１から得られる直流電圧検出値、出力電流検出値及び磁極位置検出値に基づいてモータ３０を所望の駆動状態に制御するための演算を行い、その結果得られる電圧指令値（変調率またはデューティ指令値ともいう）をキャリアにより変調してＰＷＭパルスを生成する。このＰＷＭパルスは駆動回路６２により駆動信号（ゲートパルス）に変換され、スイッチング素子２１ａ〜２１ｆに与えられる。

図７は、主回路２０の一相分、例えばＵ相の電流検出装置を示しており、この電流検出装置は、電流検出回路４０と、前記制御回路５０の一部の機能とによって実現される。
電流検出回路４０は、シャント抵抗４１及び差動増幅回路４２を備え、制御回路５０は、サンプルホールド回路５１、Ａ／Ｄ（アナログ／ディジタル）変換回路５２及びＣＰＵ５３を備えている。

電流検出装置の動作としては、主回路２０から出力されるＵ相の電流Ｉ_ｕに比例してシャント抵抗４１の両端に発生する電圧Ｖ_ｒｓｕを差動増幅回路４２によ増幅し、その出力を制御回路５０内のサンプルホールド回路５１へ入力する。サンプルホールド回路５１は、入力されたアナログ信号を所定のタイミングによりサンプリングしてＡ／Ｄ変換回路５２に送り、Ａ／Ｄ変換回路５２は、入力されたアナログ信号をディジタル信号に変換してＣＰＵ５３に送る。ＣＰＵ５３は、入力されたディジタル信号から電流Ｉ_ｕを求め、ベクトル制御等に用いている。

次に、図８は、ＰＷＭ制御における、一相分のモータ３０の相電流、電圧指令値、キャリア（三角波）、ＰＷＭパルス、及び、電流のサンプリングタイミングの一般的な関係を示している。
モータ相電流において、実線にて示すａは正弦波状の基本周波数成分のみの波形、破線にて示すｂは、上記基本周波数成分にスイッチングノイズによるリプル成分が重畳した波形である。また、ＰＷＭパルスは、電圧指令値とキャリアとの比較結果に基づいて「Ｈｉｇｈ」レベルまたは「Ｌｏｗ」レベルが決定される。
図示するように、サンプルホールド回路５１による電流のサンプリングタイミングをキャリアのピーク（またはボトム）時点に設定することで、上述したリプル成分を含む電流の平均値を相電流の基本周波数成分としてサンプリングすることができる。

一般に、ベクトル制御における電流制御は、モータ相電流の基本周波数成分に対して実行するため、図８に示したサンプリング方法は広く用いられている。また、ＣＰＵ５３による制御演算では電流検出値が必要となるため、サンプリングタイミングにおけるＡ／Ｄ変換後の信号を用いてＣＰＵ５３が制御演算を開始することが多い。

図９は、図８の時間軸を引き延ばした場合の、ＰＷＭパルス、モータ相電流、電流検出信号、及び、サンプリングタイミングの関係を示している。
図９に示すごとく、電流検出信号には、ＰＷＭパルスによるスイッチングのタイミングにてスイッチングノイズが重畳される。図９（ａ）のように、サンプリングタイミングがスイッチングノイズの発生時点から離れていれば、Ａ／Ｄ変換回路５２への入力信号はスイッチングノイズの影響を受けないが、図９（ｂ）のように、スイッチングノイズが十分小さくなる前にサンプリングタイミングが到来する場合には、サンプルホールド回路５１がスイッチングノイズを含む値をホールドしてしまい、結果的にＡ／Ｄ変換回路５２への入力信号は誤差を含んだ値となる。

上記のような問題に鑑み、例えば特許文献１に記載された従来技術では、スイッチングノイズによる電流検出値の誤差を抑制するため、インバータ主回路の上アームＰＷＭパルス及び下アームＰＷＭパルスのデューティ比を演算し、デューティ比が大きい方のアームのオン期間中に電流を検出している。
図１０は、特許文献１に記載されているサンプリングタイミング（電流検出タイミング）の説明図であり、（ａ）は上アームＰＷＭパルスのデューティ比が５０［％］、（ｂ）は同じく１０［％］、（ｃ）は同じく９０［％］の場合を示している。この従来技術によれば、スイッチングノイズの発生時点から離れたタイミングで電流をサンプリング可能であるため、各相の電流検出値にスイッチングノイズが影響する恐れは少なくなる。

特開２０１１−１３５６２９号公報（段落［００１５］、図５等）

しかしながら、特許文献１では、位相が異なる各相のＰＷＭパルスのデューティ比に応じて、例えばＰＷＭパルスの中点をサンプリングタイミングに選んでいるので、各相の電流検出値は同時性を持たず、互いに時間的・位相的なずれを有することとなる。このため、電流の検出遅れ時間が各相で大きく異なることになり、そのままでは制御性能悪化の原因となる。

なお、特許文献１によれば、サンプリングタイミングのずれによる影響を解消するため、三相電流を二相電流に座標変換する三相／二相変換部の計算位相をサンプリング誤差間隔で発生する位相角の進み量推定値に応じて変化させているが、各相の電流検出値の同時性を完全に保つことは困難である。
また、特許文献１において、インバータの出力電圧が低い条件では、上アームＰＷＭパルスまたは下アームＰＷＭパルスの何れかのオン区間に電流を検出すれば、電流検出信号がリンギングノイズの影響を受けるおそれはないが、出力電圧がゼロ付近であってもＰＷＭパルスのデューティ比に基づいて必要以上にサンプリングタイミングを切り替えることになり、制御の安定性や応答性の観点から好ましいものではない。

そこで、本発明の解決課題は、各相の電流検出値の同時性を保ちつつ、これらの電流検出値に含まれるスイッチングノイズを抑制して電流検出誤差を低減すると共に、電力変換器による安定した電流制御を可能にした電流検出装置を提供することにある。

上記課題を解決するため、請求項１に係る発明は、半導体スイッチング素子のスイッチング動作により多相の交流負荷に交流電力を供給する主回路と、各相の電圧指令値とキャリアとを比較して前記スイッチング素子をオン・オフさせるＰＷＭパルスを生成する制御回路と、を備えた電力変換器に使用される電流検出装置であって、前記制御回路が前記電圧指令値を生成する演算を行うために前記主回路の少なくとも二相の出力電流を検出する電流検出装置において、
同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
前記制御回路が演算した前回演算周期における電圧指令値と前記キャリアとの交差するタイミングが前記サンプリングタイミングに最も近い一相をノイズ影響相として、当該ノイズ影響相を除く残りの相の電流検出値を選択し、
当該電流検出値と、演算により求めた前記ノイズ影響相の電流推定値と、を用いて前記主回路の全相の出力電流を同定するものである。

請求項２に係る発明は、請求項１に記載した電流検出装置において、
前記キャリアとしての三角波のピーク時点が前記サンプリングタイミングである時に、
前記サンプリングタイミングにより取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最大値である一相を前記ノイズ影響相とするものである。

請求項３に係る発明は、請求項１に記載した電流検出装置において、
前記キャリアとしての三角波のボトム時点が前記サンプリングタイミングである時に、
前記サンプリングタイミングにより取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最小値である一相を前記ノイズ影響相とするものである。

請求項４に係る発明は、請求項１に記載した電流検出装置において、
前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングである時に、
前記サンプリングタイミングにより取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の絶対値の中の最大値である一相を前記ノイズ影響相とするものである。

請求項５に係る発明は、半導体スイッチング素子のスイッチング動作により多相の交流負荷に交流電力を供給する主回路と、各相の電圧指令値とキャリアとを比較して前記スイッチング素子をオン・オフさせるＰＷＭパルスを生成する制御回路と、を備えた電力変換器に使用される電流検出装置であって、前記制御回路が前記電圧指令値を生成する演算を行うために前記主回路の少なくとも二相の出力電流を検出する電流検出装置において、
同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
前記制御回路が前回演算周期にて演算した電圧指令値が、少なくとも前記スイッチング素子によるスイッチングノイズ最大幅と前記キャリアの周期とを含む関数としての閾値以下である二相の電流検出値を選択し、
当該二相の電流検出値と、演算により求めた他相の電流推定値と、により前記主回路の全相の出力電流を同定するものである。

請求項６に係る発明は、請求項５に記載した電流検出装置において、
前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングであり、
前記制御回路が前回演算周期にて演算した電圧指令値が前記閾値以下である相が一相だけである時に、電圧指令値が前記閾値を超える二相については、前回のサンプリングタイミングにて取得した電流検出値を選択するものである。

請求項７に係る発明は、請求項５または６に記載した電流検出装置において、
前記閾値が、
１−（前記スイッチングノイズの最大幅＋前記電力変換器の上下アームのデッドタイム＋電流検出遅れ時間）×４／（前記キャリアの周期）
であることを特徴とする。

請求項８に係る発明は、請求項１〜７の何れか１項に記載した電流検出装置において、前記主回路が三相交流電流を出力することを特徴とする。

本発明によれば、各相の電流検出値の同時性を極力確保しつつ、主回路のスイッチングノイズに起因する検出誤差を抑制し、電力変換器による電流制御性能の悪化を防止することができる。また、スイッチング周波数の高低に関わらず、電流検出値におけるスイッチングノイズの影響を抑制することができる。
また、サンプリングタイミングの必要以上の切り替えを不要にして制御の安定性を向上させることが可能である。

本発明の第１実施形態におけるキャリア、サンプリングタイミング、及び各相の電圧指令値の関係を示す波形図である。 本発明の第１実施形態において、二相の電流検出値を選択するためのフローチャートである。 本発明の第１実施形態において、二相の電圧指令値が接近している場合の波形図である。 本発明の第２実施形態におけるキャリア及び電圧指令値の関係を示す波形図である。 本発明の第２実施形態におけるキャリア、サンプリングタイミング、及び電圧指令値の関係を示す波形図である。 三相インバータを用いた一般的なモータ駆動システムの構成図である。 三相インバータの主回路一相分の電流検出装置の構成図である。 一相分のモータ相電流、電圧指令値、キャリア、ＰＷＭ信号、及びサンプリングタイミングの関係を示す図である。 図８の時間軸を引き延ばした場合のＰＷＭパルス、モータ相電流、電流検出信号、及びサンプリングタイミングの関係を示す図である。 特許文献１に記載された電流のサンプリングタイミングの説明図である。

以下、図に沿って本発明の実施形態を説明する。
この実施形態は、前述の図６に示したように、三相インバータのベクトル制御により三相交流モータを駆動するモータ駆動システムを想定し、ＰＷＭ制御に用いるキャリアを三角波としてそのピーク時点（またはボトム時点）で各相電流のサンプリング及び制御演算を開始する場合のものである。

まず、三相交流モータの相電流Ｉ_ｕ，Ｉ_ｖ，Ｉ_ｗ（瞬時値をｉ_ｕ，ｉ_ｖ，ｉ_ｗとする）については、キルヒホッフの第１法則より数式１の関係が成立する。
［数式１］
ｉ_ｕ＋ｉ_ｖ＋ｉ_ｗ＝０

三相インバータによる電流制御には相電流Ｉ_ｕ，Ｉ_ｖ，Ｉ_ｗが必要であるが、数式１より、三相のうち二相の電流値が分かれば残りの一相の電流は一意に算出可能であるため、実質的には、三相のうち二相の電流値を検出できれば良い。例えば、Ｕ，Ｖ相電流値が検出できれば、残りのＷ相電流値は数式２により算出（推定）可能である。
［数式２］
ｉ_ｗ＝−ｉ_ｕ−ｉ_ｖ

本発明の第１実施形態では、このことを利用して、図７の制御回路５０が、三相の電流検出値のうちスイッチングノイズの影響を受け易い相（この相をノイズ影響相という）を除く二相の電流検出値を選択し、ノイズ影響相の電流を演算により求めて電流制御を行うこととした。
図１は、本実施形態におけるキャリア、サンプリングタイミング、及び各相の電圧指令値の関係を示している。

図１（ａ）の例では、サンプリングタイミング（キャリアのピーク時点）において、制御回路５０が前回演算周期にて演算した各相の電圧指令値（変調率）λ_ｕ，λ_ｖ，λ_ｗのうちでλ_ｗが最も大きい（電圧指令値λ_ｗとキャリアとの交点がピーク時点に最も近い）ため、Ｗ相の電流検出値が三相のうちで最もスイッチングノイズによる影響を受け易い。すなわち、Ｗ相がノイズ影響相である。従って、この場合には、Ｗ相を除いたＵ相，Ｖ相の電流検出値を選択すると共に、Ｗ相については数式２により電流値を求める。

同様に、図１（ｂ）では、サンプリングタイミングにおいてλ_ｕが最も大きい（電圧指令値λ_ｕとキャリアとの交点がピーク時点に最も近い）ため、Ｕ相の電流検出値が三相のうちで最もスイッチングノイズによる影響を受け易いため、Ｕ相がノイズ影響相である。従って、この場合には、Ｕ相を除いたＶ相，Ｗ相の電流検出値を選択すると共に、Ｕ相については数式１により電流値を求める。

図７に示した制御回路５０内のＣＰＵ５３は、上記のようにして得た二相の電流検出値と一相（ノイズ影響相）の電流演算値とを電流情報として用い、更に直流電圧検出値及び磁極位置検出値を用いて今回の電圧指令値を生成し、その電圧指令値とキャリアとの比較によりＰＷＭ信号を生成する。そして、このＰＷＭ信号から生成した駆動信号を用いて主回路２０のスイッチング素子２１ａ〜２１ｆをオン・オフさせることにより各相電流を制御し、モータ３０のトルク・磁束を制御する。

次に、図２は、上述した二相の電流検出値を選択するためのフローチャートを示している。
ステップＳ１，Ｓ２，Ｓ４では、制御回路５０が前回演算周期にて演算した各相の電圧指令値λ_ｕ，λ_ｖ，λ_ｗの大小関係を相互に比較することにより、最大の電圧指令値に対応する一相をノイズ影響相として判定し、ステップＳ３，Ｓ７，Ｓ５，Ｓ６では、ノイズ影響相を除いた二相の電流検出値を電流制御に用いるものとして選択する。
例えば、ステップＳ３は前述した図１（ａ）の例に相当し、ステップＳ７は図１（ｂ）の例に相当する。

このようにして、三相のうちからスイッチングノイズの影響を受けにくい二相の電流検出値を選択すると共に、残りの一相であるノイズ影響相の電流を演算により求め、二相分の電流検出値とノイズ影響相の電流演算値とを用いて制御演算を行う。これにより、スイッチングノイズに起因する電流検出値の誤差を低減すると共に電流検出値の同時性を保つことができ、三相交流モータの制御性能が悪化するのを防ぐことができる。

以上の説明では、サンプリングタイミング及び制御演算の開始のタイミングをキャリアのピーク時点としているが、これらのタイミングをキャリアのボトム時点とする場合には、キャリアのボトム時点においてλ_ｕ，λ_ｖ，λ_ｗのうち最小値である相の電流検出値がスイッチングノイズの影響を最も受け易くなるため、当該相をノイズ影響相とし、このノイズ影響相以外の二相の電流検出値を選択すると共にノイズ影響相の電流を演算によって求めることにより、同様の効果が得られる。

更に、電流のサンプリングタイミング及び制御演算の開始のタイミングをキャリアのピーク時点及びボトム時点の両方とした場合には、キャリアのピーク時点またはボトム時点においてλ_ｕ，λ_ｖ，λ_ｗのうち絶対値が最も大きい相の電流検出値がスイッチングノイズの影響を最も受け易くなるため、当該相をノイズ影響相とし、このノイズ影響相以外の二相の電流検出値を選択すると共にノイズ影響相の電流を演算によって求めれば良い。

次に、本発明の第２実施形態を説明する。
前述した第１実施形態では、スイッチングノイズの影響を受けにくい二相の電流検出値を選択しているため、各相電流検出値の同時性を保ちつつ高精度な電流制御を行うことが可能である。
例えば、図３に示すタイミングｔ_ａがキャリアのピーク時点、すなわちサンプリングタイミングである場合には、ｔ_ａにおいて最大の電圧指令値λ_ｕを有するＵ相がノイズ影響相となるから、このＵ相を除くＶ相，Ｗ相の電流検出値を選択し、Ｕ相については前述の数式１により求めた電流演算値を用いることになる。

この場合、タイミングｔ_ａでは、Ｖ相電圧指令値λ_ｖはＵ相電圧指令値λ_ｕよりわずかに小さいだけであるが、キャリア周期が長ければ（スイッチング周波数が低ければ）、キャリアとの比較により生成されるＶ相のＰＷＭパルスの立上り時点または立下り時点（言い換えればスイッチングタイミング）とｔ_ａとの間には、ある程度の時間が保有される。従って、タイミングｔ_ａにてサンプリングされるＶ相の電流検出値にスイッチングノイズが含まれる可能性は低い。また、スイッチングノイズの幅が短い場合や主回路２０の上下アームのデッドタイムが短い場合も、Ｖ相の電流検出値はノイズの影響を受けにくい。このことは、Ｗ相の電流検出値についても同様に言える。
よって、第１実施形態は、キャリア周期が比較的長い場合やスイッチングノイズの幅が短い場合等に有効なノイズ抑制技術であると言える。

これに対し、キャリア周期が短い（スイッチング周波数が高い）場合には、Ｖ相電圧指令値λ_ｖとキャリアとの比較により生成されるＶ相のＰＷＭパルスの立上り時点または立下り時点とｔ_ａとの間隔が短くなるので、タイミングｔ_ａにてサンプリングされるＶ相の電流検出値にスイッチングノイズが含まれる可能性が高くなる。
従って、第１実施形態のごとく、サンプリングタイミングｔ_ａにおける電圧指令値λ_ｕ，λ_ｖ，λ_ｗのうち最大値である相を除く二相の電流検出値を選択する方法は、キャリア周期が長い場合には有効であっても、キャリア周期が短くなると必ずしも有効とは言えなくなる。
更に、いわゆる２アーム変調技術が適用される場合には、三相のうち二相の変調率が１００［％］に近付くことがあるので、第１実施形態では十分に対応できない恐れがある。

そこで、本発明の第２実施形態は、キャリア周期が短い場合でも、各相電流検出値の同時性を保ちつつ電流検出値にスイッチングノイズの影響が及ぶのを防止することを目的としている。
なお、本実施形態では、後述するようにキャリアの半周期前の電流検出値を使用する場合があることから、キャリアである三角波ピーク時点及びボトム時点で電流のサンプリング及び制御演算を開始するものとする。

まず、事前の準備として、現在のキャリア周期やデッドタイム等の条件のもとで、各相の電流検出値がスイッチングノイズの影響を受けるか否かを判断するための閾値を計算する。この閾値の決定方法を、図４を参照しつつ説明する。
始めに、インバータの所定の相のスイッチングタイミングを、制御回路５０が前回演算周期にて求めた電圧指令値λ（−１≦λ≦１）、つまり、キャリアの今回のピーク時点直前の電圧指令値λ（以下、この電圧指令値を電圧指令値（前回値）という）とキャリアとに基づいて決定する。すなわち、図４における電圧指令値（前回値）λとキャリアとの交点である時刻ｔ_０をスイッチングタイミングとする。

この時刻ｔ_０からキャリアのピーク時点ｔ_１までの時間Δｔと電圧指令値（前回値）λとの関係は、キャリア周期をＴ_Ｃとすると、数式３となる。この数式３において、（Ｔ_Ｃ／４）は図４に示すキャリアのゼロクロス点からピーク時点までの時間であり、図４によれば、（Ｔ_Ｃ／４）：１＝Δｔ：（１−λ）であるから、数式３は容易に導かれる。
［数式３］
Δｔ＝（１−λ）×（Ｔ_Ｃ／４）

キャリアのピーク時点でサンプリングした場合に電流検出値がスイッチングノイズの影響を受けない条件は、スイッチングノイズの最大幅をＴ_Ｍ、上下アームのデッドタイムをＴ_ＤＥＡＤ、図６，図７の電流検出回路４０の検出遅れ時間をＴ_{ＤＥＬＡＹ}とすると、数式４によって表される。
［数式４］
Δｔ≧Ｔ_Ｍ＋Ｔ_ＤＥＡＤ＋Ｔ_{ＤＥＬＡＹ}
数式４を数式３に代入して、数式５を得る。
［数式５］
λ≦１−（Ｔ_Ｍ＋Ｔ_ＤＥＡＤ＋Ｔ_{ＤＥＬＡＹ}）×４／Ｔ_Ｃ

つまり、電流検出値がスイッチングノイズの影響を受けるか否かについては、数式５の右辺に示される「１−（Ｔ_Ｍ＋Ｔ_ＤＥＡＤ＋Ｔ_{ＤＥＬＡＹ}）×４／Ｔ_Ｃ」を閾値として、電圧指令値（前回値）λが閾値以下である場合にはノイズの影響を受けず、λが閾値を超える場合にはノイズの影響を受けると判断する。

以下、具体的な判断手順を説明する。
まず、図５に示すように、キャリアのピーク時点及びボトム時点をサンプリングタイミングとして、各相の電流及び回転子の磁極位置（角度）を予め検出しておく。
次に、キャリアのピーク時点で行う制御演算により、電圧指令値（前回値）λと数式５の右辺の閾値との大小関係を比較し、電流検出値に対するスイッチングノイズによる影響の有無を相ごとに判断する。電圧指令値（前回値）λと閾値との比較によるノイズの影響の有無は、以下の通りである。
ａ）電圧指令値（前回値）λ＞閾値：ノイズの影響あり（この判断結果を「×」とする）
ｂ）電圧指令値（前回値）λ≦閾値：ノイズの影響なし（この判断結果を「○」とする）

次いで、各相についてノイズの影響の判断結果を用いて、電流制御に使用する安全な二相分の電流検出値を選択する。この場合、ノイズの影響なしと判断された相の数に応じて、以下のように処理する。
１）三相全てがノイズの影響なしと判断された場合は、通常の電流検出技術と同様に、任意の二相の電流検出値を選択する。
２）二相がノイズの影響なしと判断された場合は、その二相の電流検出値を選択する。
３）一相だけがノイズの影響なしと判断された場合は、ノイズの影響を受ける他の二相のキャリア半周期前の電流検出値を選択する。

上記の選択内容をまとめると、表１のケース１〜８のようになる。

（注１）：三相各相の電圧指令値は１２０°の位相差をもつため、全ての相の電圧指令値が同時に前記閾値を超えることはあり得ない。

表１のケース４，６，７のように、二相の電流検出値がノイズの影響を受ける場合にキャリアの半周期前（前回のサンプリングタイミング）の電流検出値をそれぞれ選択する理由は次の通りである。
今回のサンプリングタイミング（キャリアのピーク時点）で電流検出値がノイズの影響を受けていれば、半周期前（キャリアのボトム時点）において電流検出値がノイズの影響を受けていないことは保証できる。また、ケース４，６，７では電流検出値がノイズの影響を受けない相は一つしかなく、電流検出値の同期性を確保するためには、ノイズの影響を受けない二相の電流検出値が必要である。
このため、ケース４，６，７では、ノイズの影響を受けていない二相の半周期前の電流検出値を選択することとした。

なお、半周期前の電流検出値を選択する場合には、制御回路内で電流検出値の三相／二相変換または二相／三相変換を行う際に、磁極位置（角度）についてもキャリア半周期前の検出値を使用する。仮に、キャリア半周期前の磁極位置検出値が存在しない場合には、今回の磁極位置検出値と前回（キャリア１周期前）の磁極位置検出値とを用いて線形補間を行えば良い。

本発明の実施形態では、三相インバータにより三相交流モータを駆動する場合について説明したが、本発明は、三相以外の多相インバータにより多相交流モータを駆動する場合にも適用可能である。また、インバータの負荷についても、交流モータに限らず各種の交流負荷であれば良い。

１０：直流電源
２０：主回路
２１ａ〜２１ｆ：半導体スイッチング素子
３０：三相交流モータ
３１：磁極位置検出器
４０：電流検出回路
４１：シャント抵抗
４２：差動増幅回路
５０：制御回路
５１：サンプルホールド回路
５２：Ａ／Ｄ変換回路
５３：ＣＰＵ
６１：直流電圧検出回路
６２：駆動回路

Claims (8)

1. 半導体スイッチング素子のスイッチング動作により多相の交流負荷に交流電力を供給する主回路と、各相の電圧指令値とキャリアとを比較して前記スイッチング素子をオン・オフさせるＰＷＭパルスを生成する制御回路と、を備えた電力変換器に使用される電流検出装置であって、前記制御回路が前記電圧指令値を生成する演算を行うために前記主回路の少なくとも二相の出力電流を検出する電流検出装置において、
   同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
   前記制御回路が前回演算周期にて演算した電圧指令値と前記キャリアとの交差するタイミングが前記サンプリングタイミングに最も近い一相をノイズ影響相として、当該ノイズ影響相を除く残りの相の電流検出値を選択し、
   当該電流検出値と、演算により求めた前記ノイズ影響相の電流推定値と、を用いて前記主回路の全相の出力電流を同定することを特徴とした電流検出装置。
2. 請求項１に記載した電流検出装置において、
   前記キャリアとしての三角波のピーク時点が前記サンプリングタイミングであり、
   前記サンプリングタイミングにて取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最大値である一相を前記ノイズ影響相とすることを特徴とした電流検出装置。
3. 請求項１に記載した電流検出装置において、
   前記キャリアとしての三角波のボトム時点が前記サンプリングタイミングであり、
   前記サンプリングタイミングにて取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最小値である一相を前記ノイズ影響相とすることを特徴とした電流検出装置。
4. 請求項１に記載した電流検出装置において、
   前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングであり、
   前記サンプリングタイミングにて取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の絶対値の中の最大値である一相を前記ノイズ影響相とすることを特徴とした電流検出装置。
5. 半導体スイッチング素子のスイッチング動作により多相の交流負荷に交流電力を供給する主回路と、各相の電圧指令値とキャリアとを比較して前記スイッチング素子をオン・オフさせるＰＷＭパルスを生成する制御回路と、を備えた電力変換器に使用される電流検出装置であって、前記制御回路が前記電圧指令値を生成する演算を行うために前記主回路の少なくとも二相の出力電流を検出する電流検出装置において、
   同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
   前記制御回路が前回演算周期にて演算した電圧指令値が、少なくとも前記スイッチング素子によるスイッチングノイズ最大幅と前記キャリアの周期とを含む関数としての閾値以下である二相の電流検出値を選択し、
   当該二相の電流検出値と、演算により求めた他相の電流推定値と、により前記主回路の全相の出力電流を同定することを特徴とした電流検出装置。
6. 請求項５に記載した電流検出装置において、
   前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングであり、
   前記制御回路が前回演算周期にて演算した電圧指令値が前記閾値以下である相が一相だけである時に、電圧指令値が前記閾値を超える二相については、前回のサンプリングタイミングにて取得した電流検出値を選択することを特徴とした電流検出装置。
7. 請求項５または６に記載した電流検出装置において、
   前記閾値が、
   １−（前記スイッチングノイズの最大幅＋前記電力変換器の上下アームのデッドタイム＋電流検出遅れ時間）×４／（前記キャリアの周期）
   であることを特徴とした電流検出装置。
8. 請求項１〜７の何れか１項に記載した電流検出装置において、
   前記主回路が三相交流電流を出力することを特徴とした電流検出装置。

Images