JP2017135835A - 電流検出装置 - Google Patents
電流検出装置 Download PDFInfo
- Publication number
- JP2017135835A JP2017135835A JP2016013294A JP2016013294A JP2017135835A JP 2017135835 A JP2017135835 A JP 2017135835A JP 2016013294 A JP2016013294 A JP 2016013294A JP 2016013294 A JP2016013294 A JP 2016013294A JP 2017135835 A JP2017135835 A JP 2017135835A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current detection
- current
- value
- voltage command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
このベクトル制御では、インバータによる電流制御を介してモータのトルク・磁束を制御するので、電流制御に用いる電流検出信号に誤差が含まれる場合には、トルク・磁束の制御性能が悪化してしまう。一方、インバータを構成する半導体スイッチング素子のスイッチングノイズ(以下、単にノイズともいう)が電流検出信号の誤差の原因になることも多いため、インバータを用いたモータ駆動システムにおいては、電流検出信号に含まれるノイズを抑制することが望まれている。
図6において、10は直流電源(電圧値をVDCとする)、20は三相インバータの主回路、21a〜21fはIGBT等の半導体スイッチング素子、30は駆動対象である三相交流モータ、31はモータ30の磁極位置検出器、40は主回路20から出力される各相電流(モータ30の各相電流)Iu,Iv,Iwを検出する電流検出回路、50はベクトル制御を行うための制御回路、61は直流電圧検出回路、62はスイッチング素子21a〜21fに対する駆動信号を生成する駆動回路である。
電流検出回路40は、シャント抵抗41及び差動増幅回路42を備え、制御回路50は、サンプルホールド回路51、A/D(アナログ/ディジタル)変換回路52及びCPU53を備えている。
モータ相電流において、実線にて示すaは正弦波状の基本周波数成分のみの波形、破線にて示すbは、上記基本周波数成分にスイッチングノイズによるリプル成分が重畳した波形である。また、PWMパルスは、電圧指令値とキャリアとの比較結果に基づいて「High」レベルまたは「Low」レベルが決定される。
図示するように、サンプルホールド回路51による電流のサンプリングタイミングをキャリアのピーク(またはボトム)時点に設定することで、上述したリプル成分を含む電流の平均値を相電流の基本周波数成分としてサンプリングすることができる。
図9に示すごとく、電流検出信号には、PWMパルスによるスイッチングのタイミングにてスイッチングノイズが重畳される。図9(a)のように、サンプリングタイミングがスイッチングノイズの発生時点から離れていれば、A/D変換回路52への入力信号はスイッチングノイズの影響を受けないが、図9(b)のように、スイッチングノイズが十分小さくなる前にサンプリングタイミングが到来する場合には、サンプルホールド回路51がスイッチングノイズを含む値をホールドしてしまい、結果的にA/D変換回路52への入力信号は誤差を含んだ値となる。
図10は、特許文献1に記載されているサンプリングタイミング(電流検出タイミング)の説明図であり、(a)は上アームPWMパルスのデューティ比が50[%]、(b)は同じく10[%]、(c)は同じく90[%]の場合を示している。この従来技術によれば、スイッチングノイズの発生時点から離れたタイミングで電流をサンプリング可能であるため、各相の電流検出値にスイッチングノイズが影響する恐れは少なくなる。
また、特許文献1において、インバータの出力電圧が低い条件では、上アームPWMパルスまたは下アームPWMパルスの何れかのオン区間に電流を検出すれば、電流検出信号がリンギングノイズの影響を受けるおそれはないが、出力電圧がゼロ付近であってもPWMパルスのデューティ比に基づいて必要以上にサンプリングタイミングを切り替えることになり、制御の安定性や応答性の観点から好ましいものではない。
同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
前記制御回路が演算した前回演算周期における電圧指令値と前記キャリアとの交差するタイミングが前記サンプリングタイミングに最も近い一相をノイズ影響相として、当該ノイズ影響相を除く残りの相の電流検出値を選択し、
当該電流検出値と、演算により求めた前記ノイズ影響相の電流推定値と、を用いて前記主回路の全相の出力電流を同定するものである。
前記キャリアとしての三角波のピーク時点が前記サンプリングタイミングである時に、
前記サンプリングタイミングにより取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最大値である一相を前記ノイズ影響相とするものである。
前記キャリアとしての三角波のボトム時点が前記サンプリングタイミングである時に、
前記サンプリングタイミングにより取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最小値である一相を前記ノイズ影響相とするものである。
前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングである時に、
前記サンプリングタイミングにより取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の絶対値の中の最大値である一相を前記ノイズ影響相とするものである。
同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
前記制御回路が前回演算周期にて演算した電圧指令値が、少なくとも前記スイッチング素子によるスイッチングノイズ最大幅と前記キャリアの周期とを含む関数としての閾値以下である二相の電流検出値を選択し、
当該二相の電流検出値と、演算により求めた他相の電流推定値と、により前記主回路の全相の出力電流を同定するものである。
前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングであり、
前記制御回路が前回演算周期にて演算した電圧指令値が前記閾値以下である相が一相だけである時に、電圧指令値が前記閾値を超える二相については、前回のサンプリングタイミングにて取得した電流検出値を選択するものである。
前記閾値が、
1−(前記スイッチングノイズの最大幅+前記電力変換器の上下アームのデッドタイム+電流検出遅れ時間)×4/(前記キャリアの周期)
であることを特徴とする。
また、サンプリングタイミングの必要以上の切り替えを不要にして制御の安定性を向上させることが可能である。
この実施形態は、前述の図6に示したように、三相インバータのベクトル制御により三相交流モータを駆動するモータ駆動システムを想定し、PWM制御に用いるキャリアを三角波としてそのピーク時点(またはボトム時点)で各相電流のサンプリング及び制御演算を開始する場合のものである。
[数式1]
iu+iv+iw=0
[数式2]
iw=−iu−iv
図1は、本実施形態におけるキャリア、サンプリングタイミング、及び各相の電圧指令値の関係を示している。
ステップS1,S2,S4では、制御回路50が前回演算周期にて演算した各相の電圧指令値λu,λv,λwの大小関係を相互に比較することにより、最大の電圧指令値に対応する一相をノイズ影響相として判定し、ステップS3,S7,S5,S6では、ノイズ影響相を除いた二相の電流検出値を電流制御に用いるものとして選択する。
例えば、ステップS3は前述した図1(a)の例に相当し、ステップS7は図1(b)の例に相当する。
前述した第1実施形態では、スイッチングノイズの影響を受けにくい二相の電流検出値を選択しているため、各相電流検出値の同時性を保ちつつ高精度な電流制御を行うことが可能である。
例えば、図3に示すタイミングtaがキャリアのピーク時点、すなわちサンプリングタイミングである場合には、taにおいて最大の電圧指令値λuを有するU相がノイズ影響相となるから、このU相を除くV相,W相の電流検出値を選択し、U相については前述の数式1により求めた電流演算値を用いることになる。
よって、第1実施形態は、キャリア周期が比較的長い場合やスイッチングノイズの幅が短い場合等に有効なノイズ抑制技術であると言える。
従って、第1実施形態のごとく、サンプリングタイミングtaにおける電圧指令値λu,λv,λwのうち最大値である相を除く二相の電流検出値を選択する方法は、キャリア周期が長い場合には有効であっても、キャリア周期が短くなると必ずしも有効とは言えなくなる。
更に、いわゆる2アーム変調技術が適用される場合には、三相のうち二相の変調率が100[%]に近付くことがあるので、第1実施形態では十分に対応できない恐れがある。
なお、本実施形態では、後述するようにキャリアの半周期前の電流検出値を使用する場合があることから、キャリアである三角波ピーク時点及びボトム時点で電流のサンプリング及び制御演算を開始するものとする。
始めに、インバータの所定の相のスイッチングタイミングを、制御回路50が前回演算周期にて求めた電圧指令値λ(−1≦λ≦1)、つまり、キャリアの今回のピーク時点直前の電圧指令値λ(以下、この電圧指令値を電圧指令値(前回値)という)とキャリアとに基づいて決定する。すなわち、図4における電圧指令値(前回値)λとキャリアとの交点である時刻t0をスイッチングタイミングとする。
[数式3]
Δt=(1−λ)×(TC/4)
[数式4]
Δt≧TM+TDEAD+TDELAY
数式4を数式3に代入して、数式5を得る。
[数式5]
λ≦1−(TM+TDEAD+TDELAY)×4/TC
まず、図5に示すように、キャリアのピーク時点及びボトム時点をサンプリングタイミングとして、各相の電流及び回転子の磁極位置(角度)を予め検出しておく。
次に、キャリアのピーク時点で行う制御演算により、電圧指令値(前回値)λと数式5の右辺の閾値との大小関係を比較し、電流検出値に対するスイッチングノイズによる影響の有無を相ごとに判断する。電圧指令値(前回値)λと閾値との比較によるノイズの影響の有無は、以下の通りである。
a)電圧指令値(前回値)λ>閾値:ノイズの影響あり(この判断結果を「×」とする)
b)電圧指令値(前回値)λ≦閾値:ノイズの影響なし(この判断結果を「○」とする)
1)三相全てがノイズの影響なしと判断された場合は、通常の電流検出技術と同様に、任意の二相の電流検出値を選択する。
2)二相がノイズの影響なしと判断された場合は、その二相の電流検出値を選択する。
3)一相だけがノイズの影響なしと判断された場合は、ノイズの影響を受ける他の二相のキャリア半周期前の電流検出値を選択する。
今回のサンプリングタイミング(キャリアのピーク時点)で電流検出値がノイズの影響を受けていれば、半周期前(キャリアのボトム時点)において電流検出値がノイズの影響を受けていないことは保証できる。また、ケース4,6,7では電流検出値がノイズの影響を受けない相は一つしかなく、電流検出値の同期性を確保するためには、ノイズの影響を受けない二相の電流検出値が必要である。
このため、ケース4,6,7では、ノイズの影響を受けていない二相の半周期前の電流検出値を選択することとした。
20:主回路
21a〜21f:半導体スイッチング素子
30:三相交流モータ
31:磁極位置検出器
40:電流検出回路
41:シャント抵抗
42:差動増幅回路
50:制御回路
51:サンプルホールド回路
52:A/D変換回路
53:CPU
61:直流電圧検出回路
62:駆動回路
Claims (8)
- 半導体スイッチング素子のスイッチング動作により多相の交流負荷に交流電力を供給する主回路と、各相の電圧指令値とキャリアとを比較して前記スイッチング素子をオン・オフさせるPWMパルスを生成する制御回路と、を備えた電力変換器に使用される電流検出装置であって、前記制御回路が前記電圧指令値を生成する演算を行うために前記主回路の少なくとも二相の出力電流を検出する電流検出装置において、
同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
前記制御回路が前回演算周期にて演算した電圧指令値と前記キャリアとの交差するタイミングが前記サンプリングタイミングに最も近い一相をノイズ影響相として、当該ノイズ影響相を除く残りの相の電流検出値を選択し、
当該電流検出値と、演算により求めた前記ノイズ影響相の電流推定値と、を用いて前記主回路の全相の出力電流を同定することを特徴とした電流検出装置。 - 請求項1に記載した電流検出装置において、
前記キャリアとしての三角波のピーク時点が前記サンプリングタイミングであり、
前記サンプリングタイミングにて取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最大値である一相を前記ノイズ影響相とすることを特徴とした電流検出装置。 - 請求項1に記載した電流検出装置において、
前記キャリアとしての三角波のボトム時点が前記サンプリングタイミングであり、
前記サンプリングタイミングにて取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の中の最小値である一相を前記ノイズ影響相とすることを特徴とした電流検出装置。 - 請求項1に記載した電流検出装置において、
前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングであり、
前記サンプリングタイミングにて取得した各相の電流検出値のうち、前記制御回路が演算した前回演算周期における各相の電圧指令値の絶対値の中の最大値である一相を前記ノイズ影響相とすることを特徴とした電流検出装置。 - 半導体スイッチング素子のスイッチング動作により多相の交流負荷に交流電力を供給する主回路と、各相の電圧指令値とキャリアとを比較して前記スイッチング素子をオン・オフさせるPWMパルスを生成する制御回路と、を備えた電力変換器に使用される電流検出装置であって、前記制御回路が前記電圧指令値を生成する演算を行うために前記主回路の少なくとも二相の出力電流を検出する電流検出装置において、
同一のサンプリングタイミングにより取得した各相の電流検出値のうち、
前記制御回路が前回演算周期にて演算した電圧指令値が、少なくとも前記スイッチング素子によるスイッチングノイズ最大幅と前記キャリアの周期とを含む関数としての閾値以下である二相の電流検出値を選択し、
当該二相の電流検出値と、演算により求めた他相の電流推定値と、により前記主回路の全相の出力電流を同定することを特徴とした電流検出装置。 - 請求項5に記載した電流検出装置において、
前記キャリアとしての三角波のピーク時点及びボトム時点が前記サンプリングタイミングであり、
前記制御回路が前回演算周期にて演算した電圧指令値が前記閾値以下である相が一相だけである時に、電圧指令値が前記閾値を超える二相については、前回のサンプリングタイミングにて取得した電流検出値を選択することを特徴とした電流検出装置。 - 請求項5または6に記載した電流検出装置において、
前記閾値が、
1−(前記スイッチングノイズの最大幅+前記電力変換器の上下アームのデッドタイム+電流検出遅れ時間)×4/(前記キャリアの周期)
であることを特徴とした電流検出装置。 - 請求項1〜7の何れか1項に記載した電流検出装置において、
前記主回路が三相交流電流を出力することを特徴とした電流検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013294A JP2017135835A (ja) | 2016-01-27 | 2016-01-27 | 電流検出装置 |
JP2019230256A JP6950734B2 (ja) | 2016-01-27 | 2019-12-20 | 電流検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016013294A JP2017135835A (ja) | 2016-01-27 | 2016-01-27 | 電流検出装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019230256A Division JP6950734B2 (ja) | 2016-01-27 | 2019-12-20 | 電流検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017135835A true JP2017135835A (ja) | 2017-08-03 |
Family
ID=59503060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016013294A Pending JP2017135835A (ja) | 2016-01-27 | 2016-01-27 | 電流検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017135835A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003765A (ja) * | 2012-06-15 | 2014-01-09 | Denso Corp | モータ制御装置、及び、これを用いた電動パワーステアリング装置 |
WO2015182287A1 (ja) * | 2014-05-29 | 2015-12-03 | 日本精工株式会社 | 電動パワーステアリング装置 |
JP2015216749A (ja) * | 2014-05-09 | 2015-12-03 | 三菱電機株式会社 | インバ−タ装置およびその制御方法、電動機制御装置 |
-
2016
- 2016-01-27 JP JP2016013294A patent/JP2017135835A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003765A (ja) * | 2012-06-15 | 2014-01-09 | Denso Corp | モータ制御装置、及び、これを用いた電動パワーステアリング装置 |
JP2015216749A (ja) * | 2014-05-09 | 2015-12-03 | 三菱電機株式会社 | インバ−タ装置およびその制御方法、電動機制御装置 |
WO2015182287A1 (ja) * | 2014-05-29 | 2015-12-03 | 日本精工株式会社 | 電動パワーステアリング装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3062428B1 (en) | Inverter phase current reconstruction apparatus and methods | |
JP4866216B2 (ja) | 電力変換装置 | |
JP6045765B1 (ja) | 電力変換装置およびこれを適用した車両駆動システム | |
JP5161985B2 (ja) | 電力変換装置および電動パワーステアリングの制御装置 | |
EP3522363B1 (en) | Control device for power converter | |
JP2007259675A (ja) | 電力変換器システム | |
JP2009131065A (ja) | 多相電動機の制御装置 | |
JP6124723B2 (ja) | 三相インバータの電流検出装置 | |
JPWO2016143121A1 (ja) | 交流回転機の制御装置および電動パワーステアリングの制御装置 | |
JP6419361B2 (ja) | 電力変換装置及び回転電機駆動装置 | |
JP6950734B2 (ja) | 電流検出装置 | |
JP5200559B2 (ja) | アクティブゲート回路 | |
JP2007110811A (ja) | インバータ装置とその制御方法 | |
JP6579195B2 (ja) | 電力制御方法、及び、電力制御装置 | |
JP6001623B2 (ja) | インバータ制御装置及び方法 | |
JP5787053B2 (ja) | 3相v結線コンバータの制御装置 | |
JP6372424B2 (ja) | 電力変換装置および電流検出方法 | |
JP2020048360A (ja) | モータ制御装置、モータシステム及びインバータ制御方法 | |
JP2017135835A (ja) | 電流検出装置 | |
JP2014036539A (ja) | インバータ装置及びインバータ装置のスイッチングタイミング補正方法 | |
JP5344988B2 (ja) | 電力変換器の制御装置 | |
CN113661646B (zh) | 电力转换装置及其控制方法 | |
JP2015204651A (ja) | 誘導電動機の制御装置および制御方法 | |
JP2005253190A (ja) | 半導体電力変換装置 | |
JP2018057206A (ja) | 電力変換器の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200226 |