JP2017130886A - 発振器、集積回路、無線通信装置および無線通信方法 - Google Patents
発振器、集積回路、無線通信装置および無線通信方法 Download PDFInfo
- Publication number
- JP2017130886A JP2017130886A JP2016010780A JP2016010780A JP2017130886A JP 2017130886 A JP2017130886 A JP 2017130886A JP 2016010780 A JP2016010780 A JP 2016010780A JP 2016010780 A JP2016010780 A JP 2016010780A JP 2017130886 A JP2017130886 A JP 2017130886A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- capacitance
- oscillation
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 44
- 238000000034 method Methods 0.000 title description 6
- 230000010355 oscillation Effects 0.000 claims abstract description 97
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 11
- 239000000284 extract Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000000605 extraction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000010267 cellular communication Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】回路面積や消費電力を増大させずに、デジタル回路を用いて広帯域化を実現可能な発振器を提供する。【解決手段】発振器は、第１信号に基づいてキャパシタンスを調整する第１可変容量部と、第２信号に基づいてキャパシタンスを調整する第２可変容量部と、を有し、第１可変容量部および第２可変容量部のキャパシタンスに応じた周波数の発振信号を生成して出力する発振部と、発振信号の整数位相を検出して出力する整数位相検出器と、基準となる第３信号と発振信号とに基づいて、発振信号の小数位相を検出して出力する小数位相検出器と、整数位相および小数位相と、周波数制御信号と、に基づいて、発振信号の位相誤差を表す第４信号を生成して出力する位相誤差生成器と、第４信号に含まれる所定の周波数帯域の第１信号を抽出して、第３信号に非同期に出力する第１フィルタと、第４信号に含まれる所定の周波数帯域の第２信号を抽出して、第３信号に同期化して出力する第２フィルタと、を備える。【選択図】図１
Description
本発明の実施形態は、発振器、集積回路、無線通信装置および無線通信方法に関する。
一般に、広いループ帯域を持つＰＬＬ（Phased Lock Loop）回路は、外来雑音に対する耐性が強く、広帯域でのＰＬＬ制御を高精度に行えるという長所がある。ＰＬＬ回路を広帯域に設計するには、位相余裕を十分に確保するために、ループの遅延時間を最小化することが重要である。
しかしながら、デジタルＰＬＬ回路では、位相誤差算出やフィルタ処理を行う同期回路によって遅延時間が大きくなる傾向にある。そこで、位相周波数検出器（ＰＦＤ：Phase Frequency Detector）とアナログフィルタを追加して、低遅延な信号経路を生成してＰＬＬ回路を広帯域化する構成が提案されている。
しかしながら、デジタルＰＬＬ回路内に、アナログ素子からなる位相周波数検出器とアナログフィルタを追加すると、回路面積や消費電力が増大するという問題がある。また、アナログ素子の電気的特性のばらつきによって、フィルタ特性が所望の値からずれるのを防止するために、デジタルＰＬＬ回路を動作させる前にキャリブレーションを行う必要があり、メンテナンスにも手間がかかるという問題がある。このため、デジタルＰＬＬ回路を動作させるのにも時間がかかり、さらなる消費電力の増大を招いてしまう。
P.-Y. Wang et al., "A Digital Intensive Fractional-N PLL and All-Digital Self-Calibration Schemes," IEEE J. of Solid-State Circuits Vol. 44, No. 8, Aug. 2009.
本発明が解決しようとする課題は、回路面積や消費電力を増大させずに、デジタル回路を用いて広帯域化を実現可能な発振器、集積回路、無線通信装置および無線通信方法を提供するものである。
本実施形態では、第１信号に基づいてキャパシタンスを調整する第１可変容量部と、第２信号に基づいてキャパシタンスを調整する第２可変容量部と、を有し、前記第１可変容量部および前記第２可変容量部のキャパシタンスに応じた周波数の発振信号を生成して出力する発振部と、
前記発振信号の整数位相を検出して出力する整数位相検出器と、
基準となる第３信号と前記発振信号とに基づいて、前記発振信号の小数位相を検出して出力する小数位相検出器と、
前記整数位相および前記小数位相と、周波数制御信号と、に基づいて、前記発振信号の位相誤差を表す第４信号を生成して出力する位相誤差生成器と、
前記第４信号に含まれる所定の周波数帯域の前記第１信号を抽出して、前記第３信号に非同期に出力する第１フィルタと、
前記第４信号に含まれる所定の周波数帯域の前記第２信号を抽出して、前記第３信号に同期化して出力する第２フィルタと、を備える発振器が提供される。
前記発振信号の整数位相を検出して出力する整数位相検出器と、
基準となる第３信号と前記発振信号とに基づいて、前記発振信号の小数位相を検出して出力する小数位相検出器と、
前記整数位相および前記小数位相と、周波数制御信号と、に基づいて、前記発振信号の位相誤差を表す第４信号を生成して出力する位相誤差生成器と、
前記第４信号に含まれる所定の周波数帯域の前記第１信号を抽出して、前記第３信号に非同期に出力する第１フィルタと、
前記第４信号に含まれる所定の周波数帯域の前記第２信号を抽出して、前記第３信号に同期化して出力する第２フィルタと、を備える発振器が提供される。
以下、図面を参照しながら、本発明の実施形態を説明する。
（第１の実施形態）
図１は第１の実施形態による発振器１の概略構成を示すブロック図である。図１の発振器１は、例えば受信機や送信機等の無線装置用の局部発振器として用いることができる。なお、図１の発振器１の用途は無線装置に限られるものではない。
図１は第１の実施形態による発振器１の概略構成を示すブロック図である。図１の発振器１は、例えば受信機や送信機等の無線装置用の局部発振器として用いることができる。なお、図１の発振器１の用途は無線装置に限られるものではない。
図１の発振器１は、発振部２と、整数位相検出器３と、小数位相検出器４と、位相誤差生成器５と、第１フィルタ６と、第２フィルタ７とを備えている。図１の発振器１内の各部は、すべてデジタル回路で構成されている。すなわち、図１の発振器１は、発振信号のデジタルＰＬＬ制御を行うＡＤＰＬＬ（All Digital Phased Locked Loop）回路である。
発振部２は、デジタル制御発振器（ＤＣＯ：Digital Controlled Oscillator）である。図２Ａは、発振部２の具体的な回路構成の一例を示す等価回路図である。図２ＡはＬＣ−ＶＣＯと呼ばれる発振原理を利用しており、インダクタ１１と、可変容量器１２と、負性抵抗１３とを並列接続した回路を有する。負性抵抗１３を、図２Ｂに示すように、交差接続された２つのＭＯＳトランジスタ１３ａ，１３ｂで構成してもよい。
図２Ａの可変容量器１２は、図２Ｃに示すように、並列接続された第１可変容量部１４と第２可変容量部１５とを有する。
第１可変容量部１４は、並列接続された複数の第１容量素子１４ａと、各第１容量素子１４ａにそれぞれ直列接続され第１信号によりオンまたはオフに切り替えられる複数の第１スイッチ１４ｂとを有する。同様に、第２可変容量部１５は、並列接続された複数の第２容量素子１５ａと、各第２容量素子１５ａにそれぞれ直列接続され第２信号によりオンまたはオフに切り替えられる複数の第２スイッチ１５ｂとを有する。
後述するように、第１可変容量部１４内の複数の第１スイッチ１４ｂは、第１信号により、それぞれ個別にオンまたはオフに切り替えられるため、第１信号によって、第１可変容量部１４のキャパシタンスを複数通りに切り替えることができる。同様に、第２可変容量部１５内の複数の第２スイッチ１５ｂは、第２信号により、それぞれ個別にオンまたはオフに切り替えられるため、第２信号によって、第２可変容量部１５のキャパシタンスを複数通りに切り替えることができる。これにより、第１可変容量部１４のキャパシタンスは、第１フィルタ６から出力される第１信号により可変制御される。同様に、第２可変容量部１５のキャパシタンスは、第２フィルタ７から出力される第２信号により可変制御される。
ＤＣＯ２から出力される発振信号の発振周波数は、第１可変容量部１４のキャパシタンスによっても制御できるし、また、第２可変容量部１５のキャパシタンスによっても制御できる。すなわち、ＤＣＯ２から出力される発振信号は、第１フィルタ６と第１可変容量部１４によるＰＬＬ制御にて発振周波数が制御されるとともに、第２フィルタ７と第２可変容量部１５によるＰＬＬ制御にて発振周波数が制御される。
第１フィルタ６は、基準信号ＲＥＦに非同期に動作しているため、第１フィルタ６から出力される第１信号には、グリッチが含まれるおそれがある。第１信号にグリッチが含まれていると、第１可変容量部１４のキャパシタンスが急激に変化し、ＤＣＯ２の動作が不安定になるおそれがある。
そこで、本実施形態では、第１可変容量部１４のキャパシタンスを、第２可変容量部１５のキャパシタンスよりも小さくしている。第１可変容量部１４のキャパシタンスを第２可変容量部１５のキャパシタンスよりも小さくすることで、仮に第１信号に含まれるグリッチの影響で第１可変容量部１４のキャパシタンスが変動しても、ＤＣＯ２の動作が不安定になるおそれがなくなる。
なお、発振部２の回路構成は図２Ａに示したものに限定されない。図３Ａは一変形例による発振部２の回路図である。図３ＡはリングＶＣＯと呼ばれる発振原理を利用しており、リング状に縦続接続された複数のインバータ１６と、任意のインバータ１６の段間に接続された可変容量器１２とを有する。図３Ａの可変容量器１２は、図３Ｂに示すように、任意のインバータ１６の出力端子と接地ノードとの間に並列接続された第１可変容量部１４と第２可変容量部１５とを有する。第１可変容量部１４と第２可変容量部１５の内部構成は図２Ｃと同様である。図３Ａの発振部２においても、第１信号および第２信号によって、第１可変容量部１４と第２可変容量部１５のキャパシタンスを変化させて、発振信号の発振周波数を可変制御することができる。
図１の整数位相検出器３は、発振信号の整数位相を検出して出力する。整数位相検出器３は、不図示のカウンタを含んでおり、このカウンタにて発振信号のサイクル数をカウントし、このカウント値が整数位相となる。
小数位相検出器４は、基準となる第３信号（基準信号ＲＥＦとも呼ぶ）と発振信号とに基づいて、発振信号の小数位相を検出して出力する位相デジタル変換器（ＴＤＣ：Time to Digital Converter）である。小数位相検出器４は、発振信号と基準信号ＲＥＦとの位相差を小数位相として検出して出力する。
位相誤差生成器５は、整数位相および小数位相と、外部から入力される周波数制御信号ＦＣＷと、に基づいて、発振信号の位相誤差を表す第４信号を生成して出力する。
第１フィルタ６は、第４信号に含まれる所定の周波数帯域の第１信号を抽出して、基準信号ＲＥＦに非同期に出力する。すなわち、第１フィルタ６は、基準信号ＲＥＦに非同期に第１信号の抽出処理を行うフィルタである。基準信号ＲＥＦに非同期であるため、第１フィルタ６を通過するのに要する時間は短くて済み、第１フィルタ６を通過することによる位相の変化量も抑制することができる。第１フィルタ６が抽出する周波数帯域は、例えば基準信号ＲＥＦの周波数の１／１０程度である。
第２フィルタ７は、第４信号に含まれる所定の周波数帯域の第２信号を抽出して、基準信号ＲＥＦに同期して出力する。すなわち、第２フィルタ７は、基準信号ＲＥＦに同期化して第２信号の抽出処理を行うフィルタである。基準信号ＲＥＦに同期化しているため、第２フィルタ７を通過するのに要する時間は第１フィルタ６を通過するのに要する時間よりも長くなり、第２フィルタ７を通過することによる位相の変化量は、第１フィルタ６を通過することによる位相の変化量よりも大きくなる。
第１フィルタ６が抽出する周波数帯域は、第２フィルタ７が抽出する周波数帯域よりも広く、かつ第１フィルタ６は基準信号に同期させないのに対して、第２フィルタ７は基準信号ＲＥＦに同期化させる。
図４は第２フィルタ７の内部構成の一例を示すブロック図である。図４の第２フィルタ７は、フィルタ部７ａと、同期化部７ｂとを有する。フィルタ部７ａは、第１フィルタ６と同様に構成可能である。よって、フィルタ部７ａは、第１フィルタ６と同様の周波数帯域の信号を通過させる。フィルタ部７ａを通過した信号は、同期化部７ｂにて、基準信号ＲＥＦに同期化されて、第２信号として出力される。このように、第１フィルタ６と第２フィルタ７の違いは、フィルタリングした後の出力信号を基準信号ＲＥＦで同期化するか否かである。
次に、図１の発振器１の動作を説明する。図１の発振器１では、ＤＣＯ２から出力された発振信号の整数位相を整数位相検出器３で検出するとともに、発振信号小数位相を小数位相検出器４で検出する。検出された整数位相と小数位相は位相誤差生成器５に入力される。位相誤差生成器５は、整数位相および小数位相と、外部から入力される周波数制御信号ＦＣＷとに基づいて、発振信号の位相誤差を表す第４信号を生成し、第１フィルタ６と第２フィルタ７に供給する。
第１フィルタ６は、第４信号に含まれる所定の周波数帯域の第１信号を抽出して、そのまま出力する。第２フィルタ７は、第４信号に含まれる所定の周波数帯域の第２信号を抽出して、基準信号ＲＥＦに同期して出力する。このように、第１信号は基準信号ＲＥＦに非同期であるのに対して、第２信号は基準信号ＲＥＦに同期している。よって、第１フィルタ６に第４信号が入力されてから第１信号が出力されるまでの信号遅延時間は、第２フィルタ７に第４信号が入力されてから第２フィルタ７が出力されるまでの信号遅延時間よりも短くなる。これはすなわち、第４信号が第１フィルタ６を通過することによる位相変化量は、第２フィルタ７を通過することによる位相変化量よりも小さいことを意味する。別の言い方をすると、第１フィルタ６は、第２フィルタ７よりも位相余裕度が大きい。
第１フィルタ６から出力された第１信号は、ＤＣＯ２内の第１可変容量部１４のキャパシタンスを可変制御するのに用いられる。同様に、第２フィルタ７から出力された第２信号は、ＤＣＯ２内の第２可変容量部１５のキャパシタンスを可変制御するのに用いられる。
ＤＣＯ２から出力される発振信号の発振周波数は、第１可変容量部１４のキャパシタンスによっても可変制御できるし、第２可変容量部１５のキャパシタンスによっても可変制御できる。第１信号は、基準信号ＲＥＦに同期していないため、第１信号は、第２信号よりも、より早いタイミングで出力されるため、第１可変容量部１４のキャパシタンスは第２可変容量部１５のキャパシタンスよりも、より迅速に変化する。ただし、第１信号は、基準信号ＲＥＦに同期していないため、グリッチを含んでいるおそれがあり、第１可変容量部１４のキャパシタンスは変動しやすい。ところが、本実施形態では、第１可変容量部１４のキャパシタンスを、第２可変容量部１５のキャパシタンスよりも小さくしているため、ＤＣＯ２から出力される発振信号の発振周波数が第１可変容量部１４のキャパシタンスの一時的な変動の影響を受ける恐れは少ない。
本実施形態によれば、基準信号ＲＥＦに非同期に動作する第１フィルタ６と第１可変容量部１４とを設けることで、発振信号の位相誤差に応じて、迅速に発振信号の発振周波数を可変制御でき、位相余裕度の大きい広帯域動作が可能となる。また、仮に発振信号の発振周波数が大きく変動した場合には、第２フィルタ７から出力される第２信号によって、第２可変容量部１５のキャパシタンスを大きく変化させることができるため、発振信号の発振周波数の大きな変動にも対応可能である。一般に、発振信号の発振周波数の大きな変動は、低い周期で起こるため、基準信号ＲＥＦに同期化して動作する第２フィルタ７から出力される第２信号による第２可変容量部１５のキャパシタンス制御により、発振信号の発振周波数の大きな変動にも対応可能である。すなわち、第１フィルタ６と第１可変容量部１４による発振信号のＰＬＬ制御は、広帯域の制御であるのに対し、第２フィルタ７と第２可変容量部１５による発振信号のＰＬＬ制御は、狭帯域の制御である。
このように、本実施形態では、基準信号ＲＥＦに非同期に動作する第１フィルタ６および第１可変容量部１４と、基準信号ＲＥＦに同期して動作する第２フィルタ７および第２可変容量部１５とを有し、第１可変容量部１４のキャパシタンスを第２可変容量部１５のキャパシタンスよりも小さくするため、発振信号の位相誤差に応じて、第１フィルタ６および第１可変容量部１４を用いて迅速に発振信号の発振周波数を制御することで広帯域化が可能となる。また、発振信号の発振周波数の大きな変動に対しては、基準信号ＲＥＦに同期した第２フィルタ７および第２可変容量部１５を用いて発振信号の発振周波数を制御することができる。
本実施形態による発振器１は、すべてをデジタル回路で構成できるため、回路面積と消費電力の削減が図れ、部材コストの削減も図れる。
（第２の実施形態）
第１フィルタ６は、基準信号ＲＥＦに非同期に動作するため、第２フィルタ７よりも高速に信号を通過させることができるものの、第１フィルタ６の出力である第１信号にはグリッチが含まれるおそれが高くなる。以下に説明する第２の実施形態は、第１信号のグリッチを低減するものである。
第１フィルタ６は、基準信号ＲＥＦに非同期に動作するため、第２フィルタ７よりも高速に信号を通過させることができるものの、第１フィルタ６の出力である第１信号にはグリッチが含まれるおそれが高くなる。以下に説明する第２の実施形態は、第１信号のグリッチを低減するものである。
図５は第２の実施形態による発振器１の概略構成を示すブロック図である。図５の発振器１は、図１の発振器１の構成に加えて、タイミング調整部１７を備えている。タイミング調整部１７は、第１フィルタ６と第１可変容量部１４との間に介挿されている。タイミング調整部１７は、第１信号の遅延量を調整した第５信号を生成して出力する。第１可変容量部１４は、第５信号に基づいてキャパシタンスを調整する。
タイミング調整部１７は、第１信号に含まれるグリッチの量が最小となるように、第１信号の遅延量を設定する。なお、第１フィルタ６は、第２フィルタ７よりも迅速に動作するという特徴を生かすには、タイミング調整部１７による遅延量は、第２フィルタ７の信号伝搬時間よりも短い時間に設定するのが望ましい。
このように、第１フィルタ６から出力された第１信号の遅延量をタイミング調整部１７で調整した第５信号に基づいて第１可変容量部１４のキャパシタンスを制御するため、基準信号ＲＥＦに非同期に動作する第１フィルタ６を用いても、グリッチの発生を抑制しつつ、発振信号の発振周波数を調整できる。
（第３の実施形態）
第１の実施形態による発振器１内の第１フィルタ６と第１可変容量部１４は、小さな位相誤差に応じて発振信号の発振周波数を迅速に制御するものであり、位相誤差生成器５から出力される位相誤差が大きくなると、正しいＰＬＬ制御ができなくなり、ファンクションエラーを引き起こして、正常なＰＬＬ制御が行えなくなるおそれがある。以下に説明する第３の実施形態は、このような不具合を解消するものである。
第１の実施形態による発振器１内の第１フィルタ６と第１可変容量部１４は、小さな位相誤差に応じて発振信号の発振周波数を迅速に制御するものであり、位相誤差生成器５から出力される位相誤差が大きくなると、正しいＰＬＬ制御ができなくなり、ファンクションエラーを引き起こして、正常なＰＬＬ制御が行えなくなるおそれがある。以下に説明する第３の実施形態は、このような不具合を解消するものである。
図６は第３の実施形態による発振器１の概略構成を示すブロック図である。図６の発振器１は、図１の発振器１の構成に加えて、位相誤差判定器１８と、制御部１９とを備えている。
位相誤差判定器１８は、位相誤差生成器５から出力される位相誤差を表す第４信号に基づいて、位相誤差の絶対値が所定値を超えたか否かを判定する。
制御部１９は、位相誤差判定器１８にて所定値を超えたと判定されない間は、第１フィルタ６から出力された第１信号による第１可変容量部１４のキャパシタンス調整を行わずに、第２信号による第２可変容量部１５のキャパシタンス調整により発振信号の周波数を制御する。また、制御部１９は、位相誤差判定器１８にて所定値を超えたと判定されると、第１信号による第１可変容量部１４のキャパシタンス調整と第２信号による第２可変容量部１５のキャパシタンス調整とを行う。
発振器１が発振動作を開始した直後は、まだ動作が不安定であり、位相誤差生成器５から大きな位相誤差を表す第４信号が出力されるおそれがある。第１フィルタ６に接続された第１可変容量部１４のキャパシタンスは第２可変容量部１５のキャパシタンスよりも小さいため、大きな位相誤差に応じたＰＬＬ制御を行うことができず、ファンクションエラーとなるおそれがある。ファンクションエラーになると、第１フィルタ６と第１可変容量部１４を用いたＤＣＯ２の発振信号のＰＬＬ制御は正常に行われなくなる。そこで、位相誤差判定器１８は、発振器１が発振動作を開始した直後など、位相誤差生成器５にて大きな位相誤差が生成されたか否かを判定する。制御部１９は、位相誤差判定器１８の判定結果に基づいて、位相誤差が小さくなるまでは、第１フィルタ６と第１可変容量部１４を用いた発振信号のＰＬＬ制御を停止させ、第２フィルタ７と第２可変容量部１５を用いた発振信号のＰＬＬ制御を行う。第２可変容量部１５は、キャパシタンスを大きく可変制御できるため、位相誤差が大きい場合であっても、ファンクションエラーにならずに、発振信号の発振周波数を制御することができる。
一方、制御部１９は、位相誤差が小さくなると、第１の実施形態と同様に、第１フィルタ６と第１可変容量部１４による発振信号のＰＬＬ制御も併せて行う。これにより、発振器１の広帯域化を実現できる。
なお、図６の第１フィルタ６と第１可変容量部１４との間に、図５と同様に、タイミング調整部１７を介挿してもよい。
このように、第３の実施形態では、位相誤差が所定値を超えた場合には、第１フィルタ６と第１可変容量部１４を用いた発振信号のＰＬＬ制御を行わずに、第２フィルタ７と第２可変容量部１５を用いた発振信号のＰＬＬ制御を行い、位相誤差が所定値以下の場合に、両方のＰＬＬ制御を行うため、ＰＬＬ制御を正常に行えないことを示すファンクションエラーを起こすことなく、発振器１の動作を安定化させることができる。また、位相誤差が所定以下の場合には、第１の実施形態と同様の効果が得られる。
（第４の実施形態）
上述した第１〜第３の実施形態における発振器１は、受信回路６１または、受信回路６１および送信回路６２を備えた無線通信装置６３にて用いられることができる。図７は第１〜第３の実施形態におけるＡＤＰＬＬ構成の発振器１を有する受信回路６１および無線通信装置６３の内部構成を示すブロック図である。
上述した第１〜第３の実施形態における発振器１は、受信回路６１または、受信回路６１および送信回路６２を備えた無線通信装置６３にて用いられることができる。図７は第１〜第３の実施形態におけるＡＤＰＬＬ構成の発振器１を有する受信回路６１および無線通信装置６３の内部構成を示すブロック図である。
図７の無線通信装置６３は、ＲＦ部９１とベースバンド部９２とを備えている。ＲＦ部９１は、送信回路６２と、受信回路６１と、送信回路６２および受信回路６１が共用する局部発振信号を生成する発振器１と、アンテナ部８０に接続されたバンドパスフィルタ（ＢＰＦ）６４とを有する。ベースバンド部９２は、ベースバンド処理を行う信号処理部（ＤＳＰ）６５とを有する。図７の発振器１は、第１〜第３の実施形態で説明した発振器と同様に構成されている。図７の無線通信装置６３のすべては、１チップのＩＣ（Integrated Circuit：集積回路）で構成可能である。あるいは、図７の無線通信装置６３を複数のチップで構成してもよい。例えば、ＲＦ部９１とベースバンド部９２を別個のチップで構成してもよいし、ＲＦ部９１を複数のチップで構成してもよいし、ベースバンド部９２を複数のチップで構成してもよい。
受信回路６１は、送受切替スイッチ７１と、低雑音増幅器（ＬＮＡ）７２と、Ｉ信号受信用のミキサ（ＭＩＸ）７３、ローパスフィルタ（ＬＰＦ）７４およびＡ／Ｄ変換器（ＡＤＣ）７５と、Ｑ信号受信用のミキサ（ＭＩＸ）７６、ローパスフィルタ（ＬＰＦ）７７およびＡ／Ｄ変換器（ＡＤＣ）７８と、発振器１からの局部発振信号を分周する分周器７９とを有する。
送信回路６２は、送受切替スイッチ８１と、パワーアンプ（ＰＡ）８２と、Ｉ信号送信用のミキサ（ＭＩＸ）８３、ローパスフィルタ（ＬＰＦ）８４およびＤ／Ａ変換器（ＤＡＣ）８５と、Ｑ信号送信用のミキサ（ＭＩＸ）８６、ローパスフィルタ（ＬＰＦ）８７およびＤ／Ａ変換器（ＤＡＣ）８８と、発振器１からの局部発振信号を分周する分周器８９とを有する。
信号処理部６５は、送信処理機能と、受信処理機能と、ＭＡＣ（Media Access Control）層またはその上位のネットワーク階層の処理を行う機能とを備えている。
図７の受信回路機６１と送信回路６２のそれぞれを単体で備える無線通信装置６３を設けてもよい。
図７の無線通信装置６３は、一つのアンテナ部８０しか備えていないが、アンテナの数には特に制限はない。例えば、送信用のアンテナ部８０と受信用のアンテナ部８０を別個に設けてもよいし、Ｉ信号用のアンテナ部８０とＱ信号用のアンテナ部８０を別個に設けてもよい。アンテナ部８０が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。
図７に示した無線通信装置６３は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置６３にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図７に示した無線通信装置６３同士での無線通信の無線方式は、特に限定されるものではなく、第３世代以降のセルラー通信、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近接無線通信など、種々のものが適用可能である。
図８はホスト装置であるＰＣ９１と周辺機器であるマウス９２との間で無線通信を行う例を示しており、ＰＣ９１とマウス９２の双方に、図７に示した無線通信装置６３が内蔵されている。マウス９２は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth（登録商標）４．０の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。
図９はウェアラブル端末９３とホスト装置（例えばＰＣ９１）との間で無線通信を行う例を示している。ウェアラブル端末９３は、人間の身体に装着されるものであり、図９のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図９の場合も、ウェアラブル端末９３とＰＣ９１の両方に、図７に示した無線通信装置６３が内蔵されている。なお、ＰＣ９１とは、コンピュータやサーバなどである。ウェアラブル端末９３も、人間の身体に装着されるため、内蔵バッテリのためのスペースが限られているため、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。
また、図７に示した無線通信装置６３同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス９２の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。
さらに、図７に示した無線通信装置６３同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、ＬＥＤ等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。
上述した各実施形態で説明した発振器１および無線通信装置６３の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、発振器１および無線通信装置６３の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
また、発振器１および無線通信装置６３の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 発振器、２ 発振部、３ 整数位相検出器、４ 小数位相検出器、５ 位相誤差生成器、６ 第１フィルタ、７ 第２フィルタ、１１ インダクタ、１２ 可変容量器、１３ 負性抵抗、１４ 第１可変容量部、１４ａ 第１容量素子、１４ｂ 第１スイッチ、１５ 第２可変容量部、１５ａ 第２容量素子、１５ｂ 第２スイッチ、１６ インバータ、１７ タイミング調整部、１８ 位相誤差判定器、１９ 制御部、６１ 受信回路、６２ 送信回路、６３ 無線通信装置、７１ 送受切替スイッチ、７２ 低雑音増幅器、７３ ミキサ、７４ ローパスフィルタ、７５ Ａ／Ｄ変換器、７６ ミキサ、７７ ローパスフィルタ、７８ Ａ／Ｄ変換器、７９ 分周器、８１ 送受切替スイッチ、８２ パワーアンプ、８３ ミキサ、８４ ローパスフィルタ、８５ Ｄ／Ａ変換器、８６ ミキサ、８７ ローパスフィルタ、８８ Ｄ／Ａ変換器、８９ 分周器、９１ ＲＦ部、９２ ベースバンド部
Claims (11)
- 第１信号に基づいてキャパシタンスを調整する第１可変容量部と、第２信号に基づいてキャパシタンスを調整する第２可変容量部と、を有し、前記第１可変容量部および前記第２可変容量部のキャパシタンスに応じた周波数の発振信号を生成して出力する発振部と、
前記発振信号の整数位相を検出して出力する整数位相検出器と、
基準となる第３信号と前記発振信号とに基づいて、前記発振信号の小数位相を検出して出力する小数位相検出器と、
前記整数位相および前記小数位相と、周波数制御信号と、に基づいて、前記発振信号の位相誤差を表す第４信号を生成して出力する位相誤差生成器と、
前記第４信号に含まれる所定の周波数帯域の前記第１信号を抽出して、前記第３信号に非同期に出力する第１フィルタと、
前記第４信号に含まれる所定の周波数帯域の前記第２信号を抽出して、前記第３信号に同期化して出力する第２フィルタと、を備える発振器。 - 前記第１可変容量部のキャパシタンスは、前記第２可変容量部のキャパシタンスより小さい請求項１に記載の発振器。
- 前記第１可変容量部は、並列接続された複数の第１容量素子と、各第１容量素子にそれぞれ直列接続され前記第１信号によりオンまたはオフに切り替えられる複数の第１スイッチと、を含み、
前記第２可変容量部は、並列接続された複数の第２容量素子と、各第２容量素子にそれぞれ直列接続され前記第２信号によりオンまたはオフに切り替えられる複数の第２スイッチと、を含む、請求項１または２に記載の発振器。 - 前記発振部、前記整数位相検出器、前記小数位相検出器、前記位相誤差生成器、前記第１フィルタおよび前記第２フィルタは、デジタル回路である請求項１乃至３のいずれか１項に記載の発振器。
- 前記第１信号の遅延量を調整した第５信号を生成して出力するタイミング調整部を備え、
前記第１可変容量部は、前記第５信号に基づいてキャパシタンスを調整する請求項１乃至４のいずれか１項に記載の発振器。 - 前記第２フィルタは、
前記第４信号に含まれる所定の周波数帯域の信号を抽出するフィルタ部と、
前記フィルタ部から出力された信号を前記第３信号で同期化して前記第２信号を生成して出力する同期化部と、を有する請求項１乃至５のいずれか１項に記載の発振器。 - 前記第４信号に基づいて、前記位相誤差の絶対値が所定値を超えたか否かを判定する位相誤差判定器と、
前記位相誤差判定器にて前記所定値を超えたと判定されない間は前記第１信号による前記第１可変容量部のキャパシタンス調整を行わずに前記第２信号による前記第２可変容量部のキャパシタンス調整により前記発振信号の周波数を制御し、前記位相誤差判定器にて前記所定値を超えたと判定されると前記第１信号による前記第１可変容量部のキャパシタンス調整と前記第２信号による前記第２可変容量部のキャパシタンス調整とを行って前記発振信号の周波数を制御部と、を備える請求項１乃至６のいずれか１項に記載の発振器。 - 請求項１乃至７のいずれか１項に記載の発振器を備えた集積回路。
- 請求項８に記載の集積回路と、
少なくとも１つのアンテナと、を備える無線通信装置。 - ＲＦ部と、ベースバンド部とを備えた無線通信装置であって、
前記ＲＦ部は、送信回路と、受信回路と、を有し、
前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
前記受信回路は、
第１信号に基づいてキャパシタンスを調整する第１可変容量部と、第２信号に基づいてキャパシタンスを調整する第２可変容量部と、を有し、前記第１可変容量部および前記第２可変容量部のキャパシタンスに応じた周波数の発振信号を生成して出力する発振部と、
前記発振信号の整数位相を検出して出力する整数位相検出器と、
基準となる第３信号と前記発振信号とに基づいて、前記発振信号の小数位相を検出して出力する小数位相検出器と、
前記整数位相および前記小数位相と、周波数制御信号と、に基づいて、前記発振信号の位相誤差を表す第４信号を生成して出力する位相誤差生成器と、
前記第４信号に含まれる所定の周波数帯域の前記第１信号を抽出して、前記第３信号に非同期に出力する第１フィルタと、
前記第４信号に含まれる所定の周波数帯域の前記第２信号を抽出して、前記第３信号に同期化して出力する第２フィルタと、を有する無線通信装置。 - 第１信号に基づいてキャパシタンスを調整する第１可変容量部と、第２信号に基づいてキャパシタンスを調整する第２可変容量部と、のキャパシタンスに応じた周波数の発振信号を生成して出力するステップと、
前記発振信号の整数位相を検出して出力するステップと、
基準となる第３信号と前記発振信号とに基づいて、前記発振信号の小数位相を検出して出力するステップと、
前記整数位相および前記小数位相と、周波数制御信号と、に基づいて、前記発振信号の位相誤差を表す第４信号を生成して出力するステップと、
前記第４信号に含まれる所定の周波数帯域の前記第１信号を抽出して、前記第３信号に非同期に出力するステップと、
前記第４信号に含まれる所定の周波数帯域の前記第２信号を抽出して、前記第３信号に同期化して出力するステップと、を備える無線通信方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016010780A JP2017130886A (ja) | 2016-01-22 | 2016-01-22 | 発振器、集積回路、無線通信装置および無線通信方法 |
| US15/408,613 US9866224B2 (en) | 2016-01-22 | 2017-01-18 | Oscillator, radio communication device, and radio communication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016010780A JP2017130886A (ja) | 2016-01-22 | 2016-01-22 | 発振器、集積回路、無線通信装置および無線通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017130886A true JP2017130886A (ja) | 2017-07-27 |
Family
ID=59359371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016010780A Pending JP2017130886A (ja) | 2016-01-22 | 2016-01-22 | 発振器、集積回路、無線通信装置および無線通信方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9866224B2 (ja) |
| JP (1) | JP2017130886A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10305495B2 (en) * | 2016-10-06 | 2019-05-28 | Analog Devices, Inc. | Phase control of clock signal based on feedback |
| JP6923849B2 (ja) * | 2018-01-29 | 2021-08-25 | オムロン株式会社 | 近接センサ及び検出距離の変更方法 |
| US10951202B2 (en) * | 2018-07-20 | 2021-03-16 | Futurewei Technologies, Inc. | Method and apparatus for RC/CR phase error calibration of measurement receiver |
| TWI783416B (zh) * | 2021-03-24 | 2022-11-11 | 瑞昱半導體股份有限公司 | 全數位鎖相迴路及其校正方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193396A (ja) * | 2007-02-05 | 2008-08-21 | Sharp Corp | デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 |
| JP2009010599A (ja) * | 2007-06-27 | 2009-01-15 | Panasonic Corp | デジタル制御発振回路、周波数シンセサイザ、それを用いた無線通信機器及びその制御方法 |
| JP2011009849A (ja) * | 2009-06-23 | 2011-01-13 | Panasonic Corp | Ｐｌｌ周波数シンセサイザ |
| JP2011188114A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3496473A (en) * | 1966-11-14 | 1970-02-17 | Gen Dynamics Corp | Automatically tuned communications systems |
| US6127900A (en) * | 1998-09-30 | 2000-10-03 | Conexant Systems, Inc. | Dual frequency synthesis system |
| US8385476B2 (en) | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| US6778022B1 (en) * | 2001-05-17 | 2004-08-17 | Rf Micro Devices, Inc. | VCO with high-Q switching capacitor bank |
| US7511582B2 (en) * | 2002-08-12 | 2009-03-31 | Broadcom Corporation | Voltage controlled oscillator for use in phase locked loop |
| JP3854912B2 (ja) * | 2002-08-28 | 2006-12-06 | 株式会社豊田自動織機 | 発振回路 |
| US7375593B2 (en) * | 2005-01-19 | 2008-05-20 | Paul William Ronald Self | Circuits and methods of generating and controlling signals on an integrated circuit |
-
2016
- 2016-01-22 JP JP2016010780A patent/JP2017130886A/ja active Pending
-
2017
- 2017-01-18 US US15/408,613 patent/US9866224B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193396A (ja) * | 2007-02-05 | 2008-08-21 | Sharp Corp | デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 |
| JP2009010599A (ja) * | 2007-06-27 | 2009-01-15 | Panasonic Corp | デジタル制御発振回路、周波数シンセサイザ、それを用いた無線通信機器及びその制御方法 |
| JP2011009849A (ja) * | 2009-06-23 | 2011-01-13 | Panasonic Corp | Ｐｌｌ周波数シンセサイザ |
| JP2011188114A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170214409A1 (en) | 2017-07-27 |
| US9866224B2 (en) | 2018-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471057B2 (ja) | 位相同期回路、無線通信装置および無線通信方法 | |
| JP6473328B2 (ja) | デジタル位相固定ループとその制御方法及びこれを用いた超低電力送受信機 | |
| US10218364B2 (en) | Time to digital converter, phase difference pulse generator, radio communication device, and radio communication method | |
| US11057040B2 (en) | Phase-locked loop circuit and clock generator including the same | |
| US20180269885A1 (en) | Oscillator, semiconductor device and wireless communication apparatus | |
| JP2017130886A (ja) | 発振器、集積回路、無線通信装置および無線通信方法 | |
| US10128881B2 (en) | Time to digital converter, radio communication device, and radio communication method | |
| CN107634757B (zh) | 在锁相环路中使用参考时钟抖动来降低突波 | |
| CN109565281A (zh) | 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器 | |
| US20130187690A1 (en) | Capacitive multiplication in a phase locked loop | |
| US7170965B2 (en) | Low noise divider module for use in a phase locked loop and other applications | |
| US20190268008A1 (en) | Apparatus for Digital Phase-Locked Loop and Associated Methods | |
| JPWO2012127770A1 (ja) | 発振周波数調整装置、発振周波数調整方法及び無線通信装置 | |
| TWI654846B (zh) | 具有雙相鎖迴路之時脈產生電路 | |
| US9473294B2 (en) | Radio transceiver having frequency synthesizer | |
| JP2009188850A (ja) | ローカル信号生成回路 | |
| JP2009153009A (ja) | クロック発生回路 | |
| WO2015025966A1 (ja) | 位相－デジタル変換器、無線通信装置、集積回路および無線通信方法 | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| US20170373639A1 (en) | Method And System For A Multi-Core Multi-Mode Voltage-Controlled-Oscillator (VCO) | |
| JP2015198282A (ja) | 音響用ｆｍ送信機 | |
| US20210044298A1 (en) | Phase-Locked Loop | |
| JP2012060603A (ja) | 半導体集積回路および無線通信装置 | |
| JP2010141519A (ja) | 位相同期回路、および通信装置 | |
| TWI749589B (zh) | 收發器電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190712 |