JP2017117846A - パワー半導体装置およびその製造方法 - Google Patents

パワー半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017117846A
JP2017117846A JP2015248917A JP2015248917A JP2017117846A JP 2017117846 A JP2017117846 A JP 2017117846A JP 2015248917 A JP2015248917 A JP 2015248917A JP 2015248917 A JP2015248917 A JP 2015248917A JP 2017117846 A JP2017117846 A JP 2017117846A
Authority
JP
Japan
Prior art keywords
bonding material
wiring member
bonding
power
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015248917A
Other languages
English (en)
Other versions
JP6721329B2 (ja
Inventor
泰成 日野
Yasunari Hino
泰成 日野
新井 規由
Noriyoshi Arai
規由 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015248917A priority Critical patent/JP6721329B2/ja
Priority to US15/234,524 priority patent/US10283430B2/en
Priority to DE102016224068.4A priority patent/DE102016224068B4/de
Priority to CN201611190869.2A priority patent/CN106898590A/zh
Publication of JP2017117846A publication Critical patent/JP2017117846A/ja
Priority to US16/299,315 priority patent/US10475721B2/en
Application granted granted Critical
Publication of JP6721329B2 publication Critical patent/JP6721329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4875Connection or disconnection of other leads to or from bases or plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034Bonding areas specifically adapted for strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32505Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40101Connecting bonding areas at the same height, e.g. horizontal bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40105Connecting bonding areas at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227Connecting the strap to a bond pad of the item
    • H01L2224/40229Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404Connecting portions
    • H01L2224/40475Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499Material of the auxiliary connecting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4099Auxiliary members for strap connectors, e.g. flow-barriers, spacers
    • H01L2224/40991Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/40992Reinforcing structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411Disposition
    • H01L2224/4112Layout
    • H01L2224/41175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73213Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8381Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/84201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434Bonding interfaces of the connector
    • H01L2224/84345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • H01L2224/8481Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909Post-treatment of the connector or bonding area
    • H01L2224/84948Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909Post-treatment of the connector or bonding area
    • H01L2224/84951Forming additional members, e.g. for reinforcing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子と配線部材等との接合強度が改善されるパワー半導体装置と、その製造方法とを提供する。【解決手段】パワー半導体装置1では、IGBT11aのコレクタ電極が、接合材9によって金属板5に接合されている。ダイオード11bのカソード電極が、接合材9によって金属板5に接合されている。配線部材15aが、接合材13によってIGBT11aのエミッタ電極に接合されている。接合材13は、接合材13aと接合材13bとからなる。接合材13aは、IGBT11aと配線部材15aとの間に介在している。接合材13bは、配線部材15aに形成された貫通孔16aに充填されている。接合材13bは、接合材13aに達しており、接合材13aと繋がっている。【選択図】図2

Description

本発明は、パワー半導体装置およびその製造方法に関し、特に、電力の制御に用いられるパワー半導体装置と、そのパワー半導体装置の製造方法とに関するものである。
パワー半導体装置は、産業機器、モータを備えた家電の駆動制御機器、電気自動車、ハイブリッド自動車向けの車載制御機器、鉄道制御機器および太陽光発電の制御機器等に用いられている。このため、パワー半導体装置には、高い電力に対応することが求められている。パワー半導体装置を開示した特許文献の例として、特許文献1、特許文献2および特許文献3がある。
近年、環境規制が高まるにしたがい、パワー半導体装置には、さらに、環境問題に配慮した高い効率と省エネルギー化が求められている。特に、車載制御機器または鉄道制御機器では、省エネルギー化の観点および電気エネルギーの変換に伴う損失を抑える観点から、パワー半導体装置は、高負荷の環境下(高温度の環境下)において用いられるようになっている(高Tj化)。
このため、パワー半導体装置には、高温度の環境下においても、損失を抑えるとともに、高い効率をもって動作することが求められている。具体的には、これまでのパワー半導体装置の通常の動作温度は、Tj=125℃以下、または、Tj=150℃以下であったのに対して、今後は、Tj=175℃以上、または、Tj=200℃以上の高温の環境下において、パワー半導体装置を動作させることが想定されている。
特開2015−024443号公報 特開2012−178513号公報 特開2013−220476号公報
パワー半導体装置(半導体モジュール)には、高温の環境下において動作させるために、パワー半導体装置の材料と構造とについて、見直しが検討されている。特に、高温の環境下では、パワー半導体装置における半導体素子と配線部材等との接合強度が求められている。Snをベースにしたはんだによって半導体素子と配線部材等とが接合されたパワー半導体装置の場合、高温度の環境下では、半導体素子と配線部材等との接合部分の耐久性に問題があった。
本発明は、そのような開発の一環としてなされたものであり、その目的は、半導体素子と配線部材等との接合強度が改善されるパワー半導体装置を提供することであり、他の目的は、そのようなパワー半導体装置の製造方法を提供することである。
本発明に係るパワー半導体装置は、半導体素子と導体部と放熱板と接合材と封止材とを有する。半導体素子は、対向する第1表面および第2表面を有する第1パワー素子を含む。放熱板は、第1パワー素子の第1表面に接合された第1導体板を含む。導体部は、第1パワー素子の第2表面に接合されて第1パワー素子に電気的に接続される第1配線部材を含む。接合材は、第1パワー素子の第1表面と第1導体板とを接合する第1接合材、および、第1パワー素子の第2表面と第1配線部材とを接合する第2接合材を含む。封止材は、半導体素子、導体部および放熱板を封止する。接合材は金属間化合物を含む。第1接合材は、第1部と第2部とを備えている。第1部は、第1パワー素子の第2表面と第1配線部材との間に介在する。第2部は、第1配線部材を貫通して第1部に繋がっている。
本発明に係るパワー半導体装置の製造方法は、以下の工程を備えている。第1導体板を含む放熱板を用意する。第1導体板に第1接合材を塗布する。第1接合材の上に半導体素子を載置する。半導体素子に第2接合材第1部を塗布する。貫通孔が形成された第1配線部材を用意する。貫通孔に第2接合材第1部が露出する態様で、第1配線部材を第2接合材第1部の上に載置し、第1配線部材を保持する。第2接合材第1部に達する態様で、貫通孔に第2接合材第2部を充填塗布する。第1接合材、第2接合材第1部および第2接合材第2部に、熱処理を施す。半導体素子、放熱板および第1配線部材を金型に配置する。金型内に封止材を充填することによって、半導体素子、放熱板および第1配線部材を封止する。封止材によって封止された、半導体素子、放熱板および第1配線部材を、金型から取り出す。第1接合材、第2接合材第1部および第2接合材第2部のそれぞれを塗布する工程では、銅(Cu)、ニッケル(Ni)および銀(Ag)から選ばれる少なくともいずれかの金属の粒子と、スズ(Sn)の粒子とを含む材料が用いられる。熱処理を施す工程では、いずれかの金属と前記スズ(Sn)との金属間化合物が形成される。
本発明に係るパワー半導体装置によれば、第1パワー素子と第1導体板とを接合する第1接合材、および、第1パワー素子と第1配線部材とを接合する第2接合材を含む接合材が、金属間化合物を含む。また、第2接合材が、第1パワー素子の第2表面と第1配線部材との間に介在する第1部と、第1配線部材を貫通して第1部に繋がっている第2部とを備えている。これにより、第1パワー素子と放熱板との接合強度を向上させることができるとともに、第1パワー素子と第1配線部材との接合強度を向上させることができる。
本発明に係るパワー半導体装置の製造方法によれば、第1パワー素子と第1導体板とを接合する第1接合材、ならびに、第1パワー素子と第1配線部材とを接合する第2接合材第1部および第2接合材第2部に、熱処理を施すことによって金属間化合物が形成される。これにより、第1パワー素子と放熱板との接合強度と、第1パワー素子と第1配線部材との接合強度を向上させたパワー半導体装置を製造することができる。
実施の形態1に係るパワー半導体装置の部分平面図である。 同実施の形態において、図1に示す断面線II−IIにおける断面図である。 同実施の形態において、パワー半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図3に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図4に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図5に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図6に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図7に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。 実施の形態2に係るパワー半導体装置の部分平面図である。 同実施の形態において、図10に示す断面線XI−XIにおける断面図である。 同実施の形態において、パワー半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図12に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図13に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図14に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図15に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図16に示す工程の後に行われる工程を示す断面図である。
実施の形態1
実施の形態1に係るパワー半導体装置について説明する。図1および図2に示すように、パワー半導体装置1では、半導体素子11が放熱板3に搭載されている。半導体素子11には、配線部材15aおよび配線部材15bが接続されている。半導体素子11、放熱板3および配線部材15a、15bは、モールド樹脂17によって封止されている。
パワー半導体装置1の構造について、より詳しく説明する。ここでは、半導体素子11の例として、IGBT(Insulated Gate Bipolar Transistor)11aおよびダイオード11bを示す。IGBT11aおよびダイオード11bは、たとえば、一辺の長さが約7mm〜15mm程度の矩形のシリコン(Si)またはシリコンカーバイド(SiC)から形成されている。
IGBT11aおよびダイオード11bのそれぞれの表面と裏面には、電極が形成されている。電極は、アルミニウム(Al)またはアルミニウムシリコン(AlSi)から形成されている。電極の表面には、被覆層として、チタンニッケル金(Ti−Ni−Au)膜が形成されている。
IGBT11aの裏面には、コレクタ電極(図示せず)が形成されている。IGBT11aの表面には、ゲート電極およびエミッタ電極(いずれも図示せず)が形成されている。ダイオード11bの裏面には、アノード電極(図示せず)が形成されている。ダイオード11bの表面には、カソード電極(図示せず)が形成されている。
放熱板3は、金属板5と絶縁金属層7とにより形成されている。金属板5の熱伝導率は、比較的高く、約400W/m・k程度とされる。金属板5の電気抵抗率は、比較的低く、約2μΩ・cm程度とされる。金属板5は、たとえば、銅または銅合金等の金属から形成されている。金属板5の厚さは、たとえば、約3〜5mm程度とされる。
絶縁金属層7は、金属板5の裏面に固着されている。絶縁金属層7は、絶縁層と保護金属層との積層構造とされる。絶縁層として、たとえば、窒化ホウ素およびアルミナ等のフィラーを混入させたエポキシ樹脂が適用されている。保護金属層として、比較的熱伝導性の高い、銅またはアルミニウムとの金属層が適用されている。絶縁層と保護金属層とは、互いに固着している。
IGBT11aのコレクタ電極が、接合材9によって金属板5に接合されている。ダイオード11bのカソード電極が、接合材9によって金属板5に接合されている。IGBT11aのコレクタ電極とダイオード11bのカソード電極とは、導電性の接合材9および金属板5を介して電気的に接続されている。
配線部材15aが、接合材13によってIGBT11aのエミッタ電極に接合されている。接合材13は、接合材13aと接合材13bとからなる。接合材13aは、IGBT11aと配線部材15aとの間に介在している。接合材13bは、配線部材15aに形成された貫通孔16aに充填されている。接合材13bは、接合材13aに達しており、接合材13aと繋がっている。また、配線部材15bが、接合材13によってIGBT11aのゲート電極に接合されている。
さらに、配線部材15aは、接合材13によってダイオード11bのアノード電極に接合されている。接合材13は、接合材13aと接合材13bとからなる。接合材13aは、ダイオード11bと配線部材15aとの間に介在する。接合材13bは、配線部材15aに形成された貫通孔16bに充填されている。接合材13bは、接合材13aに達しており、接合材13aと繋がっている。IGBT11aのエミッタ電極とダイオード11bのアノード電極とは、導電性の接合材13および配線部材15aを介して電気的に接続されている。
また、金属板5には、配線部材15cが導電性の接合材(図示せず)によって接合されている。配線部材15a、配線部材15bおよび配線部材15cは、モールド樹脂17から突出しており、たとえば、外部の機器(図示せず)と電気的に接続されている。IGBT11aおよびダイオード11bは、外部から信号によって、オン動作とオフ動作とが制御される。
導電性の接合材9、13は、金属の粒子を含むペースト状の材料に、熱処理(低温焼結)を施すことによって、接合材として機能する。熱処理では、ナノサイズ化による融点降下を利用した低温焼結が行われる。金属の粒子として、スズ(Sn)の粒子と、銅(Cu)、ニッケル(Ni)および銀(Ag)から選ばれる少なくともいずれかの金属の粒子とを合せた金属の粒子が適用される。
金属の粒子の大きさは、たとえば、数十nm〜数十μm程度とされる。低温焼結によって、これらの金属による金属間化合物が形成されることになる。金属間化合物が形成されることで、十分な接合強度が得られる。また、接合材9、13として、高い融点が得られ、高い耐熱性を確保することができる。低温焼結後の接合材9、13の厚さは、たとえば、約50μm程度とされる。
次に、上述したパワー半導体装置1の製造方法の一例について説明する。まず、図3に示すように、銅または銅合金等の金属から形成された所定サイズの金属板5を用意する。次に、図4に示すように、たとえば、スクリーン印刷法等によって、半導体素子が搭載される金属板5における領域に、接合材9が塗布される。低温焼結させる前では、この接合材9は、金属の粒子を含むペースト状の接合材である。
次に、図5に示すように、ペースト状の接合材9の上に、半導体素子11(IGBT11a、ダイオード11b)が載置される。次に、図6に示すように、たとえば、スクリーン印刷法等によって、配線部材が接合される半導体素子11における領域に、接合材13(13a)が塗布される。低温焼結させる前では、この接合材13も、金属の粒子を含むペースト状の接合材である。
次に、配線部材15aおよび配線部材15b等を用意する(図7参照)。配線部材15aには、貫通孔16a、16bが形成されている。次に、図7に示すように、配線部材15aおよび配線部材15b等を、接合材13の上に載置し、固定治具(図示せず)によって保持する。このとき、たとえば、1MPa以下の圧力を加えることで、ペースト状の接合材9、13からボイドの発生要因となる溶剤を押し出すことができる。
次に、図8に示すように、配線部材15aの貫通孔16a、16bに接合材13(13b)を充填する。次に、たとえば、温度約200℃〜300℃のもとで、熱処理(低温焼結)を施す(液相拡散接合)。熱処理を施すことにより、含有する金属の粒子によって金属間化合物が形成される。熱処理後の接合材9、13の耐熱温度は、約500℃〜900℃になる。
次に、図9に示すように、半導体素子11および配線部材15a等が接合された金属板5が、絶縁金属層7とともに下金型21のキャビティ内に配置される。次に、上金型23を配置し、下金型21と上金型23とで配線部材15a、15bを挟み込む。次に、下金型21および上金型23のキャビティ内に樹脂(図示せず)が注入される。樹脂の主な成分は、エポキシ樹脂とされる。金属板5、半導体素子11および配線部材15a等がモールド樹脂17(図2参照)によって封止される。また、モールド樹脂17によって、絶縁金属層7を金属板5に密着させることができる。
その後、下金型21と上金型23とが取り外されて、図2に示すように、モールド樹脂17によって封止されたパワー半導体装置1が完成する。
上述したパワー半導体装置では、半導体素子11と他の部材(金属板5、配線部材15a等)とは、金属間化合物を含む接合材9、13によって接合されることで、強固な接合強度が確保される。このことについて説明する。
一般的に、半導体素子の表面から、たとえば、外部の電極等への電気的な接続は、配線部材として、アルミニウム等の金属ワイヤを用いて行われており、金属ワイヤは、ワイヤボンディングによって半導体素子の表面に固相接合されている。半導体装置の中でもパワー半導体装置では、大電流をスイッチング制御し、動作電流として大電流が流れることになる。このため、パワー半導体装置では、複数の金属ワイヤが並列に接続されている。しかも、その金属ワイヤとして、線径が約500μm程度の比較的太い金属ワイヤが使用されている。
ところが、このような手法では、電気容量的にも、接合部分の寿命においても限界が生じていた。パワー半導体装置の小型化が進むにしたがい、半導体素子のサイズも、小さくなる。このため、並列接続させる金属ワイヤの本数を増やすことは難しくなる。また、金属ワイヤの線径を太くすると、金属ワイヤを半導体素子の表面に接合させる際に、金属ワイヤを加圧して振動させる力を強める必要がある。このとき、この力が強くなり過ぎると半導体素子(半導体チップ)が破壊されるおそれがある。
さらに、パワー半導体装置では、パワー半導体装置の動作に伴って、配線ヒートサイクルとパワーサイクルが生じる。このため、パワー半導体装置は、その過酷な環境下に耐える必要がある。また、パワー半導体装置の仕様出力は、増大傾向にあり、たとえば、数百ボルトの出力、さらには、数千ボルトの出力が求められている。このため、配線の接合部には、大電流を流すことができること、電気抵抗を低くすることが求められている。さらには、過酷な環境下においても、接合部分の信頼性の向上と長寿命化が求められている。
上述したパワー半導体装置では、半導体素子11と金属板5とは、接合材9によって接合されている。半導体素子11と配線部材15a等とは、接合材13によって接合されている。その接合材9、13では、所定の金属の粒子を含むペースト状の接合材を低温焼結させることによって、金属間化合物が形成されている。すなわち、スズ(Sn)と、銅(Cu)、ニッケル(Ni)および銀(Ag)から選ばれる少なくともいずれかの金属との金属間化合物が形成されている。より具体的には、(Sn+Cu)、(Sn+Ni)、(Sn+Ag)、(Sn+Cu+Ni)、(Sn+Cu+Ag)、(Sn+Ni+Ag)、(Sn+Cu+Ni+Ag)の7種類の金属間化合物がある。
これにより、半導体素子11と金属板5との接合強度を向上させることができるとともに、半導体素子11と配線部材15a等との接合強度を向上させることができる。特に、半導体素子11と配線部材15aとでは、配線部材15aに形成された貫通孔16a、16bに充填された接合材13bが、接合材13aと繋がっている。これにより、半導体素子11と配線部材15a等とを、より強固に接合することができる。
また、ペースト状の接合材を低温焼結(約200℃〜300℃程度)させた後では、金属間化合物が形成されることで、接合材9、13の耐熱温度は、約500℃〜900℃程度になる。これにより、温度の高い環境下においてパワー半導体装置が使用される場合においても、接合材9、13の接合強度を十分に確保することができる。
さらに、配線部材15a等が、銅または銅合金から形成されていることで、電気抵抗率を比較的低い値に抑えることができる。さらに、半導体素子11において発生した熱を、放熱板3とともに、配線部材15a等からも放熱させることができる。
実施の形態2
実施の形態2に係るパワー半導体装置について説明する。図10および図11に示すように、パワー半導体装置1では、少なくとも2つの放熱板3a、3bが距離を隔てて配置されている。放熱板3aおよび放熱板3bのそれぞれは、金属板5a、絶縁基板19および金属板5bからなる。金属板5aと金属板5bとの間に絶縁基板19が介在する。
絶縁基板19は、たとえば、エポキシ樹脂、窒化シリコン、窒化アルミニウムまたはアルミナ等から形成されている。また、絶縁基板19の厚さは、約0.2mm〜3mm程度の一定の厚さとされる。これ以外の構成については、図1および図2に示すパワー半導体装置と同様なので、同一部材には同一符号を付し、必要である場合を除き詳しい説明は繰り返さないこととする。
放熱板3aには、ダイオード11bを含む半導体素子11が搭載されている。ダイオード11bのカソード電極(図示せず)が、接合材9によって金属板5aに接合されている。配線部材15aが、接合材13によってダイオード11bのアノード電極(図示せず)に接合されている。接合材13は、接合材13aと接合材13bとからなる。接合材13aは、ダイオード11bと配線部材15aとの間に介在する。接合材13bは、配線部材15aに形成された貫通孔16b充填されている。接合材13bは、接合材13aに達しており、接合材13aと繋がっている。
また、半導体素子11の電極(図示せず)が、接合材(図示せず)によって金属板5aに接合されている。配線部材15aが、接合材13によって半導体素子11の電極(図示せず)に接合されている。
放熱板3bには、ダイオード11cを含む半導体素子11が搭載されている。ダイオード11cのカソード電極(図示せず)が、接合材9によって金属板5aに接合されている。配線部材15dの一端側が、接合材13によってダイオード11cのアノード電極(図示せず)に接合されている。接合材13は、接合材13aと接合材13bとからなる。接合材13aは、ダイオード11cと配線部材15dとの間に介在する。接合材13bは、配線部材15dに形成された貫通孔16dに充填されている。接合材13bは、接合材13aに達しており、接合材13aと繋がっている。
配線部材15dの他端側が、接合材9によって放熱板3aの金属板5aに接合されている。接合材9は、接合材9aと接合材9bとからなる。接合材9aは、金属板5aと配線部材15dとの間に介在する。接合材9bは、配線部材15dに形成された貫通孔16cに充填されている。接合材9bは、接合材9aに達しており、接合材9aと繋がっている。ダイオード11bとダイオード11c等とは、接合材9、配線部材15dおよび接合材13を介して電気的に接続されている。
次に、上述したパワー半導体装置1の製造方法の一例について説明する。まず、放熱板3aおよび放熱板3b(図12参照)を用意する。次に、図12に示すように、放熱板3aおよび放熱板3bが位置決め治具25に載置される。位置決め治具25によって、放熱板3aと放熱板3bとの間隔が保持される。
次に、図13に示すように、たとえば、スクリーン印刷法等によって、半導体素子が搭載される、放熱板3aおよび放熱板3bのそれぞれの金属板5aにおける領域に、接合材9が塗布される。次に、図14に示すように、ペースト状の接合材9の上に、半導体素子11(ダイオード11b、11c等)が載置される。
次に、図15に示すように、たとえば、スクリーン印刷法等によって、配線部材が接合される半導体素子11における領域に、接合材13(13a)が塗布される。次に、配線部材15aおよび配線部材15d等を用意する。配線部材15aには、貫通孔16bが形成されている。配線部材15dには、貫通孔16cおよび貫通孔16dが形成されている。次に、配線部材15aおよび配線部材15d等が、接合材13の上に載置され、固定治具(図示せず)によって保持される。
次に、図16に示すように、配線部材15aの貫通孔16bに接合材13(13b)を充填するとともに、配線部材15dの貫通孔16c、16dに接合材13を充填する。次に、たとえば、温度約200℃〜300℃のもとで、熱処理(低温焼結)を施す(液相拡散接合)。熱処理を施すことにより、含有する金属の粒子によって金属間化合物が形成される。熱処理後の接合材9、13の耐熱温度は、約500℃〜900℃になる。
次に、図17に示すように、半導体素子11および配線部材15a等が接合された放熱板3a、3bが、下金型21のキャビティ内に配置される。次に、上金型23を配置し、下金型21と上金型23とで挟み込む。次に、下金型21および上金型23のキャビティ内に樹脂(図示せず)が注入される。放熱板3a、3b、半導体素子11および配線部材15a、15d等がモールド樹脂17(図11参照)によって封止される。その後、下金型21と上金型23とが取り外されて、図11に示すように、モールド樹脂17によって封止されたパワー半導体装置1が完成する。
上述したパワー半導体装置では、半導体素子11と金属板5aとは、接合材9によって接合されている。半導体素子11と配線部材15a、15d等とは、接合材13によって接合されている。前述したように、接合材9、13では、所定の金属の粒子を含むペースト状の接合材を低温焼結させることによって、スズ(Sn)と、銅(Cu)、ニッケル(Ni)および銀(Ag)から選ばれる少なくともいずれかの金属との金属間化合物が形成されている。
これにより、半導体素子11と金属板5aとの接合強度および配線部材15dと金属板5aとの接合強度を向上させることができるとともに、半導体素子11と配線部材15a、15d等との接合強度を向上させることができる。
特に、配線部材15dと金属板5aとでは、配線部材15dに形成された貫通孔16cに充填された接合材13bが接合材13aと繋がっている。これにより、配線部材15dと金属板5aとを、より強固に接合することができる。
また、半導体素子11と配線部材15dとでは、配線部材15dに形成された貫通孔16dに充填された接合材13bが接合材13aと繋がっている。これにより、半導体素子11と配線部材15dとを、より強固に接合することができる。
さらに、半導体素子11と配線部材15aとでは、配線部材15aに形成された貫通孔16bに充填された接合材13bが接合材13aと繋がっている。これにより、半導体素子11と配線部材15aとを、より強固に接合することができる。なお、導体部として、配線部材15a〜15dと金属板5、5a、5bとを例に挙げたが、これら以外に、半導体素子と電気的に接続される導体部についても、接合材を用いて接合することができる。
また、前述したように、接合材9、13には、金属間化合物が形成されることで、接合材9、13の耐熱温度は、約500℃〜900℃程度になる。これにより、温度の高い環境下においてパワー半導体装置が使用される場合においても、接合材9、13の接合強度を十分に確保することができる。なお、金属間化合物を形成するための金属としては、上述した金属に限られない。
さらに、配線部材15a等が、銅または銅合金から形成されていることで、電気抵抗率を比較的低い値に抑えることができる。また、半導体素子11において発生した熱を、放熱板3とともに、配線部材15a等からも放熱させることができる。放熱がさらに効率的に行われるように、放熱板3に複数のフィンを取り付けてもよい。
半導体素子11として、IGBT11aとダイオード11b、11cを例に挙げて説明したが、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を含んでいてもよい。また、これらの半導体素子11は、シリコン(Si)またはシリコンカーバイト(SiC)の他に、窒化ガリウム(GaN)から形成されていてもよい。
なお、各実施の形態において説明したパワー半導体装置1については、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、電力の制御に用いられるパワー半導体装置に有効に利用される。
1 半導体装置、3、3a、3b 放熱板、5、5a、5b 金属板、7 絶縁金属層、9、9a、9b 接合材、11 半導体素子、11a IGBT、11b ダイオード、11c ダイオード、13、13a、13b 接合材、15a、15b、15c、15d 配線部材、16a、16b、16c、16d 貫通孔、17 モールド樹脂、19 絶縁基板、21 下金型、23 上金型、25 位置決め治具。

Claims (7)

  1. 対向する第1表面および第2表面を有する第1パワー素子を含む半導体素子と、
    前記第1パワー素子の前記第1表面に接合された第1導体板を含む放熱板と、
    前記第1パワー素子の前記第2表面に接合されて前記第1パワー素子に電気的に接続される第1配線部材を含む導体部と、
    前記第1パワー素子の前記第1表面と前記第1導体板とを接合する第1接合材、および、前記第1パワー素子の前記第2表面と前記第1配線部材とを接合する第2接合材を含む接合材と、
    前記半導体素子、前記導体部および前記放熱板を封止する封止材と
    を有し、
    前記接合材は、金属間化合物を含み、
    前記第2接合材は、
    前記第1パワー素子の前記第2表面と前記第1配線部材との間に介在する第1部と、
    前記第1配線部材を貫通して前記第1部に繋がる第2部と
    を備えた、パワー半導体装置。
  2. 前記導体部は第2配線部材を含み、
    前記接合材は、前記第1導体板と前記第2配線部材とを接合する第3接合材を含み、
    前記第3接合材は、
    前記第1導体板と前記第2配線部材との間に介在する第3部と、
    前記第2配線部材を貫通して前記第3部に繋がる第4部と
    を含む、請求項1記載のパワー半導体装置。
  3. 前記半導体素子は、対向する第3表面および第4表面を有する第2パワー素子を含み、
    前記放熱板は、前記第1導体板と距離を隔てられて、前記第2パワー素子の前記第4表面に接合された第2導体板を含み、
    前記接合材は、
    前記第2パワー素子の前記第3表面と前記第2導体板とを接合する第4接合材と、
    前記第2パワー素子の前記第4表面と前記第2配線部材とを接合する第5接合材と
    を含み、
    前記第5接合材は、
    前記第2パワー素子の前記第4表面と前記第2配線部材との間に介在する第5部と、
    前記第2配線部材を貫通して前記第5部に繋がる第6部と
    を含む、請求項2記載のパワー半導体装置。
  4. 前記接合材は、前記金属間化合物として、銅(Cu)、ニッケル(Ni)および銀(Ag)から選ばれる少なくともいずれかの金属と、スズ(Sn)との金属間化合物を含む、請求項1〜3のいずれか1項に記載のパワー半導体装置。
  5. 前記半導体素子は、絶縁ゲートバイポーラトランジスタ、ダイオードおよび電界効果トランジスタの少なくともいずれかを含む、請求項1〜4のいずれか1項に記載のパワー半導体装置。
  6. 前記放熱板は、絶縁金属層および絶縁基板のいずれかを含む、請求項1〜5のいずれか1項に記載のパワー半導体装置。
  7. 第1導体板を含む放熱板を用意する工程と、
    前記第1導体板に第1接合材を塗布する工程と、
    前記第1接合材の上に半導体素子を載置する工程と、
    前記半導体素子に第2接合材第1部を塗布する工程と、
    貫通孔が形成された第1配線部材を用意する工程と、
    前記貫通孔に前記第2接合材第1部が露出する態様で、前記第1配線部材を前記第2接合材第1部の上に載置し、前記第1配線部材を保持する工程と、
    前記第2接合材第1部に達する態様で、前記貫通孔に第2接合材第2部を充填塗布する工程と、
    前記第1接合材、前記第2接合材第1部および前記第2接合材第2部に、熱処理を施す工程と、
    前記半導体素子、前記放熱板および前記第1配線部材を金型に配置する工程と、
    前記金型内に封止材を充填することによって、前記半導体素子、前記放熱板および前記第1配線部材を封止する工程と、
    前記封止材によって封止された、前記半導体素子、前記放熱板および前記第1配線部材を、前記金型から取り出す工程と
    を有し、
    前記第1接合材、前記第2接合材第1部および前記第2接合材第2部のそれぞれを塗布する工程では、銅(Cu)、ニッケル(Ni)および銀(Ag)から選ばれる少なくともいずれかの金属の粒子と、スズ(Sn)の粒子とを含む材料が用いられ、
    前記熱処理を施す工程では、前記いずれかの金属と前記スズ(Sn)との金属間化合物が形成される、パワー半導体装置の製造方法。
JP2015248917A 2015-12-21 2015-12-21 パワー半導体装置およびその製造方法 Active JP6721329B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015248917A JP6721329B2 (ja) 2015-12-21 2015-12-21 パワー半導体装置およびその製造方法
US15/234,524 US10283430B2 (en) 2015-12-21 2016-08-11 Power semiconductor device and method for manufacturing same
DE102016224068.4A DE102016224068B4 (de) 2015-12-21 2016-12-02 Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
CN201611190869.2A CN106898590A (zh) 2015-12-21 2016-12-21 功率半导体装置及其制造方法
US16/299,315 US10475721B2 (en) 2015-12-21 2019-03-12 Power semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248917A JP6721329B2 (ja) 2015-12-21 2015-12-21 パワー半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017117846A true JP2017117846A (ja) 2017-06-29
JP6721329B2 JP6721329B2 (ja) 2020-07-15

Family

ID=59067136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248917A Active JP6721329B2 (ja) 2015-12-21 2015-12-21 パワー半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US10283430B2 (ja)
JP (1) JP6721329B2 (ja)
CN (1) CN106898590A (ja)
DE (1) DE102016224068B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023118237A1 (de) 2022-07-20 2024-01-25 Mitsubishi Electric Corporation Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475390B2 (en) 2017-07-12 2019-11-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Scanning driving circuit and display apparatus
CN115498801A (zh) * 2022-09-27 2022-12-20 苏州昀冢电子科技股份有限公司 一种马达基座及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP2008182074A (ja) * 2007-01-25 2008-08-07 Mitsubishi Electric Corp 電力用半導体装置
JP2013131735A (ja) * 2011-11-25 2013-07-04 Mitsubishi Electric Corp 接合方法および半導体装置の製造方法
JP2014199852A (ja) * 2013-03-29 2014-10-23 独立行政法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
JP2015041716A (ja) * 2013-08-23 2015-03-02 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2015095545A (ja) * 2013-11-12 2015-05-18 三菱電機株式会社 半導体モジュールとその製造方法
JP2015167193A (ja) * 2014-03-04 2015-09-24 アルファーデザイン株式会社 金属微粉末ペーストを用いた接合方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU705177B1 (en) * 1997-11-26 1999-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US20110001222A1 (en) * 2008-02-18 2011-01-06 Nozomu Nishimura Electronic device, layered substrate, and methods of manufacturing same
JP2011204886A (ja) 2010-03-25 2011-10-13 Panasonic Corp 半導体装置及びその製造方法
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
DE102011013172A1 (de) 2011-02-28 2012-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste
JP2012178513A (ja) 2011-02-28 2012-09-13 Mitsubishi Materials Corp パワーモジュールユニット及びパワーモジュールユニットの製造方法
US9401319B2 (en) * 2011-06-09 2016-07-26 Mitsubishi Electric Corporation Semiconductor device
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
JP6065625B2 (ja) 2013-02-08 2017-01-25 トヨタ自動車株式会社 半導体装置の製造方法
US9117080B2 (en) * 2013-07-05 2015-08-25 Bitdefender IPR Management Ltd. Process evaluation for malware detection in virtual machines
JP6374240B2 (ja) 2013-07-05 2018-08-15 トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ,インコーポレイティド 両面パワーモジュールのための液相拡散接合プロセス
JP6265693B2 (ja) * 2013-11-12 2018-01-24 三菱電機株式会社 半導体装置およびその製造方法
KR102004785B1 (ko) * 2014-03-18 2019-07-29 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
DE102014008587B4 (de) 2014-06-10 2022-01-05 Vitesco Technologies GmbH Leistungs-Halbleiterschaltung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP2008182074A (ja) * 2007-01-25 2008-08-07 Mitsubishi Electric Corp 電力用半導体装置
JP2013131735A (ja) * 2011-11-25 2013-07-04 Mitsubishi Electric Corp 接合方法および半導体装置の製造方法
JP2014199852A (ja) * 2013-03-29 2014-10-23 独立行政法人産業技術総合研究所 接合方法及び半導体モジュールの製造方法
JP2015041716A (ja) * 2013-08-23 2015-03-02 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2015095545A (ja) * 2013-11-12 2015-05-18 三菱電機株式会社 半導体モジュールとその製造方法
JP2015167193A (ja) * 2014-03-04 2015-09-24 アルファーデザイン株式会社 金属微粉末ペーストを用いた接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023118237A1 (de) 2022-07-20 2024-01-25 Mitsubishi Electric Corporation Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Also Published As

Publication number Publication date
DE102016224068A1 (de) 2018-06-07
US10475721B2 (en) 2019-11-12
US20190214326A1 (en) 2019-07-11
JP6721329B2 (ja) 2020-07-15
US10283430B2 (en) 2019-05-07
DE102016224068B4 (de) 2023-06-22
CN106898590A (zh) 2017-06-27
US20170178995A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
JP6072667B2 (ja) 半導体モジュールとその製造方法
US8513806B2 (en) Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
JP6881238B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
US20130092948A1 (en) Semiconductor device and fabrication method of the semiconductor device
JP2007251076A (ja) パワー半導体モジュール
JPWO2016136457A1 (ja) パワーモジュール
WO2014097798A1 (ja) 半導体装置
JP6265693B2 (ja) 半導体装置およびその製造方法
EP3276661A1 (en) Semiconductor device
US20220336324A1 (en) Electric circuit body, power converter, and method for manufacturing electric circuit body
US10475721B2 (en) Power semiconductor device and method for manufacturing same
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2007088030A (ja) 半導体装置
JP2013219139A (ja) 半導体装置
US20150237718A1 (en) Power semiconductor device
JP5899952B2 (ja) 半導体モジュール
Yannou et al. Analysis of innovation trends in packaging for power modules
US20190157235A1 (en) Semiconductor device
JP4594831B2 (ja) 電力用半導体素子
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP5242629B2 (ja) 電力用半導体素子
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP5444486B2 (ja) インバータ装置
JP2015002305A (ja) 半導体装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190325

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200618

R150 Certificate of patent or registration of utility model

Ref document number: 6721329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250