JP2017107932A - 熱電変換素子及びその製造方法 - Google Patents

Abstract

【課題】環境負荷が小さく、低コスト化が可能な熱電変換素子を実現する。【解決手段】熱電変換素子を、フォノンの平均自由行程よりも小さく、かつ、キャリアの平均自由行程よりも大きいサイズのシリコンドット６を備えるものとする。【選択図】図１

Description

本発明は、熱電変換素子及びその製造方法に関する。

一次エネルギー消費のうち、約７０％は１００〜３００℃の低温の熱エネルギーであるが未利用のまま大気中に廃棄されている。このため、この廃熱エネルギーを回収して有効利用する技術への関心は非常に高い。この中でも、最も有望な廃熱回収技術が熱電変換技術である。
熱電変換技術は、熱電変換材料（熱電材料）の両端部に高温部と低温部を設けることにより、両端部間に電位差が生じる効果（ゼーベック効果）を利用して電気エネルギーを取り出す技術である。

この熱電変換技術が有望な主な理由としては、可動部がないので長寿命である、熱から電気へ直接変換を行なうため、クリーンで静かである、小型・軽量化が可能なので携帯機器用や非常用電源にも最適である、少量の熱エネルギーも電気に変換できる等が挙げられる。

特開２００２−０７６４５２号公報 特開２０１５−１３５９３９号公報

ところで、従来、熱電変換材料としてよく用いられてきた材料系としては、Ｂｉ−Ｔｅ系、Ｐｂ−Ｔｅ系、Ｃｏ−Ｓｂ系などがある。
しかしながら、これらの材料系は、毒性元素や希少元素（レアメタル）を含んでいるため、環境負荷が大きく、低コスト化が困難であるという課題がある。
本発明は、環境負荷が小さく、低コスト化が可能な熱電変換素子を実現することを目的とする。

１つの態様では、熱電変換素子は、フォノンの平均自由行程よりも小さく、かつ、キャリアの平均自由行程よりも大きいサイズのシリコンドットを備える。
１つの態様では、熱電変換素子の製造方法は、基板上に、化学量論比の正しいシリコンを含む層よりもシリコンリッチなシリコンリッチ層を形成する工程と、シリコンリッチ層にシリコンドット形成用の穴を形成する工程と、シリコンドット形成用の穴にシリコン結晶を成長させる工程と、熱処理を行なってシリコンドットを形成する工程とを含む。

１つの側面として、環境負荷が小さく、低コスト化が可能な熱電変換素子を実現することができるという効果を有する。

本実施形態にかかる熱電変換素子の構成を示す模式的断面図である。 熱電変換素子を用いた熱電変換を説明するための模式図である。 （Ａ）〜（Ｄ）は、本実施形態にかかる熱電変換素子の製造方法を説明するための模式図であり、（Ａ）〜（Ｃ）は断面図であり、（Ｄ）は平面図である。 （Ａ）〜（Ｃ）は、本実施形態にかかる熱電変換素子の製造方法を説明するための模式的断面図である。

以下、図面により、本発明の実施の形態にかかる熱電変換素子及びその製造方法について、図１〜図４を参照しながら説明する。
本実施形態にかかる熱電変換素子は、図１に示すように、熱電変換材料（熱電材料）を含む熱電変換部１と、その両端部に設けられた電極２、３とを備え、図２に示すように、高温部４と低温部５との間に設けられ、ゼーベック効果を利用して電気エネルギーを取り出すようになっている。

ここでは、熱電変換部１として、ｎ型熱電変換材料を含むｎ型熱電変換部１Ｘと、ｐ型熱電変換材料を含むｐ型熱電変換部１Ｙとを備え、これらの両端部に電極２、３が設けられている。そして、このような構成を備える熱電変換素子は、一方の電極３が高温部に接し、他方の電極２が低温部に接するように設けられる。
特に、本実施形態では、熱電変換部１を構成する熱電変換材料に、フォノンの平均自由行程よりも小さく、かつ、キャリアの平均自由行程よりも大きいサイズのシリコンドット６を用いる。つまり、本実施形態の熱電変換素子は、フォノンの平均自由行程よりも小さく、かつ、キャリアの平均自由行程よりも大きいサイズのシリコンドット６を備える。このようなサイズのシリコンドット６を用いることで、ドット内部で、フォノンは効率よく散乱されるが、キャリアは散乱されないようにすることができる。つまり、このようなサイズのシリコンドット６は、キャリアを散乱させずに、フォノンを散乱させることができるシリコンドットである。なお、ここでは、上述のようなサイズのシリコンドット６を複数備えるものとなるが、各シリコンドット６のサイズは全てが均一でなくても良い。また、ｎ型熱電変換部１Ｘに用いる場合には、シリコンドット６はｎ型にドーピングされ、ｐ型熱電変換部１Ｙに用いる場合には、シリコンドット６はｐ型にドーピングされる。

ここで、シリコンドット６は、ドット形状又はドット構造のシリコン結晶である。このため、シリコンドット６をシリコンドット結晶又はシリコンドット構造ともいう。
ここでは、シリコンドット６は、ナノメートルスケールサイズである。このため、シリコンドット６をシリコンナノドット、シリコンナノドット結晶又はシリコンナノドット構造ともいう。

また、ここでは、シリコンドット６は、その高さ方向のサイズ及び面内方向のサイズ（円形状の場合は直径、楕円形状の場合は短径及び長径）の全てのサイズが、上述のように、フォノンの平均自由行程よりも小さく、かつ、キャリアの平均自由行程よりも大きくなっている。なお、シリコンドット６の高さ方向のサイズと面内方向のサイズは同一であっても良いし、異なっていても良い。

ところで、上述のようなサイズのシリコンドット６を用いているのは、以下の理由による。
まず、熱電変換材料の性能指数Ｚは、次の式１で表される。

ここで、Ｓはゼーベック係数、σは電気伝導率、κは熱伝導率、Ｔは温度（絶対温度）である。
熱電変換性能の指標としては、Ｚに温度Ｔを掛けて無次元化したＺＴがよく用いられている。
そして、ＺＴの値が大きいほど、熱電変換材料としては高性能となる。

そこで、ＺＴの値を大きくするために様々な取り組みがなされている。
本実施形態では、電気伝導率σを下げることなく、熱伝導率κを下げることによって、ＺＴの値を向上させ、高性能な熱電変換素子を実現する。
つまり、熱伝導率κは、電子による熱伝導とフォノン（格子振動）による熱伝導の和として表される。

そして、シリコンなどの半導体では、フォノンによる熱伝導寄与分が大きい。
このため、フォノン散乱を増大させれば、熱伝導率κを下げることができ、ＺＴの値を大きくすることができる。
一方、キャリアが散乱されてしまうと、電気伝導率σが低下し、ＺＴの値が小さくなってしまい、結果的に、高性能な熱電変換素子を実現することができなくなる。

このため、フォノンは効率よく散乱されるが、キャリアは散乱されないような構造にする必要がある。
そこで、本実施形態では、上述のようなサイズのシリコンドット６を用いている。
具体的には、シリコンドット６のサイズは、散乱させたいフォノンの平均自由行程、及び、電子や正孔などの電気伝導を担うキャリアの平均自由行程によって決めれば良い。

例えば、シリコンにおいて、上述のＺＴの値を大きくするために熱伝導率を約８０％以上低下させたい場合、平均自由行程が約１００ｎｍ以上のフォノンを散乱させれば良く、この場合、散乱させたいフォノンの平均自由行程の下限値は約１００ｎｍであるため、これよりもシリコンドット６のサイズを小さくすれば良い。
なお、熱伝導率を約８０％以上低下させるのに平均自由行程が約１００ｎｍ以上のフォノンを散乱させれば良いということは、例えば、シリコンにおけるフォノンの平均自由行程に対する熱伝導率（累積熱伝導率）の関係（例えば塩見淳一郎,“ナノスケールにおける半導体のフォノン熱伝導”, 伝熱, Vol. 50, No. 211, (2011), pp. 21-28.参照）などを用いて導き出すことができる。つまり、シリコンにおけるフォノンの平均自由行程に対する熱伝導率の関係から、平均自由行程が約１００ｎｍ以上のフォノンを選択的に散乱させることができれば、その寄与分として、熱伝導率を８０％以上低下させることができることを導き出すことができる。

一方、電子や正孔などの電気伝導を担うキャリアが散乱されてしまうと、電気伝導率が低下してしまい、結果として、上述のＺＴの値が小さくなってしまう。そこで、電気伝導率の低下を抑制するために、シリコンの場合、電気伝導を担うキャリアの平均自由行程は約４０ｎｍであるため、これよりもシリコンドット６のサイズを大きくすれば良い。
このように、熱電変換材料にシリコンを用い、熱伝導率を約８０％以上低下させながら、電気伝導率を低下させずに、上述のＺＴの値を大きくして、高性能な熱電変換材料を実現するためには、シリコンドット６のサイズを、約４０ｎｍよりも大きく、かつ、約１００ｎｍよりも小さくすれば良い。例えば、シリコンドット６のサイズを約５０ｎｍとすれば良い。この場合、平均自由行程が約４０ｎｍのキャリアは、シリコンドット６のサイズ約５０ｎｍよりも小さいため、ドット内部での散乱が抑制され、電気伝導率の低下が抑えられる一方、平均自由行程が約５０ｎｍ以上のフォノンはドット内部で散乱され、熱伝導率を８０％以上低下させることができる。この結果、上述のＺＴの値を最大で約７倍程度大きくすることができ、高性能な熱電変換素子、ひいては、高性能な熱電変換素子を実現することができる。

なお、例えば、上述のＺＴの値を約２．５倍程度大きくすることができれば良いのであれば、熱伝導率を６０％程度低下させれば良く、この場合、平均自由行程が約１０００ｎｍ（１μｍ）以上のフォノンが散乱されるように、シリコンドット６のサイズを、約１０００ｎｍ（１μｍ）よりも小さくすれば良い。
また、ここでは、図１に示すように、隣接するシリコンドット６は結合した状態になっている。そして、結合した状態になっているシリコンドット６は結晶方位が揃っている。ここでは、シリコンナノドット６の結晶方位は揃っており、かつ、隣接するシリコンドット同士は結合して一体となった状態になっている。このように、シリコンドット同士が結合しており、この結合部分を通じてキャリアの伝導経路が確保されるため、電気伝導率の低下をより確実に抑制することが可能となり、また、熱電変換素子の性能ばらつきを抑制することも可能となる。また、シリコンドット６の結晶方位が揃っているため、結晶粒界でのキャリアの散乱が抑制され、電気伝導率の低下をより確実に抑制することが可能となる。

また、本実施形態では、熱電変換部１は、熱電変換材料であるシリコンドット６を絶縁層７、８の中に埋め込んだ構造になっている。つまり、熱電変換部１は、シリコンドット６と、シリコンドット６の周囲を覆う絶縁層７、８とを備える。ここで、絶縁層７、８は、例えばＳｉＯ_２層又はＳｉ_３Ｎ_４層である。なお、絶縁層７、８は、シリコンよりも熱伝導率の低い材料で構成されていることが好ましい。

次に、本実施形態にかかる熱電変換素子の製造方法について、図３、図４を参照しながら説明する。
本実施形態では、まず、図３（Ａ）に示すように、基板８Ｘ上に、化学量論比の正しいシリコンを含む層よりもシリコンリッチなシリコンリッチ層７Ｘを形成する。
本実施形態では、シリコン基板８Ｘ上に、シリコンリッチ層７Ｘとして、ＳｉＯ_Ｘ（ｘ＜２）層を形成する。つまり、シリコン基板８Ｘ上に、化学量論比の正しいＳｉＯ_２よりもシリコンリッチなＳｉＯ_Ｘ（ｘ＜２）層７Ｘを形成する。

ここでは、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘの膜厚ｔは、電気伝導を担うキャリアの平均自由行程（例えば約４０ｎｍ）よりも大きく、かつ、散乱させたいフォノンの平均自由行程の下限値（例えば１００ｎｍ）よりも小さくする。例えばｔ＝５０ｎｍとする。
次に、図３（Ｂ）に示すように、シリコンリッチ層７Ｘにシリコンドット形成用の穴９を形成する。

ここでは、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘをレジスト１０でマスクし、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘをエッチングして、シリコンドット形成用の穴９を形成する。具体的には、シリコンドット６を二次元的に配置するために、図３（Ｄ）に示すように、シリコンドット形成用の複数の穴９を、二次元的に、即ち、面内で均一に並ぶように形成する。そして、シリコンドット形成用の穴９の横方向及び奥行き方向のピッチは、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘの膜厚と同じ間隔ｔ(＝５０ｎｍ)とする。

次に、図３（Ｃ）に示すように、シリコンドット形成用の穴９にシリコン結晶６Ｘを成長させる。
本実施形態では、シリコン結晶６Ｘをエピタキシャル成長させる。これにより、後述のシリコンドット６を形成する工程において、結晶方位が揃っているシリコンドット６が形成されることになる。

次に、レジスト１０を除去した後、図４（Ａ）に示すように、シリコン結晶６Ｘが形成されたシリコンドット形成用の穴９を埋め込み、化学量論比の正しいシリコンを含む層よりもシリコンリッチなシリコンリッチ埋込層７Ｙを形成する。
本実施形態では、シリコンリッチ埋込層７Ｙとして、ＳｉＯ_Ｘ（ｘ＜２）埋込層を形成する。つまり、シリコンリッチ埋込層７Ｙとして、化学量論比の正しいＳｉＯ_２よりもシリコンリッチなＳｉＯ_Ｘ（ｘ＜２）埋込層を形成する。その後、ＳｉＯ_Ｘ（ｘ＜２）埋込層７Ｙ上にＳｉＯ_２層７Ｚを形成する。なお、ＳｉＯ_２層７Ｚは形成しなくても良い。

次に、図４（Ｂ）に示すように、熱処理を行なってシリコンドット６を形成する。
本実施形態では、隣接するシリコンドット６が結合した状態になるようにシリコンドット６を形成する。
ここでは、熱処理を行なうことによって、シリコンドット形成用の穴９の中に成長させたシリコン結晶６Ｘが核となって、その周囲に、シリコンリッチなＳｉＯ_Ｘ（ｘ＜２）層７Ｘ、７Ｙから析出したシリコンが成長して、シリコンドット６が形成される。なお、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘ、７Ｙは安定なＳｉＯ_２層７になっていく。

特に、シリコンドット形成用の穴９の中にシリコン結晶６Ｘをエピタキシャル成長させた場合、結晶方位が揃っているシリコンドット６が形成される。
また、上述のように、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘの膜厚ｔ、及び、シリコンドット形成用の穴９の横方向及び奥行き方向のピッチｔを設定しておくことで、シリコンドット６のサイズ（ここでは直径）ｄは、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘの膜厚ｔ、及び、シリコンドット形成用の穴９の横方向及び奥行き方向のピッチｔで規定され、ｄ≒ｔとなる。例えば、ｔ＝５０ｎｍとした場合、シリコンドット６のサイズ（直径）ｄは５０ｎｍとなる。このように、シリコンドット６のサイズ（大きさ）は、ＳｉＯ_Ｘ（ｘ＜２）層７Ｘの膜厚、及び、シリコンドット形成用の穴９の横方向及び奥行き方向のピッチによって規定されるため、制御性良く所望のサイズのシリコンドット６を形成することが可能である。

例えば、上述のようにしてシリコン基板８Ｘ上に形成した構造物を加熱炉に入れ、真空又はアルゴンガス等の不活性ガス雰囲気中で、約９００℃〜約１１００℃、約１〜約２時間程度の熱処理を行なう。
なお、熱処理は、これに限られるものではなく、例えば、上述のようにしてシリコン基板８Ｘ上に形成した構造物を、真空又はアルゴンガス等の不活性ガス雰囲気中において、フェムト秒レーザで照射することによって加熱しても良い。この場合、フェムト秒レーザの照射条件は、例えば、中心波長約８００ｎｍ、パルス幅２００ｆｓ、繰り返し周波数１００ｋＨｚ、出力１Ｗとすれば良い。

そして、隣接するシリコンドット同士が結合して一体となった状態となる。
その後、本実施形態では、熱酸化処理を行なって、シリコンドット６の周囲を覆うＳｉＯ_２層７、８を形成する。ここでは、シリコン基板８Ｘを、必要に応じて、その裏面側から研磨し、熱酸化して、ＳｉＯ_２層８とする。また、ＳｉＯ_２層にならなかったＳｉＯ_Ｘ（ｘ＜２）層７Ｘ、７Ｙも、この熱酸化処理によって、ＳｉＯ_２層７となる。このようにして、シリコンドット６の周囲を覆うＳｉＯ_２層７、８が形成される。

その後、ＳｉＯ_２層７、８によって周囲を覆われたシリコンドット６からなる熱電変換部１の左右両側に電極２、３を取り付け、熱電変換素子とする。
なお、上述の実施形態では、シリコン基板８Ｘ上にシリコンリッチ層７ＸとしてＳｉＯ_Ｘ（ｘ＜２）層を形成し、シリコンリッチ埋込層７ＹとしてＳｉＯ_Ｘ（ｘ＜２）埋込層を形成し、熱酸化処理を行なってシリコンドット６の周囲を覆うＳｉＯ_２層７、８を形成しているが、これに限られるものではない。例えば、シリコン基板上にシリコンリッチ層としてＳｉ_３Ｎ_Ｘ（ｘ＜４）層、即ち、化学量論比の正しいＳｉＯ_２よりもシリコンリッチなＳｉ_３Ｎ_Ｘ（ｘ＜４）層を形成し、シリコンリッチ埋込層としてＳｉ_３Ｎ_Ｘ（ｘ＜４）埋込層、即ち、化学量論比の正しいＳｉＯ_２よりもシリコンリッチなＳｉ_３Ｎ_Ｘ（ｘ＜４）層を形成し、熱窒化処理を行なって、シリコンドットの周囲を覆うＳｉ_３Ｎ_４層（絶縁層）を形成しても良い。このように、ＳｉＯ_Ｘ（ｘ＜２）層、ＳｉＯ_Ｘ（ｘ＜２）埋込層、ＳｉＯ_２層に代えて、Ｓｉ_３Ｎ_Ｘ（ｘ＜４）層、Ｓｉ_３Ｎ_Ｘ（ｘ＜４）埋込層、Ｓｉ_３Ｎ_４層を用いても良い。なお、ここでは、シリコンドットの表面側と裏面側を、いずれもＳｉＯ_２層又はＳｉ_３Ｎ_４層とし、同一の絶縁層によって覆っているが、これに限られるものではなく、一方の側をＳｉＯ_２層とし、他方の側をＳｉ_３Ｎ_４層とするなど、シリコンドットの表面側を覆う絶縁層と裏面側を覆う絶縁層とが異なっていても良い。

また、上述の実施形態では、シリコン結晶６Ｘを成長させる工程の後、シリコンドット６を形成する前に、シリコンリッチ埋込層７Ｙを形成するようにしているが、これに限られるものではなく、シリコンリッチ埋込層を形成する工程は行なわなくても良い。この場合、例えば、シリコンドットを形成した後に、シリコンドットが埋め込まれるようにＳｉＯ_２層を形成すれば良い。

したがって、本実施形態にかかる熱電変換素子及びその製造方法によれば、環境負荷が小さく、低コスト化が可能な熱電変換素子を実現することができるという効果を有する。また、従来の材料系を用いた熱電変換素子では高価で大量普及が困難であったのに対し、本実施形態にかかる熱電変換素子及びその製造方法によれば、安価で大量普及が可能で、かつ、高性能な熱電変換素子を実現することができるという効果も有する。

なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
フォノンの平均自由行程よりも小さく、かつ、キャリアの平均自由行程よりも大きいサイズのシリコンドットを備えることを特徴とする熱電変換素子。

（付記２）
隣接する前記シリコンドットが結合した状態になっていることを特徴とする、付記１に記載の熱電変換素子。
（付記３）
結合した状態になっている前記シリコンドットは結晶方位が揃っていることを特徴とする、付記２に記載の熱電変換素子。

（付記４）
前記シリコンドットの周囲を覆う絶縁層を備えることを特徴とする、付記１〜３のいずれか１項に記載の熱電変換素子。
（付記５）
前記絶縁層は、ＳｉＯ_２層又はＳｉ_３Ｎ_４層であることを特徴とする、付記４に記載の熱電変換素子。

（付記６）
基板上に、化学量論比の正しいシリコンを含む層よりもシリコンリッチなシリコンリッチ層を形成する工程と、
前記シリコンリッチ層にシリコンドット形成用の穴を形成する工程と、
前記シリコンドット形成用の穴にシリコン結晶を成長させる工程と、
熱処理を行なってシリコンドットを形成する工程とを含むことを特徴とする熱電変換素子の製造方法。

（付記７）
前記シリコンドットを形成する工程において、隣接する前記シリコンドットが結合した状態になるように前記シリコンドットを形成することを特徴とする、付記６に記載の熱電変換素子の製造方法。
（付記８）
前記シリコン結晶を成長させる工程は、前記シリコン結晶をエピタキシャル成長させる工程であることを特徴とする、付記７に記載の熱電変換素子の製造方法。

（付記９）
前記シリコン結晶を成長させる工程の後、前記シリコンドットを形成する工程の前に、前記シリコン結晶が形成された前記シリコンドット形成用の穴を埋め込み、化学量論比の正しいシリコンを含む層よりもシリコンリッチなシリコンリッチ埋込層を形成する工程を含むことを特徴とする、付記６〜８のいずれか１項に記載の熱電変換素子の製造方法。

（付記１０）
前記シリコンリッチ層を形成する工程において、シリコン基板上にＳｉＯ_Ｘ（ｘ＜２）層又はＳｉ_３Ｎ_Ｘ（ｘ＜４）層を形成し、
前記シリコンリッチ埋込層を形成する工程において、ＳｉＯ_Ｘ（ｘ＜２）埋込層又はＳｉ_３Ｎ_Ｘ（ｘ＜４）埋込層を形成し、
前記シリコンドットを形成する工程の後に、熱酸化処理又は熱窒化処理を行なって、前記シリコンドットの周囲を覆うＳｉＯ_２層又はＳｉ_３Ｎ_４層を形成することを特徴とする、付記９に記載の熱電変換素子の製造方法。

１ 熱電変換部
１Ｘ ｎ型熱電変換部
１Ｙ ｐ型熱電変換部
２、３ 電極
４ 高温部
５ 低温部
６ シリコンドット
６Ｘ シリコン結晶
７、８ 絶縁層
７Ｘ シリコンリッチ層（ＳｉＯ_Ｘ（ｘ＜２）層）
７Ｙ シリコンリッチ埋込層（ＳｉＯ_Ｘ（ｘ＜２）埋込層）
７Ｚ ＳｉＯ_２層
８Ｘ 基板（シリコン基板）
９ シリコンドット形成用の穴
１０ レジスト

Claims (8)

1. フォノンの平均自由行程よりも小さく、かつ、キャリアの平均自由行程よりも大きいサイズのシリコンドットを備えることを特徴とする熱電変換素子。
2. 隣接する前記シリコンドットが結合した状態になっていることを特徴とする、請求項１に記載の熱電変換素子。
3. 結合した状態になっている前記シリコンドットは結晶方位が揃っていることを特徴とする、請求項２に記載の熱電変換素子。
4. 前記シリコンドットの周囲を覆う絶縁層を備えることを特徴とする、請求項１〜３のいずれか１項に記載の熱電変換素子。
5. 基板上に、化学量論比の正しいシリコンを含む層よりもシリコンリッチなシリコンリッチ層を形成する工程と、
   前記シリコンリッチ層にシリコンドット形成用の穴を形成する工程と、
   前記シリコンドット形成用の穴にシリコン結晶を成長させる工程と、
   熱処理を行なってシリコンドットを形成する工程とを含むことを特徴とする熱電変換素子の製造方法。
6. 前記シリコンドットを形成する工程において、隣接する前記シリコンドットが結合した状態になるように前記シリコンドットを形成することを特徴とする、請求項５に記載の熱電変換素子の製造方法。
7. 前記シリコン結晶を成長させる工程は、前記シリコン結晶をエピタキシャル成長させる工程であることを特徴とする、請求項６に記載の熱電変換素子の製造方法。
8. 前記シリコン結晶を成長させる工程の後、前記シリコンドットを形成する工程の前に、前記シリコン結晶が形成された前記シリコンドット形成用の穴を埋め込み、化学量論比の正しいシリコンを含む層よりもシリコンリッチなシリコンリッチ埋込層を形成する工程を含むことを特徴とする、請求項５〜７のいずれか１項に記載の熱電変換素子の製造方法。

Images