JP2017103698A - Image processing apparatus - Google Patents
Image processing apparatus Download PDFInfo
- Publication number
- JP2017103698A JP2017103698A JP2015237289A JP2015237289A JP2017103698A JP 2017103698 A JP2017103698 A JP 2017103698A JP 2015237289 A JP2015237289 A JP 2015237289A JP 2015237289 A JP2015237289 A JP 2015237289A JP 2017103698 A JP2017103698 A JP 2017103698A
- Authority
- JP
- Japan
- Prior art keywords
- line
- image data
- error
- detected
- line memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
- Debugging And Monitoring (AREA)
- Facsimiles In General (AREA)
Abstract
Description
本発明は、画像処理装置に関するものである。 The present invention relates to an image processing apparatus.
ある画像処理装置は、画像データの送信側と受信側で画像転送クロックへのノイズ混入等により、画像の有効区間信号のアサート期間におけるクロックカウント数が所定値ではない場合、そのラインを破棄して、１ライン前のラインを代わりに出力している（例えば特許文献１参照）。 An image processing apparatus discards the line when the clock count number during the assertion period of the valid section signal of the image is not a predetermined value due to noise mixing in the image transfer clock on the image data transmission side and the image reception side. Instead, the previous line is output (see, for example, Patent Document 1).
また、ある画像インターフェイス回路では、送信側回路が、画像データ信号のノイズ検出用パリティ情報を１画素ごとに生成してライン同期信号で受信側回路へ送信し、受信側回路は、受信した画像データ信号のパリティが、受信したパリティ情報と一致しない場合、１画素前の画像を使用している（例えば特許文献２参照）。 Also, in a certain image interface circuit, the transmission side circuit generates parity information for noise detection of the image data signal for each pixel and transmits it to the reception side circuit by a line synchronization signal, and the reception side circuit receives the received image data. If the parity of the signal does not match the received parity information, an image one pixel before is used (see, for example, Patent Document 2).
しかしながら、上述のように、エラーが検出されたラインについて１ライン前のラインを出力する場合、例えば１画素分のエラーによって、エラーが発生していない有効な多くの画素の画像が破棄されてしまう。 However, as described above, when outputting a line one line before an error detected line, for example, due to an error for one pixel, an image of many valid pixels in which no error has occurred is discarded. .
また、エラーが検出された画素について１画素前の画像を使用する場合、通信経路上で連続的にノイズが混入し、連続する複数の画素でエラーが検出されると、単一の画像が連続してしまい、画質劣化が目立ってしまう。 In addition, when an image one pixel before is used for a pixel in which an error is detected, noise is continuously mixed on the communication path, and if an error is detected in a plurality of consecutive pixels, a single image is continuous. As a result, the image quality deterioration becomes conspicuous.
本発明は、上記の問題に鑑みてなされたもので、エラーが発生していない有効な画素の画像を多く破棄することなく、エラーが発生した箇所を補正する画像処理装置を得ることを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to obtain an image processing apparatus that corrects a location where an error has occurred without discarding a large number of valid pixel images in which no error has occurred. To do.
本発明に係る画像処理装置は、画像データ信号を送信する送信側装置と、前記画像データ信号を受信する受信側装置とを備える。前記送信側装置は、１ライン分の画像データの転送期間を所定数で分割して得られる複数の区間のそれぞれにおける画像データのエラー検出データを生成し、前記画像データおよび前記エラー検出データを画像データ信号として送信する。前記受信側装置は、前記画像データ信号を受信し、前記画像データ信号内の前記エラー検出データによってエラーが検出されたラインにおいて、前記エラーが検出された区間より前の区間については、前記エラーが検出されたラインの画像データを使用し、少なくとも前記エラーが検出された区間については、前記エラーが検出されたラインの１ライン前のラインの画像データを使用する。 An image processing apparatus according to the present invention includes a transmission-side apparatus that transmits an image data signal and a reception-side apparatus that receives the image data signal. The transmission side device generates error detection data of image data in each of a plurality of sections obtained by dividing a transfer period of image data for one line by a predetermined number, and the image data and the error detection data are converted into an image. Transmit as a data signal. The receiving side device receives the image data signal, and in the line where the error is detected by the error detection data in the image data signal, the error is detected in a section before the section where the error is detected. The image data of the detected line is used, and at least for the section where the error is detected, the image data of the line one line before the line where the error is detected is used.
本発明によれば、エラーが発生していない有効な画素の画像を多く破棄することなく、エラーが発生した箇所を補正する画像処理装置が得られる。 According to the present invention, it is possible to obtain an image processing apparatus that corrects a location where an error has occurred without discarding a large number of valid pixel images in which no error has occurred.
本発明の上記又は他の目的、特徴および優位性は、添付の図面とともに以下の詳細な説明から更に明らかになる。 These and other objects, features and advantages of the present invention will become more apparent from the following detailed description when taken in conjunction with the accompanying drawings.
以下、図に基づいて本発明の実施の形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
実施の形態１．
図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。 FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to an embodiment of the present invention.
図１に示す画像処理装置は、水平同期信号ＨＳＹＮＣに同期して１ラインずつ画像データ信号ＤＡＴＡを送信する送信側装置１と、その画像データ信号ＤＡＴＡを受信する受信側装置２とを備える。例えば、送信側装置１は、原稿から原稿画像を光学的に読み取る画像読取部を制御して、原稿画像の画像データを取得する装置であって、受信側装置２は、送信側装置１から受信した画像データに対して各種画像処理を実行する装置である。
The image processing apparatus shown in FIG. 1 includes a
送信側装置１は、１ライン分の画像データの転送期間を所定数で（ここでは等分に）分割して得られる複数の区間のそれぞれにおける画像データ信号ＤＡＴＡ（つまり、送信すべき画像データ）のエラー検出データを生成し、画像データおよびエラー検出データを画像データ信号ＤＡＴＡとして送信する。
The transmission-
受信側装置２は、画像データ信号ＤＡＴＡを受信し、画像データ信号ＤＡＴＡ内のエラー検出データによってエラーが検出されたラインにおいて、エラーが検出された区間より前の区間については、エラーが検出されたラインの画像データを使用し、少なくともエラーが検出された区間については、エラーが検出されたラインの１ライン前のラインの画像データを使用して、画像処理を実行する。 The receiving side apparatus 2 receives the image data signal DATA, and an error is detected in a section before the section in which the error is detected in the line in which the error is detected by the error detection data in the image data signal DATA. Image processing is executed using the image data of the line one line before the line where the error is detected at least for the section where the error is detected using the image data of the line.
送信側装置１は、画像処理部１１と、ラインメモリー制御部１２と、ラインメモリー１３−１，１３−２と、積算回路１４と、マルチプレクサー１５と、ＭＲＥ信号出力部１６を備える。
The
画像処理部１１は、画像データに対して所定の画像処理（例えば解像度変換など）を実行する。
The
ラインメモリー制御部１２は、画像処理後の画像データを１ラインずつ交互に、ラインメモリー１３−１，１３−２に書き込み、その画像データを１ラインずつ交互に、ラインメモリー１３−１，１３−２から読み出す。
The line
ラインメモリー制御部１２は、水平同期信号ＨＳＹＮＣに同期して１ラインずつ画像データを積算回路１４およびマルチプレクサー１５へ出力し、画像データ信号ＤＡＴＡの転送期間において、画像有効信号ＭＲＥをアサートする。
The line
ラインメモリー１３−１，１３−２は、ダブルバッファーを構成する。 The line memories 13-1 and 13-2 constitute a double buffer.
１ライン分の画像データの転送期間を所定数（ここでは、４）に分割して得られる複数の区間について、積算回路１４は、区間ごとに、区間の先頭から、１画素ずつ画像データ信号ＤＡＴＡの値を積算していき、区間の画像データ信号ＤＡＴＡの積算値（つまり、その区間で送信すべき画像データの積算値）をエラー検出データとして計算する。ここでは、積算回路１４は、ラインメモリー制御部１２により出力される画像有効信号ＭＲＥがアサートされている期間において、所定長の区間ごとに、区間の画像データ信号ＤＡＴＡの積算値を計算する。
For a plurality of sections obtained by dividing the transfer period of the image data for one line into a predetermined number (here, 4), the
マルチプレクサー１５は、画像有効信号ＭＲＥがアサートされている期間において、まず、ラインメモリー制御部１２からの画像データを選択し、画像データの後に、積算回路１４からのエラー検出データを選択して、画像データ信号ＤＡＴＡとして出力する。これにより、画像データ信号ＤＡＴＡにおいて、送信すべき画像データに、エラー検出データが付加される。
The
ここでは、画像データ信号ＤＡＴＡは、８ビットの信号であり、画像データは、１画素につき、８ビットのデータであり、１クロックで１画素の画像データが転送される。また、各区間のエラー検出データは、２４ビットのデータである。したがって、各区間のエラー検出データは、下位、中位、および上位の各８ビットの３つのデータに分割され、３つのデータとして画像データ信号ＤＡＴＡに含められる。 Here, the image data signal DATA is an 8-bit signal, the image data is 8-bit data per pixel, and image data of one pixel is transferred in one clock. The error detection data in each section is 24-bit data. Therefore, the error detection data in each section is divided into three data of each of the lower, middle, and upper 8 bits and is included in the image data signal DATA as three data.
つまり、エラー検出データは、画像データと同一の信号線を介して、画像データ信号ＤＡＴＡとして、送信側装置１から受信側装置２へ伝送される。
That is, the error detection data is transmitted from the
ＭＲＥ信号出力部１６は、ラインメモリー制御部１２により出力される画像有効信号ＭＲＥのアサート期間を拡張して、アサート期間拡張後の画像有効信号ＭＲＥを出力する。つまり、ＭＲＥ信号出力部１６は、ラインメモリー制御部１２により出力される画像有効信号ＭＲＥのアサート期間（つまり、画像データの転送期間）に加え、エラー検出データの転送期間において画像有効信号ＭＲＥをアサートする。
The MRE
受信側装置２は、デマルチプレクサー２１と、積算回路２２と、比較回路２３と、ラインメモリー制御部２４と、ラインメモリー２５−１，２５−２と、画像処理部２６とを備える。
The reception side device 2 includes a
デマルチプレクサー２１は、受信された画像データ信号ＤＡＴＡを、画像データとエラー検出データとを互いに分離して出力する。具体的には、デマルチプレクサー２１は、画像有効信号ＭＲＥのアサート開始タイミングから、所定データ長である１ライン分の画像データを積算回路２２およびラインメモリー制御部２４へ出力し、後続のエラー検出データを比較回路２３へ出力する。
The
積算回路２２は、区間ごとに、区間の先頭から、１画素ずつ画像データ信号ＤＡＴＡの値を積算していき、区間の画像データ信号ＤＡＴＡ（つまり、画像データ）の積算値を計算する。具体的には、積算回路２２は、画像有効信号ＭＲＥのアサート開始タイミングを基準にして、各区間を特定し、特定した各区間の画像データのチェックサムを計算する。
The
比較回路２３は、受信されたエラー検出データと、積算回路２２により計算された画像データ信号ＤＡＴＡの積算値とを比較し、両者が一致するか否か（あるいは両者の差分が所定の閾値を超えたか否か）を示す比較結果を出力する。
The
ラインメモリー制御部２４は、比較結果に基づいてエラーが検出されていない場合、受信した画像データ信号ＤＡＴＡ内の画像データを１ラインずつ交互にラインメモリー２５−１，２５−２に書き込み、画像データを１ラインずつ交互にラインメモリー２５−１，２５−２から読み出す。
When no error is detected based on the comparison result, the line
比較結果に基づいてエラーが検出された場合、ラインメモリー制御部２４は、エラーが検出されたラインの画像データとして、エラーが検出された区間より前の区間については、エラーが検出されたラインの画像データを、ラインメモリー２５−１，２５−２の一方から読み出し、少なくともエラーが検出された区間については、エラーが検出されたラインの１ライン前のラインの画像データをラインメモリー２５−１，２５−２の他方から読み出す。
When an error is detected based on the comparison result, the line
ラインメモリー２５−１，２５−２は、ダブルバッファーを構成する。 The line memories 25-1 and 25-2 constitute a double buffer.
画像処理部２６は、ラインメモリー２５−１，２５−２から読み出された画像データに対して所定の画像処理を実行する。 The image processing unit 26 performs predetermined image processing on the image data read from the line memories 25-1 and 25-2.
次に、上記画像処理装置の動作について説明する。 Next, the operation of the image processing apparatus will be described.
図２は、図１における送信側装置１から送信される信号（水平同期信号ＨＳＹＮＣ、画像有効信号ＭＲＥ、および画像データ信号ＤＡＴＡ）を示すタイミングチャートである。図３は、実施の形態１における受信側装置２の動作を説明するタイミングチャートである。図４は、実施の形態１における受信側装置２の動作の詳細を説明するタイミングチャートである。
FIG. 2 is a timing chart showing signals (horizontal synchronization signal HSYNC, image valid signal MRE, and image data signal DATA) transmitted from the transmission-
送信側装置１は、上述のように、水平同期信号ＨＳＹＮＣ、画像有効信号ＭＲＥ、および画像データ信号ＤＡＴＡを送信する。
As described above, the transmission-
図２に示すように、画像データ信号ＤＡＴＡ内の画像データの複数の区間＃１〜＃４のそれぞれについての積算値であるエラー検出データが、画像データ信号ＤＡＴＡに続いて出力される。
As shown in FIG. 2, error detection data that is an integrated value for each of a plurality of
そして、画像データ信号ＤＡＴＡおよびエラー検出データの転送期間において画像有効信号ＭＲＥがアサートされる。 Then, the image valid signal MRE is asserted in the transfer period of the image data signal DATA and the error detection data.
他方、受信側装置２は、水平同期信号ＨＳＹＮＣ、画像有効信号ＭＲＥ、および画像データ信号ＤＡＴＡを受信し、さらに、画像データ信号ＤＡＴＡ内の各区間のエラー検出データを受信し、各ラインの各区間について、受信したエラー検出データと、その区間の受信した画像データ信号ＤＡＴＡの積算値とに基づいて、エラーが発生しているか否かを判定する。 On the other hand, the receiving side device 2 receives the horizontal synchronization signal HSYNC, the image valid signal MRE, and the image data signal DATA, and further receives error detection data of each section in the image data signal DATA, and each section of each line. , Whether or not an error has occurred is determined based on the received error detection data and the integrated value of the received image data signal DATA in that interval.
図３に示すように、エラーが検出されなければ、受信した画像データ信号ＤＡＴＡに基づく画像データが、１ラインずつ交互に、ラインメモリー２５−１，２５−２に書き込まれていき、１ラインずつ交互に、ラインメモリー２５−１，２５−２から読み出されていく。 As shown in FIG. 3, if no error is detected, the image data based on the received image data signal DATA is alternately written to the line memories 25-1 and 25-2 line by line, line by line. The data is alternately read from the line memories 25-1 and 25-2.
そして、あるライン（ｉ）について、ある区間＃ｊ（例えば図３では区間＃３）でエラーが検出されると、図３および図４に示すように、区間＃ｊより前の区間（図３および図４では区間＃１，＃２）の画像データとして、ラインメモリー２５−２の画像データ（つまりライン（ｉ）の画像データ）から読み出されるが、区間＃ｊおよびそれより後の区間（図３および図４では区間＃３，＃４）の画像データとして、ラインメモリー２５−１の画像データ（つまりライン（ｉ−１）の画像データ）が読み出され使用される。
Then, when an error is detected in a certain section #j (for example,
なお、ラインメモリー２５−１，２５−２にはデュアルアクセス可能なメモリーが使用され、ラインメモリー２５−１の画像データのリードが完了した部分から順次、ライン（ｉ＋１）の画像データが上書きされていく。 The line memories 25-1 and 25-2 use dual accessible memories, and the image data of the line (i + 1) is overwritten sequentially from the portion where the reading of the image data of the line memory 25-1 is completed. Go.
このように、実施の形態１では、ラインメモリー制御部２４は、エラー検出データによってエラーが検出されたライン（ｉ）において、（ａ）エラーが検出された区間より前の区間（図３および図４では区間＃１，＃２）について、エラーが検出されたラインの画像データをラインメモリー２５−１，２５−２の一方（図３および図４では、ラインメモリー２５−２）から読み出し、（ｂ）少なくともエラーが検出された区間については、ラインメモリー２５−１，２５−２の他方（図３および図４では、ラインメモリー２５−１）から、エラーが検出されたラインの１ライン前のライン（ｉ−１）の画像データを読み出し、ラインメモリー２５−１，２５−２の他方（図３および図４では、ラインメモリー２５−１）からの読み出しに並行して、ラインメモリー２５−１，２５−２の他方（図３および図４では、ラインメモリー２５−１）への、エラーが検出されたライン（ｉ）の次のライン（ｉ＋１）の画像データの書き込みを実行する。
As described above, in the first embodiment, the line
また、実施の形態１では、ラインメモリー制御部２４は、エラー検出データによってエラーが検出されたライン（ｉ）において、エラーが検出された区間およびエラーが検出された区間より後の区間（図３および図４では、区間＃３，＃４）については、ラインメモリー２５−１，２５−２の他方（図３および図４では、ラインメモリー２５−１）から読み出し、ラインメモリー２５−１，２５−２の他方から（図３および図４では、ラインメモリー２５−１）の読み出しに並行して、ラインメモリー２５−１，２５−２の他方（図３および図４では、ラインメモリー２５−１）への、エラーが検出されたライン（ｉ）の次のライン（ｉ＋１）の画像データの書き込みを実行する。
In the first embodiment, the line
以上のように、上記実施の形態１によれば、送信側装置１は、１ライン分の画像データの転送期間を所定数で分割して得られる複数の区間のそれぞれにおける画像データのエラー検出データを生成し、画像データおよびエラー検出データを画像データ信号ＤＡＴＡとして送信する。受信側装置２は、画像データ信号ＤＡＴＡを受信し、画像データ信号ＤＡＴＡ内のエラー検出データによってエラーが検出されたラインにおいて、エラーが検出された区間より前の区間については、エラーが検出されたラインの画像データを使用し、少なくともエラーが検出された区間については、エラーが検出されたラインの１ライン前のラインの画像データを使用する。
As described above, according to the first embodiment, the transmission-
これにより、エラーが発生していない有効な画素の画像を多く破棄することなく、エラーが発生した箇所が補正される。 Thereby, the location where the error has occurred is corrected without discarding many images of valid pixels in which no error has occurred.
実施の形態１では、エラーが検出されたラインについて、エラーが検出された区間より前の区間の画像として、エラーが検出されたラインの画像が、そのまま使用され、エラーが検出された区間以降の区間の画像として、エラーが検出されたラインの１つ前のラインの画像が使用される。したがって、エラーが検出された区間より前の区間の画像は破棄されずに使用される。また、エラーが検出された区間については１ライン前の画像が使用されるため、連続的にエラーが発生しても、エラーが発生した箇所の画像が単一の値にならずに済む。 In the first embodiment, for the line in which the error is detected, the image of the line in which the error is detected is used as it is as the image in the section before the section in which the error is detected. As the image of the section, the image of the line immediately before the line where the error is detected is used. Therefore, the image in the section before the section in which the error is detected is used without being discarded. In addition, since the image one line before is used for the section in which the error is detected, even if errors occur continuously, the image where the error occurs does not have to be a single value.
実施の形態２． Embodiment 2. FIG.
図５は、実施の形態２における受信側装置２の動作を説明するタイミングチャートである。実施の形態２では、図５に示すように、ラインメモリー制御部２４は、エラー検出データによってエラーが検出されたライン（ｉ）において、エラーが検出された区間（図５では区間＃３）より後の区間（図５では、区間＃４）については、ラインメモリー２５−１，２５−２の一方（図５では、ラインメモリー２５−２）から、エラーが検出されたライン（ｉ）の画像データを読み出す。つまり、実施の形態２では、エラーが検出されたライン（ｉ）の画像データとして、エラーが検出された区間については、１つ前のライン（ｉ−１）の画像データが使用され、それ以外の区間については、そのライン（ｉ）の画像データが使用される。
FIG. 5 is a timing chart for explaining the operation of the reception-side device 2 in the second embodiment. In the second embodiment, as shown in FIG. 5, the line
なお、実施の形態２に係る画像処理装置のその他の構成および動作については実施の形態１のものと同様であるので、その説明を省略する。 Note that other configurations and operations of the image processing apparatus according to the second embodiment are the same as those of the first embodiment, and thus description thereof is omitted.
実施の形態３．
図６は、実施の形態３における受信側装置２の動作の詳細を説明するタイミングチャートである。実施の形態３では、図６に示すように、画像データ信号ＤＡＴＡにおいて、画像データとエラー検出データとの間に所定の間隔が設けられ、送信側装置１から出力される画像有効信号ＭＲＥは、その画像データの転送期間においてアサートされ、その間隔においてネゲートされ、エラー検出データの転送期間において再度アサートされる。
FIG. 6 is a timing chart for explaining details of the operation of the reception-side device 2 in the third embodiment. In the third embodiment, as shown in FIG. 6, in the image data signal DATA, a predetermined interval is provided between the image data and the error detection data, and the image valid signal MRE output from the
これにより、画像有効信号ＭＲＥのアサート期間に基づいて、画像データとエラー検出データとが互いに正確に分離される。つまり、ノイズなどのエラーによって画像データのデータ長が変化しても、エラー検出データは、画像有効信号ＭＲＥの２つ目のアサート期間に同期しているため、正確に抽出される。 Thereby, the image data and the error detection data are accurately separated from each other based on the assertion period of the image valid signal MRE. That is, even if the data length of the image data changes due to errors such as noise, the error detection data is accurately extracted because it is synchronized with the second assertion period of the image valid signal MRE.
なお、実施の形態３に係る画像処理装置のその他の構成および動作については実施の形態１または実施の形態２のものと同様であるので、その説明を省略する。 Note that other configurations and operations of the image processing apparatus according to the third embodiment are the same as those in the first or second embodiment, and thus description thereof is omitted.
なお、上述の実施の形態に対する様々な変更および修正については、当業者には明らかである。そのような変更および修正は、その主題の趣旨および範囲から離れることなく、かつ、意図された利点を弱めることなく行われてもよい。つまり、そのような変更および修正が請求の範囲に含まれることを意図している。 Various changes and modifications to the above-described embodiment will be apparent to those skilled in the art. Such changes and modifications may be made without departing from the spirit and scope of the subject matter and without diminishing its intended advantages. That is, such changes and modifications are intended to be included within the scope of the claims.
例えば、上記実施の形態では、各区間のエラー検出データとして、各区間の画像データ信号ＤＡＴＡの積算値（つまり、チェックサム）が使用されているが、その代わりに、各区間の画像データ信号ＤＡＴＡから得られる既知のエラー検出符号（パリティなど）を使用してもよい。 For example, in the above embodiment, the integrated value (that is, checksum) of the image data signal DATA of each section is used as error detection data of each section. Instead, the image data signal DATA of each section is used. A known error detection code (parity or the like) obtained from the above may be used.
本発明は、例えば、複合機などの画像形成装置に適用可能である。 The present invention is applicable to an image forming apparatus such as a multifunction machine.
１ 送信側装置
２ 受信側装置
1 Transmitting device 2 Receiving device
Claims (5)
前記画像データ信号を受信する受信側装置とを備え、
前記送信側装置は、１ライン分の画像データの転送期間を所定数で分割して得られる複数の区間のそれぞれにおける画像データのエラー検出データを生成し、前記画像データおよび前記エラー検出データを画像データ信号として送信し、
前記受信側装置は、前記画像データ信号を受信し、前記画像データ信号内の前記エラー検出データによってエラーが検出されたラインにおいて、前記エラーが検出された区間より前の区間については、前記エラーが検出されたラインの画像データを使用し、少なくとも前記エラーが検出された区間については、前記エラーが検出されたラインの１ライン前のラインの画像データを使用すること、
を特徴とする画像処理装置。 A transmitting side device for transmitting an image data signal;
A receiving side device for receiving the image data signal,
The transmission side device generates error detection data of image data in each of a plurality of sections obtained by dividing a transfer period of image data for one line by a predetermined number, and the image data and the error detection data are converted into an image. Send as data signal,
The receiving side device receives the image data signal, and in the line where the error is detected by the error detection data in the image data signal, the error is detected in a section before the section where the error is detected. Using image data of the detected line, and using image data of a line one line before the line in which the error is detected, at least for a section in which the error is detected;
An image processing apparatus.
前記ラインメモリー制御部は、受信した前記画像データ信号内の前記画像データを１ラインずつ交互に前記第１ラインメモリーおよび前記第２ラインメモリーに書き込み、前記画像データを１ラインずつ交互に前記第１ラインメモリーおよび前記第２ラインメモリーから読み出し、
前記ラインメモリー制御部は、前記エラー検出データによってエラーが検出されたラインにおいて、（ａ）前記エラーが検出された区間より前の区間について、前記エラーが検出されたラインの画像データを前記第１ラインメモリーおよび前記第２ラインメモリーの一方から読み出し、（ｂ）少なくとも前記エラーが検出された区間については、前記第１ラインメモリーおよび前記第２ラインメモリーの他方から、前記エラーが検出されたラインの１ライン前の画像データを読み出し、前記第１ラインメモリーおよび前記第２ラインメモリーの前記他方からの読み出しに並行して、前記第１ラインメモリーおよび前記第２ラインメモリーの前記他方への前記エラーが検出されたラインの次のラインの画像データの書き込みを実行すること、
を特徴とする請求項１記載の画像処理装置。 The receiving side device includes a double buffer including a first line memory and a second line memory, and a line memory control unit,
The line memory control unit writes the image data in the received image data signal alternately to the first line memory and the second line memory line by line, and writes the image data line by line to the first line memory. Read from the line memory and the second line memory;
The line memory control unit includes: (a) image data of the line in which the error is detected in a section before the section in which the error is detected in the line in which the error is detected by the error detection data; Read from one of the line memory and the second line memory. (B) At least for the section in which the error is detected, from the other of the first line memory and the second line memory, In parallel with reading from the other one of the first line memory and the second line memory, the error to the other of the first line memory and the second line memory is read out. Executing writing of the image data of the line next to the detected line;
The image processing apparatus according to claim 1.
前記受信側装置は、前記画像有効信号のアサート期間に基づいて、前記画像データ信号を、前記画像データと前記エラー検出データとに分離すること、
を特徴とする請求項１記載の画像処理装置。 The transmission-side device asserts an image valid signal in the image data transfer period and the error detection data transfer period in the image data signal, and between the image data transfer period and the error detection data transfer period In the interval, the image valid signal is negated,
The receiving side device separates the image data signal into the image data and the error detection data based on an assertion period of the image valid signal;
The image processing apparatus according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015237289A JP6414702B2 (en) | 2015-12-04 | 2015-12-04 | Image processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015237289A JP6414702B2 (en) | 2015-12-04 | 2015-12-04 | Image processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017103698A true JP2017103698A (en) | 2017-06-08 |
| JP6414702B2 JP6414702B2 (en) | 2018-10-31 |
Family
ID=59017585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015237289A Expired - Fee Related JP6414702B2 (en) | 2015-12-04 | 2015-12-04 | Image processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6414702B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025680A (en) * | 1988-06-24 | 1990-01-10 | Sony Corp | Picture data reception equipment |
| JP2003122649A (en) * | 2001-10-10 | 2003-04-25 | Ricoh Co Ltd | Image interface circuit |
| JP2012056161A (en) * | 2010-09-08 | 2012-03-22 | Kyocera Mita Corp | Image processor and image forming apparatus |
| JP2013046963A (en) * | 2011-08-29 | 2013-03-07 | Kyocera Document Solutions Inc | Image data transfer apparatus and image forming apparatus including the same |
-
2015
- 2015-12-04 JP JP2015237289A patent/JP6414702B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025680A (en) * | 1988-06-24 | 1990-01-10 | Sony Corp | Picture data reception equipment |
| JP2003122649A (en) * | 2001-10-10 | 2003-04-25 | Ricoh Co Ltd | Image interface circuit |
| JP2012056161A (en) * | 2010-09-08 | 2012-03-22 | Kyocera Mita Corp | Image processor and image forming apparatus |
| JP2013046963A (en) * | 2011-08-29 | 2013-03-07 | Kyocera Document Solutions Inc | Image data transfer apparatus and image forming apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6414702B2 (en) | 2018-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013078378A5 (en) | ||
| JP2013078377A5 (en) | ||
| JP6531513B2 (en) | Serial communication apparatus and serial communication method | |
| US10257795B2 (en) | Signal conversion apparatus, signal restoration apparatus and information processing apparatus | |
| CN103888693A (en) | Image transmission device | |
| US9876974B2 (en) | Endoscope | |
| JP6049554B2 (en) | Image processing device | |
| KR101770938B1 (en) | Transmission device, reception device, and transmission/reception system | |
| US8885188B2 (en) | Communication system for transmitting multiple pulse signals, transmission circuit, reception circuit, and image forming apparatus | |
| JP6414702B2 (en) | Image processing device | |
| US10057524B2 (en) | Image capturing apparatus | |
| KR20110062326A (en) | Signal interface type converter | |
| US10044535B2 (en) | Serial communication apparatus, communication system, and method for communication | |
| US11930296B2 (en) | Transmission device, reception device, and transmission system with padding code insertion | |
| JP2009177331A (en) | Image signal transfer system, method, and imaging device with the transfer system | |
| KR20140036697A (en) | Apparatus for transmitting image data | |
| JPWO2017183706A1 (en) | Multiplexer and photographing apparatus including the multiplexer | |
| US9661192B2 (en) | Video signal transmission apparatus | |
| JP6528590B2 (en) | Image pickup apparatus and image data processing method | |
| JP2011077602A (en) | Image transfer device, and image forming device | |
| JP6922259B2 (en) | Image transfer system, image transfer device, and image transfer method | |
| US20150189108A1 (en) | Transmission circuit and camera system | |
| JP6107119B2 (en) | Image data transfer system | |
| JP5383147B2 (en) | Communication control device | |
| JP2024053934A (en) | Transmitting device, receiving device, and transmitting/receiving system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180919 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6414702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |