JP2017063187A - 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法 - Google Patents

半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法 Download PDF

Info

Publication number
JP2017063187A
JP2017063187A JP2016164702A JP2016164702A JP2017063187A JP 2017063187 A JP2017063187 A JP 2017063187A JP 2016164702 A JP2016164702 A JP 2016164702A JP 2016164702 A JP2016164702 A JP 2016164702A JP 2017063187 A JP2017063187 A JP 2017063187A
Authority
JP
Japan
Prior art keywords
boron
silicon
doping
type dopant
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016164702A
Other languages
English (en)
Other versions
JP2017063187A5 (ja
Inventor
ニコ カスパリ，
Caspary Nico
ニコ カスパリ，
ヘルムート エーフナー，
Oefner Helmut
ヘルムート エーフナー，
シュルツェ，　ハンス−ヨアヒム
Schulze Hans-Joachim
ハンス−ヨアヒム シュルツェ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2017063187A publication Critical patent/JP2017063187A/ja
Publication of JP2017063187A5 publication Critical patent/JP2017063187A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法を提供する。
【解決手段】 半導体デバイスの一実施形態は、正味のｎ型ドーピングのドリフトまたはベース区域を含むシリコン半導体本体を含む。ｎ型ドーピングはｐ型ドーパントにより１０％〜８０％部分的に補償される。ドリフトまたはベース区域内の正味のｎ型ドーピング濃度は１ｘ１０１３ｃｍ−３〜１ｘ１０１５ｃｍ−３の範囲内にある。ｎ型ドーピングの５％〜７５％の部分は水素関連ドナーで構成される。
【選択図】 図１

Description

絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）、ダイオード、絶縁ゲート電界効果トランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、ＩＧＦＥＴ）、例えば、金属酸化物半導体電界効果トランジスタ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ）などのシリコンデバイスでは、多数の要求が満たされる必要がある。このような要求は通例、特定の適用条件に依存する。通例、例えば、高い電気絶縁破壊電圧と低いオン状態抵抗などの、関連する特性間のトレードオフが見出されなければならない。半導体デバイスの動作中に生じ得る、例えば、シリコン−酸化物界面における、なだれ降伏事象、および反転チャネルの不所望の形成は、デバイスのロバスト性およびデバイスの信頼性に悪影響を及ぼし得る。
種々のこのような半導体デバイスを製造するための典型的なベース材料として、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ、ＣＺ）法、例えば、標準ＣＺ法、または磁気ＣＺ（ＭＣＺ）法、または連続ＣＺ（ＣＣＺ）法によって成長させたシリコンウェハが用いられる。チョクラルスキー法では、シリコンがるつぼ内で１４１６℃前後におけるシリコンの融点まで加熱され、シリコン融液を生成する。小さなシリコン種結晶が融液と接触させられる。溶融したシリコンはシリコン種結晶上で凝固する。シリコン種結晶を融液からゆっくりと引き離すことによって、１００または数１００ｍｍの範囲の直径、および１メートル以上の範囲の長さを有する結晶シリコンインゴットが成長させられる。ＭＣＺ法では、追加的に、酸素汚染レベルを低減するために外部磁界が印加される。
チョクラルスキー法による規定のドーピングを有するシリコンの成長は偏析効果によって複雑になる。ドーパント材料の偏析係数は、成長する結晶内のドーパント材料の濃度と、融液の濃度との間の関係を特徴付ける。通例、ドーパント材料は、融液内のドーパント材料の溶解度が固体内よりも大きいことを意味する１未満の偏析係数を有する。これは、通例、種結晶からの距離の増大に伴うインゴット内のドーピング濃度の増大を生じさせる。
シリコン半導体デバイスのロバスト性および信頼性を改善することが望まれている。さらに、このようなシリコン半導体デバイスのためのベース材料としてのウェハを提供すること、およびウェハを製造する方法を提供することが望まれている。
以上の目的は独立請求項の教示によって達成される。さらなる実施形態は従属請求項において定義される。
半導体デバイスの一実施形態は、正味のｎ型ドーピングのドリフトまたはベース区域を含むシリコン半導体本体を含む。ｎ型ドーピングはｐ型ドーパントにより１０％〜８０％部分的に補償される。ドリフトまたはベース区域内の正味のｎ型ドーピング濃度は１ｘ１０１３ｃｍ−３〜１ｘ１０１５ｃｍ−３の範囲内にある。ｎ型ドーピングの５％〜７５％の部分は水素関連ドナーで構成される。
別の実施形態によれば、シリコンウェハは正味のｎ型ドーピングを含む。ｎ型ドーピングはｐ型ドーパントにより１０％〜８０％部分的に補償される。正味のｎ型ドーピング濃度は１ｘ１０１３ｃｍ−３〜１ｘ１０１５ｃｍ−３の範囲内にある。ｎ型ドーピングの５％〜７５％の部分は水素関連ドナーで構成される。
別の実施形態は、シリコンウェハを製造する方法に関する。本方法は、ｎ型ドーパントを含むシリコン融液から引き出し期間にわたってｎ型シリコンインゴットを引き出すことを含む。本方法は、引き出し期間の少なくとも一部にわたってシリコン融液にｐ型ドーパントを添加し、それにより、ｎ型シリコンインゴット内のｎ型ドーピングを１０％〜８０％補償することをさらに含む。本方法は、シリコンインゴットをスライスすることをさらに含む。本方法は、シリコンウェハに陽子を照射し、その後、シリコンウェハをアニールすることによってシリコンウェハ内に水素関連ドナーを形成することをさらに含む。当業者は、以下の詳細な説明を読み、添付の図面を見れば、追加の特徴および利点を認識するであろう。
添付の図面は、本開示のさらなる理解を提供するために含まれ、本明細書に組み込まれ、その一部を構成する。図面は本開示の実施形態を例示し、明細書と共に、本開示の原理を説明する役割を果たす。他の実施形態および意図される利点は、以下の発明を実施するための形態を参照することによって、より深く理解されるようになるため、容易に認識されるであろう。
一実施形態に係るシリコンウェハの概略断面図を示す。 一実施形態に係る縦型半導体デバイスの概略断面図を示す。 一実施形態に係る横型半導体デバイスの概略断面図を示す。 一実施形態に係るパワー半導体ダイオードの概略断面図を示す。 一実施形態に係るパワー半導体ＩＧＢＴの概略断面図を示す。 シリコンウェハを製造する方法を示す概略プロセスチャートである。 図５に示される方法を実行するためのＣＺ成長システムの概略断面図である。 るつぼにドーパント材料をドープする方法を示すためのるつぼの概略断面図である。 るつぼ内のシリコン融液にドーパントを添加する方法を示すためのＣＺ成長システムの一部の概略断面図である。 シリコン融液に添加されたホウ素とリンとの異なる比に対する、ＣＺ成長させたシリコンインゴットの軸方向位置に沿った補償されていないリンのシミュレートされた濃度を示すグラフである。 シリコン融液に添加されたホウ素とリンとの異なる比に対する、ＣＺ成長させたシリコンインゴットの軸方向位置に沿ったシミュレートされた比抵抗を示すグラフである。
以下の発明を実施するための形態では、本明細書の一部をなし、本開示が実施されてもよい特定の実施形態が例として示される添付の図面を参照する。本発明の範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的変更または論理的変更が行われてもよいことを理解されたい。例えば、一実施形態のために図示または説明されている特徴は、なおさらなる実施形態を生み出すために、他の実施形態上で用いるか、またはそれらと併せて用いることができる。本開示はこのような変更および変形を含むことが意図されている。例は特定の言葉を用いて説明されるが、その言葉は添付の請求項の範囲を限定するものと解釈すべきでない。図面は原寸に比例しておらず、単に図解を目的とするものにすぎない。明確にするために、同じ要素は、別途説明のない限り、異なる図面において、対応する参照記号によって指定されている。
用語「〜を有する（ｈａｖｉｎｇ）」、「〜を包含する（ｃｏｎｔａｉｎｉｎｇ）」、「〜を含む（ｉｎｃｌｕｄｉｎｇ）」、「〜を備える（ｃｏｍｐｒｉｓｉｎｇ）」および同様のものはオープンなものであり、用語は、述べられている構造、要素または特徴の存在を指示するが、追加の要素または特徴の存在を除外しない。冠詞「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が別途明確に指示しない限り、複数形も単数形も含むことが意図される。
用語「電気接続される（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｎｅｃｔｅｄ）」は、電気接続された要素の間の永久的な低オーミック接続、例えば、当該要素の間の直接的接触、または金属および／または高濃度にドープされた半導体を介した低オーミック接続を記述する。用語「電気結合される（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｕｐｌｅｄ）」は、信号伝送のために適合された１つ以上の介在要素、例えば、第１の状態における低オーミック接続、および第２の状態における高オーミック電気減結合を一時的に提供する要素が、電気結合された要素の間に存在してもよいことを含む。
図は、ドーピング型「ｎ」または「ｐ」の隣に「−」または「＋」を指示することによって相対的ドーピング濃度を示す。例えば、「ｎ−」は、「ｎ」ドーピング領域のドーピング濃度よりも低いドーピング濃度を意味し、その一方で、「ｎ＋」ドーピング領域は、「ｎ」ドーピング領域よりも高いドーピング濃度を有する。同じ相対ドーピング濃度のドーピング領域は必ずしも同じ絶対ドーピング濃度を有するわけではない。例えば、２つの異なる「ｎ」ドーピング領域は、同じ、または異なる絶対ドーピング濃度を有してもよい。
図１は、一実施形態に係るシリコンウェハ１００の概略断面図に関する。
シリコンウェハ１００は正味のｎ型ドーピングを含む。正味のｎ型ドーピングは、概略グラフにおいて、シリコンウェハ１００の反対側の第１および第２の表面１０１、１０２の間における縦方向ｙに沿った正味のｎ型ドーピング濃度プロファイルに関連する曲線ｃ１によって示されている。図示の例において、曲線ｃ１は、縦方向ｙに沿ったｎ型ドーピングのプロファイルである曲線ｃ２と、縦方向ｙに沿ったｐ型ドーピングのプロファイルである曲線ｃ３との差に対応する。ｎ型ドーピングは、ｐ型ドーパントにより１０％〜８０％または２０％〜８０％部分的に補償される。図示の例に関して、曲線ｃ３は、ｃ２の１０％に対応する下方濃度限度ｃＬと、ｃ２の８０％に対応する上方濃度限度ｃＨとの間の範囲に及んでもよい。ｎ型ドーピングの５％〜７５％または５％〜５０％の部分ｐは水素関連ドナーで構成される。
曲線ｃ２およびｃ３の各々は、例えば、チョクラルスキー結晶成長の最中における偏析効果のために、一定のレベルから若干逸脱し得る。曲線ｃ２、ｃ３についての異なる偏析係数のために、曲線ｃ１も一定のレベルから若干逸脱し得、例えば、縦方向に小さな勾配を示し得る。
一実施形態によれば、ｎ型ドーピングは、ｐ型ドーピングとしてのホウ素によって部分的に補償されたリンを含む。
いくつかの実施形態では、シリコンウェハ１００の反対側の主表面の間における縦方向に沿った水素関連ドナーの濃度プロファイルの変化は、８０％未満、またはさらに、５０％未満である。
別の実施形態によれば、正味のｎ型ドーピングは、リンよりも小さい偏析係数を有するｐ型ドーパント種によってさらに補償される。さらに別の実施形態によれば、正味のｎ型ドーピングは、リンよりも小さい偏析係数を有する複数の異なるｐ型ドーパント種によってさらに補償される。リンよりも大きい偏析係数を有するホウ素、およびリンよりも小さい偏析係数を有する１つ以上のｐ型ドーパント種による部分補償を実行することによって、ＣＺ成長の最中におけるｐ型ドーパントの有効偏析をリンの偏析挙動に適合させることができる。ガリウム（Ｇａ）およびアルミニウム（Ａｌ）が、リンよりも小さい偏析係数を有するｐ型ドーパント種の例である。水素関連ドナーの導入はシリコンウェハの比抵抗の微調整を可能にし、それにより、ウェハ間の比抵抗のばらつきを低減し、目標範囲内の比抵抗を有するインゴット当たりのウェハの歩留まりを増大させる。
シリコンウェハ１００は、改善されたロバスト性および信頼性を有する半導体デバイスを可能にする。例えば、ｐ型およびｎ型ドーパントによって生じるキャリア移動度の低下のおかげで、高い阻止電圧におけるなだれ降伏が減少し得る。さらに、例えば、縁部終端エリア内、および／またはトレンチ内における、半導体−酸化物界面におけるリンパイルアップ効果およびホウ素パイルダウン効果が、半導体／酸化物界面における総計のｎ型ドーピングの向上をもたらし、デバイス動作の最中における望ましくない反転チャネル形成の低減を可能にし得る。
図２Ａは、一実施形態に係る縦型半導体デバイス２００１の一部分の概略断面図である。縦型半導体デバイス２００１はシリコン半導体本体２０４を含む。シリコン半導体本体２０４は、図１に示されるシリコンウェハ１００に対応してもよいか、またはシリコンウェハ１００の一部、例えば、ウェハダイシングの結果得られたダイであってもよい。縦型半導体デバイス２００１は、正味のｎ型ドーピングのドリフト区域２０５を含む。ドリフト区域２０５内のｎ型ドーピングは、ｐ型ドーパントにより１０％〜８０％または２０％〜８０％部分的に補償される。ｎ型ドーピングの５％〜７５％または５％〜５０％の部分ｐは水素関連ドナーで構成される。部分的に補償されたドリフト区域２０５は、図１に示されるシリコンウェハ１００などのチップ基板材料の基本ドーピングに対応してもよい。結果として得られたｎ型ドリフト区域のドーピングｃ１は、１ｘ１０１３ｃｍ−３〜１ｘ１０１５ｃｍ−３、または２ｘ１０１３ｃｍ−３〜２ｘ１０１４ｃｍ−３、または３ｘ１０１３ｃｍ−３〜７ｘ１０１３ｃｍ−３であってもよい。
縦型半導体デバイス２００１は、第１の表面２１０、例えば、半導体本体２０４の前面における第１の負荷端子構造２２０を含む。第１の負荷端子構造２２０は、ドープされた半導体領域を含む。ドープされた半導体領域は、第１の表面２１０におけるシリコン半導体本体２０４のドーピングプロセスによって、例えば、拡散および／またはイオン打ち込みプロセスによって形成されてもよい。第１の負荷端子構造２２０の半導体本体２０４内のドープされた半導体領域は、例えば、縦型パワーＩＧＦＥＴ、例えば、超接合ＦＥＴ、またはＩＧＢＴのコレクタ、または縦型パワー半導体ダイオードもしくはサイリスタのアノードもしくはカソード領域の、ドープされたソース領域および本体領域を含んでもよい。第１の表面２１０においてシリコン半導体本体２０４を処理する過程で、半導体本体内に形成されるべきパワー半導体デバイスに依存して、ゲート誘電体およびゲート電極を含む平面ゲート構造および／またはトレンチゲート構造などの制御端子構造が形成されてもよい。
縦型半導体デバイス２００１は、第１の表面２１０の反対側の第２の表面２１１、例えば、シリコン半導体本体２０４の後面における第２の負荷端子構造２２５をさらに含む。第２の負荷端子構造２２５は、ドープされた半導体領域を含む。ドープされた半導体領域は、第２の表面２１１におけるシリコン半導体本体２０４のドーピングプロセスによって、例えば、拡散および／またはイオン打ち込みプロセスによって形成されてもよい。第２の負荷端子構造２２５のシリコン半導体本体２０４内のドープされた半導体領域は、例えば、ドープされたフィールドストップ領域、縦型パワーＦＥＴのドープされたドレイン領域、またはＩＧＢＴのエミッタ、または縦型パワー半導体ダイオードのアノードもしくはカソード領域を含んでもよい。
第１の負荷端子構造２２０への第１の電気負荷接点Ｌ１、および制御端子構造への電気制御端子接点Ｃが、縦型パワー半導体デバイス内に存在する場合には、第１の表面２１０の上方の配線エリアの部分になる。第２の負荷端子構造２２５への第２の電気負荷接点Ｌ２が第２の表面２１１において設けられる。電気負荷接点Ｌ１、Ｌ２および電気制御端子接点Ｃは、間に挟み込まれたレベル間誘電体層によって電気的に隔離された金属配線層などの１つまたは複数のパターニングされた導電層で形成されてもよい。レベル間誘電体層内の接触開口部は、例えば、第１の負荷端子構造２２０などのシリコン半導体本体内の１つまたは複数のパターニングされた導電層および／または活性エリアの間の電気接触を提供するために、導電材料を充填されてもよい。パターニングされた導電層およびレベル間誘電体層は、例えば、第１の表面２１０における半導体本体２０４の上方の配線エリアを形成してもよい。導電層、例えば、金属配線層または金属配線層スタックが、例えば、第２の表面２１１において設けられてもよい。
縦型半導体デバイス２００１では、電流の流れの方向は、反対側の第１および第２の表面２１０、２１１の間の縦方向に沿った第１および第２の負荷端子接点Ｌ１、Ｌ２の間になる。
図２Ｂは、一実施形態に係る横型半導体デバイス２００２の一部分の概略断面図である。横型半導体デバイス２００２は、第２の負荷端子構造２２５および第２の接点Ｌ２が第１の表面２１０において形成されるという点で、縦型半導体デバイス２００１と異なる。第１および第２の負荷端子構造２２０、２２５は同じプロセスによって同時に形成されてもよい。同様に、第１および第２の負荷端子接点Ｌ１、Ｌ２は同じプロセスによって同時に形成されてもよい。
図２Ａおよび図２Ｂに示される実施形態では、第１および第２の負荷端子構造２２０、２２５の間、例えば、ＦＥＴの本体領域とドレイン領域との間のドリフト区域２０５の適当な距離ｄ１、ｄ２によって、縦型および横型半導体デバイス２００１、２００２の阻止電圧能力を調整することができる。
図３は、縦型半導体デバイス２００１がパワー半導体ダイオード２００３として形成される一例のより詳細な概略断面図である。ドリフト区域２０５は、上述の半導体デバイス２００１に関して詳細に説明されたように、ｎ-にドープされている。第１の表面２１０におけるｐドープアノード領域２２０１が第１の負荷端子接点Ｌ１と電気的に接触している。ｐドープアノード領域２２０１は、図２Ａに示される第１の負荷端子構造２２０の要素の一例である。第２の表面２１１におけるｎ＋ドープカソード領域２２５１が第２の負荷端子接点Ｌ２と電気的に接触している。ｎ＋ドープカソード領域２２５１は、図２Ａに示される第２の負荷端子構造２２５の要素の一例である。
図４は、縦型半導体デバイス２００１がパワーＩＧＢＴ２００４として形成される一例のより詳細な概略断面図である。ドリフト区域２０５は、上述の半導体デバイス２００１に関して詳細に説明されたように、ｎ-にドープされている。第１の表面２１０におけるエミッタ構造２２０２が、ｐドープ本体領域２２０３とｎ＋ドープソース領域２２０４とを含む。ｐドープ本体領域２２０３およびｎ＋ドープソース領域２２０４は、図２Ａに示される第１の負荷端子構造２２０の要素の例である。エミッタ構造２２０２は第１の負荷端子接点Ｌ１と電気的に接触している。誘電体２４０およびゲート電極２４１を含むゲート構造が第１の表面２１０において半導体本体２０４上に形成される。第２の表面２１１におけるｐ＋にドープされた後側エミッタ２２５２を含むＩＧＢＴコレクタが第２の負荷端子接点Ｌ２に電気的に接触している。ｐ＋にドープされた後側エミッタ２２５２は、図２Ａに示される第２の負荷端子構造２２５の要素の一例である。
図５は、シリコンウェハを製造する方法に関する。
本方法のプロセス特徴Ｓ１００は、ｎ型ドーパントを含むシリコン融液から引き出し期間にわたってｎ型シリコンインゴットを引き出すことを含む。
プロセス特徴Ｓ１１０は、引き出し期間の少なくとも一部にわたってシリコン融液にｐ型ドーパントを添加し、それにより、ｎ型シリコンインゴット内のｎ型ドーピングを１０％〜８０％補償することを含む。
プロセス特徴Ｓ１２０は、シリコンインゴットをスライスすることを含む。
プロセス特徴Ｓ１３０は、シリコンウェハに陽子を照射し、その後、シリコンウェハをアニールすることによってシリコンウェハ内に水素関連ドナーを形成することを含む。
いくつかの実施形態では、ｎ型ドーピングの５％〜７５％の部分は水素関連ドナーで構成される。いくつかの実施形態では、ｎ型ドーピングの５％〜５０％の部分は水素関連ドナーで構成される。
いくつかの実施形態では、シリコンウェハに陽子を照射することは、１ｘ１０１３ｃｍ−２〜８ｘ１０１４ｃｍ−２の範囲内の打ち込みドーズ、および１．０ＭｅＶ〜５．０ＭｅＶの範囲内の打ち込みエネルギーを含む。
いくつかの実施形態では、シリコンウェハをアニールすることは、３５０℃〜５５０℃の温度範囲内、または４６０℃〜５２０℃の範囲内で実行される。アニール継続時間は、例えば、３０分〜２０時間の範囲内、または１時間〜１０時間の範囲内であってもよい。
いくつかの実施形態では、シリコンウェハの材料を除去することによってシリコンウェハの厚さが低減され、それにより、陽子照射のエンドオブレンジ・ピーク（ｅｎｄ ｏｆ ｒａｎｇｅ ｐｅａｋ）を除去する。
いくつかの実施形態では、半導体ウェハの電気特性または材料特性が測定され、陽子照射およびアニールの少なくとも１つのパラメータは、測定された電気特性または材料特性の関数として設定される。陽子照射の前に測定されるべき電気特性または材料特性の例は、ＣＺシリコンウェハの場合には、ドーピング濃度、酸素および／または炭素濃度である。陽子照射パラメータの例としては、陽子照射ドーズ、陽子照射エネルギー、陽子照射回数、アニール温度およびアニール継続時間が挙げられる。
いくつかの実施形態では、シリコンインゴットの正味のｎ型ドーピング濃度は、１ｘ１０１３ｃｍ−３〜１ｘ１０１５ｃｍ−３の範囲内、または２ｘ１０１３ｃｍ−３〜２ｘ１０１４ｃｍ−３の範囲内にある。
いくつかの実施形態では、ドリフトまたはベース区域内のｎ型ドーパントと、ドリフトまたはベース区域内のｐ型ドーパントとの偏析係数の比は０．２５〜４の範囲内にある。
いくつかの実施形態では、ｎ型ドーパントのｎ型ドーパント種の偏析係数と、ｐ型ドーパントのｐ型ドーパント種の偏析係数とは少なくとも３倍異なる。
いくつかの実施形態では、ｎ型ドーパント種はリンであり、ｐ型ドーパント種はホウ素である。
いくつかの実施形態では、本方法は、ホウ素に加えて、引き出し期間の少なくとも一部にわたってシリコン融液に、リンよりも小さい偏析係数を有する第２のｐ型ドーパント種を添加することをさらに含む。
いくつかの実施形態では、第２のｐ型ドーパント種はアルミニウムおよびガリウムのうちの少なくとも１つに対応する。
いくつかの実施形態では、ホウ素は、ホウ素ドープ石英材料、または気相におけるホウ素のうちの少なくとも１つからシリコン融液に添加される。
いくつかの実施形態では、ホウ素は、炭化ホウ素または窒化ホウ素源材料からシリコン融液に添加される。
いくつかの実施形態では、ホウ素は、ホウ素をドープされたるつぼからシリコン融液に添加される。
いくつかの実施形態では、ホウ素をドープされたるつぼは、るつぼ内にホウ素を打ち込むこと、るつぼ内へのホウ素の拡散、およびｉｎ−ｓｉｔｕドーピングのうちの少なくとも１つによって形成される。
いくつかの実施形態では、ホウ素は様々なエネルギーおよびドーズでるつぼ内に打ち込まれる。
いくつかの実施形態では、本方法は、加熱によってるつぼに、るつぼ内にホウ素の逆行プロファイルを設定するように構成されたサーマルバジェットを印加することをさらに含む。
いくつかの実施形態では、本方法は、るつぼの内壁における層を形成することをさらに含む。
いくつかの実施形態では、本方法は、シリコン融液にホウ素を添加する速度を変更することをさらに含む。
いくつかの実施形態では、シリコン融液にホウ素を添加する速度を変更することは、粒子のサイズ、幾何学的形状および送出速度、ホウ素キャリアガスの流量または分圧のうちの少なくとも１つを変更することを含む。
いくつかの実施形態では、シリコン融液にホウ素を添加する速度を変更することは、シリコン融液内に浸漬される源材料の深さを変更すること、および源材料の温度を変更することのうちの少なくとも１つを含み、源材料はホウ素をドープされている。
いくつかの実施形態では、源材料のドーピングは、ｉｎ−ｓｉｔｕドーピング、源材料の表面を通したプラズマ堆積プロセス、源材料の表面を通したイオン打ち込み、および源材料の表面を通した拡散プロセスのうちの１つによって実行される。
いくつかの実施形態では、本方法は、チョクラルスキー成長プロセスの間にシリコンインゴットの重量を測定することによってシリコン融液にホウ素を添加する速度を制御することをさらに含む。
いくつかの実施形態では、本方法は、ホウ素をドープされた石英源材料の寸法の変化を光学的に測定することによってシリコン融液にホウ素を添加する速度を制御することをさらに含む。
いくつかの実施形態では、本方法は、源材料とシリコン融液との間の接触面積、および源材料の加熱のうちの少なくとも１つを変更することによってシリコン融液にホウ素を添加する速度を変更することをさらに含む。
いくつかの実施形態では、シリコン融液にｐ型ドーパントを添加することは、ｐ型ドーパント源材料からのｐ型ドーパントをシリコン融液内に溶解することを含む。
ＣＺシリコンインゴットの一実施形態では、ＣＺシリコンインゴットはドナーおよびアクセプタをドープされ、ドナーおよびアクセプタのドーピング濃度の軸方向勾配を含む。ドナーとアクセプタのドーピング濃度の差に基づく電気的活性の正味のドーピング濃度の変化は、アクセプタによるドナーのドーピング濃度の少なくとも１０％の部分補償のゆえに、ＣＺシリコンインゴットの軸方向長さの少なくとも４０％について、６０％未満になる。電気的活性の正味のドーピング濃度の変化はまた、ＣＺシリコンインゴットの軸方向長さの少なくとも４０％について、４０％未満、または３０％未満、またはさらに２０％未満になり得る。換言すれば、ＣＺシリコンインゴットの軸方向長さの少なくとも４０％に沿って、電気的活性の正味のドーピング濃度の変化は、ＣＺシリコンインゴットの軸方向長さの少なくとも４０％に沿って平均された平均の電気的活性の正味のドーピング濃度から、＋／−３０％未満、または＋／−２０％未満、または＋／−１５％未満、またはさらに＋／−１０％未満になり得る。これは、ドナーの偏析効果を打ち消すことによって生じさせることができ、これにより、別の偏析挙動を有するアクセプタを用いた部分補償によるＣＺシリコンインゴットの軸方向長さに沿った正味のドーピングの強い変化がもたらされ得る。
いくつかの実施形態では、ドナーは、リン、ヒ素およびアンチモンのうちの少なくとも１つを含む。
いくつかの実施形態では、アクセプタはホウ素を含む。
いくつかの実施形態では、アクセプタは、アルミニウム、ガリウムおよびインジウムのうちの少なくとも１つをさらに含む。
いくつかの実施形態では、正味のｎ型ドーピング濃度は、１ｘ１０１３ｃｍ−３〜３ｘ１０１４ｃｍ−３の範囲内、または２ｘ１０１３ｃｍ−３〜２ｘ１０１４ｃｍ−３の範囲内にある。
図６は、図５に示される方法を実行するため、および上述の実施形態において説明されたとおりのＣＺシリコンインゴットを製造するためのＣＺ成長システム６００の簡略化された概略断面図である。
ＣＺ成長システム６００は、るつぼ６０５、例えば、るつぼ支持体６０６、例えば、黒鉛サセプタ上の石英るつぼを含む。加熱器６０７、例えば、無線周波数（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ、ＲＦ）コイルがるつぼを包囲している。加熱器６０７はるつぼ６０５の側部側および／または底部側において配置されてもよい。るつぼ６０５は支持シャフト６０８によって回転させられてもよい。
シリコン材料、例えば、ポリシリコンなどの非晶質原材料と、リン（Ｐ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）またはそれらの任意の組み合わせなどのｎ型ドーパント材料との混合物が、加熱器６０７を介した加熱によってるつぼ内で溶融される。ｎ型ドーパント材料は、溶融されるべきシリコン材料の初期ドーピングをもとから構成するか、またはその一部であってもよく、および／または固体もしくは気体ドーパント源材料として添加されてもよい。一実施形態によれば、固体ドーパント源材料はドーパント源ピルなどのドーパント源粒子である。ドーパント源材料は、円盤形状、球形状または立方体形状などの所定の形状を有してもよい。例として、ドーパント源材料の形状は、るつぼ６０５内のシリコン融液６１０にドーパント源材料を供給するように構成されたディスペンサなどの供給デバイス６０９に適合されてもよい。
一実施形態によれば、ドーパント源材料は、ドーパント材料に加えて、担体材料または結合剤材料を含んでもよい。例として、ドーパント源材料は、ドーパント材料をドープされた石英または炭化ケイ素（ＳｉＣ）であってもよい。別の実施形態によれば、ドーパント源材料は、シリコン原材料よりも高くドープされた高濃度ドープポリシリコン材料などの高濃度ドープシリコン材料であってもよい。さらに別の実施形態によれば、ドーパント源材料は窒化ホウ素および／または炭化ホウ素であってもよい。
種結晶６１４をシリコン融液６１０内に浸漬し、その後、それをシリコンの融点のすぐ上の融液の表面温度でゆっくりと引き抜くことによって、シリコン融液６１０を包含するるつぼ６０５からシリコンインゴット６１２が引き上げられる。種結晶６１４は、引き上げシャフト６１６によって回転させられる種支持体６１５上に据えられた単結晶シリコン種である。通例、数ｍｍ／ｍｉｎの範囲内にある引き上げ速度、および温度プロファイルが、ＣＺ成長させられたシリコンインゴット６１２の直径に影響を及ぼす。
図５に示される方法に従ってＣＺ成長システム６００を用いてシリコンインゴット６１２を引き出す際に、ホウ素が引き出し期間にわたってシリコン融液６１０に添加される。一実施形態によれば、ホウ素は一定の速度で溶融シリコンに添加される。ホウ素は、供給デバイス６０９によってシリコン融液６１０に供給されるホウ素ドープ石英材料などのホウ素ドープ石英材料からシリコン融液６１０に添加されてもよい。加えて、または代替策として、ホウ素は、同様に供給デバイス６０９によってシリコン融液６１０に供給されてもよい炭化ホウ素または窒化ホウ素源材料からシリコン融液６１０に添加されてもよい。
別の実施形態によれば、ホウ素は、ホウ素をドープされたるつぼからシリコン融液６１０に添加される。ホウ素をドープされたるつぼは、例えば、るつぼ内にホウ素を打ち込むことによって形成されてもよい（図７の概略断面図参照）。ホウ素は、図７における、１つ以上の傾斜した打ち込み（標識Ｉ２ ２およびＩ３ ２参照）によって、ならびに／あるいは傾斜していない打ち込み（標識Ｉ１ ２参照）によってるつぼ６０５内に打ち込まれてもよい。るつぼ６０５の材料を、例えば、石英で作製されたるつぼの場合には、およそ１０μｍ／ｈｏｕｒの範囲の速度で、シリコン融液６１０内に溶解することによってシリコン融液６１０に供給されるホウ素の量を調整するために、傾斜角の分布が用いられてもよい。ホウ素は、様々なエネルギーで、および／または様々なドーズでるつぼ内に打ち込まれてもよい。加熱によってるつぼ６０５にサーマルバジェットを印加することは、るつぼ６０５内にホウ素の逆行プロファイルを設定することを可能にし得る。様々なエネルギーおよび／またはドーズにおける複数の打ち込みが、るつぼ６０５の深さ内へのホウ素のプロファイルの設定をさらに可能にする。それゆえ、シリコン融液６１０内にホウ素を添加する速度が調整されてもよい。すなわち、打ち込みパラメータの選択によって、ホウ素の添加の速度を、明確に規定された様態で変化させ、制御することができる。例として、るつぼ６０５内のホウ素のプロファイルは逆行プロファイルであってもよい。るつぼ６０５内にホウ素を打ち込むことの代替策として、またはそれに加えて、ホウ素はまた、別のプロセスによって、例えば、例としてホウ素の固体拡散源などの拡散源からの拡散によってるつぼ６０５内に導入されてもよい。るつぼ６０５内にホウ素を導入する上述のプロセスのさらなる代替策として、またはそれに加えて、ホウ素はまた、ｉｎ−ｓｉｔｕで、すなわち、るつぼ６０５の形成中にるつぼ６０５内に導入されてもよい。
さらに別の実施形態によれば、ホウ素は、例えば、供給デバイス６０９によるジボラン（Ｂ２Ｈ６）の供給によって、気相からシリコン融液６１０内に導入されてもよい。一実施形態によれば、気相におけるホウ素の供給は、ＣＺ成長システム６００内への不活性ガスの供給を通じて行われてもよい。別の実施形態によれば、気相におけるホウ素の供給は、シリコン融液６１０内へ延在する１つ以上の管、例えば、石英管を通じて行われてもよい。さらに別の実施形態によれば、気相におけるホウ素の供給は、シリコン融液６１０まで近距離のところで終わる１つ以上の管を通じて行われてもよい。管は、例えば、例としてシャワーヘッドの形態の、出口における１つ以上の開口部を含んでもよい。
別の実施形態によれば、るつぼ６０５からシリコン融液６１０内へのホウ素の拡散を制御するためのライナ層がるつぼ６０５上に形成されてもよい。一例として、ライナ層は石英および／または炭化ケイ素で形成されてもよい。一実施形態によれば、ライナ層は、るつぼ内に含まれているホウ素がシリコン融液６１０内に溶解し、シリコンインゴット６１２の成長プロセスの最中にドーパントの役割を果たす前に、シリコン融液６１０内に溶解されてもよい。これは、ホウ素がシリコン融液内で、シリコンインゴット６１２内に導入されるべきドーパントとして利用可能になる時点を調整することを可能にする。ライナ層はまた、るつぼ６０５からライナ層を通り、シリコン融液６１０内へ至るホウ素の拡散のために必要とされる期間だけシリコン融液６１０内へのホウ素の導入を遅延させてもよい。
別の実施形態によれば、シリコンインゴット６１２を製造する方法は、シリコン融液６１０にホウ素を添加する速度を変更することをさらに含む。一実施形態によれば、シリコン融液６１０にホウ素を添加する速度を変更することは、ホウ素を含む粒子のサイズ、幾何学的形状、および送出速度のうちの少なくとも１つを変更することを含む。例として、速度は、ドーパント材料をドープされた粒子の直径を増大させることによって増大されてもよい。追加的または代替的な方策として、シリコン融液６１０にホウ素を添加する速度は、供給デバイス６０９によってシリコン融液６１０内にドーパント源材料を供給するスピードを増大させることによって増大されてもよい。
図８の概略断面図に示される別の実施形態によれば、シリコン融液６１０にホウ素を添加する速度を変更することは、シリコン融液６１０内に浸漬されるドーパント源材料６２５の深さｄを変更することを含む。
別の実施形態によれば、シリコン融液６１０にホウ素を添加する速度を変更することは、ドーパント源材料６２５の温度を変更することを含む。例として、例えば、加熱によって、ドーパント源材料の温度を増大させることによって、ドーパント源材料６２５からシリコン融液６１０内に導入されるホウ素の量が増大されてもよい。ドーパント源材料６２５はホウ素をドープされている。一実施形態によれば、ドーパント源材料のドーピングは、ｉｎ−ｓｉｔｕドーピング、ドーパント源材料６２５の表面６２６を通したプラズマ堆積プロセス、ドーパント源材料６２５の表面６２６を通したイオン打ち込み、およびドーパント源材料６２５の表面６２６を通した拡散プロセスのうちの１つによって実行される。ドーパント源材料６２５は、例えば、棒、円筒、円錐または角錐の形状に作られてもよい。ドーパント源材料６２５はまた、異なる形状のうちの１つまたはそれらの組み合わせを有する複数の別個のドーパント源部品で作製されてもよい。シリコン融液６１０内に浸漬されるドーパント源材料６２５の部分の深さｄは引き出し機構６２７によって変更されてもよい。引き出し機構６２７はドーパント源材料６２５を保持し、ドーパント源材料６２５をシリコン融液６１０内に浸漬し、また、ドーパント源材料６２５をシリコン融液６１０から引き出す。制御機構６２８が、引き出し機構６２７を制御するように構成される。制御機構６２８は、例えば、有線または無線制御信号伝送によって引き出し機構６２７を制御してもよい。
別の実施形態によれば、シリコン融液６１０にホウ素を添加する速度を変更することは、シリコン融液６１０に気相からホウ素をドープする際の、ホウ素キャリアガス、例えば、ジボラン（Ｂ２Ｈ６）の流量または分圧を変更することを含む。
一実施形態によれば、シリコン融液６１０にホウ素を添加する速度は、成長の最中における種結晶６１４からシリコン融液６１０までのシリコンインゴット６１２の長さに依存して制御されてもよい。別の実施形態によれば、シリコン融液６１０にホウ素を添加する速度は、チョクラルスキー成長プロセスの最中におけるシリコンインゴット６１２および／またはドーパント源材料６２５の重量を測定した結果に基づいて制御されてもよい。例として、シリコンインゴット６１２および／またはドーパント源材料６２５の重量は、例えば、計量ユニットにおいてシリコンインゴット６１２および／またはドーパント源材料６２５を吊り上げることによって測定されてもよい。
一実施形態によれば、ホウ素または別のｐ型ドーパントは、ｐドーパント源ピルなどのｐドーパント源材料によってＣＺ成長の前、および／またはその最中に添加されてもよい。ｐドーパント源材料は、円盤形状、球形状または立方体形状などの所定の形状を有してもよい。例として、ｐドーパント源材料の形状は、るつぼ６０５内のシリコン融液６１０にｐドーパント源材料を供給するように構成されたディスペンサなどの供給デバイス６０９に適合されてもよい。シリコン融液６１０内へのｐドーパントの時間依存性供給は、例えば、異なるエネルギーにおける複数のイオン打ち込みによって、ｐドーパント源材料の深さ内へのｐ型ドーパント濃度のプロファイルを調整することによって、かつ／あるいはｐドーパント源材料からシリコン融液６１０内へのｐドーパントの溶解を制御するため、またはｐドーパント源材料からシリコン融液６１０内へのｐドーパントの拡散を制御するための、ｐドーパント源材料を包囲するライナ層を形成することによって、達成されてもよい。
別の実施形態によれば、シリコン融液６１０にホウ素を添加する速度を制御することは、ホウ素をドープされた石英源材料の寸法の変化を光学的に測定することによって実行される。石英源材料内への測定光の進入は、例えば、シリコン融液６１０から突出した石英源材料の部分を通して行われてもよい。シリコン融液６１０にホウ素を添加する速度を変更することはまた、ドーパント源材料とシリコン融液との間の接触面積、およびドーパント源材料の加熱のうちの少なくとも１つを変更することによって実行されてもよい。シリコン融液６１０にホウ素を添加する速度を変更することによって、ＣＺ成長の最中におけるホウ素の有効偏析を、ホウ素により２０％〜８０％部分的に補償されたｎ型ドーピングを達成するように、ｎ型ドーパントの偏析挙動に適合させることができる。
別の実施形態によれば、正味のｎ型ドーピングは、ホウ素に加えてリンよりも小さい偏析係数を有するｐ型ドーパント種によってさらに補償される。さらに別の実施形態によれば、正味のｎ型ドーピングは、リンよりも小さい偏析係数を有する複数の異なるｐ型ドーパント種によってさらに補償される。リンよりも大きい偏析係数を有するホウ素、およびリンよりも小さい偏析係数を有する１つ以上のｐ型ドーパント種による部分補償を実行することで、ＣＺ成長の最中におけるｐ型ドーパントの有効偏析をリンの偏析挙動に適合させることができる。これは、源材料が溶融プロセスの開始前に実装される場合においてさえも、非常に効果的な補償を可能にする。ガリウムおよびアルミニウムが、リンよりも小さい偏析係数を有するｐ型ドーパント種の例である。結果として得られる有効偏析係数の値は、より高い偏析係数を有するｐ型ドーパント種と、より低い偏析係数を有するｐ型ドーパント種との比によって調整されることができる。通例、ＢとＡｌまたはＧａとの比は、リンドーピングの場合には、少なくとも２であるか、またはさらに、５よりも高いか、またはさらに、１０よりも高い。
上述されたシリコンインゴット１１２を製造するための方法は、ｎドープシリコンインゴット１１２内のドナーが、ＣＺ成長の最中にシリコン融液１１０に添加されるホウ素および任意選択のさらなるｐ型ドーパントの数を上回る部分補償を含む。
ＣＺ成長の最中にドーパント材料の偏析によって生じるドーピングの軸方向プロファイルは、以下の式（１）によって近似することができる：
式（１）における最初の項は、融液からシリコンインゴットを引き出す前に融液に添加されたドーピングに関する。上述の実施形態によれば、ｎ型ドーパント材料は式（１）の最初の項によって記述され得る。２番目の項は、ＣＺ成長の最中に融液内に一定の速度でドーパント材料を添加することに関する。上述の実施形態によれば、ホウ素を添加することは式（１）の２番目の項によって記述され得る。
上式（１）において、ｃ（ｐ）は、シリコンインゴット内のドーパント材料の濃度（ａｔｏｍｓ／ｃｍ３）を表し、ｐは、結晶化された、ＣＺ成長の最中における初期融液の部分を表し、完全に成長させられたシリコンインゴットの０％〜１００％の軸方向位置に対応し、ｋ０は、ドーパント材料の偏析係数、例えば、シリコン内のホウ素（Ｂ）についてはおよそ０．８、およびシリコン内のリン（Ｐ）についてはおよそ０．３５を表し、ｃ０は、融液内のドーパント材料の初期濃度（ａｔｏｍｓ／ｃｍ３）を表し、Ｆ０は、（引き上げ速度に対して）一定して融液に添加されるドーパント材料の総量を融液の初期体積で除算したもの（ａｔｏｍｓ／ｃｍ３）を表す。
図９は、補償されていないリン（Ｐ）の算出された濃度、すなわち、正味のｎドーピング対シリコンインゴットの反対端部間の軸方向位置を示す。図示の曲線は、ホウ素（Ｂ）とリン（Ｐ）との異なる比、すなわち、（引き上げ速度に対して）一定してシリコン融液に添加されるホウ素の総量を融液の初期体積で除算したもの（Ｆ０Ｂ（ａｔｏｍｓ／ｃｍ３単位））と、融液内のリンの初期濃度（ｃ０Ｐ（ａｔｏｍｓ／ｃｍ３単位））との比に対応するＦ０Ｂ／ｃ０Ｐに関する。
図示の曲線は、０％、１０％、２０％、３０％、４０％、５０％のＦ０Ｂ／ｃ０Ｐの値に関する。ＣＺ成長の最中に融液にホウ素を添加し、それにより、ＣＺ成長の最中に融液に補償ドーパントを添加することによって、図５〜図８を参照して説明されている方法は、改善されたロバスト性および信頼性を有する半導体デバイスを製造するために好適なシリコンウェハを可能にする。シリコンインゴットのＣＺ成長を開始する前に融液にホウ素を添加すると、シリコンインゴットの反対端部間の軸方向に沿った正味のｎドーピング濃度の均一性は、０％のＦ０Ｂ／ｃ０Ｐの場合、すなわち、ホウ素を添加しない場合よりもさらに悪化し得る。これは、リンなどのｎ型ドーパントの偏析係数と比べて、補償ドーパントホウ素のより大きな偏析係数のためである。ＢによるＰの少なくとも１０％の部分補償によって、ドナーとアクセプタとのドーピング濃度の差に基づく電気的活性の正味のドーピング濃度の変化は、ＣＺシリコンインゴットの軸方向長さの少なくとも４０％について平均値から６０％未満になる。変化は、さらに、異なる偏析挙動を有するアクセプタを用いた補償によるドナーの偏析効果に対する最適化された打ち消しによって、より小さく維持され得る。これにより、電気的活性の正味のドーピング濃度の変化はまた、ＣＺシリコンインゴットの軸方向長さの少なくとも４０％について、４０％未満、または３０％未満、またはさらに２０％未満になり得る。
図１０は、算出された比抵抗曲線対シリコンインゴットの反対端部間の軸方向位置を示す。図９に示されるパラメータ曲線と同様に、図１０に示される曲線は、ホウ素（Ｂ）とリン（Ｐ）との異なる比、すなわち、（引き上げ速度に対して）一定してシリコン融液に添加されるホウ素の総量を融液の初期体積で除算したもの（Ｆ０Ｂ（ａｔｏｍｓ／ｃｍ３単位））と、融液内のリンの初期濃度（ｃ０Ｐ（ａｔｏｍｓ／ｃｍ３単位））との比に対応するＦ０Ｂ／ｃ０Ｐに関する。
図９に示されるパラメータ曲線と同様に、図１０に示される曲線は、０％、１０％、２０％、３０％、４０％、５０％のＦ０Ｂ／ｃ０Ｐの値に関する。ＣＺ成長の最中に融液にホウ素を添加し、それにより、ＣＺ成長の最中に融液に補償ドーパントを添加することによって、図５〜図８を参照して説明されている方法は、シリコンインゴットの反対端部間の軸方向に沿った比抵抗の均一性を改善すること、および改善されたロバスト性および信頼性を有する半導体デバイスを製造するために好適なシリコンウェハを可能にする。
図５〜図１０に関して例示され、説明された方法に基づき、表１は、比抵抗の特定の変動、およびホウ素（Ｂ）とリン（Ｐ）との特定の比、すなわち、（引き上げ速度に対して）一定してシリコン融液に添加されるホウ素の総量を融液の初期体積で除算したもの（Ｆ０Ｂ（ａｔｏｍｓ／ｃｍ３単位））と、融液内のリンの初期濃度（ｃ０Ｐ（ａｔｏｍｓ／ｃｍ３単位））との比に対応するＦ０Ｂ／ｃ０Ｐを有する、軸方向に沿ったインゴットの最大部分を示す。表１は、０％、１０％、２０％、３０％、４０％、５０％のＦ０Ｂ／ｃ０Ｐの値、および＋／−５％、＋／−１０％、＋／−１５％、＋／−２０％、＋／−３０％、＋／−５０％の比抵抗の軸方向変動に関する。ＣＺ成長の最中に融液にホウ素を添加し、それにより、ＣＺ成長の最中に融液に補償ドーパントを添加することによって、図４〜図１０を参照して説明されている方法は、比抵抗の特定の変動を有する軸方向に沿ったインゴットの最大部分を増大させることによって歩留まりの改善を可能にする。一例として、＋／−１０％の比抵抗の変動を有するインゴットの軸方向部分は、２６％（補償ドーピング無し）から７８％（４０％の補償ドーピングＦ０Ｂ／ｃ０Ｐ）に増大され得る。
図９〜図１０を参照して説明されている方法によれば、ホウ素は（引き上げ速度に対して）一定してシリコン融液に添加され（項Ｆ０Ｂ（ａｔｏｍｓ／ｃｍ３単位）によって記述される）、リンは融液に初期濃度として添加される（項ｃ０Ｐ（ａｔｏｍｓ／ｃｍ３単位）によって記述される）。他の実施形態によれば、ホウ素は、変化する速度で融液に添加されてもよい。リンとは別に、またはそれに加えて、アンチモンまたはヒ素などの他のｎ型ドーパント材料が用いられてもよい。
ＣＺ成長の最中に融液にホウ素を添加することに加えて、全ホウ素の一部はまた、ＣＺ成長の前に融液に添加されてもよい。これは式（１）において項ｃ０Ｐによって記述されてもよい。同様に、融液にリンまたは別のｎ型ドーパント材料を初期濃度として添加することに加えて、リンまたはその他のｎ型ドーパントの一部はまた、ＣＺ成長の最中に融液に添加されてもよい。これは、リンまたはその他のｎ型ドーパント材料を引き上げ速度に対して一定して添加する場合には、式（１）において項Ｆ０Ｐによって記述されてもよい。
シリコンインゴットの、シリコンウェハへのスライスは、シリコンインゴットの中心成長軸と垂直に実行されてもよい。一実施形態によれば、スライスは、例えば、内径（ｉｎｎｅｒ−ｄｉａｍｅｔｅｒ、ＩＤ）ソーまたはワイヤ式ソーなどの適当なスライスツールによって実行される。
上述の実施形態を参照して説明されたとおりの陽子照射およびアニールが、シリコンウェハ内に水素関連ドナーを生成し、それにより、シリコンウェハの比抵抗の微調整を達成するために実行される。これは、追加の陽子誘起によるｎ型ドーピングによって、ロッドもしくはインゴットから切り出されたウェハの絶対抵抗率値を目標抵抗率に適合させること、およびロッドから切り出されたウェハの抵抗率値の間の差の最小化のうちの少なくとも一方を実現することができることを意味する。これにより、ウェハ間の抵抗率のばらつきが、小さく、例えば、１０％よりも小さく、またはさらに、５％よりも小さく維持され得る。
本明細書において説明されている実施形態は組み合わせられてもよい。本明細書においては、特定の実施形態が図示され、説明されているが、種々の代替および／または同等の実装形態が、本発明の範囲から逸脱することなく、図示され、説明されている特定の実施形態と置き換えられ得ることが当業者によって理解されるであろう。本出願は、本明細書において説明されている特定の実施形態の任意の適応例または変形例を包括することを意図されている。したがって、本発明は請求項およびそれらの均等物によってのみ限定されることが意図されている。
１００ シリコンウェハ
１０１ 第１の表面
１０２ 第２の表面
１１０ シリコン融液
１１２ シリコンインゴット
２０４ シリコン半導体本体
２０５ ドリフト区域
２１０ 第１の表面
２１１ 第２の表面
２２０ 第１の負荷端子構造
２２５ 第２の負荷端子構造
６０５ るつぼ
６１０ シリコン融液
６１２ シリコンインゴット
６２５ ドーパント源材料
６２６ 表面
２００１ 縦型半導体デバイス
２００２ 横型半導体デバイス

Claims (39)

  1. 半導体デバイスであって、
    正味のｎ型ドーピングのドリフトまたはベース区域を含むシリコン半導体本体であって、ｎ型ドーピングがｐ型ドーパントにより１０％〜８０％部分的に補償され、前記ドリフト区域内の正味のｎ型ドーピング濃度は１ｘ１０１３ｃｍ−３〜１ｘ１０１５ｃｍ−３の範囲内にあり、前記ｎ型ドーピングの５％〜７５％の部分は水素関連ドナーで構成される、シリコン半導体本体
    を含む、半導体デバイス。
  2. 前記ドリフトまたはベース区域内のｎ型ドーパントと前記ドリフトまたはベース区域内のｐ型ドーパントとの偏析係数の比が０．２５〜４の範囲内にある、請求項１に記載の半導体デバイス。
  3. 前記ｎ型ドーピングが、ホウ素によって部分的に補償されたリンを含む、請求項１または２に記載の半導体デバイス。
  4. 前記ドリフト区域内の前記正味のｎ型ドーピングが、リンよりも小さい偏析係数を有するｐ型ドーパント種によってさらに補償される、請求項３に記載の半導体デバイス。
  5. 前記ｐ型ドーパント種がアルミニウムおよびガリウムのうちの少なくとも１つに対応する、請求項３に記載の半導体デバイス。
  6. ホウ素と、アルミニウムおよびガリウムのうちの前記少なくとも１つとの濃度比が少なくとも２である、請求項５に記載の半導体デバイス。
  7. 前記ドリフト区域の前記正味のｎドーピングが前記シリコン半導体本体の原材料のドーピングに対応し、前記ドリフト区域内の前記正味のドーピング濃度よりも大きい正味のドーピング濃度を有するｐドープ領域およびｎドープ領域をさらに含む、請求項１〜６のいずれか一項に記載の半導体デバイス。
  8. 前記半導体デバイスが、絶縁ゲートバイポーラトランジスタ、ダイオードおよび絶縁ゲート電界効果トランジスタのうちの１つである、請求項１〜６のいずれか一項に記載の半導体デバイス。
  9. 前記半導体デバイスが、前記半導体本体の第１の表面における第１の負荷端子と、前記第１の表面の反対側の第２の表面における第２の負荷端子とを備える縦型パワー半導体デバイスである、請求項１〜８のいずれか一項に記載の半導体デバイス。
  10. 前記半導体本体の反対側の主表面の間における縦方向に沿った前記水素関連ドナーの濃度プロファイルの変化が８０％未満である、請求項１〜９のいずれか一項に記載の半導体デバイス。
  11. 正味のｎ型ドーピングを含むシリコンウェハであって、ｎ型ドーピングがｐ型ドーパントにより１０％〜８０％部分的に補償され、前記正味のｎ型ドーピング濃度は１ｘ１０１３ｃｍ−３〜１ｘ１０１５ｃｍ−３の範囲内にあり、前記ｎ型ドーピングの５％〜７５％の部分は水素関連ドナーで構成される、シリコンウェハ。
  12. 前記ｎ型ドーピングが、ホウ素によって部分的に補償されたリンを含む、請求項１１に記載のシリコンウェハ。
  13. 前記正味のｎ型ドーピングが、リンよりも小さい偏析係数を有するｐ型ドーパント種によってさらに補償される、請求項１１または１２に記載のシリコンウェハ。
  14. 前記ｐ型ドーパント種がアルミニウムおよびガリウムのうちの少なくとも１つに対応する、請求項１３に記載のシリコンウェハ。
  15. ホウ素と、アルミニウムおよびガリウムのうちの前記少なくとも１つとの濃度比が少なくとも２である、請求項１４に記載のシリコンウェハ。
  16. シリコンウェハを製造する方法であって、前記方法は、
    ｎ型ドーパントを含むシリコン融液から引き出し期間にわたってｎ型シリコンインゴットを引き出すことと、
    前記引き出し期間の少なくとも一部にわたって前記シリコン融液にｐ型ドーパントを添加し、それにより、前記ｎ型シリコンインゴット内のｎ型ドーピングを１０％〜８０％補償することと、
    前記シリコンインゴットをスライスすることと、
    前記シリコンウェハに陽子を照射し、その後、前記シリコンウェハをアニールすることによって前記シリコンウェハ内に水素関連ドナーを形成することと、
    を含む、方法。
  17. 前記ｎ型ドーピングの５％〜７５％の部分が水素関連ドナーで構成される、請求項１６に記載の方法。
  18. 前記ｎ型ドーパントのｎ型ドーパント種の偏析係数と前記ｐ型ドーパントのｐ型ドーパント種の偏析係数とが少なくとも３倍異なる、請求項１６又は１７に記載の方法。
  19. 前記ｎ型ドーパント種がリンであり、前記ｐ型ドーパント種がホウ素である、請求項１６〜１８のいずれか一項に記載の方法。
  20. ホウ素に加えて、前記引き出し期間の少なくとも一部にわたって前記シリコン融液に、リンよりも小さい偏析係数を有する第２のｐ型ドーパント種を添加することをさらに含む、請求項１９に記載の方法。
  21. 前記第２のｐ型ドーパント種がアルミニウムおよびガリウムのうちの少なくとも１つに対応する、請求項２０に記載の方法。
  22. 前記ホウ素が、ホウ素ドープ石英材料、または気相におけるホウ素のうちの少なくとも１つから前記シリコン融液に添加される、請求項１９〜２１のいずれか一項に記載の方法。
  23. 前記ホウ素が、炭化ホウ素または窒化ホウ素源材料から前記シリコン融液に添加される、請求項１９〜２１のいずれか一項に記載の方法。
  24. 前記ホウ素が、ホウ素をドープされたるつぼから前記シリコン融液に添加される、請求項１９〜２１のいずれか一項に記載の方法。
  25. 前記ホウ素をドープされたるつぼが、前記るつぼ内にホウ素を打ち込むこと、前記るつぼ内へのホウ素の拡散、およびｉｎ−ｓｉｔｕドーピングのうちの少なくとも１つによって形成される、請求項２４に記載の方法。
  26. 前記ホウ素が様々なエネルギーおよびドーズで前記るつぼ内に打ち込まれる、請求項２５に記載の方法。
  27. 加熱によって前記るつぼに、前記るつぼ内に前記ホウ素の逆行プロファイルを設定するように構成されたサーマルバジェットを印加することをさらに含む、請求項２４〜２６のいずれか一項に記載の方法。
  28. 前記るつぼの内壁における層を形成することをさらに含む、請求項２７に記載の方法。
  29. 前記シリコン融液に前記ホウ素を添加する速度を変更することをさらに含む、請求項１９〜２８のいずれか一項に記載の方法。
  30. 前記シリコン融液に前記ホウ素を添加する前記速度を変更することが、粒子のサイズ、幾何学的形状および送出速度、ホウ素キャリアガスの流量または分圧のうちの少なくとも１つを変更することを含む、請求項２９に記載の方法。
  31. 前記シリコン融液に前記ホウ素を添加する前記速度を変更することが、前記シリコン融液内に浸漬される源材料の深さを変更すること、および前記源材料の温度を変更することのうちの少なくとも１つを含み、前記源材料は前記ホウ素をドープされている、請求項２９に記載の方法。
  32. 前記源材料のドーピングが、ｉｎ−ｓｉｔｕドーピング、前記源材料の表面を通したプラズマ堆積プロセス、前記源材料の前記表面を通したイオン打ち込み、および前記源材料の前記表面を通した拡散プロセスのうちの１つによって実行される、請求項３１に記載の方法。
  33. チョクラルスキー成長プロセスの間に前記シリコンインゴットの重量を測定することによって前記シリコン融液に前記ホウ素を添加する速度を制御することをさらに含む、請求項２９に記載の方法。
  34. 前記ホウ素をドープされた石英源材料の寸法の変化を光学的に測定することによって前記シリコン融液に前記ホウ素を添加する速度を制御することをさらに含む、請求項２９に記載の方法。
  35. 源材料と前記シリコン融液との間の接触面積、および前記源材料の加熱のうちの少なくとも１つを変更することによって前記シリコン融液に前記ホウ素を添加する速度を変更することをさらに含む、請求項２９に記載の方法。
  36. 前記シリコン融液に前記ｐ型ドーパントを添加することが、ｐ型ドーパント源材料からのｐ型ドーパントを前記シリコン融液内に溶解することを含む、請求項１６〜３５のいずれか一項に記載の方法。
  37. 前記シリコンウェハに陽子を照射することが、１ｘ１０１３ｃｍ−２〜８ｘ１０１４ｃｍ−２の範囲内の打ち込みドーズ、１．０ＭｅＶ〜５．０ＭｅＶの範囲内の打ち込みエネルギー、４６０℃〜５２０℃の範囲内のアニール温度、および３０分〜２０時間の範囲内のアニール継続時間を含む、請求項１６〜３６のいずれか一項に記載の方法。
  38. 前記シリコンウェハの材料を除去することによって前記シリコンウェハの厚さを低減し、それにより、陽子照射のエンドオブレンジ・ピークを除去することをさらに含む、請求項１６〜３７のいずれか一項に記載の方法。
  39. 前記半導体ウェハの電気特性または材料特性を測定することと、前記測定された電気特性または材料特性の関数として陽子照射およびアニールの少なくとも１つのパラメータを設定することと、をさらに含む、請求項１６〜３８のいずれか一項に記載の方法。
JP2016164702A 2015-08-26 2016-08-25 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法 Pending JP2017063187A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015114177.9 2015-08-26
DE102015114177.9A DE102015114177A1 (de) 2015-08-26 2015-08-26 Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers

Publications (2)

Publication Number Publication Date
JP2017063187A true JP2017063187A (ja) 2017-03-30
JP2017063187A5 JP2017063187A5 (ja) 2019-08-15

Family

ID=58010576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016164702A Pending JP2017063187A (ja) 2015-08-26 2016-08-25 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法

Country Status (3)

Country Link
US (3) US20170062568A1 (ja)
JP (1) JP2017063187A (ja)
DE (1) DE102015114177A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021186944A1 (ja) * 2020-03-17 2021-09-23
WO2021199687A1 (ja) * 2020-04-02 2021-10-07 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107590B3 (de) * 2014-05-28 2015-10-01 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
US12027579B2 (en) * 2017-01-25 2024-07-02 Rohm Co., Ltd. Semiconductor device having a carrier trapping region including crystal defects
US10431462B2 (en) * 2017-02-15 2019-10-01 Lam Research Corporation Plasma assisted doping on germanium
US11585010B2 (en) * 2019-06-28 2023-02-21 Globalwafers Co., Ltd. Methods for producing a single crystal silicon ingot using boric acid as a dopant and ingot puller apparatus that use a solid-phase dopant
JP6976493B1 (ja) 2020-03-13 2021-12-08 三菱電機株式会社 半導体装置およびその製造方法
DE102020120933A1 (de) 2020-08-07 2022-02-10 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190292A (ja) * 1983-04-08 1984-10-29 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶の抵抗率制御方法
JPS61163188A (ja) * 1985-01-14 1986-07-23 Komatsu Denshi Kinzoku Kk シリコン単結晶引上法における不純物のド−プ方法
JPH03199193A (ja) * 1989-12-27 1991-08-30 Nippon Steel Corp シリコン単結晶の製造方法
JPH03247585A (ja) * 1990-02-23 1991-11-05 Sumitomo Metal Ind Ltd 結晶成長方法
JPH1029894A (ja) * 1996-07-15 1998-02-03 Hitachi Ltd 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置
JP2003048798A (ja) * 2001-08-06 2003-02-21 Sharp Corp 結晶シートの製造装置、結晶シートの製造方法、それを用いて得られる結晶シートおよび太陽電池
JP2004307305A (ja) * 2003-04-10 2004-11-04 Sumitomo Mitsubishi Silicon Corp シリコン単結晶及び単結晶育成方法
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2010531805A (ja) * 2007-06-27 2010-09-30 カリソーラー インク 補償シリコン原料から製造されたインゴットの抵抗率を制御する方法およびシステム
JP2011093778A (ja) * 2009-09-29 2011-05-12 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハおよびシリコン単結晶の製造方法
JP2012136398A (ja) * 2010-12-27 2012-07-19 Covalent Materials Corp シリコン単結晶引上げ用シリカガラスルツボ
JP2013087008A (ja) * 2011-10-17 2013-05-13 Siltronic Ag ｎ型シリコン単結晶およびその製造方法
JP2015037194A (ja) * 2013-08-14 2015-02-23 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ディスクの後ドーピング方法
DE202015102716U1 (de) * 2014-05-28 2015-06-15 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Siliziumstab

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077350A (ja) 1998-08-27 2000-03-14 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
CN104347408B (zh) * 2013-07-31 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190292A (ja) * 1983-04-08 1984-10-29 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶の抵抗率制御方法
JPS61163188A (ja) * 1985-01-14 1986-07-23 Komatsu Denshi Kinzoku Kk シリコン単結晶引上法における不純物のド−プ方法
JPH03199193A (ja) * 1989-12-27 1991-08-30 Nippon Steel Corp シリコン単結晶の製造方法
JPH03247585A (ja) * 1990-02-23 1991-11-05 Sumitomo Metal Ind Ltd 結晶成長方法
JPH1029894A (ja) * 1996-07-15 1998-02-03 Hitachi Ltd 単結晶シリコンの比抵抗調整方法および単結晶シリコン製造装置
JP2003048798A (ja) * 2001-08-06 2003-02-21 Sharp Corp 結晶シートの製造装置、結晶シートの製造方法、それを用いて得られる結晶シートおよび太陽電池
JP2004307305A (ja) * 2003-04-10 2004-11-04 Sumitomo Mitsubishi Silicon Corp シリコン単結晶及び単結晶育成方法
JP2006344977A (ja) * 2005-06-08 2006-12-21 Infineon Technologies Ag 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP2010531805A (ja) * 2007-06-27 2010-09-30 カリソーラー インク 補償シリコン原料から製造されたインゴットの抵抗率を制御する方法およびシステム
JP2011093778A (ja) * 2009-09-29 2011-05-12 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハおよびシリコン単結晶の製造方法
JP2012136398A (ja) * 2010-12-27 2012-07-19 Covalent Materials Corp シリコン単結晶引上げ用シリカガラスルツボ
JP2013087008A (ja) * 2011-10-17 2013-05-13 Siltronic Ag ｎ型シリコン単結晶およびその製造方法
JP2015037194A (ja) * 2013-08-14 2015-02-23 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ディスクの後ドーピング方法
DE202015102716U1 (de) * 2014-05-28 2015-06-15 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Siliziumstab

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021186944A1 (ja) * 2020-03-17 2021-09-23
WO2021186944A1 (ja) * 2020-03-17 2021-09-23 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
JP7334849B2 (ja) 2020-03-17 2023-08-29 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
WO2021199687A1 (ja) * 2020-04-02 2021-10-07 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
JP2021163929A (ja) * 2020-04-02 2021-10-11 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
JP7264100B2 (ja) 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法

Also Published As

Publication number Publication date
US10957767B2 (en) 2021-03-23
US20180097064A1 (en) 2018-04-05
DE102015114177A1 (de) 2017-03-02
US20170062568A1 (en) 2017-03-02
US20200161424A1 (en) 2020-05-21
US10566424B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
JP6849766B2 (ja) 半導体素子、シリコンウエハ、及びシリコンインゴット
US10957767B2 (en) Semiconductor device, silicon wafer and method of manufacturing a silicon wafer
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
US10128328B2 (en) Method of manufacturing semiconductor devices and semiconductor device containing hydrogen-related donors
US10192955B2 (en) Semiconductor device containing oxygen-related thermal donors
US10724148B2 (en) Silicon ingot and method of manufacturing a silicon ingot
US11242616B2 (en) Silicon ingot
JP2008177296A (ja) 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP2017063187A5 (ja)
US10566198B2 (en) Doping method
US10727311B2 (en) Method for manufacturing a power semiconductor device having a reduced oxygen concentration
JP6671320B2 (ja) Ｃｚシリコンウエハを製造する方法及び半導体装置を製造する方法
JP2001501162A (ja) ＳｉＣ層中にボロンをドープされた領域を生成する方法
US10957788B2 (en) Semiconductor devices with superjunction structures
JP6904931B2 (ja) 半導体デバイスを形成する方法
US9312338B2 (en) Semiconductor device containing chalcogen atoms and method of manufacturing
CN114059149A (zh) 制造直拉硅晶片的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190226

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20190626

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190626

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20190709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190731

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190806

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190906

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20190910

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200317

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200414

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200824

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201104

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20201124

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210330

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210413

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210518

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210518