JP2017063168A - 回路基板および電子装置 - Google Patents

回路基板および電子装置 Download PDF

Info

Publication number
JP2017063168A
JP2017063168A JP2015227748A JP2015227748A JP2017063168A JP 2017063168 A JP2017063168 A JP 2017063168A JP 2015227748 A JP2015227748 A JP 2015227748A JP 2015227748 A JP2015227748 A JP 2015227748A JP 2017063168 A JP2017063168 A JP 2017063168A
Authority
JP
Japan
Prior art keywords
metal plate
plate
ceramic plate
circuit board
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015227748A
Other languages
English (en)
Other versions
JP6616166B2 (ja
Inventor
健児 末次
Kenji Suetsugu
健児 末次
定功 吉田
Sadakatsu Yoshida
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2017063168A publication Critical patent/JP2017063168A/ja
Application granted granted Critical
Publication of JP6616166B2 publication Critical patent/JP6616166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 電子部品を被覆するモールド樹脂との隙間の発生が抑制される回路基板等を提供すること。【解決手段】第1金属板3が配置された上面を有する第1セラミック板1と、第2金属板4が配置された下面を有する第2セラミック板2と、第1セラミック板1の下面と第2セラミック板2の上面との間に挟まれて配置された、第1金属板3および第2金属板4のいずれよりも厚い第3金属板5とを備えており、第1セラミック板1および第2セラミック板2のそれぞれの側面が第3金属板5の側面よりも外側に位置している回路基板20である。第3金属板5よりも外側で第1および第2セラミック板1、2の端部分においてモールド樹脂8の接合の強度を高めることができ、比較的厚い第3金属板5による剛性向上の効果と合わせて、回路基板20の反りに起因したモールド樹脂8の剥離(隙間)の発生を抑制することができる。【選択図】 図1

Description

本発明は、金属板を有する回路基板および電子装置に関するものである。
従来、IGBT(Insulated Gate Bipolar Transistor)等の電子部品が搭載された電
子装置に用いられる回路基板として、例えば、セラミック焼結体等からなる絶縁基板の上面に金属板が接合されたものが用いられている。
回路基板の金属板は、電子部品を外部電気回路に電気的に接続するための回路を形成している。回路基板に搭載された電子部品が金属板に電気的に接続されて電子装置が作製される。このときに、電子部品は樹脂材料等の被覆材で被覆される。このような電子装置においては、金属板を介して電子部品と外部電気回路とが互いに電気的に接続される。
また、絶縁基板の下面に他の金属板および他の絶縁基板が順次積層された構造の回路基板も、外部への放熱性の向上等のために用いられるようになってきている(例えば、特許文献1を参照)。
特開2003−86747号公報
上記従来技術の回路基板および電子装置においては、樹脂材料による電子部品の封止の信頼性を向上させることが難しいという問題点があった。すなわち、セラミック焼結体等からなる絶縁基板と金属板との間に生じる熱応力によって回路基板全体に反りが生じやすく、この反りによって回路基板と樹脂材料との間に隙間が生じて、封止の信頼性が低下する可能性があった。
本発明の1つの態様の回路基板は、第1金属板が配置された領域を含む上面を有する第1セラミック板と、第2金属板が配置された領域を含む下面を有する第2セラミック板と、前記第1セラミック板の下面と前記第2セラミック板の上面との間に挟まれて配置された、前記第1金属板および第2金属板のいずれよりも厚い第3金属板とを備えており、前記第1セラミック板および前記第2セラミック板のそれぞれの側面が、前記第3金属板の側面よりも外側に位置していることを特徴とする。
本発明の1つの態様の電子装置は、上記構成の回路基板と、前記第1金属板上に搭載された電子部品と、該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えることを特徴とする。
本発明の1つの態様の回路基板によれば、上記構成であることから、第1金属板および第2金属板に比べて厚く、剛性が比較的大きい第3金属板が第1セラミック板と第2セラミック板との間に配置されているため、回路基板全体としての剛性の向上について有利である。つまり、回路基板全体の反りの低減に対して有効である。
また、第1セラミック板および第2セラミック板のそれぞれの側面と第3金属板の側面との位置の相違によって、回路基板の側面が段状になっている。この段状の側面は、樹脂材料に対する接合強度が比較的大きい第1セラミック板および第2セラミック板が外側に突出することによって形成されている。そのため、回路基板の側面の部分、つまり熱応力がより大きく作用する部分で、樹脂材料を含むモールド樹脂と回路基板(特に第1セラミック板および第2セラミック板)との接合面積を従来よりも大きくすることができる。また、その側面におけるモールド樹脂と回路基板との接合面が単純な平面ではなく入り組んだ形状になる。これによってモールド樹脂と回路基板との接合の強度を従来よりも大きくすることができる。
したがって、搭載される電子部品を被覆するモールド樹脂との間に隙間が生じるような可能性が低減された回路基板を提供することができる。
また、本発明の1つの態様の電子装置によれば、搭載された電子部品を被覆しているモールド樹脂と回路基板との剥がれ等が抑制された、電子部品の封止の信頼性が高い電子装置を提供することができる。
(a)は本発明の第1の実施形態の回路基板を示す断面図であり、(b)は本発明の実施形態の電子装置を示す断面図である。 (a)は図1(a)の要部を拡大して示す拡大断面図であり、(b)は(a)の変形例を示す拡大断面図である。 (a)は図1に示す回路基板および電子装置の第1の変形例を示す断面図であり、(b)は第2の変形例を示す断面図である。 (a)は本発明の第2の実施形態の回路基板を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図4(b)の要部を拡大して示す拡大断面図であり、(b)および(c)は(a)の変形例を示す拡大断面図である。 図4に示す回路基板の変形例を示す平面図である。 (a)は図4に示す回路基板の他の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。 (a)は図4に示す回路基板のさらに他の変形例を示す平面図であり、(b)は(a)のA−A線における断面図である。
以下、図面を参照して本発明の回路基板および電子装置について説明する。なお、以下の説明における上下の区別は便宜的なものであり、実際に回路基板および電子装置が使用されるときの上下を限定するものではない。
図1および図2を参照して、本発明の実施形態の回路基板20および電子装置30について説明する。図1(a)は本発明の実施形態の回路基板20に電子部品6を実装した実装体(符号なし)の断面図であり、図1(b)は図1(a)に示す実装体をモールド樹脂8で覆った電子装置30を示す断面図である。図2(a)は図1の要部であるB部分の一例を示す拡大断面図であり、図2(b)は図2(a)の変形例を示す拡大断面図である。
回路基板20は、絶縁体部分として、それぞれ平板状の第1セラミック板1および第2セラミック板2を有している。第1セラミック板1の上面に第1金属板3が下面を重ねて配置され、第2セラミック板2の下面に第2金属板4が上面を重ねて配置され、これらの第1セラミック板1の下面と第2セラミック板2の上面との間に挟まれて第3金属板5が配置されている。すなわち、下側から順次積層された、第2金属板4、第2セラミック板2
、第3金属板5、第1セラミック板1および第1金属板3によって、実施形態の回路基板20が基本的に構成されている。
第1セラミック板1および第2セラミック板2は、後述するように窒化ケイ素質焼結体等のセラミック材料からなる。また、第1金属板3、第2金属板4および第3金属板5は、後述するように銅等の金属材料からなる。
また、回路基板20の第1金属板3上に電子部品6が搭載されるとともに、電子部品6と第1金属板3とがボンディングワイヤ7等で電気的に接続され、電子部品6から第2セラミック板2の側面にかけてモールド樹脂8で被覆されて電子装置30が製作される。すなわち、本発明の実施形態の電子装置30は、上記構成の回路基板20と、第1金属板3上に搭載された電子部品6と、電子部品6から第1金属板3および第1セラミック板1の上面および第1セラミック板1および第3金属板5の側面を越えて第2セラミック板2の側面にかけて一体的に被覆しているモールド樹脂8とによって基本的に構成されている。
なお、図1(b)に示す例では、モールド樹脂8は、第2セラミック板2の側面を越えて第2金属板4の側面まで被覆している。言い換えれば、この実施形態の電子装置30においては、第2金属板4の下面のみがモールド樹脂8で被覆されておらず、外部に露出している。
実施形態の回路基板20において、第1金属板3および第2金属板4のいずれよりも第3金属板5の方が厚い。また、平面視において、第1セラミック板1および第2セラミック板2のそれぞれの側面が、前記第3金属板5の側面よりも外側に位置している。
このような実施形態の回路基板20によれば、上記構成であることから、第1金属板3および第2金属板4に比べて厚く、剛性が比較的大きい第3金属板5が第1セラミック板1と第2セラミック板2との間に配置されている。そのため、回路基板20全体としての剛性が従来よりも高められているので、回路基板20の反りを小さくしやすい。
また、第1セラミック板1および第2セラミック板2のそれぞれの側面と第3金属板5の側面との位置の相違によって、回路基板20の側面が段状になっている。また、この段状の側面は、樹脂材料に対する接合強度が比較的大きい第1セラミック板1および第2セラミック板2が外側に突出することによって形成されている。そのため、回路基板20の側面の部分、つまり熱応力がより大きく作用する部分で、モールド樹脂8が有する樹脂材料と回路基板20(特に第1セラミック板1および第2セラミック板2)との接合面積が従来よりも大きくなっている。また、その側面におけるモールド樹脂8と回路基板20との接合面が単純な平面ではなく、入り組んだ形状になっている。このような接合面の形態によって、モールド樹脂8と回路基板20との接合の強度が従来よりも大きくなっている。それによって、回路基板20の反りを小さくしやすいこととあいまって、回路基板20の反りに起因した、モールド樹脂8と回路基板20との剥離が発生しにくい回路基板20となっている。
さらに、比較的厚い第3金属板5を有する回路基板20の後述する見かけの熱膨張係数は、仮に第1金属板3および第2金属板4と同じ程度の厚みの第3金属板(図示せず)であるとしたときの見かけの熱膨張係数よりも大きくなる。これは、回路基板20において比較的厚い第3金属板5の熱膨張および収縮の影響が従来よりも大きいことによる。回路基板20について、その見かけの熱膨張係数が大きく、モールド樹脂8(後述するエポキシ樹脂等)の熱膨張係数に近付くので、回路基板20とモールド樹脂8との熱膨張係数の差自体(熱応力自体)もより小さくすることができる。
したがって、搭載される電子部品6を被覆するモールド樹脂8との間に隙間が生じるよ
うな可能性が低減された回路基板20を提供することができる。
また、上記のような実施形態の電子装置30によれば、搭載された電子部品6を被覆しているモールド樹脂8と回路基板20との剥がれ等が抑制された、電子部品6の封止の信頼性が高い電子装置30を提供することができる。
第1セラミック板1および第2セラミック板2のそれぞれの側面と第3金属板5の側面との間の距離A1、A2、すなわち第1セラミック板1の下面に沿った方向における第1セラミック板1の側面と第3金属板5の側面との距離A1および第2セラミック板2の上面に沿った方向における第2セラミック板2の側面と第3金属板5の側面との距離A2は、第1セラミック板1および第2セラミック板2と第1金属板3、第2金属板4および第3金属板5との熱膨張係数の差(つまり、絶縁体部分と銅等の金属材料との熱膨張係数の差)およびモールド樹脂8の材料等の条件に応じて、適宜設定される。
例えば、第1セラミック板1および第2セラミック板2が窒化ケイ素質焼結体からなり、厚みがそれぞれ約0.32mm程度であり、絶縁体部分と銅等の金属材料との熱膨張係数の差が約8〜14×10−6程度であり、モールド樹脂8がエポキシ樹脂からなる場合であれば、第1セラミック板1および第2セラミック板2のそれぞれの側面と第3金属板5の側面との間の距離は0.05〜0.48mmに設定すればよい。
第1セラミック板1および第2セラミック板2のそれぞれの側面と第3金属板5の側面との間の距離A1、A2は、例えば0.05〜0.48mm程度に設定されていればよい。なお、第1セラミック板1および第2セラミック板2のそれぞれの側面と第3金属板5の側面との間の距離A1、A2とは、図2に示す例のように、第1セラミック板1および第2セラミック板2の側面からそれぞれ第3金属板5の方向に延長した仮想の平面と、第3金属板5の第1セラミック板1または第2セラミック板2に接合されている部分のうち最も外側に位置する部分(第3金属板5の側面に相当する位置にある部分)との間の距離を意味する。なお、上記仮想の平面の位置は、図2においては見やすくするために実線で示している。
第1セラミック板1の側面と第3金属板5との間の距離A1および第2セラミック板2の側面と第3金属板5の側面との間の距離A2が0.05mm以上であれば、第1セラミック板1の下面および第2セラミック板2の上面から第3金属板5の側面にかけて、ろう材10のフィレットを形成するためのスペースが効果的に確保される。そのため、ろう材10において応力を効果的に分散することができる。つまり、第3金属板5の側面の外周位置において第1セラミック板1および第2セラミック板2に加わる応力が低減される。これによって、第1セラミック板1および第2セラミック板2自体の、応力集中に起因した機械的な破壊も効果的に抑制される。また、第1セラミック板1および第2セラミック板2のそれぞれの側面と第3金属板5の側面との間の距離が0.48mm以下である場合には、回路基板20および電子装置30の小型化に対して有利である。
第1セラミック板1および第2セラミック板2は、電気絶縁材料からなる。電気絶縁材料としては、例えば、酸化アルミニウム質セラミックス、ムライト質セラミックス、炭化ケイ素質セラミックス、窒化アルミニウム質セラミックスおよび窒化ケイ素質セラミックス等のセラミック材料が挙げられる。これらセラミック材料の中では、放熱性に影響する熱伝導性に関しては、炭化ケイ素質セラミックス、窒化アルミニウム質セラミックスおよび窒化ケイ素質セラミックスがより高い。また、機械的強度の点に関しては、窒化ケイ素質セラミックスおよび炭化ケイ素質セラミックスがより高い。
第1セラミック板1および第2セラミック板2が窒化ケイ素質セラミックスのように機
械的強度が比較的高いセラミック材料からなる場合には、第1金属板3および第2金属板4等との熱膨張係数差に起因する熱応力による第1セラミック板1および第2セラミック板2におけるクラックの発生等の機械的な破壊の可能性が低減される。
第1セラミック板1および第2セラミック板2の厚みは、例えば約0.1mm〜1mmで
あり、回路基板20および電子装置30の所定の外形寸法および機械的強度等の条件に応じて適宜設定すればよい。
第1セラミック板1および第2セラミック板2は、例えば窒化ケイ素質セラミックスからなる場合であれば、次のような方法で作製することができる。まず、窒化ケイ素、酸化アルミニウム、酸化マグネシウムおよび酸化イットリウム等の原料粉末に適当な有機バインダー、可塑剤および溶剤を添加混合して泥漿物(スラリー)にする。次に、このスラリーをドクターブレード法またはカレンダーロール法等の成形方法でシート状に加工してセラミックグリーンシート(セラミック生シート)を作製する。次に、このセラミックグリーンシートに適当な打抜き加工等を施して所定形状に成形するとともに、必要に応じて複数枚を積層して積層体を作製する。その後、この積層体(セラミックグリーンシート)を窒素雰囲気等の非酸化性雰囲気において約1600〜2000℃の温度で焼成する。以上の工程によって第1セラミック板1および第2セラミック板2をそれぞれ製作することができる。
第1金属板3は、回路基板20に搭載される電子部品6を外部電気回路(図示せず)に電気的に接続する導電路の一部として機能する。図1に示す例では、第1セラミック板1の上面に複数の第1金属板3が接合されている。それぞれの第1金属板3は、例えば互いに電気的に独立した回路を形成して、前述したように、電子部品6の異なる電極(図示せず)がボンディングワイヤ7等によって電気的に接続されている。電子部品6の異なる電極は、例えば大電流用および制御信号用のそれぞれの電極である。
電子部品6の第1金属板3に対する接合は、例えばスズ−銀系はんだ、金−シリコン系ろう材等の、いわゆる低融点ろう材(符号なし)によって行なわれる。あらかじめ第1金属板3の上面の所定部位に低融点ろう材のフィルムまたはペースト等を配置しておいて、その部分に電子部品6の下面を位置合わせしてセットし、加熱してろう付けする。以上によって電子部品6が第1金属板3に接合される。この電子部品6が上記のように第1金属板3に電気的に接続されて、電子部品6の回路基板20に対する搭載が行なわれる。
ボンディングワイヤ7は、例えばいわゆる金ワイヤまたはアルミニウムワイヤであり、一方の端部が電子部品6に接続され、他方の端部が第1金属板3の所定部位に接続されている。
第1金属板3は、例えば銅またはアルミニウム等の金属材料によって形成されている。また、第1金属板3は、銅またはアルミニウム等を主成分とする合金の金属材料によって形成されていてもよい。第1金属板3は、例えば銅からなる場合であれば、銅の板材に対して切断、圧延またはエッチング等の金属加工を施して、第1金属板3としての所定の形状および寸法に加工することによって製作することができる。
第2金属板4は、例えば外部に熱を放散するための放熱材として機能する。例えば、第2金属板4の下面が放熱材(図示せず)に接合されれば、第2金属板4から放熱材に熱が伝導され、放熱材から外部に効果的に熱が放散される。この熱は、回路基板20に搭載される電子部品6の作動に伴って発生するものである。電子部品6で発生した熱が、第1金属板3、第1セラミック板1、第3金属板5および第2セラミック板2を順次伝わって、第2金属板4に伝導される。つまり、この場合には、電子部品6(電子部品6が搭載される第1金属板3)から第2金属板4にかけて、電子部品6で発生する熱を外部に放散する伝
熱路が形成される。
また、第2金属板4は、外部電気回路に対する電気的な接続用の端子として機能することもできる。この場合には、第2金属板4の下面が外部電気回路の所定部位に対向して接合されれば、第2金属板4を介して回路基板20および電子装置30と外部電気回路との電気的な接続が行なわれる。この電気的な接続は、例えば第2金属板4を接地電位とするために行なわれる。
第2金属板4についても、第1金属板3と同様の材料を用い、同様の方法で作製することができる。なお、第2金属板4は、放熱性または接地電位の安定を考慮すれば、第1金属板3のように複数に分かれている形態よりも、平面視における面積が比較的大きいものが1つ配置されている方が望ましい。
第3金属板5は、第1金属板3および第2金属板4のいずれに対しても、その厚みが大きい。この第3金属板5は、電子部品6(電子部品6が搭載される第1金属板3)から第2金属板4に至る上記伝熱路の一部を形成している。第1金属板3から第1セラミック板1を通って伝導された熱は、厚みが比較的大きい第3金属板5によって、下方向だけでなく横方向にも効果的に広がりながら伝導される。また、第3金属板5は体積が比較的大きいため熱容量が比較的大きい。また、第3金属板5は、第1金属板3および第2金属板4と同様に銅または銅を主成分とする合金やアルミニウムまたはアルミニウムを主成分とする合金のように熱伝導率が高い金属材料によって形成されている。したがって、電子部品6で発生した熱が上記伝熱路によって第3金属板5まで効率よく伝導される。
上記のように第1セラミック板1および第1金属板3と第2セラミック板2および第2金属板4との間の熱伝導率が効果的に高められている。これによって、放熱性に優れた電子装置30を製作することが可能な回路基板20とすることができ、この回路基板20を備えることによって放熱性に優れた電子装置30とすることができる。
また、第3金属板5は、前述したように、厚みが比較的大きく、それ自体の剛性が比較的大きいため、回路基板20および電子装置30としての剛性を高めて回路基板20を反り難くする機能を有している。
第3金属板5の厚みは、例えば銅からなる場合であれば、第1金属板3および第2金属板4の厚みのいずれよりも厚い約0.5〜10mm程度に設定すればよい。なお、第3金属板
5は、第1金属板3および第2金属板4の厚みを合わせた厚みよりも厚いものでもよい。この場合には、実施形態の回路基板20の見かけの熱膨張係数が、仮に窒化ケイ素質焼結体の単板を絶縁基板として使用した場合の回路基板(図示せず)の見かけの熱膨張係数よりも大きくなり、モールド樹脂8の熱膨張係数に近付く。つまり、両者の熱膨張係数の差に起因する応力がより小さくなる。
第3金属板5についても、第1金属板3と同様の材料を用い、同様の方法で作製することができる。第3金属板5についても、放熱性および剛性の確保を考慮すれば、第1金属板3のように複数に分かれている形態よりも、平面視における面積が比較的大きいものが1つ配置されている方が望ましい。
複数の第1金属板3および第2金属板4は、第1セラミック板1の上面または第2セラミック板2の下面に、例えばAg−Cu系のろう材10を介して接合されている。このろう材10は、第1セラミック板1および第2セラミック板2に対して濡れることによって強固に接合されるために、例えば、チタン、ハフニウムおよびジルコニウムのうち少なくとも1種の活性金属材料を含有していてもよい。また、このろう材10は、例えばインジウムお
よびスズのうち少なくとも1種の金属材料を有していてもよい。なお、このろう材10の厚みは、例えば約5〜100μm程度であればよい。
第3金属板5についても、例えば上記と同様のろう材10によって、第1セラミック板1および第2セラミック板2に接合されている。すなわち、第3金属板5の上面と第1セラミック板1の下面とがろう材10を介して接合されているとともに、第3金属板5の下面と第2セラミック板2の上面とがろう材10を介して接合されている。ろう材10による第1セラミック板1および第2セラミック板2と、第1金属板3、第2金属板4および第3金属板5との接合は、例えばこれらの部材を所定の位置関係に合わせるとともにジグ等で仮固定しておき、炉内で所定の温度に加熱することによって行なうことができる。それぞれの部材の接合は、一括して行なうようにしてもよく、いくつかに分けて逐次行なうようにしてもよい。
ここで、回路基板20のうち第3金属板5の上下面を第1セラミック板1および第2セラミック板2で挟んだ部分(以下、接合体という)の見かけの熱膨張係数は、以下の式で表すことができる。
接合体の見かけの熱膨張係数(α)=(α1×E1×t1+α2×E2×t2+α3×E3×t3)/(E1×t1+E2×t2+E3×t3)
ただし、α:熱膨張係数、E:ヤング率、t:厚みである。それぞれの記号に続く数字(1〜3)が、第1セラミック板1(1)、第2セラミック板2(2)および第3金属板5(3)にそれぞれ対応する。
仮に、第1セラミック板1および第2セラミック板2を共に厚みが0.32mmの窒化ケイ素質焼結体(熱膨張係数:2.7×10−6/℃、ヤング率:300GPa)とし、第3金属板5を厚みが3mmの銅(熱膨張係数:16.8×10−6/℃、ヤング率:120GPa)としてみ
ると、接合体の見かけの熱膨張係数は11.9×10−6/℃となる。これは、窒化ケイ素質焼結体の単板に比べて4倍以上の値になる。そのため、接合体の熱膨張係数とモールド樹脂8の熱膨張係数との差が小さくなり、熱応力が低減される。
なお、第1金属板3および第2金属板4のそれぞれの露出表面には、ニッケルおよび金等のめっき層が被着されていてもよい。めっき層は、例えば、第1金属板3および第2金属板4のそれぞれの露出表面から順に被着されたニッケルめっき層および金めっき層によって構成され、第1金属板3および第2金属板4のそれぞれの露出表面を全面的に被覆するものである。このめっき層の被着によって、上記のような電子部品6の搭載および外部電気回路に対する接続等をより容易で強固なものとすることができる。
なお、図2(b)に示す例のように、第3金属板5は、その側面が凹曲面状に凹んでいてもよい。この場合には、第3金属板5の側面の位置において第1セラミック板1および第2セラミック板2に加わる応力がそれぞれに分散されるようになる。それによって、第1セラミック板1および第2セラミック板2の機械的な破壊も効果的に抑制され、回路基板20の信頼性がさらに向上する。
また、前述したように、第3金属板5を第1セラミック板1および第2セラミック板2に接合しているろう材10に第3金属板5の側面から第1セラミック板1および第2セラミック板2にかけてフィレットが形成されていると、第1セラミック板1および第2セラミック板2に加わる応力がフィレットによって効果的に分散されるようになる。それによって、回路基板20および電子装置30の信頼性がより向上する。
さらに、上記ろう材10のフィレットが第1セラミック板1および第2セラミック板2の
外縁部まで形成されていると、第1セラミック板1および第2セラミック板2に加わる応力が、それぞれの外縁部分まで分散される。つまり、より広い範囲に応力が分散される。そのため、回路基板20および電子装置30の信頼性がさらに向上する。
また、実施形態の回路基板20について、例えば図1および図2に示す例のように、第3金属板5の側面は、前記第1金属板3の側面および前記第2金属板4の側面の両方よりも外側にあってもよい。
第3金属板5の側面が、第1金属板3の側面および第2金属板4の側面のいずれに対しても外側に位置している場合には、回路基板20としての機械的な破壊に対する信頼性の向上に対してより有利な回路基板20を提供することができる。
すなわち、第1セラミック板1と第1金属板3との接合部分、および第2セラミック板2と第2金属板4との接合部分に加わる応力は、それぞれの材料の熱膨張係数の違いによって回路基板20の中心側よりも外側になるほど大きくなる傾向がある。これに対して、より厚い第3金属板5の側面の方が、より薄い第1金属板3および第2金属板4の側面のいずれよりも外側に位置している。つまり、第1セラミック板1および第2セラミック板2ともに、第1金属板3および第2金属板4がそれぞれに形成されている領域の全域で、第3金属板5の熱膨張および収縮の影響を受け、見かけの熱膨張係数が大きくなる。そのため、第1金属板3および第2金属板4がそれぞれ接合している第1セラミック板1および第2セラミック板2の見かけの熱膨張係数が、第3金属板5の熱膨張係数により近くなる。したがって、第1セラミック板1および第2セラミック板2について、外周側でも第1金属板3および第2金属板4との接合部分に加わる応力が効果的に低減される。したがって、この応力による第1セラミック板1および第2セラミック板2、ならびにこれらと第1金属板3または第2金属板4との接合部分における機械的な破壊が効果的に抑制される。これによって、例えば回路基板20の温度サイクル信頼性がより高くなる。
また、図1および図2に示す例の回路基板20および電子装置30は、断面視における第3金属板5の側面と第1セラミック板1の側面および第2セラミック板2の側面それぞれとの間の距離A1、A2が、第1セラミック板1および第2セラミック板2のそれぞれの厚みD1、D2よりも小さい。
言い換えれば、回路基板20および電子装置30の上下方向の断面(縦断面)を見たときに、第3金属板5の側面と第1セラミック板1の側面との間の距離A1、第3金属板5の側面と第2セラミック板2の側面との間の距離A2、第1セラミック板1の厚みD1および第2セラミック板2の厚みD2が、A1>D1、A1>D2、A2>D1およびA2>D2の各関係を満たしている。
なお、この場合の第3金属板5の側面と第1セラミック板1の側面および第2セラミック板2の側面それぞれとの間の距離A1、A2は、前述したのと同様に、第3金属板5の側面を第1セラミック板1および第2セラミック板2のそれぞれの方向に延長した仮想の平面と、第1セラミック板1の側面および第2セラミック板2の側面それぞれとの間の距離である。
上記構成は、第1セラミック板1および第2セラミック板2について、それぞれの第3金属板5の側面よりも外側の部分の寸法(第3基板5の側面から離れる横方向の長さ)が、それぞれの厚みよりも小さい構成である。この場合にも、第1セラミック板1および第2セラミック板2、ならびにこれらと第1金属板3または第2金属板4との接合部分における機械的な破壊が効果的に抑制される。
これは次のような理由によると考えられる。第1セラミック板1および第2セラミック板2について、第3金属板5が接合された部分と、それよりも外側の部分(第3金属板5が接合されていない部分)とは、見かけの熱膨張係数が互いに異なる。そのため、両者の境界部分(以下、単に境界部分という)である第3金属板5の側面に相当する位置に応力が集中しやすい傾向がある。これに対して、上記構成の場合には、歪みが発生しやすい第3金属板5の側面よりも外側における第1セラミック板1および第2セラミック板2の寸法が、それぞれの厚みよりも小さい。そのため、第1セラミック板1および第2セラミック板2のそれぞれにおいて、第3金属板5の側面よりも外側部分において生じる応力がそれぞれの開放端である側面で緩和されやすくなる。したがって、応力が境界部分に集中しにくくなり、この境界部分における第1セラミック板1および第2セラミック板2の機械的な破壊が効果的に抑制される。これによって、例えば回路基板20の温度サイクル信頼性がより高くなる。
なお、前述したように第1セラミック板1の側面と第3金属板5の側面との間の距離A1および第2セラミック板2の側面と第3金属板5の側面との間の距離A2が0.05mm〜0.48mmの範囲に設定されるときには、その距離に応じて第1セラミック板1および第2セラミック板2の厚みD1、D2が設定されてもよい。すなわち、このようなときには、第1セラミック板1および第2セラミック板2の厚みD1、D2は、それぞれ0.5mm程
度以上に設定されていてもよい。
図3(a)は図1に示す回路基板20および電子装置30の第1の変形例を示す断面図であり、図3(b)は図1(b)に示す回路基板20および電子装置30の第2の変形例を示す断面図である。図3において図1と同様の部位には同様の符号を付している。また、図3ではモールド樹脂8の図示を省略している。
図3(a)に示す例においては、第2セラミック板2が、第2セラミック板2を厚み方向に貫通する貫通孔(符号なし)を有している。また、その貫通孔内に金属柱9が配置されている。金属柱9は、第3金属板5に接続された上端および第2金属板4に接続された下端を有している。
第1の変形例における回路基板20および電子装置30は、上記の金属柱9を有すること以外の事項は前述した実施形態の回路基板20および電子装置30と同様である。以下の説明において、これらの同様の事項については説明を省略する。
回路基板20および電子装置30について、上記のような金属柱9を有している場合には、第3金属板5と第2金属板4とが電気的に接続される。また、第2金属板4を介して第3金属板5と外部電気回路との電気的な接続も可能になる。そのため、例えば第3金属板5の電位(接地電位等)を有効に安定化させることができる。
また、第3金属板5と第2金属板4との間の熱伝導性を向上させることもできる。そのため、電子部品6から第3金属板5等を通って第2金属板4から外部に放散される熱量をより大きくすることもできる。そのため、外部への放熱性をさらに向上させることもできる。
金属柱9は、例えば第2セラミック板2の厚みと同じ程度の長さを有する円柱状の部材である。金属柱9は、例えば第1金属板3および第2金属板4と同様の金属材料からなる。このような金属柱9は、第1金属板3および第2金属板4と同様の金属加工によって製作することができる。また、金属柱9の上端の第3金属板5への接合および下端の第2金属板4への接合は、例えば銀−銅ろう等のろう材(図示せず)によって行なうことができる。
実施形態の回路基板20および電子装置30について、金属柱9を有するものであるときには、図3(a)に示す第1の変形例のように、金属柱9の側面と貫通孔の内側面とが互いに離れている形態であってもよい。この場合には、金属柱9と第2セラミック板2とのそれぞれの熱膨張係数の差に起因した熱応力の発生が抑制される。そのため、その熱応力による第2セラミック板2の機械的な破壊が効果的に抑制される。この場合に、金属柱9の側面と貫通孔の内側面との間の距離は約100μm程度あればよい。金属柱9の側面と貫通
孔の内側面との間の距離が大きくなり過ぎると、回路基板20および電子装置30の小型化の妨げになる可能性があり、また、金属柱9を介した第3金属板5と第2金属板4との間の熱伝導性向上の効果が低くなる可能性がある。
図3(b)に示す第2の変形例においては、第1セラミック板1の厚みが第2セラミック板2の厚みよりも大きい。また、第1金属板3の厚みが第2金属板4の厚みよりも大きい。
第2の変形例における回路基板20および電子装置30は、上記のような厚みの要素以外の事項については前述した実施形態の回路基板20および電子装置30と同様である。以下の説明において、これらの同様の事項については説明を省略する。
第1セラミック板1の厚みが第2セラミック板2の厚みよりも大きいときには、第1セラミック板1の上下面間の電気的絶縁性が向上して、第1セラミック板1の絶縁破壊電圧が向上する。そのため、より大きな電流を第1金属板3に通電することができる。そのため、電子部品6と外部との間でより大きな電流の送受ができるようになり、IGBT用等において実用性の高い回路基板20および電子装置30を提供することができる。
また、第2セラミック板2の厚みが比較的小さいため、回路基板20および電子装置30としての低背化に対しても有効である。また、比較的に熱伝導率の小さい第2セラミック板2の厚みが薄いことは、回路基板20および電子装置30の熱放散性の向上について有利である。
また、第1金属板3の厚みが第2金属板4の厚みよりも大きいときには、第1金属板3の電気抵抗が第2金属板4よりも小さく抑えられる。そのため、第1金属板3により大きな電流を通電することができる。したがって、例えば前述した第1セラミック板1の厚みが比較的大きいことによる効果と合わせて、電子部品6と外部との間でより大きな電流の送受ができるようになり、IGBT用等において実用性の高い回路基板20および電子装置30を提供することができる。
第1セラミック板1の厚みが第2セラミック板2の厚みよりも大きい構成における第1セラミック板1と第2セラミック板2との厚みの差は、例えば0.1〜0.9mm程度であればよい。この厚みの差が上記の範囲内であれば、低背化および放熱性向上に対して有効であるとともに、絶縁破壊電圧等の特性の向上にも有効な回路基板20および電子装置30をより容易に提供することができる。
なお、第1金属板3の厚みを第2金属板4の厚みよりも大きくすることで、複数の第1金属板3と第2金属板4とによる回路基板20の反りが比較的小さくなる。これらの複数の第1金属板3の厚みは、それぞれの電気伝導性、熱伝導性および回路基板20としての反りの抑制等の条件に応じて、適宜設定されていて構わない。
なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。例えば、金属柱9を有する構成において、金属柱9は第2
セラミック板2の外周部分に位置していてもよく、複数の金属柱(図示せず)が配置されていてもよい。また、複数の金属柱は、互いに直径が異なるものであってもよく、長さが互いに異なるものであってもよい。
また、金属柱9は第1金属板3の接地電位部分に接続するように第1セラミック板1を貫通させて形成してもよい。例えば、金属柱9が電子部品6の搭載部に接続されていることで、放熱性を向上させることもできる。
(第2の実施形態)
図4(a)は本発明の第2の実施形態の回路基板20を示す平面図であり、図4(b)は図4(a)のA−A線における断面図である。図5(a)は図4(b)の要部を拡大して示す拡大断面図であり、図5(b)および図5(c)はそれぞれ図5(a)の変形例を示す拡大断面図である。図4および図5において図1と同様の部位には同様の符号を付している。
図4および図5(a)に示す例において、第3金属板5は、第1セラミック板1側の主面(上面)に凹部5aを有している。凹部5aは、複数の第1金属板3のそれぞれに対応して複数個設けられている。また、それぞれの凹部5aは、その側面の上端が第1金属板3の側面よりも外側に位置している。つまり、第3金属板5の上面が、平面透視において第1金属板3と重なる部分を含む大きさの凹部5aを有している。
このような凹部5aがあることで、凹部5aの深さの分、第1金属板3と第3金属板5との間の距離が大きくなる。そのため、回路導体として機能する第1金属板3と第3金属板5との間の絶縁破壊電圧を高めることができる。この場合、平面視(透視)において凹部5aが第1金属板3を含む大きさであるため、凹部5aの側面上端(凹部5aの開口縁部分)と第1金属板3の側面との間の距離も十分に大きくなり、絶縁破壊電圧が効果的に高められている。
このような回路基板20およびそれを含む電子装置30は、電車用の電子装置等のより高い絶縁破壊電圧が要求される用途にも、より高い信頼性で使用することができる。凹部5aは、例えば、第3金属板5の一方に主面(上面になる面)にあらかじめ形成しておいて、この第3金属板5を第1セラミック板1に接合することによって所定の位置に配置することができる。凹部5aは、例えば、第3金属板5の上面に、エッチング加工、研削ドリル等による機械加工、放電加工等の加工を単独または組み合わて行なうことで形成することができる。この場合に、エッチング加工時のマスク形性等もあわせて行なうようにしてもよい。その後は、前述と同様の方法で回路基板20を製作することができる。また、電子装置30を製作することもできる。
凹部5aの深さは、第1金属板3と第3金属板5との間の距離を大きくして絶縁破壊電圧を高くする上では、深いほどよい。ただし、凹部5aが深くなると、凹部5a部分で第3金属板5が薄くなるため、第3金属板5の熱伝導性の低下、およびこれによる回路基板20および電子装置30の放熱性の低下等の可能性がある。そのため、凹部5aの深さは、電子装置30の用途(要求される電気特性および放熱性等)、第3金属板5の厚み、第1金属板3を伝送される電流の大きさ、凹部5aを形成する作業の作業性および経済性等に応じて設定される。
なお、凹部5a内が真空に近い減圧状態の場合には、絶縁破壊電圧の向上が小さくなる。そのため、例えば真空炉内で第3金属板5と第1セラミック板1との接合を行う場合には、図4(a)に示すように、第1セラミック板1の凹部5aと重なる位置から第1セラミック板1の上面等の外表面にかけて貫通孔1aを形成し、凹部5a内に空気を入れるよ
うにしてもよい。すなわち、第1セラミック板1が、凹部5aから第1セラミック板1の外表面にかけて貫通している貫通部(貫通部としては符号なし)として貫通孔1aを有している回路基板20および電子装置30であってもよい。
また、第1金属板3は、前述したように、電子部品6の互いに異なる電極と接続されるものを含み、例えば大電流用および制御信号用のそれぞれの電極と電気的に接続されるものを含んでいる。すなわち、第1金属板3は、制御信号用のものと、制御信号よりも大きな電流である大電流用のものとを含んでいる。この場合に、凹部5aは、大電流用の第1金属板3に対応した位置にあるものであってもよい。また、大電流用の第1金属板3のみに対応した位置にあるものであってもよい。
大電流用の第1金属板3のみに対応した位置に凹部5aがあるときには、凹部5aを極力少なくしながら、つまり第3金属板5の伝熱性をより高く確保しながら、第1金属板3と第3金属板5との絶縁破壊電圧を効果的に向上させることができる。
上記の効果に関して、より詳しくは次の通りである。凹部5aが、出力信号伝送用の配線および電源配線として機能する第1金属板3に対応していれば(これらの第1金属板3を平面透視含む大きさであれば)、凹部5aによって絶縁破壊電圧を高めることができる。また、電子部品6が搭載されるダイボンド面が接地電位とされているため、電子部品6が接合されている第1金属板3の下側には凹部5aはなくても構わない。制御用の信号が伝送される第1金属板3についても同様である。したがって、第3金属板5における凹部5aの個数(平面視において凹部5aが第3金属板5の上面に占める面積の割合)がより小さく抑えられ、電子部品6から発生した熱は良好に第3金属板5に伝わる。これによって、回路基板20およびそれを含む電子装置30の良好な放熱性を保つことができる。
なお、放熱性の低下をより小さく抑えるためには、図5(b)に示すように、凹部5aの側面を下端から上端に向かって外側に傾けることで、第1金属板3と第3金属板5との間の距離をより大きくすることができる。凹部5aの側面の傾きの角度(側面が垂直であるときからの傾きの角度)は、例えば45度程度である。
なお、図5(c)は、絶縁破壊電圧を高めるために凹部5aに充填材11を充填した例である。充填材11は空気よりも絶縁破壊電圧が大きいため、第1金属板3と第3金属板5との絶縁破壊電圧を向上させることができる。充填材11としては、エポキシ樹脂(絶縁破壊
電圧:20kV/mm程度)、ポリエチレン樹脂(絶縁破壊電圧:30kV/mm程度)、ポリ
塩化ビニル樹脂(絶縁破壊電圧:30kV/mm程度)、ポリイミド樹脂(絶縁破壊電圧:20
kV/mm程度)、シリコーン樹脂(絶縁破壊電圧:25kV/mm程度)等を用いることが
できる。すなわち、凹部5aに樹脂材料(充填材11)が配置されている。
充填材11は、その少なくとも一部が、平面透視において第1金属板3よりも外側に位置している。これによって、平面透視で第1金属板3の側面と、その側面よりも外側に位置している凹部5aの側面との間に充填材11が介在して両者間の絶縁破壊電圧が効果的に向上し、上記の効果が十分に得られる。
このような樹脂製の充填材11を用いることで、空気(絶縁破壊電圧:3kV/mm程度)に対して、数倍から10倍程度、絶縁破壊電圧を高めることができるようになる。そのため、例えば同じ絶縁破壊電圧が要求された場合、凹部5aの深さを浅くできるので、放熱性の低下をより小さく抑えることができるようになる。なお、樹脂製の充填材11は、例えば貫通孔1aから凹部5aに注入してやることで、凹部5a内に充填することができる。
図6は、図4に示す回路基板20の変形例を示す平面図である。図6において図4と同様
の部位には同様の符号を付している。図6に示すように、複数の凹部5aは、互いに隣り合うもの同士が貫通部の一部を介して連結し合うように形成されていてもよい。この場合には、一度に複数個の凹部5aに樹脂製の充填材11を充填することができる。
また、充填材11を充填しない場合には次のような効果も得られる。貫通孔1aが第1金属板3の近くにあると、第1金属板3と第3金属板5の沿面距離と距離の差が小さいために絶縁破壊電圧を向上させる効果が低下しやすくなる可能性がある。これに対して、図6に示す例の場合には、第1セラミック板1における貫通孔1aを第1金属板3から離して形成することが容易である。そのため貫通孔1aによる上記効果(空気または充填材11の凹部5a内への入り込み等)を得ることができるとともに、貫通孔1aの位置に起因した絶縁破壊電圧の低下も効果的に抑制することができる。
シリコーン樹脂を充填材11として使用した場合は、シリコーン樹脂の耐熱性が比較的高く、ヤング率が小さいため、第3金属板5に大きな応力が加わりにくいので、回路基板20の長期信頼性の向上に対しては有利である。
なお、充填材11は図5(c)に示す例では凹部5a全体に充填しているが、この充填の範囲、言い換えれば充填材11の高さは、所望の絶縁破壊電圧または樹脂材料の充填作業の作業性等の条件に応じて適宜決めればよい。充填材11は、凹部5aの全てに充填されていてもよいが、途中まで充填されて凹部5a内に空間を残すものであってもよい。このような空間があると、温度変化による応力が、空間で緩和されやすくなる。
図7(a)は、図4に示す回路基板20の他の変形例を示す平面図であり、図7(b)は図7(a)のA−A線における断面図である。図7において図4と同様の部位には同様の符号を付している。図7に示す例は、第1セラミック板1に、凹部5aから第1セラミック板1の上面にかけて貫通する開口1bが形成されている例である。開口1bは、凹部5aから第1セラミック板1を厚み方向に貫通している。この例も、第1セラミック板1が、凹部5aから第1セラミック板1の外表面にかけて貫通している貫通部を有している例である。この例における貫通部は、上記の開口1bである。
このような開口1bが形成されている場合にも、凹部5a内への樹脂材料(充填材11となるもの)の充填が容易となる。なお、回路基板20に電子部品6を実装し、電気的に接続した後、シリコーン樹脂等のモールド樹脂8で覆うと同時に凹部5aに樹脂を充填するようにすると、凹部5a内に充填材11(絶縁材料)を有する電子装置30製作の工程を短縮することができる。
充填材11は上記の樹脂材料に無機物粒子等のフィラーおよび可塑剤等の添加材が適宜選択されて添加されたものでもよい。これらの添加材によって、例えば充填材11の熱膨張係数やヤング率を調整するようにしてもよい。
図8(a)は、図4に示す回路基板20のさらに他の変形例を示す平面図であり、図8(b)は図8(a)のA−A線における断面図である。図8において図4と同様の部位には同様の符号を付している。図8に示すように、凹部5a内に第1金属板3に対応して、第1金属板3の側面よりも外側に側面を持つ絶縁体12が配置されていてもよい。絶縁体12は、樹脂製等の充填材11以外の絶縁材料からなるブロック状等の部位であり、例えばあらかじめ第1セラミック板1の下面に配置されているものである。
この場合には、第1セラミック板1に貫通孔1aを形成することなしに、回路導体として機能する第1金属板3と第3金属板5と間の絶縁破壊電圧を絶縁材料としての絶縁体12によって高めることができる。そのため、外気の湿度の影響を受けることなしにより安定
した絶縁破壊電圧を得ることができる高信頼性の回路基板20とすることができる。したがって、例えば電車等のより高い絶縁破壊電圧が要求される用途により有効に使用することができる電子装置30の製作が容易な回路基板20とすることができる。
なお、絶縁体12としては、アルミナ(絶縁破壊電圧:15kV/mm程度)、窒化ケイ素(
絶縁破壊電圧:12kV/mm程度)のセラミック以外に、ろう付け温度で溶融しないサフ
ァイア(絶縁破壊電圧:48kV/mm程度)または石英ガラス(絶縁破壊電圧:30kV/m
m程度)等を使用することができる。これらの絶縁体12は、例えば凹部5aと同じ形状お
よび寸法、またはわずかに小さい寸法で形成されて、凹部5a内に配置される。
絶縁体12は、例えば第1セラミック板1と同様の材料を用い、同様の方法(セラミックグリーンシートの焼成等)で作製することができる。この場合に、絶縁体12となるセラミックグリーンシートを第1セラミック板1となるセラミックグリーンシートに積層するとともに同時焼成することで、絶縁体12を有する第1セラミック板1を作製することもできる。
なお、図8(a)に示すように、凹部5aおよび絶縁体12は複数の第1金属板3に対応するように形成してもよい。また、第1セラミック板1に凹部5aに収まる凸部を予め切削や積層により形成して絶縁体12としてもよい。
1・・・第1セラミック板
1a・・・貫通孔
1b・・・開口
2・・・第2セラミック板
3・・・第1金属板
4・・・第2金属板
5・・・第3金属板
5a・・・凹部
6・・・電子部品
7・・・ボンディングワイヤ
8・・・モールド樹脂
9・・・金属柱
10・・・ろう材
11・・・充填材
12・・・絶縁体
20・・・回路基板
30・・・電子装置
A1・・・第1セラミック板1の側面と第3金属板5の側面との間の距離
A2・・・第2セラミック板2の側面と第3金属板5の側面との間の距離
D1・・・第1セラミック板1の厚み
D2・・・第2セラミック板2の厚み

Claims (10)

  1. 第1金属板が配置された領域を含む上面を有する第1セラミック板と、
    第2金属板が配置された領域を含む下面を有する第2セラミック板と、
    前記第1セラミック板の下面と前記第2セラミック板の上面との間に挟まれて配置された、前記第1金属板および第2金属板のいずれよりも厚い第3金属板とを備えており、
    前記第1セラミック板および前記第2セラミック板のそれぞれの側面が、前記第3金属板の側面よりも外側に位置していることを特徴とする回路基板。
  2. 前記第3金属板の側面が、前記第1金属板および前記第2金属板のそれぞれの側面よりも外側に位置していることを特徴とする請求項1に記載の回路基板。
  3. 前記第1セラミック板の下面または前記第2セラミック板の上面に沿った方向における前記第1セラミック板および前記第2セラミック板のそれぞれの側面と前記第3金属板の側面との間の距離が、前記第1セラミック板および前記第2セラミック板のそれぞれの厚みよりも小さいことを特徴とする請求項1に記載の回路基板。
  4. 前記第2セラミック板が該第2セラミック板を厚み方向に貫通する貫通孔を有しており、該貫通孔内に配置されているとともに、前記第3金属板に接続された上端および前記第2金属板に接続された下端を有する金属柱をさらに備えることを特徴とする請求項1〜請求項3のいずれかに記載の回路基板。
  5. 前記第1セラミック板の厚みが前記第2セラミック板の厚みよりも大きいことを特徴とする請求項1〜請求項4のいずれかに記載の回路基板。
  6. 前記第3金属板の上面が、平面透視において前記第1金属板と重なる部分を含む大きさの凹部を有していることを特徴とする請求項1〜請求項5のいずれかに記載の回路基板。
  7. 前記第1金属板が、制御信号用の第1金属板および制御信号よりも大きな電流である大電流用の第1金属板を含んでおり、
    前記凹部は、前記大電流用の第1金属板に対応した位置にあることを特徴とする請求項6に記載の回路基板。
  8. 前記第1セラミック板が、前記凹部から前記第1セラミック板の外表面にかけて貫通している貫通部を有していることを特徴とする請求項6または請求項7に記載の回路基板。
  9. 前記凹部内に絶縁材料が配置されており、該絶縁材料の少なくとも一部が、平面透視において前記第1金属板よりも外側に位置していることを特徴とする請求項6または請求項7に記載の回路基板。
  10. 請求項1〜請求項9のいずれかに記載の回路基板と、
    前記第1金属板上に搭載された電子部品と、
    該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えること特徴とする電子装置。
JP2015227748A 2015-09-26 2015-11-20 回路基板および電子装置 Active JP6616166B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015189045 2015-09-26
JP2015189045 2015-09-26

Publications (2)

Publication Number Publication Date
JP2017063168A true JP2017063168A (ja) 2017-03-30
JP6616166B2 JP6616166B2 (ja) 2019-12-04

Family

ID=58430250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015227748A Active JP6616166B2 (ja) 2015-09-26 2015-11-20 回路基板および電子装置

Country Status (1)

Country Link
JP (1) JP6616166B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048262A (ja) * 2019-09-18 2021-03-25 株式会社東芝 半導体装置
CN114171663A (zh) * 2021-12-07 2022-03-11 丰鹏电子(珠海)有限公司 散热基板及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261672A (ja) * 1990-03-12 1991-11-21 Murata Mfg Co Ltd 窒化アルミニウムと金属材とからなる接合体の構造
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2001168482A (ja) * 1999-09-28 2001-06-22 Toshiba Corp セラミックス回路基板
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
JP2003124584A (ja) * 2001-10-11 2003-04-25 Kyocera Corp セラミック回路基板
JP2012094867A (ja) * 2010-10-27 2012-05-17 Curamik Electronics Gmbh 金属−セラミック基板及びそのような基板を製造するための方法
JP2012234857A (ja) * 2011-04-28 2012-11-29 Denki Kagaku Kogyo Kk セラミックス回路基板及びそれを用いたモジュール
JP2013098423A (ja) * 2011-11-02 2013-05-20 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、及び、パワーモジュール用基板の製造方法
JP2014165240A (ja) * 2013-02-22 2014-09-08 Mitsubishi Materials Corp パワーモジュール
JP2015005570A (ja) * 2013-06-19 2015-01-08 関西電力株式会社 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261672A (ja) * 1990-03-12 1991-11-21 Murata Mfg Co Ltd 窒化アルミニウムと金属材とからなる接合体の構造
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2001168482A (ja) * 1999-09-28 2001-06-22 Toshiba Corp セラミックス回路基板
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
JP2003124584A (ja) * 2001-10-11 2003-04-25 Kyocera Corp セラミック回路基板
JP2012094867A (ja) * 2010-10-27 2012-05-17 Curamik Electronics Gmbh 金属−セラミック基板及びそのような基板を製造するための方法
JP2012234857A (ja) * 2011-04-28 2012-11-29 Denki Kagaku Kogyo Kk セラミックス回路基板及びそれを用いたモジュール
JP2013098423A (ja) * 2011-11-02 2013-05-20 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、及び、パワーモジュール用基板の製造方法
JP2014165240A (ja) * 2013-02-22 2014-09-08 Mitsubishi Materials Corp パワーモジュール
JP2015005570A (ja) * 2013-06-19 2015-01-08 関西電力株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048262A (ja) * 2019-09-18 2021-03-25 株式会社東芝 半導体装置
JP7170614B2 (ja) 2019-09-18 2022-11-14 株式会社東芝 半導体装置
CN114171663A (zh) * 2021-12-07 2022-03-11 丰鹏电子(珠海)有限公司 散热基板及其制备方法

Also Published As

Publication number Publication date
JP6616166B2 (ja) 2019-12-04

Similar Documents

Publication Publication Date Title
WO2017126596A1 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
WO2011149017A1 (ja) 半導体モジュール基板および半導体モジュール
JP5106528B2 (ja) 電子部品収納用パッケージ、及び電子装置
JP6616166B2 (ja) 回路基板および電子装置
US20220051964A1 (en) Baseplate for a semiconductor module and method for producing a baseplate
JP2017011216A (ja) 回路基板および電子装置
CN112530915B (zh) 半导体装置
JP2018074147A (ja) 回路基板および電子装置
JP2017028174A (ja) 半導体装置
JP6367701B2 (ja) 回路基板およびその製造方法
JP6603098B2 (ja) 回路基板および電子装置
JP6317178B2 (ja) 回路基板および電子装置
JP2003318330A (ja) セラミック回路基板
JP6777440B2 (ja) 回路基板および電子装置
JP2017135144A (ja) 半導体モジュール
CN115280492A (zh) 电子模块和用于制造电子模块的方法
JP5956185B2 (ja) 多数個取り配線基板
JP6608728B2 (ja) 回路基板および電子装置
JP5665479B2 (ja) 回路基板および電子装置
JP2009158673A (ja) パッケージ及び電子装置
JP2015146383A (ja) 配線基板、電子装置および電子モジュール
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
EP4084062A1 (en) Power semiconductor module arrangement
JP2004281470A (ja) 配線基板
JP6538484B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191107

R150 Certificate of patent or registration of utility model

Ref document number: 6616166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150