JP2017063168A - 回路基板および電子装置 - Google Patents
回路基板および電子装置 Download PDFInfo
- Publication number
- JP2017063168A JP2017063168A JP2015227748A JP2015227748A JP2017063168A JP 2017063168 A JP2017063168 A JP 2017063168A JP 2015227748 A JP2015227748 A JP 2015227748A JP 2015227748 A JP2015227748 A JP 2015227748A JP 2017063168 A JP2017063168 A JP 2017063168A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- plate
- ceramic plate
- circuit board
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
子装置に用いられる回路基板として、例えば、セラミック焼結体等からなる絶縁基板の上面に金属板が接合されたものが用いられている。
、第3金属板5、第1セラミック板1および第1金属板3によって、実施形態の回路基板20が基本的に構成されている。
うな可能性が低減された回路基板20を提供することができる。
械的強度が比較的高いセラミック材料からなる場合には、第1金属板3および第2金属板4等との熱膨張係数差に起因する熱応力による第1セラミック板1および第2セラミック板2におけるクラックの発生等の機械的な破壊の可能性が低減される。
あり、回路基板20および電子装置30の所定の外形寸法および機械的強度等の条件に応じて適宜設定すればよい。
熱路が形成される。
5は、第1金属板3および第2金属板4の厚みを合わせた厚みよりも厚いものでもよい。この場合には、実施形態の回路基板20の見かけの熱膨張係数が、仮に窒化ケイ素質焼結体の単板を絶縁基板として使用した場合の回路基板(図示せず)の見かけの熱膨張係数よりも大きくなり、モールド樹脂8の熱膨張係数に近付く。つまり、両者の熱膨張係数の差に起因する応力がより小さくなる。
よびスズのうち少なくとも1種の金属材料を有していてもよい。なお、このろう材10の厚みは、例えば約5〜100μm程度であればよい。
ただし、α:熱膨張係数、E:ヤング率、t:厚みである。それぞれの記号に続く数字(1〜3)が、第1セラミック板1(1)、第2セラミック板2(2)および第3金属板5(3)にそれぞれ対応する。
ると、接合体の見かけの熱膨張係数は11.9×10−6/℃となる。これは、窒化ケイ素質焼結体の単板に比べて4倍以上の値になる。そのため、接合体の熱膨張係数とモールド樹脂8の熱膨張係数との差が小さくなり、熱応力が低減される。
外縁部まで形成されていると、第1セラミック板1および第2セラミック板2に加わる応力が、それぞれの外縁部分まで分散される。つまり、より広い範囲に応力が分散される。そのため、回路基板20および電子装置30の信頼性がさらに向上する。
度以上に設定されていてもよい。
孔の内側面との間の距離が大きくなり過ぎると、回路基板20および電子装置30の小型化の妨げになる可能性があり、また、金属柱9を介した第3金属板5と第2金属板4との間の熱伝導性向上の効果が低くなる可能性がある。
セラミック板2の外周部分に位置していてもよく、複数の金属柱(図示せず)が配置されていてもよい。また、複数の金属柱は、互いに直径が異なるものであってもよく、長さが互いに異なるものであってもよい。
図4(a)は本発明の第2の実施形態の回路基板20を示す平面図であり、図4(b)は図4(a)のA−A線における断面図である。図5(a)は図4(b)の要部を拡大して示す拡大断面図であり、図5(b)および図5(c)はそれぞれ図5(a)の変形例を示す拡大断面図である。図4および図5において図1と同様の部位には同様の符号を付している。
うにしてもよい。すなわち、第1セラミック板1が、凹部5aから第1セラミック板1の外表面にかけて貫通している貫通部(貫通部としては符号なし)として貫通孔1aを有している回路基板20および電子装置30であってもよい。
電圧:20kV/mm程度)、ポリエチレン樹脂(絶縁破壊電圧:30kV/mm程度)、ポリ
塩化ビニル樹脂(絶縁破壊電圧:30kV/mm程度)、ポリイミド樹脂(絶縁破壊電圧:20
kV/mm程度)、シリコーン樹脂(絶縁破壊電圧:25kV/mm程度)等を用いることが
できる。すなわち、凹部5aに樹脂材料(充填材11)が配置されている。
の部位には同様の符号を付している。図6に示すように、複数の凹部5aは、互いに隣り合うもの同士が貫通部の一部を介して連結し合うように形成されていてもよい。この場合には、一度に複数個の凹部5aに樹脂製の充填材11を充填することができる。
した絶縁破壊電圧を得ることができる高信頼性の回路基板20とすることができる。したがって、例えば電車等のより高い絶縁破壊電圧が要求される用途により有効に使用することができる電子装置30の製作が容易な回路基板20とすることができる。
絶縁破壊電圧:12kV/mm程度)のセラミック以外に、ろう付け温度で溶融しないサフ
ァイア(絶縁破壊電圧:48kV/mm程度)または石英ガラス(絶縁破壊電圧:30kV/m
m程度)等を使用することができる。これらの絶縁体12は、例えば凹部5aと同じ形状お
よび寸法、またはわずかに小さい寸法で形成されて、凹部5a内に配置される。
1a・・・貫通孔
1b・・・開口
2・・・第2セラミック板
3・・・第1金属板
4・・・第2金属板
5・・・第3金属板
5a・・・凹部
6・・・電子部品
7・・・ボンディングワイヤ
8・・・モールド樹脂
9・・・金属柱
10・・・ろう材
11・・・充填材
12・・・絶縁体
20・・・回路基板
30・・・電子装置
A1・・・第1セラミック板1の側面と第3金属板5の側面との間の距離
A2・・・第2セラミック板2の側面と第3金属板5の側面との間の距離
D1・・・第1セラミック板1の厚み
D2・・・第2セラミック板2の厚み
Claims (10)
- 第1金属板が配置された領域を含む上面を有する第1セラミック板と、
第2金属板が配置された領域を含む下面を有する第2セラミック板と、
前記第1セラミック板の下面と前記第2セラミック板の上面との間に挟まれて配置された、前記第1金属板および第2金属板のいずれよりも厚い第3金属板とを備えており、
前記第1セラミック板および前記第2セラミック板のそれぞれの側面が、前記第3金属板の側面よりも外側に位置していることを特徴とする回路基板。 - 前記第3金属板の側面が、前記第1金属板および前記第2金属板のそれぞれの側面よりも外側に位置していることを特徴とする請求項1に記載の回路基板。
- 前記第1セラミック板の下面または前記第2セラミック板の上面に沿った方向における前記第1セラミック板および前記第2セラミック板のそれぞれの側面と前記第3金属板の側面との間の距離が、前記第1セラミック板および前記第2セラミック板のそれぞれの厚みよりも小さいことを特徴とする請求項1に記載の回路基板。
- 前記第2セラミック板が該第2セラミック板を厚み方向に貫通する貫通孔を有しており、該貫通孔内に配置されているとともに、前記第3金属板に接続された上端および前記第2金属板に接続された下端を有する金属柱をさらに備えることを特徴とする請求項1〜請求項3のいずれかに記載の回路基板。
- 前記第1セラミック板の厚みが前記第2セラミック板の厚みよりも大きいことを特徴とする請求項1〜請求項4のいずれかに記載の回路基板。
- 前記第3金属板の上面が、平面透視において前記第1金属板と重なる部分を含む大きさの凹部を有していることを特徴とする請求項1〜請求項5のいずれかに記載の回路基板。
- 前記第1金属板が、制御信号用の第1金属板および制御信号よりも大きな電流である大電流用の第1金属板を含んでおり、
前記凹部は、前記大電流用の第1金属板に対応した位置にあることを特徴とする請求項6に記載の回路基板。 - 前記第1セラミック板が、前記凹部から前記第1セラミック板の外表面にかけて貫通している貫通部を有していることを特徴とする請求項6または請求項7に記載の回路基板。
- 前記凹部内に絶縁材料が配置されており、該絶縁材料の少なくとも一部が、平面透視において前記第1金属板よりも外側に位置していることを特徴とする請求項6または請求項7に記載の回路基板。
- 請求項1〜請求項9のいずれかに記載の回路基板と、
前記第1金属板上に搭載された電子部品と、
該電子部品から前記第2セラミック板の側面にかけて一体的に被覆しているモールド樹脂とを備えること特徴とする電子装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015189045 | 2015-09-26 | ||
JP2015189045 | 2015-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017063168A true JP2017063168A (ja) | 2017-03-30 |
JP6616166B2 JP6616166B2 (ja) | 2019-12-04 |
Family
ID=58430250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015227748A Active JP6616166B2 (ja) | 2015-09-26 | 2015-11-20 | 回路基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6616166B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048262A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社東芝 | 半導体装置 |
CN114171663A (zh) * | 2021-12-07 | 2022-03-11 | 丰鹏电子(珠海)有限公司 | 散热基板及其制备方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03261672A (ja) * | 1990-03-12 | 1991-11-21 | Murata Mfg Co Ltd | 窒化アルミニウムと金属材とからなる接合体の構造 |
JP2000183212A (ja) * | 1998-12-10 | 2000-06-30 | Toshiba Corp | 絶縁基板、その製造方法およびそれを用いた半導体装置 |
JP2001168482A (ja) * | 1999-09-28 | 2001-06-22 | Toshiba Corp | セラミックス回路基板 |
JP2003086747A (ja) * | 2001-09-10 | 2003-03-20 | Hitachi Ltd | 絶縁回路基板とその製法およびそれを用いた半導体パワー素子 |
JP2003101184A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板およびその製造方法 |
JP2003124584A (ja) * | 2001-10-11 | 2003-04-25 | Kyocera Corp | セラミック回路基板 |
JP2012094867A (ja) * | 2010-10-27 | 2012-05-17 | Curamik Electronics Gmbh | 金属−セラミック基板及びそのような基板を製造するための方法 |
JP2012234857A (ja) * | 2011-04-28 | 2012-11-29 | Denki Kagaku Kogyo Kk | セラミックス回路基板及びそれを用いたモジュール |
JP2013098423A (ja) * | 2011-11-02 | 2013-05-20 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、及び、パワーモジュール用基板の製造方法 |
JP2014165240A (ja) * | 2013-02-22 | 2014-09-08 | Mitsubishi Materials Corp | パワーモジュール |
JP2015005570A (ja) * | 2013-06-19 | 2015-01-08 | 関西電力株式会社 | 半導体装置 |
-
2015
- 2015-11-20 JP JP2015227748A patent/JP6616166B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03261672A (ja) * | 1990-03-12 | 1991-11-21 | Murata Mfg Co Ltd | 窒化アルミニウムと金属材とからなる接合体の構造 |
JP2000183212A (ja) * | 1998-12-10 | 2000-06-30 | Toshiba Corp | 絶縁基板、その製造方法およびそれを用いた半導体装置 |
JP2001168482A (ja) * | 1999-09-28 | 2001-06-22 | Toshiba Corp | セラミックス回路基板 |
JP2003086747A (ja) * | 2001-09-10 | 2003-03-20 | Hitachi Ltd | 絶縁回路基板とその製法およびそれを用いた半導体パワー素子 |
JP2003101184A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板およびその製造方法 |
JP2003124584A (ja) * | 2001-10-11 | 2003-04-25 | Kyocera Corp | セラミック回路基板 |
JP2012094867A (ja) * | 2010-10-27 | 2012-05-17 | Curamik Electronics Gmbh | 金属−セラミック基板及びそのような基板を製造するための方法 |
JP2012234857A (ja) * | 2011-04-28 | 2012-11-29 | Denki Kagaku Kogyo Kk | セラミックス回路基板及びそれを用いたモジュール |
JP2013098423A (ja) * | 2011-11-02 | 2013-05-20 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、及び、パワーモジュール用基板の製造方法 |
JP2014165240A (ja) * | 2013-02-22 | 2014-09-08 | Mitsubishi Materials Corp | パワーモジュール |
JP2015005570A (ja) * | 2013-06-19 | 2015-01-08 | 関西電力株式会社 | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048262A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社東芝 | 半導体装置 |
JP7170614B2 (ja) | 2019-09-18 | 2022-11-14 | 株式会社東芝 | 半導体装置 |
CN114171663A (zh) * | 2021-12-07 | 2022-03-11 | 丰鹏电子(珠海)有限公司 | 散热基板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6616166B2 (ja) | 2019-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017126596A1 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
WO2011149017A1 (ja) | 半導体モジュール基板および半導体モジュール | |
JP5106528B2 (ja) | 電子部品収納用パッケージ、及び電子装置 | |
JP6616166B2 (ja) | 回路基板および電子装置 | |
US20220051964A1 (en) | Baseplate for a semiconductor module and method for producing a baseplate | |
JP2017011216A (ja) | 回路基板および電子装置 | |
CN112530915B (zh) | 半导体装置 | |
JP2018074147A (ja) | 回路基板および電子装置 | |
JP2017028174A (ja) | 半導体装置 | |
JP6367701B2 (ja) | 回路基板およびその製造方法 | |
JP6603098B2 (ja) | 回路基板および電子装置 | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP2003318330A (ja) | セラミック回路基板 | |
JP6777440B2 (ja) | 回路基板および電子装置 | |
JP2017135144A (ja) | 半導体モジュール | |
CN115280492A (zh) | 电子模块和用于制造电子模块的方法 | |
JP5956185B2 (ja) | 多数個取り配線基板 | |
JP6608728B2 (ja) | 回路基板および電子装置 | |
JP5665479B2 (ja) | 回路基板および電子装置 | |
JP2009158673A (ja) | パッケージ及び電子装置 | |
JP2015146383A (ja) | 配線基板、電子装置および電子モジュール | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
EP4084062A1 (en) | Power semiconductor module arrangement | |
JP2004281470A (ja) | 配線基板 | |
JP6538484B2 (ja) | 回路基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6616166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |