JP2017060195A - シグナリング電力を低減するための方法および装置 - Google Patents
シグナリング電力を低減するための方法および装置 Download PDFInfo
- Publication number
- JP2017060195A JP2017060195A JP2016250669A JP2016250669A JP2017060195A JP 2017060195 A JP2017060195 A JP 2017060195A JP 2016250669 A JP2016250669 A JP 2016250669A JP 2016250669 A JP2016250669 A JP 2016250669A JP 2017060195 A JP2017060195 A JP 2017060195A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- primary
- symbol
- encoding indicator
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4915—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using pattern inversion or substitution
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本出願は、内容全体が参照によって本明細書に組み込まれる、2013年11月25日に米国特許商標庁に出願された、米国非仮特許出願第14/089,683号の優先権および利益を主張する。
102 処理回路
106 トランシーバ
108 特定用途向けIC、ASIC
110 アプリケーションプログラミングインターフェース、API
112 メモリデバイス
114 ローカルデータベース
122 アンテナ
124 ディスプレイ
126 キーパッド
128 ボタン
202 第1のICデバイス
204 ワイヤレストランシーバ
206 プロセッサ
208 記憶媒体
210 物理レイヤドライバ
212 バス
214 アンテナ
220 通信リンク
222 通信リンク、データリンク
224 通信リンク、データリンク
226 通信リンク、データリンク
230 第2のICデバイス
232 ディスプレイコントローラ
234 カメラコントローラ
236 プロセッサ
238 記憶媒体
240 物理レイヤドライバ
242 バス
300 通信システム
302a 入力データ
302b 入力データ
302n 入力データ
304 エンコーダ
306a ラインドライバ
306b ラインドライバ
306n ラインドライバ
308 ラインドライバ
310 物理バス
312 デコーダ
314 符号化インジケータ
316 データ
318a 出力
318b 出力
318n 出力
402 生データ
404 第2のバイト
406 第4のバイト
408 論理「1」の総数
410 符号化インジケータ、DI信号
412 DIデータ
414 第2のバイト
416 第4のバイト
424 タイムスロット
426 タイムスロット
500 モデル回路
502 マルチレベルラインドライバ、ドライバ回路
508 スイッチ
510 伝送線
512 終端抵抗体
514 第1の電流源
516 第2の電流源
518 受け取られる信号
602 2ビットシンボル
602a 2次ビット
602b 1次ビット
604 4-PAMエンコーダ
606 4レベル出力信号
608 符号化インジケータ
614 並列バス
618 マルチビットシンボル
700 通信システム
702 2ビット入力シンボル
702a 2次ビット
702b 1次ビット
704 エンコーダ
704a 2次DI符号化回路
704b 1次DI符号化回路
706a 符号化インジケータ
706b 符号化インジケータ
708 第1の4レベルエンコーダ/ラインドライバ
710 第2の4レベルエンコーダ/ラインドライバ
900 回路、モジュール
902 マルチビット入力シンボル
902a 2次ビット
902b 1次ビット
904 第1の加算回路
906 第2の加算回路
908 第1の比較器
910 第2の比較器
912 第3の比較器
914 マルチプレクサ
916 インバータ
918 マルチプレクサ
920 インバータ
922 論理ゲート
924 マルチプレクサ
926 マルチプレクサ
928 交換信号
930a 出力2次ビット
930b 出力1次ビット
932 符号化インジケータシンボル
932a 2次ビット
932b 1次ビット
934 制御信号
1200 デコーダ
1202 入力信号
1204 4-PAMデコーダ
1206 マルチビットシンボルのセット
1206a 2次ビット
1206b 1次ビット
1208b 1次ビット反転論理
1210 スイッチングマトリックス、マルチプレクサ
1212 4-PAM符号化インジケータ信号
1214 4-PAM符号化インジケータデコーダ
1216 2ビットシンボル符号化インジケータ
1218 制御論理
1220 1次ビット反転制御信号
1222 2次ビット反転制御信号
1224 交換制御信号
1226 出力シンボル
1226a 2次ビット
1226b 1次ビット
1302 生データ
1304a 状態の列
1304b 状態の列
1304c 状態の列
1304d 状態の列
1308 電流または電圧の単位の総数
1310 符号化インジケータ信号
1312 DI+BSデータ
1318 電流または電圧の単位の総数
1702 処理回路
1704 モジュール、回路
1706 モジュール、回路
1708 モジュール、回路
1710 モジュール、回路
1712 マルチ状態トランスミッタ回路
1714 コネクタ、ワイヤ
1716 プロセッサ
1718 コンピュータ可読記憶媒体
1720 バス
1902 処理回路
1904 モジュール、回路
1906 モジュール、回路
1908 モジュール、回路
1912 マルチ状態レシーバ回路
1916 プロセッサ
1918 プロセッサ可読記憶媒体
1920 バス
Claims (24)
- 受信装置で実施される方法であって、
通信リンクから受信されたマルチレベル符号化インジケータを復号するステップと、
反転回路を用いて、前記マルチレベル符号化インジケータが第1の値を有するとき、前記通信リンクから受信したデータシンボルの1次ビットを選択的に反転するステップと、
前記反転回路を用いて、前記マルチレベル符号化インジケータが第2の値を有するとき、前記データシンボルの2次ビットを選択的に反転するステップと、
前記反転回路を用いて、前記マルチレベル符号化インジケータが第3の値を有するとき、前記データシンボルの前記1次ビットおよび前記データシンボルの前記2次ビットを選択的に反転するステップと、
前記マルチレベル符号化インジケータ内の情報に基づいて、交換回路を用いて前記データシンボルの前記1次ビットと前記2次ビットを交換するステップと、
を含み、
第2の論理状態においてよりも第1の論理状態において、前記1次ビットまたは前記2次ビットを送信するのに多くの電力が必要とされる、
方法。 - 前記マルチレベル符号化インジケータが第4の値を有するとき、前記反転回路は無効にされる、請求項1に記載の方法。
- 前記マルチレベル符号化インジケータを復号するステップは復号回路を用いて、前記マルチレベル符号化インジケータから複数の制御信号を生成するステップを含み、
前記複数の制御信号の1つが前記交換回路を制御する、
請求項1に記載の方法。 - 前記マルチレベル符号化インジケータを復号するステップは、復号回路を用いて、前記マルチレベル符号化インジケータから複数の制御信号を生成するステップを含み、
前記複数の制御信号内の第1の信号は前記1次ビットが反転されているかどうかを判定し、前記複数の制御信号内の第2の信号は前記2次ビットが反転されているかどうかを判定する、
請求項1に記載の方法。 - 前記通信リンクから受信された1つまたは複数のパルス振幅変調信号から前記データシンボルを復号するステップと、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記1次ビットのバージョンを出力シンボルの2次ビットとして提供するステップと、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記2次ビットのバージョンを前記出力シンボルの1次ビットとして提供するステップと、
をさらに含む、請求項1に記載の方法。 - 前記符号化インジケータおよび前記データシンボルは少なくとも3つのレベルを有するパルス振幅変調信号内の前記通信リンクから受信される、請求項1に記載の方法。
- 通信リンクから受信されたマルチレベル符号化インジケータを復号するための手段と、
前記通信リンクから受信したデータシンボルのビットを選択的に反転するための手段であって、前記マルチレベル符号化インジケータが第1の値を有するとき、データシンボルの1次ビットを反転し、前記マルチレベル符号化インジケータが第2の値を有するとき、前記データシンボルの2次ビットを反転し、前記マルチレベル符号化インジケータが第3の値を有するとき、前記データシンボルの前記1次ビットおよび前記データシンボルの前記2次ビットを反転するように構成された反転回路を備える、手段と、
前記データシンボルのビットを交換するための手段であって、前記マルチレベル符号化インジケータ内の情報に基づいて前記1次ビットおよび前記2次ビットを交換するように構成された交換回路を備える、手段と、
を備えた装置であって、
第2の論理状態においてよりも第1の論理状態において、前記1次ビットまたは前記2次ビットを送信するのに多くの電力が必要とされる、
装置。 - 前記マルチレベル符号化インジケータが第4の値を有するとき、前記反転回路は無効にされる、請求項7に記載の装置。
- 前記マルチレベル符号化インジケータを復号するための手段は、前記マルチレベル符号化インジケータから複数の制御信号を生成するように構成された復号回路を備え、
前記複数の制御信号の1つが前記交換回路を制御する、
請求項7に記載の装置。 - 前記マルチレベル符号化インジケータを復号するための手段は、前記マルチレベル符号化インジケータから複数の制御信号を生成するように構成された復号回路を備え、
前記複数の制御信号内の第1の信号は前記1次ビットが反転されているかどうかを判定し、前記複数の制御信号内の第2の信号は前記2次ビットが反転されているかどうかを判定する、
請求項7に記載の装置。 - 前記1次ビットおよび前記2次ビットを交換するための手段は、前記通信リンクから受信された1つまたは複数のパルス振幅変調信号から前記データシンボルを復号するように構成され、
前記1次ビットおよび前記2次ビットを交換するための手段は、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記1次ビットのバージョンを出力シンボルの2次ビットとして提供し、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記2次ビットのバージョンを前記出力シンボルの1次ビットとして提供する
ように構成される、請求項7に記載の装置。 - 前記マルチレベル符号化インジケータおよび前記データシンボルは少なくとも3つのレベルを有するパルス振幅変調信号内の前記通信リンクから受信される、請求項7に記載の装置。
- 少なくとも1つの処理回路により実行されたとき、前記少なくとも1つの処理回路に、
通信リンクから受信されたマルチレベル符号化インジケータを復号させ、
反転回路を用いて、前記マルチレベル符号化インジケータが第1の値を有するとき、前記通信リンクから受信したデータシンボルの1次ビットを選択的に反転させ、
前記反転回路を用いて、前記マルチレベル符号化インジケータが第2の値を有するとき、前記データシンボルの2次ビットを選択的に反転させ、
前記反転回路を用いて、前記マルチレベル符号化インジケータが第3の値を有するとき、前記データシンボルの前記1次ビットおよび前記データシンボルの前記2次ビットを選択的に反転させ、
前記マルチレベル符号化インジケータ内の情報に基づいて、交換回路を用いて前記データシンボルの前記1次ビットと前記2次ビットを交換させる
1つまたは複数の命令を有し、
第2の論理状態においてよりも第1の論理状態において、前記1次ビットまたは前記2次ビットを送信するのに多くの電力が必要とされる、
非一時的プロセッサ可読記憶媒体。 - 前記マルチレベル符号化インジケータが第4の値を有するとき、前記反転回路は無効にされる、請求項13に記載の記憶媒体。
- 前記命令は前記少なくとも1つの処理回路に、復号回路を用いて、前記マルチレベル符号化インジケータから複数の制御信号を生成させ、
前記複数の制御信号の1つが前記交換回路を制御する、
請求項13に記載の記憶媒体。 - 前記命令は前記少なくとも1つの処理回路に、復号回路を用いて、前記マルチレベル符号化インジケータから複数の制御信号を生成させ、
前記複数の制御信号内の第1の信号は前記1次ビットが反転されているかどうかを判定し、前記複数の制御信号内の第2の信号は前記2次ビットが反転されているかどうかを判定する、
請求項13に記載の記憶媒体。 - 前記データシンボルは前記通信リンクから受信された1つまたは複数のパルス振幅変調信号から復号され、前記交換回路は、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記1次ビットのバージョンを出力シンボルの2次ビットとして提供し、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記2次ビットのバージョンを前記出力シンボルの1次ビットとして提供する
ように構成される、
請求項13に記載の記憶媒体。 - 前記マルチレベル符号化インジケータおよび前記データシンボルは少なくとも3つのレベルを有するパルス振幅変調信号内の前記通信リンクから受信される、請求項13に記載の記憶媒体。
- 通信リンクから受信されたマルチレベル符号化インジケータを復号するように構成されたマルチ状態デコーダと、
反転回路を用いて、前記マルチレベル符号化インジケータが第1の値を有するとき、前記通信リンクから受信したデータシンボルの1次ビットを選択的に反転し、
前記反転回路を用いて、前記マルチレベル符号化インジケータが第2の値を有するとき、前記データシンボルの2次ビットを選択的に反転し、
前記反転回路を用いて、前記マルチレベル符号化インジケータが第3の値を有するとき、前記データシンボルの前記1次ビットおよび前記データシンボルの前記2次ビットを選択的に反転し、
前記マルチレベル符号化インジケータ内の情報に基づいて、交換回路を用いて前記データシンボルの前記1次ビットと前記2次ビットを交換する
するように構成された処理回路と、
を備え、
第2の論理状態においてよりも第1の論理状態において、前記1次ビットまたは前記2次ビットを送信するのに多くの電力が必要とされる、
装置。 - 前記マルチレベル符号化インジケータが第4の値を有するとき、前記反転回路は無効にされる、請求項19に記載の装置。
- 前記マルチ状態デコーダは、前記マルチレベル符号化インジケータから複数の制御信号を生成するように構成され、
前記複数の制御信号の1つが前記交換回路を制御する、
請求項19に記載の装置。 - 前記マルチ状態デコーダは、前記マルチレベル符号化インジケータから複数の制御信号を生成するように構成され、
前記複数の制御信号内の第1の信号は前記1次ビットが反転されているかどうかを判定し、前記複数の制御信号内の第2の信号は前記2次ビットが反転されているかどうかを判定する、
請求項19に記載の装置。 - 前記マルチ状態デコーダは、前記通信リンクから受信された1つまたは複数のパルス振幅変調信号から前記データシンボルを復号するように構成され、
前記交換回路は、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記1次ビットのバージョンを出力シンボルの2次ビットとして提供し、
前記1つまたは複数のパルス振幅変調信号から復号された各シンボルの前記2次ビットのバージョンを前記出力シンボルの1次ビットとして提供する
ように構成される、請求項19に記載の装置。 - 前記マルチレベル符号化インジケータおよび前記データシンボルは少なくとも3つのレベルを有するパルス振幅変調信号内の前記通信リンクから受信される、請求項19に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/089,683 | 2013-11-25 | ||
US14/089,683 US9172567B2 (en) | 2013-11-25 | 2013-11-25 | Methods and apparatus to reduce signaling power |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533659A Division JP6072990B1 (ja) | 2013-11-25 | 2014-11-21 | シグナリング電力を低減するための方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017060195A true JP2017060195A (ja) | 2017-03-23 |
JP6310048B2 JP6310048B2 (ja) | 2018-04-11 |
Family
ID=52273489
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533659A Expired - Fee Related JP6072990B1 (ja) | 2013-11-25 | 2014-11-21 | シグナリング電力を低減するための方法および装置 |
JP2016250669A Expired - Fee Related JP6310048B2 (ja) | 2013-11-25 | 2016-12-26 | シグナリング電力を低減するための方法および装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533659A Expired - Fee Related JP6072990B1 (ja) | 2013-11-25 | 2014-11-21 | シグナリング電力を低減するための方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9172567B2 (ja) |
EP (1) | EP3075117A1 (ja) |
JP (2) | JP6072990B1 (ja) |
KR (2) | KR20160120792A (ja) |
CN (1) | CN105765930B (ja) |
WO (1) | WO2015077606A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9172567B2 (en) | 2013-11-25 | 2015-10-27 | Qualcomm Incorporated | Methods and apparatus to reduce signaling power |
US10044405B2 (en) | 2015-11-06 | 2018-08-07 | Cable Television Laboratories, Inc | Signal power reduction systems and methods |
US20170371830A1 (en) * | 2016-06-28 | 2017-12-28 | Qualcomm Incorporated | Accelerated i3c master stop |
US9935733B1 (en) * | 2016-09-20 | 2018-04-03 | Xilinx, Inc. | Method of and circuit for enabling a communication channel |
US10212009B2 (en) * | 2017-03-06 | 2019-02-19 | Blackberry Limited | Modulation for a data bit stream |
KR102438390B1 (ko) * | 2017-06-12 | 2022-08-31 | 마이크론 테크놀로지, 인크 | 미세 입도의 동적 랜덤 액세스 메모리 |
US11527510B2 (en) * | 2017-06-16 | 2022-12-13 | Micron Technology, Inc. | Finer grain dynamic random access memory |
US10355893B2 (en) | 2017-10-02 | 2019-07-16 | Micron Technology, Inc. | Multiplexing distinct signals on a single pin of a memory device |
US10490245B2 (en) | 2017-10-02 | 2019-11-26 | Micron Technology, Inc. | Memory system that supports dual-mode modulation |
US11403241B2 (en) | 2017-10-02 | 2022-08-02 | Micron Technology, Inc. | Communicating data with stacked memory dies |
US10446198B2 (en) | 2017-10-02 | 2019-10-15 | Micron Technology, Inc. | Multiple concurrent modulation schemes in a memory system |
US10725913B2 (en) | 2017-10-02 | 2020-07-28 | Micron Technology, Inc. | Variable modulation scheme for memory device access or operation |
US11966348B2 (en) | 2019-01-28 | 2024-04-23 | Nvidia Corp. | Reducing coupling and power noise on PAM-4 I/O interface |
US10491435B2 (en) | 2018-03-29 | 2019-11-26 | Nvidia Corp. | Unrelaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses |
EP3907950B1 (en) * | 2019-02-26 | 2023-12-20 | Mitsubishi Electric Corporation | Distribution shaping method, distribution shaping terminating method, distribution shaping encoder, distribution shaping decoder, and transmission system |
US20210013929A1 (en) * | 2019-07-10 | 2021-01-14 | 3M Innovative Properties Company | Electrical node with monitoring feature |
US11601215B2 (en) | 2020-01-22 | 2023-03-07 | Micron Technology, Inc. | Data inversion techniques |
KR20210149543A (ko) * | 2020-06-02 | 2021-12-09 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
KR20220031791A (ko) | 2020-09-03 | 2022-03-14 | 삼성전자주식회사 | 메모리 장치와 그 동작 방법, 및 메모리 시스템 |
KR102418191B1 (ko) * | 2020-12-30 | 2022-07-06 | 한양대학교 산학협력단 | 저전력 pam-4 출력 송신기 |
US20230379198A1 (en) * | 2022-05-17 | 2023-11-23 | Qualcomm Incorporated | Adaptive multi-level coding based on power management |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186198A (ja) * | 1999-12-22 | 2001-07-06 | Nec Ic Microcomput Syst Ltd | データ通信装置 |
US20040109509A1 (en) * | 2002-12-10 | 2004-06-10 | William Stonecypher | Technique for improving the quality of digital signals in a multi-level signaling system |
JP2010212822A (ja) * | 2009-03-09 | 2010-09-24 | Toshiba Corp | 通信システム、送信装置、及び受信装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5910967A (en) * | 1997-10-20 | 1999-06-08 | Sicom, Inc. | Pragmatic encoder and method therefor |
US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
US6484283B2 (en) * | 1998-12-30 | 2002-11-19 | International Business Machines Corporation | Method and apparatus for encoding and decoding a turbo code in an integrated modem system |
US6396329B1 (en) * | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
US7072415B2 (en) | 1999-10-19 | 2006-07-04 | Rambus Inc. | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation |
KR100580101B1 (ko) | 1999-12-22 | 2006-05-12 | 주식회사 케이티 | 최상위비트에 의해 제어되는 버스 인버트 코딩 및 디코딩방법과 그 장치 |
US6892343B2 (en) * | 2000-03-27 | 2005-05-10 | Board Of Regents Of The University Of Nebraska | System and method for joint source-channel encoding, with symbol decoding and error correction |
US6754688B2 (en) * | 2001-02-14 | 2004-06-22 | Intel Corporation | Method and apparatus to calculate the difference of two numbers |
US7142612B2 (en) * | 2001-11-16 | 2006-11-28 | Rambus, Inc. | Method and apparatus for multi-level signaling |
US7298648B2 (en) * | 2004-11-19 | 2007-11-20 | Samsung Electronics Co., Ltd. | Page buffer and multi-state nonvolatile memory device including the same |
KR100634458B1 (ko) * | 2005-07-04 | 2006-10-16 | 삼성전자주식회사 | 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치 |
KR100744141B1 (ko) * | 2006-07-21 | 2007-08-01 | 삼성전자주식회사 | 싱글 엔디드 신호 라인의 가상 차동 상호 연결 회로 및가상 차동 신호 방식 |
JP5052256B2 (ja) * | 2006-08-30 | 2012-10-17 | パナソニック株式会社 | データ通信装置及びデータ通信方法 |
US9125163B2 (en) | 2007-11-16 | 2015-09-01 | Qualcomm Incorporated | Persistent interference mitigation in a wireless communication |
US8260992B2 (en) * | 2010-04-12 | 2012-09-04 | Advanced Micro Devices, Inc. | Reducing simultaneous switching outputs using data bus inversion signaling |
US8854236B2 (en) | 2012-05-18 | 2014-10-07 | Micron Technology, Inc. | Methods and apparatuses for low-power multi-level encoded signals |
KR102028455B1 (ko) * | 2013-03-21 | 2019-10-07 | 삼성전자주식회사 | 무선 전력 송신기, 무선 전력 수신기 및 각각의 제어 방법 |
US9172567B2 (en) * | 2013-11-25 | 2015-10-27 | Qualcomm Incorporated | Methods and apparatus to reduce signaling power |
-
2013
- 2013-11-25 US US14/089,683 patent/US9172567B2/en not_active Expired - Fee Related
-
2014
- 2014-11-21 KR KR1020167027569A patent/KR20160120792A/ko not_active Application Discontinuation
- 2014-11-21 JP JP2016533659A patent/JP6072990B1/ja not_active Expired - Fee Related
- 2014-11-21 EP EP14821340.8A patent/EP3075117A1/en not_active Withdrawn
- 2014-11-21 WO PCT/US2014/066891 patent/WO2015077606A1/en active Application Filing
- 2014-11-21 KR KR1020167015833A patent/KR101664985B1/ko active IP Right Grant
- 2014-11-21 CN CN201480064458.1A patent/CN105765930B/zh not_active Expired - Fee Related
-
2015
- 2015-09-15 US US14/855,115 patent/US9621385B2/en not_active Expired - Fee Related
-
2016
- 2016-12-26 JP JP2016250669A patent/JP6310048B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186198A (ja) * | 1999-12-22 | 2001-07-06 | Nec Ic Microcomput Syst Ltd | データ通信装置 |
US20040109509A1 (en) * | 2002-12-10 | 2004-06-10 | William Stonecypher | Technique for improving the quality of digital signals in a multi-level signaling system |
JP2010212822A (ja) * | 2009-03-09 | 2010-09-24 | Toshiba Corp | 通信システム、送信装置、及び受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6310048B2 (ja) | 2018-04-11 |
JP6072990B1 (ja) | 2017-02-01 |
WO2015077606A1 (en) | 2015-05-28 |
US9172567B2 (en) | 2015-10-27 |
JP2017505560A (ja) | 2017-02-16 |
KR101664985B1 (ko) | 2016-10-11 |
US9621385B2 (en) | 2017-04-11 |
US20160006587A1 (en) | 2016-01-07 |
KR20160120792A (ko) | 2016-10-18 |
US20150146816A1 (en) | 2015-05-28 |
CN105765930B (zh) | 2017-10-24 |
CN105765930A (zh) | 2016-07-13 |
KR20160074677A (ko) | 2016-06-28 |
EP3075117A1 (en) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6310048B2 (ja) | シグナリング電力を低減するための方法および装置 | |
KR101874765B1 (ko) | 데이터 심볼 트랜지션 기반 클록킹에 의한 멀티-와이어 싱글 엔드 푸시-풀 링크 | |
US9337997B2 (en) | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state | |
JP2017526248A (ja) | バイポーラパルス振幅変調を使用するデータリンク電力低減技法 | |
US20190303340A1 (en) | 424 encoding schemes to reduce coupling and power noise on pam-4 data buses | |
US9270417B2 (en) | Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions | |
WO2015108847A1 (en) | Analog behavior modeling for 3-phase signaling | |
TW200528992A (en) | Buffer management via non-data symbol processing for a point to point link | |
US9984035B2 (en) | Efficient encoding and decoding architecture for high-rate data transfer through a parallel bus | |
US10073807B2 (en) | Logic-based decoder for crosstalk-harnessed signaling | |
US9519604B2 (en) | Systems and methods for frequency control on a bus through superposition | |
CN116506097B (zh) | 数据处理方法、电子设备及存储介质 | |
KR101311617B1 (ko) | 저전력 대규모 집적 회로 시스템을 위한 어드레스 버스코딩/디코딩 방법 및 장치 | |
US10157161B2 (en) | Conditional embedding of dynamically shielded information on a bus | |
US9832010B1 (en) | Signal processing device and signal processing method | |
WO2014056188A1 (zh) | 编解码方法及其相关装置和编解码*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6310048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |