JP2017058430A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2017058430A JP2017058430A JP2015181430A JP2015181430A JP2017058430A JP 2017058430 A JP2017058430 A JP 2017058430A JP 2015181430 A JP2015181430 A JP 2015181430A JP 2015181430 A JP2015181430 A JP 2015181430A JP 2017058430 A JP2017058430 A JP 2017058430A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- board
- connection
- gate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 184
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】複数の制御回路基板を有する表示装置の低コスト化を図る。【解決手段】表示装置は、表示パネルの背面に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された複数の制御回路基板と、複数のゲート接続配線と、基板接続配線と、を含み、各制御回路基板は、第1辺側に配置された第1辺側ゲート接続部と、第2辺側に配置された第2辺側基板接続部と、を含み、前記制御回路基板を前記第1辺から前記第2辺に向かって前記第1方向に見たときに、第1辺側ゲート接続部と、第2辺側基板接続部とは、互いに重ならないように配置されている。【選択図】図2
Description
本発明は、表示装置に関する。
液晶パネルなどの表示パネルを備えた表示装置がテレビジョン受像機や各種モニターなどの用途に利用されている。表示装置は、表示パネルと、表示パネルの映像信号線(データ線)にデータ信号を供給するための映像信号線駆動回路(データ線駆動回路)と、表示パネルの走査信号線(ゲート線)に走査信号(ゲート信号)を供給するための走査信号線駆動回路(ゲート線駆動回路)と、前記2つの駆動回路それぞれに制御信号を供給するための制御回路と、を含んで構成される。
近年、画面サイズの大型化及び表示画像の高精細化に伴い、画像表示領域を複数の領域(分割領域)に分割し、複数の制御回路を用いてそれぞれの分割領域を駆動する技術が提案されている(例えば特許文献1参照)。
しかし、複数の制御回路を備える表示装置では、1つの制御回路を1つの制御回路基板に搭載し、各制御回路基板を各分割領域に応じた位置に配置することになる。このため、信号配線を接続するための接続部(例えばコネクタ)の位置等が制御回路基板ごとに異なり、表示装置全体としてコストが増大するという問題が生じる。
本発明は上記課題に鑑みて為されたものであり、その目的は、複数の制御回路基板を有する表示装置の低コスト化を図ることにある。
上記課題を解決するために、本発明に係る表示装置は、第1方向に延在する複数のゲート線と、第2方向に延在する複数のデータ線と、を含む表示パネルと、前記表示パネルの背面に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された複数の制御回路基板と、前記制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、隣り合う2つの前記制御回路基板を互いに電気的に接続するための基板接続配線と、を含み、前記各制御回路基板は、第1辺側に配置された、前記ゲート接続配線が電気的に接続するための第1辺側ゲート接続部と、前記第1辺に対向する第2辺側に配置された、前記基板接続配線が電気的に接続するための第2辺側基板接続部と、を含み、前記制御回路基板を前記第1辺から前記第2辺に向かって前記第1方向に見たときに、前記第1辺側ゲート接続部と、前記第2辺側基板接続部とは、互いに重ならないように配置されている、ことを特徴とする。
本発明に係る表示装置では、前記各制御回路基板は、前記第1辺側に配置された、前記基板接続配線が電気的に接続するための第1辺側基板接続部と、前記第2辺側に配置された、前記ゲート接続配線が電気的に接続するための第2辺側ゲート接続部と、を更に含んでもよい。
本発明に係る表示装置では、隣り合う2つの前記制御回路基板は、それぞれの前記第1辺側基板接続部または前記第2辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、前記各制御回路基板において、前記第1辺側ゲート接続部及び前記第2辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置では、前記第1辺と前記第2辺とを結ぶ第3辺側に配置され、前記基板接続配線が電気的に接続するための第3辺側基板接続部、を更に含み、隣り合う2つの前記制御回路基板は、それぞれの前記第1辺側基板接続部、前記第2辺側基板接続部、及び前記第3辺側基板接続部のいずれかに電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、前記各制御回路基板において、前記第1辺側基板接続部、前記第2辺側基板接続部、及び前記第3辺側基板接続部のうち1つ又は2つは、前記基板接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置では、前記第3辺側基板接続部は、前記第3辺に沿って並べられた2つの基板接続部を含み、前記各制御回路基板において、前記2つの基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置では、前記制御回路基板と前記データ線駆動回路とを互いに電気的に接続するための複数のデータ接続配線と、前記各制御回路基板は、前記第1辺と前記第2辺とを結ぶ第4辺側に配置された、前記データ接続配線が電気的に接続するためのデータ接続部と、を更に含み、前記各制御回路基板において、前記データ接続部と前記第1辺側ゲート接続部と前記第2辺側ゲート接続部と前記第1辺側基板接続部と前記第2辺側基板接続部とは、前記第4辺方向の中心線に対して線対称となるように配置されてもよい。
本発明に係る表示装置では、前記第1方向に隣り合う、第1制御回路基板及び第2制御回路基板は、前記第1制御回路基板の前記第1辺と、前記第2制御回路基板の前記第2辺とが対向するように配置されているとともに、前記第1制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置と、前記第2制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置とが、前記第1方向に平行移動した関係となるように配置されてもよい。
本発明に係る表示装置では、前記第2方向に隣り合う、第1制御回路基板及び第2制御回路基板は、前記第1制御回路基板における、前記第1辺と前記第2辺とを結ぶ第3辺と、前記第2制御回路基板における前記第3辺とが対向するように配置されているとともに、前記第1制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置と、前記第2制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置とが、互いに点対称の関係となるように配置されてもよい。
本発明に係る表示装置では、前記データ線駆動回路がそれぞれに搭載された複数のデータ線駆動回路基板と、前記ゲート線駆動回路がそれぞれに搭載された複数のゲート線駆動回路基板と、をさらに含み、前記各データ線駆動回路基板は、長辺方向の中心線に対して線対称に形成されており、前記各ゲート線駆動回路基板は、長辺方向の中心線に対して線対称に形成されてもよい。
本発明に係る表示装置は、前記複数の制御回路基板のいずれか1つが、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を備え、前記複数の制御回路基板それぞれの前記制御回路は、前記生成されたタイミング信号に基づいて動作してもよい。
本発明に係る表示装置では、前記複数の制御回路基板のうち、1の制御回路基板は特定部品が搭載されており、他の制御回路基板は前記特定部品が搭載されていなくてもよい。
本発明に係る表示装置では、前記特定部品は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路であってもよい。
本発明に係る表示装置では、前記各制御回路基板は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を有し、前記複数の制御回路基板のうち、1の制御基板回路の搭載された前記タイミング信号生成回路は、その機能がオンされており、他の制御基板回路に搭載された前記タイミング信号生成回路は、その機能がオフされていてもよい。
また、上記課題を解決するために本発明に係る表示装置は、第1方向に延在する複数のゲート線と、第2方向に延在する複数のデータ線と、を含む表示パネルと、前記表示パネルの背面において前記第1方向及び前記第2方向にマトリクス状に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された4つの制御回路基板と、前記各制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、前記第1方向に隣り合う2つの前記制御回路基板と、前記第2方向に隣り合う2つの前記制御回路基板とを、それぞれ互いに電気的に接続するための複数の基板接続配線と、を含み、前記各制御回路基板は、第1辺側に配置された、前記ゲート接続配線が電気的に接続するための第1辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第1辺側基板接続部と、前記第1辺に対向する第2辺側に配置された、前記ゲート接続配線が電気的に接続するための第2辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第2辺側基板接続部と、前記第1辺と前記第2辺を結ぶ第3辺側に配置された、前記基板接続配線が電気的に接続するための第3辺側基板接続部と、を含み、前記第2方向に隣り合う2つの前記制御回路基板は、前記第3辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、前記各制御回路基板において、前記第1辺側ゲート接続部及び前記第2辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されておらず、かつ、前記第1辺側基板接続部及び前記第2辺側基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていない、ことを特徴とする。
本発明に係る表示装置では、前記各制御回路基板において、前記第1辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第2辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第2辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第1辺側基板接続部に前記基板接続配線が電気的に接続されていない一方、前記第2辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第1辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第1辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第2辺側基板接続部に前記基板接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置によれば、複数の制御回路基板を有する表示装置の低コスト化を実現できる。
本発明の実施形態について、図面を用いて以下に説明する。本実施形態では、液晶表示装置を例にして説明するが、本発明に係る表示装置は液晶表示装置に限定されるものではなく、例えば、有機EL表示装置等であってもよい。
図1は、本実施形態に係る液晶表示装置1の全体構成を示す斜視図である。図1に示すように、本実施形態に係る液晶表示装置1は、画像を表示する表示パネル10と、制御回路240(図2参照)を搭載する複数の制御回路基板50と、ゲート線駆動回路610(図2参照)を搭載する複数のゲート線駆動回路基板60と、データ線駆動回路710(図2参照)を搭載する複数のデータ線駆動回路基板70と、を含んで構成される。表示パネル10は、対向基板(第1の基板)11と、TFT基板(第2の基板)12と、両基板間に挟持された液晶層(図示せず)と、対向基板11の前面側(表示面側)に配置された上フレーム13と、TFT基板12の背面側に配置された下フレーム14と、を含んで構成される。TFT基板12の背面側には、例えば、光を照射するバックライトが設けられている。複数の制御回路基板50と、複数のゲート線駆動回路基板60と、複数のデータ線駆動回路基板70とは、表示パネル10の背面に配置される。
図示は省略するが、TFT基板12には、例えば、第1方向(例えば行方向)に延在する複数のゲート線と、絶縁層を介して複数のゲート線と交差し第1方向に直交する第2方向(例えば列方向)に延在する複数のデータ線と、隣り合う2本のゲート線及び隣り合う2本のデータ線で囲まれた各画素領域に対して配置される、複数の薄膜トランジスタ(TFT)及び複数の画素電極と、共通電極と、が形成されている。また、対向基板11には、例えば、カラーフィルタとブラックマトリクスが形成されている。TFT基板12及び対向基板11は、周知の構成を適用することができる。
ゲート線駆動回路610は、複数のゲート線のそれぞれにゲート信号を供給する。データ線駆動回路710は、複数のデータ線のそれぞれにデータ信号を供給する。複数のゲート線駆動回路基板60は、表示パネル10の背面における左辺側及び右辺側に、第2方向に一例に並んで配置される。複数のデータ線駆動回路基板70は、表示パネル10の背面における上辺側及び下辺側に、第1方向に一例に並んで配置される。本実施形態において複数のゲート線駆動回路基板60及び複数のデータ線駆動回路基板70は、表示パネル10の背面において、表示パネル10の外形の各辺に沿って配置される。制御回路基板50は、表示パネル10の背面において、ゲート線駆動回路基板60及びデータ線駆動回路基板70に沿うように配置される。なお、複数のゲート線駆動回路基板60が、表示パネル10の背面における左辺側と右辺側とのいずれか一方において第2方向に一列に並んで配置されてもよい。また、複数のデータ線駆動回路基板70が、表示パネル10の背面における上辺側と下辺側とのいずれか一方において第1方向に一列に並んで配置されてもよい。
図2は、本実施形態に係る表示パネル10の背面図である。図2は、本実施形態に係る表示パネル10の背面に、4つの制御回路基板50(50A〜50D)と、4つのゲート線駆動回路基板60(60A〜60D)と、8つのデータ線駆動回路基板70(70A1〜70D1,70A2〜70D2)と、が配置された例を示している。図2に示すように、4つの制御回路基板50は、第1方向及び第2方向にマトリクス状に配置されている。また、各制御回路基板50は、データ接続配線100(100A〜100D)を介してデータ線駆動回路基板70に電気的に接続されている。また、各制御回路基板50は、ゲート接続配線200(200A〜200D)を介してゲート線駆動回路基板60に電気的に接続されている。また、隣り合う2つの制御回路基板50は、基板接続配線300を介して互いに電気的に接続されている。
なお、表示パネル10の背面に配置される4つの制御回路基板50について、表示パネル10の背面から見て右上、左上、右下、左下の順に制御回路基板50A、制御回路基板50B、制御回路基板50C、制御回路基板50Dとする。これら制御回路基板50A〜50Dは互いに略同一の形状である。また、表示パネル10の背面に配置される4つのゲート線駆動回路基板60について、表示パネル10の背面から見て右上、左上、右下、左下の順にゲート線駆動回路基板60A、ゲート線駆動回路基板60B、ゲート線駆動回路基板60C、ゲート線駆動回路基板60Dとする。これらゲート線駆動回路基板60A〜60Dは互いに略同一の形状である。また、表示パネル10の背面に配置される8つのデータ線駆動回路基板70について、表示パネル10の背面から見て上辺の右側からデータ線駆動回路基板70A1、データ線駆動回路基板70A2、データ線駆動回路基板70B1、データ線駆動回路基板70B2とし、表示パネル10の背面から見て下辺の右側からデータ線駆動回路基板70C1、データ線駆動回路基板70C2、データ線駆動回路基板70D1、データ線駆動回路基板70D2とする。これらデータ線駆動回路基板70A1〜70D2は互いに略同一の形状である。
ここで、制御回路基板50の具体的な構成について制御回路基板50Aを例として説明する。
図3は、本実施形態に係る制御回路基板50Aの概略構成を示す図である。制御回路基板50Aは、第1辺から第4辺の4つの辺を有する略矩形状のプリント回路基板であり、例えば図3に示すように、制御回路基板50Aは、第2方向に延在する2つの短辺(第1辺、第2辺)、2つの短辺を結び第1方向に延在する2つの長辺(第3辺、第4辺)、を有する略矩形状のプリント回路基板である。制御回路基板50Aは、例えば、データ接続部210、ゲート接続部220(第1ゲート接続部220a、第2ゲート接続部220b)、及び基板接続部230(第1基板接続部230a、第2基板接続部230b、第3基板接続部230c)を含んで構成される。
データ接続部210は、制御回路基板50Aの第1の長辺110(第4辺に相当する)側に配置された、制御回路基板50Aとデータ線駆動回路710とを互いに電気的に接続するための1または複数のデータ接続配線100を接続するための領域である。なお、データ接続部210は複数のデータ接続部を含むこととしてもよい。また、データ接続部210は、データ接続配線100を接続するための端子(コネクタ)であってもよいし、該端子を搭載するための領域であってもよい。
ゲート接続部220は、制御回路基板50Aとゲート線駆動回路610とを互いに電気的に接続するための1または複数のゲート接続配線200を接続するための領域であり、本実施形態では第1ゲート接続部220a及び第2ゲート接続部220bを含む。第1ゲート接続部220aは、制御回路基板50Aの第1の短辺130(第1辺または第2辺に相当する)側に配置される。第2ゲート接続部220bは、制御回路基板50Aの第1の短辺130に対向する第2の短辺140(第1辺または第2辺に相当する)側に配置される。第1ゲート接続部220a及び第2ゲート接続部220bは、それぞれ複数のゲート接続部を含むこととしてもよい。また、ゲート接続部220は、ゲート接続配線200を接続するための端子(コネクタ)であってもよいし、該端子を搭載するための領域であってもよい。
基板接続部230は、隣り合う制御回路基板50を互いに電気的に接続するための1または複数の基板接続配線300を接続するための領域であり、本実施形態では第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cを含む。第1基板接続部230aは、制御回路基板50Aの第1の短辺130(第1辺または第2辺に相当する)側に配置される。第2基板接続部230bは、制御回路基板50Aの第2の短辺140(第1辺または第2辺に相当する)側に配置される。第3基板接続部230cは、制御回路基板50Aの第1の長辺110に対向する第2の長辺120(第3辺に相当する)側に配置される。なお、第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cは、それぞれ複数の基板接続部を含むこととしてもよい。また、基板接続部230は、基板接続配線300を接続するための端子(コネクタ)であってもよいし、該端子を搭載するための領域であってもよい。
制御回路240は、例えば、ゲート線駆動回路610及びデータ線駆動回路710を制御するための制御信号を生成する。制御回路240には、例えばタイミングコントローラ等の特定部品241が含まれる。
図3に示す制御回路基板50Aにおいて、データ接続部210と、ゲート接続部220と、基板接続部230とは、制御回路基板50Aの長辺方向(第1方向)の中心線C1に対して線対称となるように配置されている。具体的には、図3に示すように、第1ゲート接続部220aと第2ゲート接続部220bとは、中心線C1に対して左右対称となるように配置されている。また、第1基板接続部230aと第2基板接続部230bとは、中心線C1に対して左右対称となるように配置されている。なお、図3に示す第1の短辺130側において、第1ゲート接続部220aの位置と第1基板接続部230aの位置とを逆にしてもよい。その場合、第2の短辺140側においても、第1ゲート接続部220aの位置と第1基板接続部230aの位置とが逆となる。つまり、制御回路基板50Aを第1の短辺130から第2の短辺140に向かって長辺方向(第1方向)に見たときに、第1ゲート接続部220aと、第2基板接続部230bとは、互いに重ならないように配置されている。すなわち、第1ゲート接続部220aと、第2基板接続部230bとは、第1の短辺130に垂直な方向(第1方向)において重畳していない。また、制御回路基板50Aを第1の短辺130から第2の短辺140に向かって長辺方向(第1方向)に見たときに、第2ゲート接続部220bと、第1基板接続部230aとは、互いに重ならないように配置されている。すなわち、第2ゲート接続部220bと、第1基板接続部230aとは、第1の短辺130に垂直な方向(第1方向)において重畳していない。
また、データ接続部210が複数のデータ接続部を含む場合には、それら複数のデータ接続部も、制御回路基板50Aの長辺方向(第1方向)の中心線C1に対して線対称となるように配置される。なお、第1ゲート接続部220a、第2ゲート接続部220b、第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cにおいても同様である。
なお、図3において、制御回路基板50Aを略矩形状としたが、制御回路基板50Aにおいて上記各部が第1方向の中心線C1に対して線対称となるよう配置されれば制御回路基板50Aの形状は問わない。
ここでは制御回路基板50Aを例として説明したが、制御回路基板50B〜50Dもそれぞれ上述した制御回路基板50Aと同様の構成を有する。
本実施形態では、図3に示すような制御回路基板50が表示パネル10の背面に複数配置される。以下、複数の制御回路基板50を表示パネル10の背面に配置するための具体的な構成について説明する。
まず、第1方向に隣り合う2つの制御回路基板50(図2における制御回路基板50A及び制御回路基板50B)を例として、第1方向に隣り合う複数の制御回路基板50を配置するための構成について説明する。ここでは図2における制御回路基板50A及び制御回路基板50Bを例に挙げるが、制御回路基板50C及び制御回路基板50Dについても同様である。
図4は、本実施形態に係る第1方向に隣り合う複数の制御回路基板50の概略構成を示す図である。図4では、説明の便宜上、図2における制御回路基板50A、制御回路基板50B、及びこれら制御回路基板に接続される配線のみを示す。図4に示すように、第1方向に隣り合う2つの制御回路基板50A及び制御回路基板50Bは、制御回路基板50Aの第1の短辺130と、制御回路基板50Bの第2の短辺140とが対向するように配置されている。また、制御回路基板50Aにおける、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの位置と、制御回路基板50Bにおける、データ接続部210、ゲート接続部220、基板接続部230のそれぞれの位置とが、第1方向に平行移動した関係となるように配置されている。
具体的には、制御回路基板50Aのデータ接続部210は、データ接続配線100Aを介してデータ線駆動回路710と電気的に接続される。また、制御回路基板50Aの第2ゲート接続部220bは、ゲート接続配線200Aを介してゲート線駆動回路610と電気的に接続される。一方で制御回路基板50Aの第1ゲート接続部220aにはゲート接続配線が接続されず不使用状態となる。制御回路基板50Aの第3基板接続部230cは、基板接続配線300を介して制御回路基板50Cと電気的に接続される。制御回路基板50Bのデータ接続部210は、データ接続配線100Bを介してデータ線駆動回路710と電気的に接続される。また制御回路基板50Bの第1ゲート接続部220aは、ゲート接続配線200Bを介してゲート線駆動回路610と電気的に接続される。一方で制御回路基板50Bの第2ゲート接続部220bにはゲート接続配線が接続されず不使用状態となる。制御回路基板50Bの第3基板接続部230cは、基板接続配線300を介して制御回路基板50Dと電気的に接続される。また、制御回路基板50Aの第1基板接続部230aと、制御回路基板50Bの第2基板接続部230bとが、基板接続配線300を介して互いに電気的に接続される。一方で制御回路基板50Aの第2基板接続部230b及び制御回路基板50Bの第1基板接続部230aには基板接続配線300が電気的に接続されず不使用状態となる。なお、制御回路基板50Aの第3基板接続部230cと、制御回路基板50Bの第3基板接続部230cとが基板接続配線300を介して互いに電気的に接続されることとしてもよい。
このように、第1方向に隣り合う制御回路基板50A及び制御回路基板50Bそれぞれにおいて、第1ゲート接続部220a及び第2ゲート接続部220bのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。
また、第1方向に隣り合う制御回路基板50A及び制御回路基板50Bそれぞれにおいて、第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cのうち1つは、基板接続配線300が電気的に接続されないこととなる。
第1方向に配列される制御回路基板50の数は、2つに限定されず、3つ以上であってもよい。例えば、第1方向に3つの制御回路基板50が配列される場合、各制御回路基板50における、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの配置は、各制御回路基板50で同一の配置となっている。各隣り合う2つの制御回路基板50において、一方の制御回路基板50の第1基板接続部230aと、他方の制御回路基板50の第2基板接続部230bとが、基板接続配線300を介して互いに電気的に接続される。そしてこの場合、両端の2つの制御回路基板50において、第1ゲート接続部220a及び第2ゲート接続部220bのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。その他(中央)の制御回路基板50は、第1ゲート接続部220a及び第2ゲート接続部220bのいずれにもゲート接続配線が電気的に接続されない。また、両端の2つの制御回路基板50において、第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cのうち1つは、基板接続配線300が電気的に接続されないこととなる。その他(中央)の制御回路基板50は、第1基板接続部230a及び第2基板接続部230bのいずれにも基板接続配線300が電気的に接続される。
次に、第2方向に隣り合う2つの制御回路基板50(図2における制御回路基板50A及び制御回路基板50C)を例として、第2方向に隣り合う複数の制御回路基板50を配置するための構成について説明する。ここでは図2における制御回路基板50A及び制御回路基板50Cを例に挙げるが、制御回路基板50B及び制御回路基板50Dについても同様である。
図5は、本実施形態に係る第2方向に隣り合う複数の制御回路基板50の概略構成を示す図である。図5では、説明の便宜上、図2における制御回路基板50A、制御回路基板50C、及びこれら制御回路基板に接続される配線のみを示す。図5に示すように、第2方向に隣り合う2つの制御回路基板50A及び制御回路基板50Cは、制御回路基板50Aにおける第2の長辺120と、制御回路基板50Cにおける第2の長辺120とが、対向するように配置されている。また、制御回路基板50Aにおける、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの位置と、制御回路基板50Cにおける、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの位置とが、互いに点対称の関係となるように配置されている。
具体的には、制御回路基板50Aのデータ接続部210は、データ接続配線100Aを介してデータ線駆動回路710と電気的に接続される。制御回路基板50Aの第2ゲート接続部220bは、ゲート接続配線200Aを介してゲート線駆動回路610と電気的に接続される。一方で制御回路基板50Aの第1ゲート接続部220aにはゲート接続配線が電気的に接続されず不使用状態となる。制御回路基板50Aの第1基板接続部230aは、基板接続配線300を介して制御回路基板50Bと電気的に接続される。制御回路基板50Aの第2基板接続部230bは、基板接続配線300が電気的に接続されず不使用状態となる。制御回路基板50Cのデータ接続部210は、データ接続配線100Cを介してデータ線駆動回路710と電気的に接続される。制御回路基板50Cの第1ゲート接続部220aは、ゲート接続配線200Cを介してゲート線駆動回路610と電気的に接続される。一方で制御回路基板50Cの第2ゲート接続部220bには、ゲート接続配線が電気的に接続されず不使用状態となる。制御回路基板50Cの第2基板接続部230bは、基板接続配線300を介して制御回路基板50Dと電気的に接続される。制御回路基板50Cの第1基板接続部230aは、基板接続配線300が電気的に接続されず不使用状態となる。また、制御回路基板50Aの第3基板接続部230cと、制御回路基板50Cの第3基板接続部230cとが、基板接続配線300を介して互いに電気的に接続される。なお、制御回路基板50Aの第1基板接続部230aまたは第2基板接続部230bと、制御回路基板50Cの第1基板接続部230aまたは第2基板接続部230bとが、基板接続配線300を介して互いに電気的に接続されることとしてもよい。
このように、第2方向に隣り合う制御回路基板50A及び制御回路基板50Cそれぞれにおいて、第1ゲート接続部220a及び第2ゲート接続部220bのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。
また、第2方向に隣り合う制御回路基板50A及び制御回路基板50Cそれぞれにおいて、第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cのうち1つは、基板接続配線300が電気的に接続されないこととなる。
図6に示すように制御回路基板50A及び制御回路基板50Cそれぞれの第3基板接続部230cは、第1方向に隣り合う2つの基板接続部(第4基板接続部231c及び第5基板接続部232c)を含んでいてもよい。図6は、図5に示した第2方向に隣り合う複数の制御回路基板50(制御回路基板50A及び制御回路基板50C)の第3基板接続部230cの概略構成を示す図である。第4基板接続部231c及び第5基板接続部232cは、第2の長辺120に沿って並べられる。この場合、制御回路基板50A及び制御回路基板50Cそれぞれにおいて、第4基板接続部231cのピン配列と第5基板接続部232cのピン配列とが逆順になるように形成されることが好ましい。つまり、第4基板接続部231cに形成されるピン配列を第1の短辺130側からP1〜PN(Nは自然数を示す)に設定し、第5基板接続部232cに形成されるピン配列を第2の短辺140側からP1〜PNに設定する。そうすると、制御回路基板50Aの第4基板接続部231cに形成されるピン配列と、制御回路基板50Cの第5基板接続部232cに形成されるピン配列とが第2方向に互いに揃うこととなるので、制御回路基板50Aの第4基板接続部231cと制御回路基板50Cの第5基板接続部232cとの接続が容易になる。なお同様に制御回路基板50Aの第5基板接続部232cに形成されるピン配列と、制御回路基板50Cの第4基板接続部231cに形成されるピン配列とが第2方向に互いに揃うので、制御回路基板50Aの第5基板接続部232cと、制御回路基板50Cの第4基板接続部231cとが基板接続配線300を介して電気的に接続されてもよい。
図4に示した第1方向に隣り合う複数の制御回路基板50の配置の構成と、図5に示した第2方向に隣り合う複数の制御回路基板50の配置の構成と、を適用することにより、図2に示すように液晶表示装置1に4つの制御回路基板50を配置することができる。第1方向及び第2方向にマトリクス状に4つの制御回路基板50が配置された液晶表示装置1においては、第2方向に隣り合う2つの制御回路基板は、第3基板接続部230cに電気的に接続された基板接続配線300を介して互いに電気的に接続されることとなる。また、4つの各制御回路基板において、第1ゲート接続部220a及び第2ゲート接続部220bのうち一方には、ゲート接続配線が電気的に接続されており、他方には、ゲート接続配線が電気的に接続されておらず、かつ、第1基板接続部230a及び第2基板接続部230bのうち一方には、基板接続配線300が電気的に接続されており、他方には、基板接続配線300が電気的に接続されていないこととなる。
また、4つの各制御回路基板において、第1ゲート接続部220aにゲート接続配線が電気的に接続されており、第2ゲート接続部220bにゲート接続配線が電気的に接続されていない場合は、第2基板接続部230bに基板接続配線300が電気的に接続されており、第1基板接続部230aに基板接続配線300が電気的に接続されていない。一方、第2ゲート接続部220bにゲート接続配線が電気的に接続されており、第1ゲート接続部220aにゲート接続配線が電気的に接続されていない場合は、第1基板接続部230aに基板接続配線300が電気的に接続されており、第2基板接続部230bに基板接続配線300が電気的に接続されていないこととなる。
このようにして図2に示すような略同一の形状及び同様の構成を有する複数の制御回路基板50が配置されることによって、液晶表示装置1の製造コストを抑制することが可能となる。
なお、図2では、4つの制御回路基板50が第1方向及び第2方向に配列された構成を示しているが、液晶表示装置1はこれに限定されない。例えば、液晶表示装置1は、複数の制御回路基板50が第1方向だけに配列された構成であってもよい。図7は、本実施形態に係る第1方向だけに配列された複数の制御回路基板50の概略構成を示す図である。図7は、第1方向に隣り合う2つの制御回路基板50(制御回路基板50A及び制御回路基板50B)を示している。図7に示す制御回路基板50A及び制御回路基板50Bは、図4に示した制御回路基板50A及び制御回路基板50Bとは、第3基板接続部230cの構成に差異がある点を除けば、同一のものである。したがって、図4と同等の構成には同符号を付し、その重複する説明は省略するものとする。図7において、制御回路基板50Aの第3基板接続部230cと、制御回路基板50Bの第3基板接続部230cとは、基板接続配線300が電気的に接続されず不使用状態となる。なお、制御回路基板50Aの第3基板接続部230cと、制御回路基板50Bの第3基板接続部230cとが基板接続配線300を介して互いに電気的に接続されることとしてもよい。また、制御回路基板50A及び制御回路基板50Bにおいて、制御回路基板50Aの第3基板接続部230cと、制御回路基板50Bの第3基板接続部230cとは、配置されないこととしてもよい。
このように、第1方向に隣り合う2つの制御回路基板50A及び制御回路基板50Bそれぞれにおいて、第1ゲート接続部220a及び第2ゲート接続部220bのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。また、第1方向に隣り合う制御回路基板50A及び制御回路基板50Bそれぞれにおいて、第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cのうち2つは、基板接続配線300が電気的に接続されないこととなる。
また、液晶表示装置1は、複数の制御回路基板50が第2方向だけに配列された構成であってもよい。図8は、本実施形態に係る第2方向だけに配列された複数の制御回路基板50の概略構成を示す図である。図8は、第2方向に隣り合う2つの制御回路基板50(制御回路基板50A及び制御回路基板50C)を示している。図8に示す制御回路基板50A及び制御回路基板50Cは、図5に示した制御回路基板50A及び制御回路基板50Cとは、第1基板接続部230a及び第2基板接続部230bの構成に差異がある点を除けば、同一のものである。したがって、図5と同等の構成には同符号を付し、その重複する説明は省略するものとする。図8において、制御回路基板50Aの第1基板接続部230aと、制御回路基板50Cの第2基板接続部230bとは、基板接続配線300が電気的に接続されず不使用状態となる。
このように、第2方向に隣り合う制御回路基板50A及び制御回路基板50Cそれぞれにおいて、第1ゲート接続部220a及び第2ゲート接続部220bのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。なお、制御回路基板50Aの第1基板接続部230aまたは第2基板接続部230bと、制御回路基板50Cの第1基板接続部230aまたは第2基板接続部230bとが、基板接続配線300を介して互いに電気的に接続されることとしてもよい。よって、第2方向に隣り合う制御回路基板50A及び制御回路基板50Cそれぞれにおいて、第1基板接続部230a、第2基板接続部230b、及び第3基板接続部230cのうち2つは、基板接続配線300が電気的に接続されないこととなる。
また、上述の説明では、図2に示す4つの制御回路基板50それぞれが、図3に示した制御回路基板50Aと同等の構成を有することとしたが、制御回路基板50の構成はこれに限定されない。図9及び図10を用いて本実施形態の変形例に係る液晶表示装置1について説明する。図9は、本実施形態の変形例に係る表示パネル10の背面図である。図10は、図9に示した本実施形態の変形例に係る、第1方向に隣り合う複数の制御回路基板50(制御回路基板50A及び制御回路基板50B)の概略構成を示す図である。図10では、説明の便宜上、図9における制御回路基板50A、制御回路基板50B、及びこれら制御回路基板に接続される配線のみを示す。図10に示す本実施形態の変形例に係る制御回路基板50A及び制御回路基板50Bは、図4に示した制御回路基板50A及び制御回路基板50Bとは、制御回路基板50の構成に差異がある点を除けば、同一のものである。したがって、図4と同等の構成には同符号を付し、その重複する説明は省略するものとする。
図10において、変形例に係る制御回路基板50Aは、第1の長辺110側に配置され、データ接続配線100Aが電気的に接続するデータ接続部210と、第2の短辺140側に配置され、ゲート接続配線200Aが電気的に接続する第2ゲート接続部220bと、第1の短辺130側に配置され、基板接続配線300が電気的に接続する第1基板接続部230aと、第2の長辺120側に配置され、基板接続配線300が電気的に接続する第3基板接続部230cと、を含んで構成される。このように変形例に係る制御回路基板50Aでは、全ての接続部に接続配線が接続される。そして、制御回路基板50Aを第1の短辺130から第2の短辺140に向かって長辺方向(第1方向)に見たときに、第2ゲート接続部220bと、第1基板接続部230aとは、互いに重ならないように配置されている。すなわち、第2ゲート接続部220bと、第1基板接続部230aとは、第1の短辺130に垂直な方向(第1方向)において、重畳していない。変形例に係る制御回路基板50Bは、第1の長辺110側に配置され、データ接続配線100Bが電気的に接続するデータ接続部210と、第1の短辺130側に配置され、ゲート接続配線200Bが電気的に接続する第1ゲート接続部220aと、第2の短辺140側に配置され、基板接続配線300が電気的に接続する第2基板接続部230bと、第2の長辺120側に配置され、基板接続配線300が電気的に接続する第3基板接続部230cと、を含んで構成される。このように変形例に係る制御回路基板50Bでは、全ての接続部に接続配線が接続される。そして、制御回路基板50Bを第1の短辺130から第2の短辺140に向かって長辺方向(第1方向)に見たときに、第1ゲート接続部220aと、第2基板接続部230bとは、互いに重ならないように配置されている。すなわち、第1ゲート接続部220aと、第2基板接続部230bとは、第1の短辺130に垂直な方向(第1方向)において、重畳していない。
また、変形例に係る制御回路基板50Aにおける、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの位置と、変形例に係る制御回路基板50Dにおける、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの位置とが、互いに点対称の関係となるように配置されている。そして、変形例に係る制御回路基板50Bにおける、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの位置と、変形例に係る制御回路基板50Cにおける、データ接続部210、ゲート接続部220、及び基板接続部230のそれぞれの位置とが、互いに点対称の関係となるように配置されている。
このようにして図9に示すような略同一の形状及び同様の構成を有する2組(制御回路基板50Aと制御回路基板50D、制御回路基板50Bと制御回路基板50C)の制御回路基板50が配置されることによって、液晶表示装置1の製造コストを抑制することが可能となる。
ここで、制御回路基板50に搭載される制御回路240の構成について説明する。複数の制御回路基板50に搭載される制御回路240それぞれは、同一の構成を有していてもよいし、異なる構成を有していてもよい。例えば、複数の制御回路基板50のうちいずれか1つが制御回路240に特定部品241を備え、他の制御回路基板50は制御回路240に特定部品241を備えないこととしてもよい。本実施形態に係る複数の制御回路基板50を有する液晶表示装置1においては、表示パネル10に画像を表示させるために複数の制御回路240の動作を同期させる必要がある。そのため、本実施形態では複数の制御回路基板50のうちいずれか1つが、複数の制御回路240の動作を同期させるためのタイミング信号(例えば、基準クロック)を生成するタイミング信号生成回路を特定部品241として備える。また、複数の制御回路240それぞれには、電源が供給される。
例えば、図2に示すように、表示パネル10の背面から見て右上の制御回路基板50Aが、特定部品241としてタイミング信号生成回路を備えることとする。この場合、制御回路基板50Aのタイミング信号生成回路により生成されたタイミング信号は、制御回路基板50Aと制御回路基板50Cとを電気的に接続する基板接続配線300を介して制御回路基板50Cの制御回路240に入力される。さらに、制御回路基板50Cの制御回路240に入力されたタイミング信号は、制御回路基板50Cと制御回路基板50Dとを電気的に接続する基板接続配線300を介して制御回路基板50Dの制御回路240に入力される。また、制御回路基板50Aのタイミング信号生成回路により生成されたタイミング信号は、制御回路基板50Aと制御回路基板50Bとを電気的に接続する基板接続配線300を介して制御回路基板50Bの制御回路240に入力される。そして、制御回路基板50A〜50Dそれぞれの制御回路240は、制御回路基板50Aのタイミング信号生成回路により生成されたタイミング信号に基づいて動作する。具体的には例えば、各制御回路240は、上記タイミング信号に基づいて、ゲート線駆動回路610及びデータ線駆動回路710を制御するための制御信号(スタートパルス、クロック等)を生成する。なお、制御回路基板50Bの制御回路240に入力されたタイミング信号は、制御回路基板50Bと制御回路基板50Dとを電気的に接続する基板接続配線300を介して制御回路基板50Dの制御回路240に入力されてもよい。
なお、複数の制御回路基板50それぞれが、特定部品241としてタイミング信号生成回路を備えることとしてもよい。この場合、複数の制御回路基板50のうちいずれか1つに備えられるタイミング信号生成回路の機能が有効(機能オン)となっており、他の制御回路基板50に備えられるタイミング信号生成回路の機能が無効(機能オフ)となっていることとしてもよい。
次に、ゲート線駆動回路基板60の具体的な構成についてゲート線駆動回路基板60Aを例として説明する。ここではゲート線駆動回路基板60Aを例に挙げるが、ゲート線駆動回路基板60B〜60Dについても同様である。
図11は、本実施形態に係るゲート線駆動回路基板60Aの概略構成を示す図である。図11に示すように、ゲート線駆動回路基板60Aは、第1方向に延在する2つの短辺と、第2方向に延在する2つの長辺と、斜め方向に延在する2つの斜辺とを有するプリント回路基板であって、例えばゲート線駆動回路610、及びゲート接続部620を含んで構成される。
ゲート線駆動回路610は、TFT基板12に備えられるゲート線にゲート信号を供給するための回路であり、ゲート線駆動回路基板60Aの第1の長辺601側に配置される。本実施形態では、複数のゲート線駆動回路610が、ゲート線駆動回路基板60Aの第1の長辺601に沿って一列に並んで配置される。
ゲート接続部620は、制御回路基板50Aとゲート線駆動回路610とを互いに電気的に接続するための1または複数のゲート接続配線を接続するための領域であり、ゲート線駆動回路基板60Aの第2の長辺602側に配置される。
そして、図11に示すゲート線駆動回路基板60Aにおいて、ゲート線駆動回路610と、ゲート接続部620とは、ゲート線駆動回路基板60Aの長辺方向(第2方向)の中心線C2に対して線対称となるように配置されている。なお、ゲート線駆動回路基板60Aは、上記各部がゲート線駆動回路基板60Aの長辺方向の中心線C2に対して線対称となるよう配置されればゲート線駆動回路基板60Aの形状は問わない。
このように略同一の形状及び同様の構成を有する複数のゲート線駆動回路基板60が配置されることによって、液晶表示装置1の製造コストを抑制することができる。
次に、データ線駆動回路基板70の具体的な構成についてデータ線駆動回路基板70A1を例として説明する。ここではデータ線駆動回路基板70A1を例に挙げるが、データ線駆動回路基板70A2〜70D2についても同様である。
図12は、本実施形態に係るデータ線駆動回路基板70A1の概略構成を示す図である。図12に示すように、データ線駆動回路基板70A1は、第1方向に延在する2つの長辺と、第2方向に延在する2つの短辺と、斜め方向に延在する2つの斜辺とを有するプリント回路基板であって、例えばデータ線駆動回路710、及びデータ接続部720を含んで構成される。
データ線駆動回路710は、TFT基板12に備えられるデータ線にデータ信号を供給するための回路であり、データ線駆動回路基板70A1の第1の長辺701側に配置される。本実施形態では、複数のデータ線駆動回路710が、データ線駆動回路基板70A1の第1の長辺701に沿って一列に並んで配置される。
データ接続部720は、制御回路基板50Aとデータ線駆動回路710とを互いに電気的に接続するための1または複数のデータ接続配線を接続するための領域であり、データ線駆動回路基板70A1の第2の長辺702側に配置される。
そして、図12に示すデータ線駆動回路基板70A1において、データ線駆動回路710と、データ接続部720とは、データ線駆動回路基板70A1の長辺方向(第1方向)の中心線C3に対して線対称となるように配置されている。なお、データ線駆動回路基板70A1は、上記各部がデータ線駆動回路基板70A1の長辺方向の中心線C3に対して線対称となるよう配置されればデータ線駆動回路基板70A1の形状は問わない。
このように略同一の形状及び同様の構成を有する複数のゲート線駆動回路基板60が配置されることによって、液晶表示装置1の製造コストを抑制することができる。
また、図11に示すゲート線駆動回路基板60Aは、第2の長辺602側の両角部を切り欠いた形状に形成されている。図12に示すデータ線駆動回路基板70A1も同様に、第2の長辺702側の両角部を切り欠いた形状に形成されている。これにより、表示パネル10の角部において互いに直角に配置されるゲート線駆動回路基板60及びデータ線駆動回路基板70(例えば、ゲート線駆動回路基板60A及びデータ線駆動回路基板70A1)が互いに干渉することを防ぐことができる。よって、ゲート線駆動回路基板60及びデータ線駆動回路基板70の配置の自由度を向上させることができる。
以上、本発明の実施の形態について説明したが、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記実施の形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
1 液晶表示装置、10 表示パネル、11 対向基板、12 TFT基板、13 上フレーム、14 下フレーム、50 制御回路基板、60 ゲート線駆動回路基板、70 データ線駆動回路基板、100 データ接続配線、110,601,701 第1の長辺、120,602,702 第2の長辺、130 第1の短辺、140 第2の短辺、200 ゲート接続配線、210,720 データ接続部、220,620 ゲート接続部、220a 第1ゲート接続部、220b 第2ゲート接続部、230 基板接続部、230a 第1基板接続部、230b 第2基板接続部、230c 第3基板接続部、231c 第4基板接続部、232c 第5基板接続部、240 制御回路、241 特定部品、300 基板接続配線、610 ゲート線駆動回路、710 データ線駆動回路。
Claims (15)
- 第1方向に延在する複数のゲート線と、第2方向に延在する複数のデータ線と、を含む表示パネルと、
前記表示パネルの背面に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された複数の制御回路基板と、
前記制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、
隣り合う2つの前記制御回路基板を互いに電気的に接続するための基板接続配線と、
を含み、
前記各制御回路基板は、第1辺側に配置された、前記ゲート接続配線が電気的に接続するための第1辺側ゲート接続部と、前記第1辺に対向する第2辺側に配置された、前記基板接続配線が電気的に接続するための第2辺側基板接続部と、を含み、
前記制御回路基板を前記第1辺から前記第2辺に向かって前記第1方向に見たときに、前記第1辺側ゲート接続部と、前記第2辺側基板接続部とは、互いに重ならないように配置されている、
ことを特徴とする表示装置。 - 前記各制御回路基板は、
前記第1辺側に配置された、前記基板接続配線が電気的に接続するための第1辺側基板接続部と、
前記第2辺側に配置された、前記ゲート接続配線が電気的に接続するための第2辺側ゲート接続部と、を更に含む、
ことを特徴とする請求項1に記載の表示装置。 - 隣り合う2つの前記制御回路基板は、それぞれの前記第1辺側基板接続部または前記第2辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、
前記各制御回路基板において、前記第1辺側ゲート接続部及び前記第2辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されていない、
ことを特徴とする請求項2に記載の表示装置。 - 前記第1辺と前記第2辺とを結ぶ第3辺側に配置され、前記基板接続配線が電気的に接続するための第3辺側基板接続部、を更に含み、
隣り合う2つの前記制御回路基板は、それぞれの前記第1辺側基板接続部、前記第2辺側基板接続部、及び前記第3辺側基板接続部のいずれかに電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、
前記各制御回路基板において、前記第1辺側基板接続部、前記第2辺側基板接続部、及び前記第3辺側基板接続部のうち1つ又は2つは、前記基板接続配線が電気的に接続されていない、
ことを特徴とする請求項2に記載の表示装置。 - 前記第3辺側基板接続部は、前記第3辺に沿って並べられた2つの基板接続部を含み、
前記各制御回路基板において、前記2つの基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていない、
ことを特徴とする請求項4に記載の表示装置。 - 前記制御回路基板と前記データ線駆動回路とを互いに電気的に接続するための複数のデータ接続配線と、
前記各制御回路基板は、前記第1辺と前記第2辺とを結ぶ第4辺側に配置された、前記データ接続配線が電気的に接続するためのデータ接続部と、を更に含み、
前記各制御回路基板において、前記データ接続部と前記第1辺側ゲート接続部と前記第2辺側ゲート接続部と前記第1辺側基板接続部と前記第2辺側基板接続部とは、前記第4辺方向の中心線に対して線対称となるように配置されている、
ことを特徴とする請求項2に記載の表示装置。 - 前記第1方向に隣り合う、第1制御回路基板及び第2制御回路基板は、
前記第1制御回路基板の前記第1辺と、前記第2制御回路基板の前記第2辺とが対向するように配置されているとともに、
前記第1制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置と、前記第2制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置とが、前記第1方向に平行移動した関係となるように配置されている、
ことを特徴とする請求項2に記載の表示装置。 - 前記第2方向に隣り合う、第1制御回路基板及び第2制御回路基板は、
前記第1制御回路基板における、前記第1辺と前記第2辺とを結ぶ第3辺と、前記第2制御回路基板における前記第3辺とが対向するように配置されているとともに、
前記第1制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置と、前記第2制御回路基板における、前記第1辺側ゲート接続部、前記第2辺側ゲート接続部、前記第1辺側基板接続部及び前記第2辺側基板接続部のそれぞれの位置とが、互いに点対称の関係となるように配置されている、
ことを特徴とする請求項2に記載の表示装置。 - 前記データ線駆動回路がそれぞれに搭載された複数のデータ線駆動回路基板と、前記ゲート線駆動回路がそれぞれに搭載された複数のゲート線駆動回路基板と、をさらに含み、
前記各データ線駆動回路基板は、長辺方向の中心線に対して線対称に形成されており、
前記各ゲート線駆動回路基板は、長辺方向の中心線に対して線対称に形成されている、
ことを特徴とする請求項1に記載の表示装置。 - 前記複数の制御回路基板のいずれか1つが、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を備え、
前記複数の制御回路基板それぞれの前記制御回路は、前記生成されたタイミング信号に基づいて動作する、
ことを特徴とする請求項1に記載の表示装置。 - 前記複数の制御回路基板のうち、1の制御回路基板は特定部品が搭載されており、他の制御回路基板は前記特定部品が搭載されていない、
ことを特徴とする請求項1に記載の表示装置。 - 前記特定部品は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路である、
ことを特徴とする請求項11に記載の表示装置。 - 前記各制御回路基板は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を有し、前記複数の制御回路基板のうち、1の制御基板回路の搭載された前記タイミング信号生成回路は、その機能がオンされており、他の制御基板回路に搭載された前記タイミング信号生成回路は、その機能がオフされている、
ことを特徴とする請求項1に記載の表示装置。 - 第1方向に延在する複数のゲート線と、第2方向に延在する複数のデータ線と、を含む表示パネルと、
前記表示パネルの背面において前記第1方向及び前記第2方向にマトリクス状に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された4つの制御回路基板と、
前記各制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、
前記第1方向に隣り合う2つの前記制御回路基板と、前記第2方向に隣り合う2つの前記制御回路基板とを、それぞれ互いに電気的に接続するための複数の基板接続配線と、
を含み、
前記各制御回路基板は、第1辺側に配置された、前記ゲート接続配線が電気的に接続するための第1辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第1辺側基板接続部と、前記第1辺に対向する第2辺側に配置された、前記ゲート接続配線が電気的に接続するための第2辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第2辺側基板接続部と、前記第1辺と前記第2辺を結ぶ第3辺側に配置された、前記基板接続配線が電気的に接続するための第3辺側基板接続部と、を含み、
前記第2方向に隣り合う2つの前記制御回路基板は、前記第3辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、
前記各制御回路基板において、
前記第1辺側ゲート接続部及び前記第2辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されておらず、かつ、前記第1辺側基板接続部及び前記第2辺側基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていない、
ことを特徴とする表示装置。 - 前記各制御回路基板において、
前記第1辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第2辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第2辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第1辺側基板接続部に前記基板接続配線が電気的に接続されていない一方、
前記第2辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第1辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第1辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第2辺側基板接続部に前記基板接続配線が電気的に接続されていない、
ことを特徴とする請求項14に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015181430A JP2017058430A (ja) | 2015-09-15 | 2015-09-15 | 表示装置 |
US15/264,796 US10043777B2 (en) | 2015-09-15 | 2016-09-14 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015181430A JP2017058430A (ja) | 2015-09-15 | 2015-09-15 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017058430A true JP2017058430A (ja) | 2017-03-23 |
Family
ID=58237078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015181430A Pending JP2017058430A (ja) | 2015-09-15 | 2015-09-15 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10043777B2 (ja) |
JP (1) | JP2017058430A (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4112283B2 (ja) * | 2002-05-29 | 2008-07-02 | 東芝松下ディスプレイテクノロジー株式会社 | 表示装置用電極基板 |
JP2004279482A (ja) * | 2003-03-12 | 2004-10-07 | Sharp Corp | 表示装置 |
EP2151811A3 (en) * | 2008-08-08 | 2010-07-21 | Semiconductor Energy Laboratory Co, Ltd. | Display device and electronic device |
KR101350411B1 (ko) * | 2010-11-20 | 2014-01-16 | 엘지디스플레이 주식회사 | 멀티비젼용 어레이 기판 및 이를 구비한 액정표시장치 |
US8593493B2 (en) | 2010-12-17 | 2013-11-26 | Samsung Display Co., Ltd. | Display device and control method of display device |
JP5745836B2 (ja) | 2010-12-17 | 2015-07-08 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 表示装置 |
US9165509B2 (en) * | 2011-04-28 | 2015-10-20 | Sharp Kabushiki Kaisha | Display module, display device comprising same, and electronic device |
US9275587B2 (en) * | 2011-05-18 | 2016-03-01 | Sharp Kabushiki Kaisha | Array substrate, display device, liquid crystal panel, and liquid crystal display device |
CN112002242B (zh) * | 2014-11-28 | 2023-04-25 | 株式会社半导体能源研究所 | 图像处理装置、显示***以及电子设备 |
-
2015
- 2015-09-15 JP JP2015181430A patent/JP2017058430A/ja active Pending
-
2016
- 2016-09-14 US US15/264,796 patent/US10043777B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170077064A1 (en) | 2017-03-16 |
US10043777B2 (en) | 2018-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734941B2 (en) | Liquid crystal display device | |
US10546807B2 (en) | Chip on file display device including the same | |
JP5339274B2 (ja) | 表示装置 | |
US10108057B2 (en) | Electro-optical device and electronic apparatus | |
JPWO2014077175A1 (ja) | 駆動モジュール、表示装置、およびマルチディスプレイ装置 | |
JP2007157715A (ja) | フレキシブル印刷回路基板用コネクタ、それに挿入されるフレキシブル印刷回路基板及びそれを有する表示装置、並びにフレキシブル印刷回路基板をコネクタに連結する方法 | |
KR20170125187A (ko) | 표시장치 | |
JP2005017790A (ja) | 表示装置 | |
JP2008287038A (ja) | 液晶表示装置 | |
KR20130021201A (ko) | 액정표시장치 | |
JP3965695B2 (ja) | 液晶表示装置 | |
JP2004151298A (ja) | 画像表示装置 | |
TW201317960A (zh) | 立體影像切換裝置及影像顯示裝置 | |
KR20020078365A (ko) | 액정표시장치용 구동 아이씨 연결부 | |
JP2017058430A (ja) | 表示装置 | |
JP2018093101A (ja) | フレキシブルプリント基板、および画像表示装置 | |
JP6624179B2 (ja) | 電気光学装置および電子機器 | |
JP2021135340A (ja) | 液晶表示装置 | |
JP2009092695A (ja) | 液晶表示装置 | |
JP2007199464A (ja) | 表示装置及びフレキシブルプリント配線板 | |
KR102262709B1 (ko) | 평판표시장치 | |
KR20130051366A (ko) | 액정표시장치용 가요성 인쇄회로기판 | |
US10499495B1 (en) | Circuit board | |
US20230225051A1 (en) | Display system and a pad configuration adaptable thereto | |
US11250804B2 (en) | Display driver circuit board and display device |