JP2017058430A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017058430A
JP2017058430A JP2015181430A JP2015181430A JP2017058430A JP 2017058430 A JP2017058430 A JP 2017058430A JP 2015181430 A JP2015181430 A JP 2015181430A JP 2015181430 A JP2015181430 A JP 2015181430A JP 2017058430 A JP2017058430 A JP 2017058430A
Authority
JP
Japan
Prior art keywords
control circuit
board
connection
gate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015181430A
Other languages
English (en)
Inventor
丸山　純一
Junichi Maruyama
純一 丸山
桶　隆太郎
Ryutaro Oke
隆太郎 桶
崇詞 中井
Takashi Nakai
崇詞 中井
勇 重本
Isamu Shigemoto
勇 重本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2015181430A priority Critical patent/JP2017058430A/ja
Priority to US15/264,796 priority patent/US10043777B2/en
Publication of JP2017058430A publication Critical patent/JP2017058430A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】複数の制御回路基板を有する表示装置の低コスト化を図る。【解決手段】表示装置は、表示パネルの背面に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された複数の制御回路基板と、複数のゲート接続配線と、基板接続配線と、を含み、各制御回路基板は、第１辺側に配置された第１辺側ゲート接続部と、第２辺側に配置された第２辺側基板接続部と、を含み、前記制御回路基板を前記第１辺から前記第２辺に向かって前記第１方向に見たときに、第１辺側ゲート接続部と、第２辺側基板接続部とは、互いに重ならないように配置されている。【選択図】図２

Description

本発明は、表示装置に関する。
液晶パネルなどの表示パネルを備えた表示装置がテレビジョン受像機や各種モニターなどの用途に利用されている。表示装置は、表示パネルと、表示パネルの映像信号線（データ線）にデータ信号を供給するための映像信号線駆動回路（データ線駆動回路）と、表示パネルの走査信号線（ゲート線）に走査信号（ゲート信号）を供給するための走査信号線駆動回路（ゲート線駆動回路）と、前記２つの駆動回路それぞれに制御信号を供給するための制御回路と、を含んで構成される。
近年、画面サイズの大型化及び表示画像の高精細化に伴い、画像表示領域を複数の領域（分割領域）に分割し、複数の制御回路を用いてそれぞれの分割領域を駆動する技術が提案されている（例えば特許文献１参照）。
特開２０１２−１２８３７６号公報
しかし、複数の制御回路を備える表示装置では、１つの制御回路を１つの制御回路基板に搭載し、各制御回路基板を各分割領域に応じた位置に配置することになる。このため、信号配線を接続するための接続部（例えばコネクタ）の位置等が制御回路基板ごとに異なり、表示装置全体としてコストが増大するという問題が生じる。
本発明は上記課題に鑑みて為されたものであり、その目的は、複数の制御回路基板を有する表示装置の低コスト化を図ることにある。
上記課題を解決するために、本発明に係る表示装置は、第１方向に延在する複数のゲート線と、第２方向に延在する複数のデータ線と、を含む表示パネルと、前記表示パネルの背面に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された複数の制御回路基板と、前記制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、隣り合う２つの前記制御回路基板を互いに電気的に接続するための基板接続配線と、を含み、前記各制御回路基板は、第１辺側に配置された、前記ゲート接続配線が電気的に接続するための第１辺側ゲート接続部と、前記第１辺に対向する第２辺側に配置された、前記基板接続配線が電気的に接続するための第２辺側基板接続部と、を含み、前記制御回路基板を前記第１辺から前記第２辺に向かって前記第１方向に見たときに、前記第１辺側ゲート接続部と、前記第２辺側基板接続部とは、互いに重ならないように配置されている、ことを特徴とする。
本発明に係る表示装置では、前記各制御回路基板は、前記第１辺側に配置された、前記基板接続配線が電気的に接続するための第１辺側基板接続部と、前記第２辺側に配置された、前記ゲート接続配線が電気的に接続するための第２辺側ゲート接続部と、を更に含んでもよい。
本発明に係る表示装置では、隣り合う２つの前記制御回路基板は、それぞれの前記第１辺側基板接続部または前記第２辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、前記各制御回路基板において、前記第１辺側ゲート接続部及び前記第２辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置では、前記第１辺と前記第２辺とを結ぶ第３辺側に配置され、前記基板接続配線が電気的に接続するための第３辺側基板接続部、を更に含み、隣り合う２つの前記制御回路基板は、それぞれの前記第１辺側基板接続部、前記第２辺側基板接続部、及び前記第３辺側基板接続部のいずれかに電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、前記各制御回路基板において、前記第１辺側基板接続部、前記第２辺側基板接続部、及び前記第３辺側基板接続部のうち１つ又は２つは、前記基板接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置では、前記第３辺側基板接続部は、前記第３辺に沿って並べられた２つの基板接続部を含み、前記各制御回路基板において、前記２つの基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置では、前記制御回路基板と前記データ線駆動回路とを互いに電気的に接続するための複数のデータ接続配線と、前記各制御回路基板は、前記第１辺と前記第２辺とを結ぶ第４辺側に配置された、前記データ接続配線が電気的に接続するためのデータ接続部と、を更に含み、前記各制御回路基板において、前記データ接続部と前記第１辺側ゲート接続部と前記第２辺側ゲート接続部と前記第１辺側基板接続部と前記第２辺側基板接続部とは、前記第４辺方向の中心線に対して線対称となるように配置されてもよい。
本発明に係る表示装置では、前記第１方向に隣り合う、第１制御回路基板及び第２制御回路基板は、前記第１制御回路基板の前記第１辺と、前記第２制御回路基板の前記第２辺とが対向するように配置されているとともに、前記第１制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置と、前記第２制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置とが、前記第１方向に平行移動した関係となるように配置されてもよい。
本発明に係る表示装置では、前記第２方向に隣り合う、第１制御回路基板及び第２制御回路基板は、前記第１制御回路基板における、前記第１辺と前記第２辺とを結ぶ第３辺と、前記第２制御回路基板における前記第３辺とが対向するように配置されているとともに、前記第１制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置と、前記第２制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置とが、互いに点対称の関係となるように配置されてもよい。
本発明に係る表示装置では、前記データ線駆動回路がそれぞれに搭載された複数のデータ線駆動回路基板と、前記ゲート線駆動回路がそれぞれに搭載された複数のゲート線駆動回路基板と、をさらに含み、前記各データ線駆動回路基板は、長辺方向の中心線に対して線対称に形成されており、前記各ゲート線駆動回路基板は、長辺方向の中心線に対して線対称に形成されてもよい。
本発明に係る表示装置は、前記複数の制御回路基板のいずれか１つが、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を備え、前記複数の制御回路基板それぞれの前記制御回路は、前記生成されたタイミング信号に基づいて動作してもよい。
本発明に係る表示装置では、前記複数の制御回路基板のうち、１の制御回路基板は特定部品が搭載されており、他の制御回路基板は前記特定部品が搭載されていなくてもよい。
本発明に係る表示装置では、前記特定部品は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路であってもよい。
本発明に係る表示装置では、前記各制御回路基板は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を有し、前記複数の制御回路基板のうち、１の制御基板回路の搭載された前記タイミング信号生成回路は、その機能がオンされており、他の制御基板回路に搭載された前記タイミング信号生成回路は、その機能がオフされていてもよい。
また、上記課題を解決するために本発明に係る表示装置は、第１方向に延在する複数のゲート線と、第２方向に延在する複数のデータ線と、を含む表示パネルと、前記表示パネルの背面において前記第１方向及び前記第２方向にマトリクス状に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された４つの制御回路基板と、前記各制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、前記第１方向に隣り合う２つの前記制御回路基板と、前記第２方向に隣り合う２つの前記制御回路基板とを、それぞれ互いに電気的に接続するための複数の基板接続配線と、を含み、前記各制御回路基板は、第１辺側に配置された、前記ゲート接続配線が電気的に接続するための第１辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第１辺側基板接続部と、前記第１辺に対向する第２辺側に配置された、前記ゲート接続配線が電気的に接続するための第２辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第２辺側基板接続部と、前記第１辺と前記第２辺を結ぶ第３辺側に配置された、前記基板接続配線が電気的に接続するための第３辺側基板接続部と、を含み、前記第２方向に隣り合う２つの前記制御回路基板は、前記第３辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、前記各制御回路基板において、前記第１辺側ゲート接続部及び前記第２辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されておらず、かつ、前記第１辺側基板接続部及び前記第２辺側基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていない、ことを特徴とする。
本発明に係る表示装置では、前記各制御回路基板において、前記第１辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第２辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第２辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第１辺側基板接続部に前記基板接続配線が電気的に接続されていない一方、前記第２辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第１辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第１辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第２辺側基板接続部に前記基板接続配線が電気的に接続されていなくてもよい。
本発明に係る表示装置によれば、複数の制御回路基板を有する表示装置の低コスト化を実現できる。
本実施形態に係る液晶表示装置の全体構成を示す斜視図である。 本実施形態に係る表示パネルの背面図である。 本実施形態に係る制御回路基板の概略構成を示す図である。 本実施形態に係る第１方向に隣り合う複数の制御回路基板の概略構成を示す図である。 本実施形態に係る第２方向に隣り合う複数の制御回路基板の概略構成を示す図である。 本実施形態に係る第２方向に隣り合う複数の制御回路基板の第３基板接続部の概略構成を示す図である。 本実施形態に係る第１方向だけに配列された複数の制御回路基板の概略構成を示す図である。 本実施形態に係る第２方向だけに配列された複数の制御回路基板の概略構成を示す図である。 本実施形態の変形例に係る表示パネルの背面図である。 本実施形態の変形例に係る第１方向に隣り合う複数の制御回路基板の概略構成を示す図である。 本実施形態に係るゲート線駆動回路基板の概略構成を示す図である。 本実施形態に係るデータ線駆動回路基板の概略構成を示す図である。
本発明の実施形態について、図面を用いて以下に説明する。本実施形態では、液晶表示装置を例にして説明するが、本発明に係る表示装置は液晶表示装置に限定されるものではなく、例えば、有機ＥＬ表示装置等であってもよい。
図１は、本実施形態に係る液晶表示装置１の全体構成を示す斜視図である。図１に示すように、本実施形態に係る液晶表示装置１は、画像を表示する表示パネル１０と、制御回路２４０（図２参照）を搭載する複数の制御回路基板５０と、ゲート線駆動回路６１０（図２参照）を搭載する複数のゲート線駆動回路基板６０と、データ線駆動回路７１０（図２参照）を搭載する複数のデータ線駆動回路基板７０と、を含んで構成される。表示パネル１０は、対向基板（第１の基板）１１と、ＴＦＴ基板（第２の基板）１２と、両基板間に挟持された液晶層（図示せず）と、対向基板１１の前面側（表示面側）に配置された上フレーム１３と、ＴＦＴ基板１２の背面側に配置された下フレーム１４と、を含んで構成される。ＴＦＴ基板１２の背面側には、例えば、光を照射するバックライトが設けられている。複数の制御回路基板５０と、複数のゲート線駆動回路基板６０と、複数のデータ線駆動回路基板７０とは、表示パネル１０の背面に配置される。
図示は省略するが、ＴＦＴ基板１２には、例えば、第１方向（例えば行方向）に延在する複数のゲート線と、絶縁層を介して複数のゲート線と交差し第１方向に直交する第２方向（例えば列方向）に延在する複数のデータ線と、隣り合う２本のゲート線及び隣り合う２本のデータ線で囲まれた各画素領域に対して配置される、複数の薄膜トランジスタ（ＴＦＴ）及び複数の画素電極と、共通電極と、が形成されている。また、対向基板１１には、例えば、カラーフィルタとブラックマトリクスが形成されている。ＴＦＴ基板１２及び対向基板１１は、周知の構成を適用することができる。
ゲート線駆動回路６１０は、複数のゲート線のそれぞれにゲート信号を供給する。データ線駆動回路７１０は、複数のデータ線のそれぞれにデータ信号を供給する。複数のゲート線駆動回路基板６０は、表示パネル１０の背面における左辺側及び右辺側に、第２方向に一例に並んで配置される。複数のデータ線駆動回路基板７０は、表示パネル１０の背面における上辺側及び下辺側に、第１方向に一例に並んで配置される。本実施形態において複数のゲート線駆動回路基板６０及び複数のデータ線駆動回路基板７０は、表示パネル１０の背面において、表示パネル１０の外形の各辺に沿って配置される。制御回路基板５０は、表示パネル１０の背面において、ゲート線駆動回路基板６０及びデータ線駆動回路基板７０に沿うように配置される。なお、複数のゲート線駆動回路基板６０が、表示パネル１０の背面における左辺側と右辺側とのいずれか一方において第２方向に一列に並んで配置されてもよい。また、複数のデータ線駆動回路基板７０が、表示パネル１０の背面における上辺側と下辺側とのいずれか一方において第１方向に一列に並んで配置されてもよい。
図２は、本実施形態に係る表示パネル１０の背面図である。図２は、本実施形態に係る表示パネル１０の背面に、４つの制御回路基板５０（５０Ａ〜５０Ｄ）と、４つのゲート線駆動回路基板６０（６０Ａ〜６０Ｄ）と、８つのデータ線駆動回路基板７０（７０Ａ１〜７０Ｄ１，７０Ａ２〜７０Ｄ２）と、が配置された例を示している。図２に示すように、４つの制御回路基板５０は、第１方向及び第２方向にマトリクス状に配置されている。また、各制御回路基板５０は、データ接続配線１００（１００Ａ〜１００Ｄ）を介してデータ線駆動回路基板７０に電気的に接続されている。また、各制御回路基板５０は、ゲート接続配線２００（２００Ａ〜２００Ｄ）を介してゲート線駆動回路基板６０に電気的に接続されている。また、隣り合う２つの制御回路基板５０は、基板接続配線３００を介して互いに電気的に接続されている。
なお、表示パネル１０の背面に配置される４つの制御回路基板５０について、表示パネル１０の背面から見て右上、左上、右下、左下の順に制御回路基板５０Ａ、制御回路基板５０Ｂ、制御回路基板５０Ｃ、制御回路基板５０Ｄとする。これら制御回路基板５０Ａ〜５０Ｄは互いに略同一の形状である。また、表示パネル１０の背面に配置される４つのゲート線駆動回路基板６０について、表示パネル１０の背面から見て右上、左上、右下、左下の順にゲート線駆動回路基板６０Ａ、ゲート線駆動回路基板６０Ｂ、ゲート線駆動回路基板６０Ｃ、ゲート線駆動回路基板６０Ｄとする。これらゲート線駆動回路基板６０Ａ〜６０Ｄは互いに略同一の形状である。また、表示パネル１０の背面に配置される８つのデータ線駆動回路基板７０について、表示パネル１０の背面から見て上辺の右側からデータ線駆動回路基板７０Ａ１、データ線駆動回路基板７０Ａ２、データ線駆動回路基板７０Ｂ１、データ線駆動回路基板７０Ｂ２とし、表示パネル１０の背面から見て下辺の右側からデータ線駆動回路基板７０Ｃ１、データ線駆動回路基板７０Ｃ２、データ線駆動回路基板７０Ｄ１、データ線駆動回路基板７０Ｄ２とする。これらデータ線駆動回路基板７０Ａ１〜７０Ｄ２は互いに略同一の形状である。
ここで、制御回路基板５０の具体的な構成について制御回路基板５０Ａを例として説明する。
図３は、本実施形態に係る制御回路基板５０Ａの概略構成を示す図である。制御回路基板５０Ａは、第１辺から第４辺の４つの辺を有する略矩形状のプリント回路基板であり、例えば図３に示すように、制御回路基板５０Ａは、第２方向に延在する２つの短辺（第１辺、第２辺）、２つの短辺を結び第１方向に延在する２つの長辺（第３辺、第４辺）、を有する略矩形状のプリント回路基板である。制御回路基板５０Ａは、例えば、データ接続部２１０、ゲート接続部２２０（第１ゲート接続部２２０ａ、第２ゲート接続部２２０ｂ）、及び基板接続部２３０（第１基板接続部２３０ａ、第２基板接続部２３０ｂ、第３基板接続部２３０ｃ）を含んで構成される。
データ接続部２１０は、制御回路基板５０Ａの第１の長辺１１０（第４辺に相当する）側に配置された、制御回路基板５０Ａとデータ線駆動回路７１０とを互いに電気的に接続するための１または複数のデータ接続配線１００を接続するための領域である。なお、データ接続部２１０は複数のデータ接続部を含むこととしてもよい。また、データ接続部２１０は、データ接続配線１００を接続するための端子（コネクタ）であってもよいし、該端子を搭載するための領域であってもよい。
ゲート接続部２２０は、制御回路基板５０Ａとゲート線駆動回路６１０とを互いに電気的に接続するための１または複数のゲート接続配線２００を接続するための領域であり、本実施形態では第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂを含む。第１ゲート接続部２２０ａは、制御回路基板５０Ａの第１の短辺１３０（第１辺または第２辺に相当する）側に配置される。第２ゲート接続部２２０ｂは、制御回路基板５０Ａの第１の短辺１３０に対向する第２の短辺１４０（第１辺または第２辺に相当する）側に配置される。第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂは、それぞれ複数のゲート接続部を含むこととしてもよい。また、ゲート接続部２２０は、ゲート接続配線２００を接続するための端子（コネクタ）であってもよいし、該端子を搭載するための領域であってもよい。
基板接続部２３０は、隣り合う制御回路基板５０を互いに電気的に接続するための１または複数の基板接続配線３００を接続するための領域であり、本実施形態では第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃを含む。第１基板接続部２３０ａは、制御回路基板５０Ａの第１の短辺１３０（第１辺または第２辺に相当する）側に配置される。第２基板接続部２３０ｂは、制御回路基板５０Ａの第２の短辺１４０（第１辺または第２辺に相当する）側に配置される。第３基板接続部２３０ｃは、制御回路基板５０Ａの第１の長辺１１０に対向する第２の長辺１２０（第３辺に相当する）側に配置される。なお、第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃは、それぞれ複数の基板接続部を含むこととしてもよい。また、基板接続部２３０は、基板接続配線３００を接続するための端子（コネクタ）であってもよいし、該端子を搭載するための領域であってもよい。
制御回路２４０は、例えば、ゲート線駆動回路６１０及びデータ線駆動回路７１０を制御するための制御信号を生成する。制御回路２４０には、例えばタイミングコントローラ等の特定部品２４１が含まれる。
図３に示す制御回路基板５０Ａにおいて、データ接続部２１０と、ゲート接続部２２０と、基板接続部２３０とは、制御回路基板５０Ａの長辺方向（第１方向）の中心線Ｃ１に対して線対称となるように配置されている。具体的には、図３に示すように、第１ゲート接続部２２０ａと第２ゲート接続部２２０ｂとは、中心線Ｃ１に対して左右対称となるように配置されている。また、第１基板接続部２３０ａと第２基板接続部２３０ｂとは、中心線Ｃ１に対して左右対称となるように配置されている。なお、図３に示す第１の短辺１３０側において、第１ゲート接続部２２０ａの位置と第１基板接続部２３０ａの位置とを逆にしてもよい。その場合、第２の短辺１４０側においても、第１ゲート接続部２２０ａの位置と第１基板接続部２３０ａの位置とが逆となる。つまり、制御回路基板５０Ａを第１の短辺１３０から第２の短辺１４０に向かって長辺方向（第１方向）に見たときに、第１ゲート接続部２２０ａと、第２基板接続部２３０ｂとは、互いに重ならないように配置されている。すなわち、第１ゲート接続部２２０ａと、第２基板接続部２３０ｂとは、第１の短辺１３０に垂直な方向（第１方向）において重畳していない。また、制御回路基板５０Ａを第１の短辺１３０から第２の短辺１４０に向かって長辺方向（第１方向）に見たときに、第２ゲート接続部２２０ｂと、第１基板接続部２３０ａとは、互いに重ならないように配置されている。すなわち、第２ゲート接続部２２０ｂと、第１基板接続部２３０ａとは、第１の短辺１３０に垂直な方向（第１方向）において重畳していない。
また、データ接続部２１０が複数のデータ接続部を含む場合には、それら複数のデータ接続部も、制御回路基板５０Ａの長辺方向（第１方向）の中心線Ｃ１に対して線対称となるように配置される。なお、第１ゲート接続部２２０ａ、第２ゲート接続部２２０ｂ、第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃにおいても同様である。
なお、図３において、制御回路基板５０Ａを略矩形状としたが、制御回路基板５０Ａにおいて上記各部が第１方向の中心線Ｃ１に対して線対称となるよう配置されれば制御回路基板５０Ａの形状は問わない。
ここでは制御回路基板５０Ａを例として説明したが、制御回路基板５０Ｂ〜５０Ｄもそれぞれ上述した制御回路基板５０Ａと同様の構成を有する。
本実施形態では、図３に示すような制御回路基板５０が表示パネル１０の背面に複数配置される。以下、複数の制御回路基板５０を表示パネル１０の背面に配置するための具体的な構成について説明する。
まず、第１方向に隣り合う２つの制御回路基板５０（図２における制御回路基板５０Ａ及び制御回路基板５０Ｂ）を例として、第１方向に隣り合う複数の制御回路基板５０を配置するための構成について説明する。ここでは図２における制御回路基板５０Ａ及び制御回路基板５０Ｂを例に挙げるが、制御回路基板５０Ｃ及び制御回路基板５０Ｄについても同様である。
図４は、本実施形態に係る第１方向に隣り合う複数の制御回路基板５０の概略構成を示す図である。図４では、説明の便宜上、図２における制御回路基板５０Ａ、制御回路基板５０Ｂ、及びこれら制御回路基板に接続される配線のみを示す。図４に示すように、第１方向に隣り合う２つの制御回路基板５０Ａ及び制御回路基板５０Ｂは、制御回路基板５０Ａの第１の短辺１３０と、制御回路基板５０Ｂの第２の短辺１４０とが対向するように配置されている。また、制御回路基板５０Ａにおける、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの位置と、制御回路基板５０Ｂにおける、データ接続部２１０、ゲート接続部２２０、基板接続部２３０のそれぞれの位置とが、第１方向に平行移動した関係となるように配置されている。
具体的には、制御回路基板５０Ａのデータ接続部２１０は、データ接続配線１００Ａを介してデータ線駆動回路７１０と電気的に接続される。また、制御回路基板５０Ａの第２ゲート接続部２２０ｂは、ゲート接続配線２００Ａを介してゲート線駆動回路６１０と電気的に接続される。一方で制御回路基板５０Ａの第１ゲート接続部２２０ａにはゲート接続配線が接続されず不使用状態となる。制御回路基板５０Ａの第３基板接続部２３０ｃは、基板接続配線３００を介して制御回路基板５０Ｃと電気的に接続される。制御回路基板５０Ｂのデータ接続部２１０は、データ接続配線１００Ｂを介してデータ線駆動回路７１０と電気的に接続される。また制御回路基板５０Ｂの第１ゲート接続部２２０ａは、ゲート接続配線２００Ｂを介してゲート線駆動回路６１０と電気的に接続される。一方で制御回路基板５０Ｂの第２ゲート接続部２２０ｂにはゲート接続配線が接続されず不使用状態となる。制御回路基板５０Ｂの第３基板接続部２３０ｃは、基板接続配線３００を介して制御回路基板５０Ｄと電気的に接続される。また、制御回路基板５０Ａの第１基板接続部２３０ａと、制御回路基板５０Ｂの第２基板接続部２３０ｂとが、基板接続配線３００を介して互いに電気的に接続される。一方で制御回路基板５０Ａの第２基板接続部２３０ｂ及び制御回路基板５０Ｂの第１基板接続部２３０ａには基板接続配線３００が電気的に接続されず不使用状態となる。なお、制御回路基板５０Ａの第３基板接続部２３０ｃと、制御回路基板５０Ｂの第３基板接続部２３０ｃとが基板接続配線３００を介して互いに電気的に接続されることとしてもよい。
このように、第１方向に隣り合う制御回路基板５０Ａ及び制御回路基板５０Ｂそれぞれにおいて、第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。
また、第１方向に隣り合う制御回路基板５０Ａ及び制御回路基板５０Ｂそれぞれにおいて、第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃのうち１つは、基板接続配線３００が電気的に接続されないこととなる。
第１方向に配列される制御回路基板５０の数は、２つに限定されず、３つ以上であってもよい。例えば、第１方向に３つの制御回路基板５０が配列される場合、各制御回路基板５０における、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの配置は、各制御回路基板５０で同一の配置となっている。各隣り合う２つの制御回路基板５０において、一方の制御回路基板５０の第１基板接続部２３０ａと、他方の制御回路基板５０の第２基板接続部２３０ｂとが、基板接続配線３００を介して互いに電気的に接続される。そしてこの場合、両端の２つの制御回路基板５０において、第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。その他（中央）の制御回路基板５０は、第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂのいずれにもゲート接続配線が電気的に接続されない。また、両端の２つの制御回路基板５０において、第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃのうち１つは、基板接続配線３００が電気的に接続されないこととなる。その他（中央）の制御回路基板５０は、第１基板接続部２３０ａ及び第２基板接続部２３０ｂのいずれにも基板接続配線３００が電気的に接続される。
次に、第２方向に隣り合う２つの制御回路基板５０（図２における制御回路基板５０Ａ及び制御回路基板５０Ｃ）を例として、第２方向に隣り合う複数の制御回路基板５０を配置するための構成について説明する。ここでは図２における制御回路基板５０Ａ及び制御回路基板５０Ｃを例に挙げるが、制御回路基板５０Ｂ及び制御回路基板５０Ｄについても同様である。
図５は、本実施形態に係る第２方向に隣り合う複数の制御回路基板５０の概略構成を示す図である。図５では、説明の便宜上、図２における制御回路基板５０Ａ、制御回路基板５０Ｃ、及びこれら制御回路基板に接続される配線のみを示す。図５に示すように、第２方向に隣り合う２つの制御回路基板５０Ａ及び制御回路基板５０Ｃは、制御回路基板５０Ａにおける第２の長辺１２０と、制御回路基板５０Ｃにおける第２の長辺１２０とが、対向するように配置されている。また、制御回路基板５０Ａにおける、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの位置と、制御回路基板５０Ｃにおける、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの位置とが、互いに点対称の関係となるように配置されている。
具体的には、制御回路基板５０Ａのデータ接続部２１０は、データ接続配線１００Ａを介してデータ線駆動回路７１０と電気的に接続される。制御回路基板５０Ａの第２ゲート接続部２２０ｂは、ゲート接続配線２００Ａを介してゲート線駆動回路６１０と電気的に接続される。一方で制御回路基板５０Ａの第１ゲート接続部２２０ａにはゲート接続配線が電気的に接続されず不使用状態となる。制御回路基板５０Ａの第１基板接続部２３０ａは、基板接続配線３００を介して制御回路基板５０Ｂと電気的に接続される。制御回路基板５０Ａの第２基板接続部２３０ｂは、基板接続配線３００が電気的に接続されず不使用状態となる。制御回路基板５０Ｃのデータ接続部２１０は、データ接続配線１００Ｃを介してデータ線駆動回路７１０と電気的に接続される。制御回路基板５０Ｃの第１ゲート接続部２２０ａは、ゲート接続配線２００Ｃを介してゲート線駆動回路６１０と電気的に接続される。一方で制御回路基板５０Ｃの第２ゲート接続部２２０ｂには、ゲート接続配線が電気的に接続されず不使用状態となる。制御回路基板５０Ｃの第２基板接続部２３０ｂは、基板接続配線３００を介して制御回路基板５０Ｄと電気的に接続される。制御回路基板５０Ｃの第１基板接続部２３０ａは、基板接続配線３００が電気的に接続されず不使用状態となる。また、制御回路基板５０Ａの第３基板接続部２３０ｃと、制御回路基板５０Ｃの第３基板接続部２３０ｃとが、基板接続配線３００を介して互いに電気的に接続される。なお、制御回路基板５０Ａの第１基板接続部２３０ａまたは第２基板接続部２３０ｂと、制御回路基板５０Ｃの第１基板接続部２３０ａまたは第２基板接続部２３０ｂとが、基板接続配線３００を介して互いに電気的に接続されることとしてもよい。
このように、第２方向に隣り合う制御回路基板５０Ａ及び制御回路基板５０Ｃそれぞれにおいて、第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。
また、第２方向に隣り合う制御回路基板５０Ａ及び制御回路基板５０Ｃそれぞれにおいて、第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃのうち１つは、基板接続配線３００が電気的に接続されないこととなる。
図６に示すように制御回路基板５０Ａ及び制御回路基板５０Ｃそれぞれの第３基板接続部２３０ｃは、第１方向に隣り合う２つの基板接続部（第４基板接続部２３１ｃ及び第５基板接続部２３２ｃ）を含んでいてもよい。図６は、図５に示した第２方向に隣り合う複数の制御回路基板５０（制御回路基板５０Ａ及び制御回路基板５０Ｃ）の第３基板接続部２３０ｃの概略構成を示す図である。第４基板接続部２３１ｃ及び第５基板接続部２３２ｃは、第２の長辺１２０に沿って並べられる。この場合、制御回路基板５０Ａ及び制御回路基板５０Ｃそれぞれにおいて、第４基板接続部２３１ｃのピン配列と第５基板接続部２３２ｃのピン配列とが逆順になるように形成されることが好ましい。つまり、第４基板接続部２３１ｃに形成されるピン配列を第１の短辺１３０側からＰ１〜ＰＮ（Ｎは自然数を示す）に設定し、第５基板接続部２３２ｃに形成されるピン配列を第２の短辺１４０側からＰ１〜ＰＮに設定する。そうすると、制御回路基板５０Ａの第４基板接続部２３１ｃに形成されるピン配列と、制御回路基板５０Ｃの第５基板接続部２３２ｃに形成されるピン配列とが第２方向に互いに揃うこととなるので、制御回路基板５０Ａの第４基板接続部２３１ｃと制御回路基板５０Ｃの第５基板接続部２３２ｃとの接続が容易になる。なお同様に制御回路基板５０Ａの第５基板接続部２３２ｃに形成されるピン配列と、制御回路基板５０Ｃの第４基板接続部２３１ｃに形成されるピン配列とが第２方向に互いに揃うので、制御回路基板５０Ａの第５基板接続部２３２ｃと、制御回路基板５０Ｃの第４基板接続部２３１ｃとが基板接続配線３００を介して電気的に接続されてもよい。
図４に示した第１方向に隣り合う複数の制御回路基板５０の配置の構成と、図５に示した第２方向に隣り合う複数の制御回路基板５０の配置の構成と、を適用することにより、図２に示すように液晶表示装置１に４つの制御回路基板５０を配置することができる。第１方向及び第２方向にマトリクス状に４つの制御回路基板５０が配置された液晶表示装置１においては、第２方向に隣り合う２つの制御回路基板は、第３基板接続部２３０ｃに電気的に接続された基板接続配線３００を介して互いに電気的に接続されることとなる。また、４つの各制御回路基板において、第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂのうち一方には、ゲート接続配線が電気的に接続されており、他方には、ゲート接続配線が電気的に接続されておらず、かつ、第１基板接続部２３０ａ及び第２基板接続部２３０ｂのうち一方には、基板接続配線３００が電気的に接続されており、他方には、基板接続配線３００が電気的に接続されていないこととなる。
また、４つの各制御回路基板において、第１ゲート接続部２２０ａにゲート接続配線が電気的に接続されており、第２ゲート接続部２２０ｂにゲート接続配線が電気的に接続されていない場合は、第２基板接続部２３０ｂに基板接続配線３００が電気的に接続されており、第１基板接続部２３０ａに基板接続配線３００が電気的に接続されていない。一方、第２ゲート接続部２２０ｂにゲート接続配線が電気的に接続されており、第１ゲート接続部２２０ａにゲート接続配線が電気的に接続されていない場合は、第１基板接続部２３０ａに基板接続配線３００が電気的に接続されており、第２基板接続部２３０ｂに基板接続配線３００が電気的に接続されていないこととなる。
このようにして図２に示すような略同一の形状及び同様の構成を有する複数の制御回路基板５０が配置されることによって、液晶表示装置１の製造コストを抑制することが可能となる。
なお、図２では、４つの制御回路基板５０が第１方向及び第２方向に配列された構成を示しているが、液晶表示装置１はこれに限定されない。例えば、液晶表示装置１は、複数の制御回路基板５０が第１方向だけに配列された構成であってもよい。図７は、本実施形態に係る第１方向だけに配列された複数の制御回路基板５０の概略構成を示す図である。図７は、第１方向に隣り合う２つの制御回路基板５０（制御回路基板５０Ａ及び制御回路基板５０Ｂ）を示している。図７に示す制御回路基板５０Ａ及び制御回路基板５０Ｂは、図４に示した制御回路基板５０Ａ及び制御回路基板５０Ｂとは、第３基板接続部２３０ｃの構成に差異がある点を除けば、同一のものである。したがって、図４と同等の構成には同符号を付し、その重複する説明は省略するものとする。図７において、制御回路基板５０Ａの第３基板接続部２３０ｃと、制御回路基板５０Ｂの第３基板接続部２３０ｃとは、基板接続配線３００が電気的に接続されず不使用状態となる。なお、制御回路基板５０Ａの第３基板接続部２３０ｃと、制御回路基板５０Ｂの第３基板接続部２３０ｃとが基板接続配線３００を介して互いに電気的に接続されることとしてもよい。また、制御回路基板５０Ａ及び制御回路基板５０Ｂにおいて、制御回路基板５０Ａの第３基板接続部２３０ｃと、制御回路基板５０Ｂの第３基板接続部２３０ｃとは、配置されないこととしてもよい。
このように、第１方向に隣り合う２つの制御回路基板５０Ａ及び制御回路基板５０Ｂそれぞれにおいて、第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。また、第１方向に隣り合う制御回路基板５０Ａ及び制御回路基板５０Ｂそれぞれにおいて、第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃのうち２つは、基板接続配線３００が電気的に接続されないこととなる。
また、液晶表示装置１は、複数の制御回路基板５０が第２方向だけに配列された構成であってもよい。図８は、本実施形態に係る第２方向だけに配列された複数の制御回路基板５０の概略構成を示す図である。図８は、第２方向に隣り合う２つの制御回路基板５０（制御回路基板５０Ａ及び制御回路基板５０Ｃ）を示している。図８に示す制御回路基板５０Ａ及び制御回路基板５０Ｃは、図５に示した制御回路基板５０Ａ及び制御回路基板５０Ｃとは、第１基板接続部２３０ａ及び第２基板接続部２３０ｂの構成に差異がある点を除けば、同一のものである。したがって、図５と同等の構成には同符号を付し、その重複する説明は省略するものとする。図８において、制御回路基板５０Ａの第１基板接続部２３０ａと、制御回路基板５０Ｃの第２基板接続部２３０ｂとは、基板接続配線３００が電気的に接続されず不使用状態となる。
このように、第２方向に隣り合う制御回路基板５０Ａ及び制御回路基板５０Ｃそれぞれにおいて、第１ゲート接続部２２０ａ及び第２ゲート接続部２２０ｂのうち一方にはゲート接続配線が電気的に接続され、他方にはゲート接続配線が電気的に接続されないこととなる。なお、制御回路基板５０Ａの第１基板接続部２３０ａまたは第２基板接続部２３０ｂと、制御回路基板５０Ｃの第１基板接続部２３０ａまたは第２基板接続部２３０ｂとが、基板接続配線３００を介して互いに電気的に接続されることとしてもよい。よって、第２方向に隣り合う制御回路基板５０Ａ及び制御回路基板５０Ｃそれぞれにおいて、第１基板接続部２３０ａ、第２基板接続部２３０ｂ、及び第３基板接続部２３０ｃのうち２つは、基板接続配線３００が電気的に接続されないこととなる。
また、上述の説明では、図２に示す４つの制御回路基板５０それぞれが、図３に示した制御回路基板５０Ａと同等の構成を有することとしたが、制御回路基板５０の構成はこれに限定されない。図９及び図１０を用いて本実施形態の変形例に係る液晶表示装置１について説明する。図９は、本実施形態の変形例に係る表示パネル１０の背面図である。図１０は、図９に示した本実施形態の変形例に係る、第１方向に隣り合う複数の制御回路基板５０（制御回路基板５０Ａ及び制御回路基板５０Ｂ）の概略構成を示す図である。図１０では、説明の便宜上、図９における制御回路基板５０Ａ、制御回路基板５０Ｂ、及びこれら制御回路基板に接続される配線のみを示す。図１０に示す本実施形態の変形例に係る制御回路基板５０Ａ及び制御回路基板５０Ｂは、図４に示した制御回路基板５０Ａ及び制御回路基板５０Ｂとは、制御回路基板５０の構成に差異がある点を除けば、同一のものである。したがって、図４と同等の構成には同符号を付し、その重複する説明は省略するものとする。
図１０において、変形例に係る制御回路基板５０Ａは、第１の長辺１１０側に配置され、データ接続配線１００Ａが電気的に接続するデータ接続部２１０と、第２の短辺１４０側に配置され、ゲート接続配線２００Ａが電気的に接続する第２ゲート接続部２２０ｂと、第１の短辺１３０側に配置され、基板接続配線３００が電気的に接続する第１基板接続部２３０ａと、第２の長辺１２０側に配置され、基板接続配線３００が電気的に接続する第３基板接続部２３０ｃと、を含んで構成される。このように変形例に係る制御回路基板５０Ａでは、全ての接続部に接続配線が接続される。そして、制御回路基板５０Ａを第１の短辺１３０から第２の短辺１４０に向かって長辺方向（第１方向）に見たときに、第２ゲート接続部２２０ｂと、第１基板接続部２３０ａとは、互いに重ならないように配置されている。すなわち、第２ゲート接続部２２０ｂと、第１基板接続部２３０ａとは、第１の短辺１３０に垂直な方向（第１方向）において、重畳していない。変形例に係る制御回路基板５０Ｂは、第１の長辺１１０側に配置され、データ接続配線１００Ｂが電気的に接続するデータ接続部２１０と、第１の短辺１３０側に配置され、ゲート接続配線２００Ｂが電気的に接続する第１ゲート接続部２２０ａと、第２の短辺１４０側に配置され、基板接続配線３００が電気的に接続する第２基板接続部２３０ｂと、第２の長辺１２０側に配置され、基板接続配線３００が電気的に接続する第３基板接続部２３０ｃと、を含んで構成される。このように変形例に係る制御回路基板５０Ｂでは、全ての接続部に接続配線が接続される。そして、制御回路基板５０Ｂを第１の短辺１３０から第２の短辺１４０に向かって長辺方向（第１方向）に見たときに、第１ゲート接続部２２０ａと、第２基板接続部２３０ｂとは、互いに重ならないように配置されている。すなわち、第１ゲート接続部２２０ａと、第２基板接続部２３０ｂとは、第１の短辺１３０に垂直な方向（第１方向）において、重畳していない。
また、変形例に係る制御回路基板５０Ａにおける、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの位置と、変形例に係る制御回路基板５０Ｄにおける、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの位置とが、互いに点対称の関係となるように配置されている。そして、変形例に係る制御回路基板５０Ｂにおける、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの位置と、変形例に係る制御回路基板５０Ｃにおける、データ接続部２１０、ゲート接続部２２０、及び基板接続部２３０のそれぞれの位置とが、互いに点対称の関係となるように配置されている。
このようにして図９に示すような略同一の形状及び同様の構成を有する２組（制御回路基板５０Ａと制御回路基板５０Ｄ、制御回路基板５０Ｂと制御回路基板５０Ｃ）の制御回路基板５０が配置されることによって、液晶表示装置１の製造コストを抑制することが可能となる。
ここで、制御回路基板５０に搭載される制御回路２４０の構成について説明する。複数の制御回路基板５０に搭載される制御回路２４０それぞれは、同一の構成を有していてもよいし、異なる構成を有していてもよい。例えば、複数の制御回路基板５０のうちいずれか１つが制御回路２４０に特定部品２４１を備え、他の制御回路基板５０は制御回路２４０に特定部品２４１を備えないこととしてもよい。本実施形態に係る複数の制御回路基板５０を有する液晶表示装置１においては、表示パネル１０に画像を表示させるために複数の制御回路２４０の動作を同期させる必要がある。そのため、本実施形態では複数の制御回路基板５０のうちいずれか１つが、複数の制御回路２４０の動作を同期させるためのタイミング信号（例えば、基準クロック）を生成するタイミング信号生成回路を特定部品２４１として備える。また、複数の制御回路２４０それぞれには、電源が供給される。
例えば、図２に示すように、表示パネル１０の背面から見て右上の制御回路基板５０Ａが、特定部品２４１としてタイミング信号生成回路を備えることとする。この場合、制御回路基板５０Ａのタイミング信号生成回路により生成されたタイミング信号は、制御回路基板５０Ａと制御回路基板５０Ｃとを電気的に接続する基板接続配線３００を介して制御回路基板５０Ｃの制御回路２４０に入力される。さらに、制御回路基板５０Ｃの制御回路２４０に入力されたタイミング信号は、制御回路基板５０Ｃと制御回路基板５０Ｄとを電気的に接続する基板接続配線３００を介して制御回路基板５０Ｄの制御回路２４０に入力される。また、制御回路基板５０Ａのタイミング信号生成回路により生成されたタイミング信号は、制御回路基板５０Ａと制御回路基板５０Ｂとを電気的に接続する基板接続配線３００を介して制御回路基板５０Ｂの制御回路２４０に入力される。そして、制御回路基板５０Ａ〜５０Ｄそれぞれの制御回路２４０は、制御回路基板５０Ａのタイミング信号生成回路により生成されたタイミング信号に基づいて動作する。具体的には例えば、各制御回路２４０は、上記タイミング信号に基づいて、ゲート線駆動回路６１０及びデータ線駆動回路７１０を制御するための制御信号（スタートパルス、クロック等）を生成する。なお、制御回路基板５０Ｂの制御回路２４０に入力されたタイミング信号は、制御回路基板５０Ｂと制御回路基板５０Ｄとを電気的に接続する基板接続配線３００を介して制御回路基板５０Ｄの制御回路２４０に入力されてもよい。
なお、複数の制御回路基板５０それぞれが、特定部品２４１としてタイミング信号生成回路を備えることとしてもよい。この場合、複数の制御回路基板５０のうちいずれか１つに備えられるタイミング信号生成回路の機能が有効（機能オン）となっており、他の制御回路基板５０に備えられるタイミング信号生成回路の機能が無効（機能オフ）となっていることとしてもよい。
次に、ゲート線駆動回路基板６０の具体的な構成についてゲート線駆動回路基板６０Ａを例として説明する。ここではゲート線駆動回路基板６０Ａを例に挙げるが、ゲート線駆動回路基板６０Ｂ〜６０Ｄについても同様である。
図１１は、本実施形態に係るゲート線駆動回路基板６０Ａの概略構成を示す図である。図１１に示すように、ゲート線駆動回路基板６０Ａは、第１方向に延在する２つの短辺と、第２方向に延在する２つの長辺と、斜め方向に延在する２つの斜辺とを有するプリント回路基板であって、例えばゲート線駆動回路６１０、及びゲート接続部６２０を含んで構成される。
ゲート線駆動回路６１０は、ＴＦＴ基板１２に備えられるゲート線にゲート信号を供給するための回路であり、ゲート線駆動回路基板６０Ａの第１の長辺６０１側に配置される。本実施形態では、複数のゲート線駆動回路６１０が、ゲート線駆動回路基板６０Ａの第１の長辺６０１に沿って一列に並んで配置される。
ゲート接続部６２０は、制御回路基板５０Ａとゲート線駆動回路６１０とを互いに電気的に接続するための１または複数のゲート接続配線を接続するための領域であり、ゲート線駆動回路基板６０Ａの第２の長辺６０２側に配置される。
そして、図１１に示すゲート線駆動回路基板６０Ａにおいて、ゲート線駆動回路６１０と、ゲート接続部６２０とは、ゲート線駆動回路基板６０Ａの長辺方向（第２方向）の中心線Ｃ２に対して線対称となるように配置されている。なお、ゲート線駆動回路基板６０Ａは、上記各部がゲート線駆動回路基板６０Ａの長辺方向の中心線Ｃ２に対して線対称となるよう配置されればゲート線駆動回路基板６０Ａの形状は問わない。
このように略同一の形状及び同様の構成を有する複数のゲート線駆動回路基板６０が配置されることによって、液晶表示装置１の製造コストを抑制することができる。
次に、データ線駆動回路基板７０の具体的な構成についてデータ線駆動回路基板７０Ａ１を例として説明する。ここではデータ線駆動回路基板７０Ａ１を例に挙げるが、データ線駆動回路基板７０Ａ２〜７０Ｄ２についても同様である。
図１２は、本実施形態に係るデータ線駆動回路基板７０Ａ１の概略構成を示す図である。図１２に示すように、データ線駆動回路基板７０Ａ１は、第１方向に延在する２つの長辺と、第２方向に延在する２つの短辺と、斜め方向に延在する２つの斜辺とを有するプリント回路基板であって、例えばデータ線駆動回路７１０、及びデータ接続部７２０を含んで構成される。
データ線駆動回路７１０は、ＴＦＴ基板１２に備えられるデータ線にデータ信号を供給するための回路であり、データ線駆動回路基板７０Ａ１の第１の長辺７０１側に配置される。本実施形態では、複数のデータ線駆動回路７１０が、データ線駆動回路基板７０Ａ１の第１の長辺７０１に沿って一列に並んで配置される。
データ接続部７２０は、制御回路基板５０Ａとデータ線駆動回路７１０とを互いに電気的に接続するための１または複数のデータ接続配線を接続するための領域であり、データ線駆動回路基板７０Ａ１の第２の長辺７０２側に配置される。
そして、図１２に示すデータ線駆動回路基板７０Ａ１において、データ線駆動回路７１０と、データ接続部７２０とは、データ線駆動回路基板７０Ａ１の長辺方向（第１方向）の中心線Ｃ３に対して線対称となるように配置されている。なお、データ線駆動回路基板７０Ａ１は、上記各部がデータ線駆動回路基板７０Ａ１の長辺方向の中心線Ｃ３に対して線対称となるよう配置されればデータ線駆動回路基板７０Ａ１の形状は問わない。
このように略同一の形状及び同様の構成を有する複数のゲート線駆動回路基板６０が配置されることによって、液晶表示装置１の製造コストを抑制することができる。
また、図１１に示すゲート線駆動回路基板６０Ａは、第２の長辺６０２側の両角部を切り欠いた形状に形成されている。図１２に示すデータ線駆動回路基板７０Ａ１も同様に、第２の長辺７０２側の両角部を切り欠いた形状に形成されている。これにより、表示パネル１０の角部において互いに直角に配置されるゲート線駆動回路基板６０及びデータ線駆動回路基板７０（例えば、ゲート線駆動回路基板６０Ａ及びデータ線駆動回路基板７０Ａ１）が互いに干渉することを防ぐことができる。よって、ゲート線駆動回路基板６０及びデータ線駆動回路基板７０の配置の自由度を向上させることができる。
以上、本発明の実施の形態について説明したが、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記実施の形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
１ 液晶表示装置、１０ 表示パネル、１１ 対向基板、１２ ＴＦＴ基板、１３ 上フレーム、１４ 下フレーム、５０ 制御回路基板、６０ ゲート線駆動回路基板、７０ データ線駆動回路基板、１００ データ接続配線、１１０，６０１，７０１ 第１の長辺、１２０，６０２，７０２ 第２の長辺、１３０ 第１の短辺、１４０ 第２の短辺、２００ ゲート接続配線、２１０，７２０ データ接続部、２２０，６２０ ゲート接続部、２２０ａ 第１ゲート接続部、２２０ｂ 第２ゲート接続部、２３０ 基板接続部、２３０ａ 第１基板接続部、２３０ｂ 第２基板接続部、２３０ｃ 第３基板接続部、２３１ｃ 第４基板接続部、２３２ｃ 第５基板接続部、２４０ 制御回路、２４１ 特定部品、３００ 基板接続配線、６１０ ゲート線駆動回路、７１０ データ線駆動回路。

Claims (15)

  1. 第１方向に延在する複数のゲート線と、第２方向に延在する複数のデータ線と、を含む表示パネルと、
    前記表示パネルの背面に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された複数の制御回路基板と、
    前記制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、
    隣り合う２つの前記制御回路基板を互いに電気的に接続するための基板接続配線と、
    を含み、
    前記各制御回路基板は、第１辺側に配置された、前記ゲート接続配線が電気的に接続するための第１辺側ゲート接続部と、前記第１辺に対向する第２辺側に配置された、前記基板接続配線が電気的に接続するための第２辺側基板接続部と、を含み、
    前記制御回路基板を前記第１辺から前記第２辺に向かって前記第１方向に見たときに、前記第１辺側ゲート接続部と、前記第２辺側基板接続部とは、互いに重ならないように配置されている、
    ことを特徴とする表示装置。
  2. 前記各制御回路基板は、
    前記第１辺側に配置された、前記基板接続配線が電気的に接続するための第１辺側基板接続部と、
    前記第２辺側に配置された、前記ゲート接続配線が電気的に接続するための第２辺側ゲート接続部と、を更に含む、
    ことを特徴とする請求項１に記載の表示装置。
  3. 隣り合う２つの前記制御回路基板は、それぞれの前記第１辺側基板接続部または前記第２辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、
    前記各制御回路基板において、前記第１辺側ゲート接続部及び前記第２辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されていない、
    ことを特徴とする請求項２に記載の表示装置。
  4. 前記第１辺と前記第２辺とを結ぶ第３辺側に配置され、前記基板接続配線が電気的に接続するための第３辺側基板接続部、を更に含み、
    隣り合う２つの前記制御回路基板は、それぞれの前記第１辺側基板接続部、前記第２辺側基板接続部、及び前記第３辺側基板接続部のいずれかに電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、
    前記各制御回路基板において、前記第１辺側基板接続部、前記第２辺側基板接続部、及び前記第３辺側基板接続部のうち１つ又は２つは、前記基板接続配線が電気的に接続されていない、
    ことを特徴とする請求項２に記載の表示装置。
  5. 前記第３辺側基板接続部は、前記第３辺に沿って並べられた２つの基板接続部を含み、
    前記各制御回路基板において、前記２つの基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていない、
    ことを特徴とする請求項４に記載の表示装置。
  6. 前記制御回路基板と前記データ線駆動回路とを互いに電気的に接続するための複数のデータ接続配線と、
    前記各制御回路基板は、前記第１辺と前記第２辺とを結ぶ第４辺側に配置された、前記データ接続配線が電気的に接続するためのデータ接続部と、を更に含み、
    前記各制御回路基板において、前記データ接続部と前記第１辺側ゲート接続部と前記第２辺側ゲート接続部と前記第１辺側基板接続部と前記第２辺側基板接続部とは、前記第４辺方向の中心線に対して線対称となるように配置されている、
    ことを特徴とする請求項２に記載の表示装置。
  7. 前記第１方向に隣り合う、第１制御回路基板及び第２制御回路基板は、
    前記第１制御回路基板の前記第１辺と、前記第２制御回路基板の前記第２辺とが対向するように配置されているとともに、
    前記第１制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置と、前記第２制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置とが、前記第１方向に平行移動した関係となるように配置されている、
    ことを特徴とする請求項２に記載の表示装置。
  8. 前記第２方向に隣り合う、第１制御回路基板及び第２制御回路基板は、
    前記第１制御回路基板における、前記第１辺と前記第２辺とを結ぶ第３辺と、前記第２制御回路基板における前記第３辺とが対向するように配置されているとともに、
    前記第１制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置と、前記第２制御回路基板における、前記第１辺側ゲート接続部、前記第２辺側ゲート接続部、前記第１辺側基板接続部及び前記第２辺側基板接続部のそれぞれの位置とが、互いに点対称の関係となるように配置されている、
    ことを特徴とする請求項２に記載の表示装置。
  9. 前記データ線駆動回路がそれぞれに搭載された複数のデータ線駆動回路基板と、前記ゲート線駆動回路がそれぞれに搭載された複数のゲート線駆動回路基板と、をさらに含み、
    前記各データ線駆動回路基板は、長辺方向の中心線に対して線対称に形成されており、
    前記各ゲート線駆動回路基板は、長辺方向の中心線に対して線対称に形成されている、
    ことを特徴とする請求項１に記載の表示装置。
  10. 前記複数の制御回路基板のいずれか１つが、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を備え、
    前記複数の制御回路基板それぞれの前記制御回路は、前記生成されたタイミング信号に基づいて動作する、
    ことを特徴とする請求項１に記載の表示装置。
  11. 前記複数の制御回路基板のうち、１の制御回路基板は特定部品が搭載されており、他の制御回路基板は前記特定部品が搭載されていない、
    ことを特徴とする請求項１に記載の表示装置。
  12. 前記特定部品は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路である、
    ことを特徴とする請求項１１に記載の表示装置。
  13. 前記各制御回路基板は、前記複数の制御回路基板に搭載された複数の制御回路の動作を同期させるためのタイミング信号を生成するタイミング信号生成回路を有し、前記複数の制御回路基板のうち、１の制御基板回路の搭載された前記タイミング信号生成回路は、その機能がオンされており、他の制御基板回路に搭載された前記タイミング信号生成回路は、その機能がオフされている、
    ことを特徴とする請求項１に記載の表示装置。
  14. 第１方向に延在する複数のゲート線と、第２方向に延在する複数のデータ線と、を含む表示パネルと、
    前記表示パネルの背面において前記第１方向及び前記第２方向にマトリクス状に配置され、データ線駆動回路及びゲート線駆動回路を制御するための制御信号を生成する制御回路がそれぞれに搭載された４つの制御回路基板と、
    前記各制御回路基板と前記ゲート線駆動回路とを互いに電気的に接続するための複数のゲート接続配線と、
    前記第１方向に隣り合う２つの前記制御回路基板と、前記第２方向に隣り合う２つの前記制御回路基板とを、それぞれ互いに電気的に接続するための複数の基板接続配線と、
    を含み、
    前記各制御回路基板は、第１辺側に配置された、前記ゲート接続配線が電気的に接続するための第１辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第１辺側基板接続部と、前記第１辺に対向する第２辺側に配置された、前記ゲート接続配線が電気的に接続するための第２辺側ゲート接続部及び前記基板接続配線が電気的に接続するための第２辺側基板接続部と、前記第１辺と前記第２辺を結ぶ第３辺側に配置された、前記基板接続配線が電気的に接続するための第３辺側基板接続部と、を含み、
    前記第２方向に隣り合う２つの前記制御回路基板は、前記第３辺側基板接続部に電気的に接続された前記基板接続配線を介して互いに電気的に接続されており、
    前記各制御回路基板において、
    前記第１辺側ゲート接続部及び前記第２辺側ゲート接続部のうち一方には、前記ゲート接続配線が電気的に接続されており、他方には、前記ゲート接続配線が電気的に接続されておらず、かつ、前記第１辺側基板接続部及び前記第２辺側基板接続部のうち一方には、前記基板接続配線が電気的に接続されており、他方には、前記基板接続配線が電気的に接続されていない、
    ことを特徴とする表示装置。
  15. 前記各制御回路基板において、
    前記第１辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第２辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第２辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第１辺側基板接続部に前記基板接続配線が電気的に接続されていない一方、
    前記第２辺側ゲート接続部に前記ゲート接続配線が電気的に接続されており、前記第１辺側ゲート接続部に前記ゲート接続配線が電気的に接続されていない場合は、前記第１辺側基板接続部に前記基板接続配線が電気的に接続されており、前記第２辺側基板接続部に前記基板接続配線が電気的に接続されていない、
    ことを特徴とする請求項１４に記載の表示装置。
JP2015181430A 2015-09-15 2015-09-15 表示装置 Pending JP2017058430A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015181430A JP2017058430A (ja) 2015-09-15 2015-09-15 表示装置
US15/264,796 US10043777B2 (en) 2015-09-15 2016-09-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181430A JP2017058430A (ja) 2015-09-15 2015-09-15 表示装置

Publications (1)

Publication Number Publication Date
JP2017058430A true JP2017058430A (ja) 2017-03-23

Family

ID=58237078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181430A Pending JP2017058430A (ja) 2015-09-15 2015-09-15 表示装置

Country Status (2)

Country Link
US (1) US10043777B2 (ja)
JP (1) JP2017058430A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4112283B2 (ja) * 2002-05-29 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 表示装置用電極基板
JP2004279482A (ja) * 2003-03-12 2004-10-07 Sharp Corp 表示装置
EP2151811A3 (en) * 2008-08-08 2010-07-21 Semiconductor Energy Laboratory Co, Ltd. Display device and electronic device
KR101350411B1 (ko) * 2010-11-20 2014-01-16 엘지디스플레이 주식회사 멀티비젼용 어레이 기판 및 이를 구비한 액정표시장치
US8593493B2 (en) 2010-12-17 2013-11-26 Samsung Display Co., Ltd. Display device and control method of display device
JP5745836B2 (ja) 2010-12-17 2015-07-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US9165509B2 (en) * 2011-04-28 2015-10-20 Sharp Kabushiki Kaisha Display module, display device comprising same, and electronic device
US9275587B2 (en) * 2011-05-18 2016-03-01 Sharp Kabushiki Kaisha Array substrate, display device, liquid crystal panel, and liquid crystal display device
CN112002242B (zh) * 2014-11-28 2023-04-25 株式会社半导体能源研究所 图像处理装置、显示***以及电子设备

Also Published As

Publication number Publication date
US20170077064A1 (en) 2017-03-16
US10043777B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
US6734941B2 (en) Liquid crystal display device
US10546807B2 (en) Chip on file display device including the same
JP5339274B2 (ja) 表示装置
US10108057B2 (en) Electro-optical device and electronic apparatus
JPWO2014077175A1 (ja) 駆動モジュール、表示装置、およびマルチディスプレイ装置
JP2007157715A (ja) フレキシブル印刷回路基板用コネクタ、それに挿入されるフレキシブル印刷回路基板及びそれを有する表示装置、並びにフレキシブル印刷回路基板をコネクタに連結する方法
KR20170125187A (ko) 표시장치
JP2005017790A (ja) 表示装置
JP2008287038A (ja) 液晶表示装置
KR20130021201A (ko) 액정표시장치
JP3965695B2 (ja) 液晶表示装置
JP2004151298A (ja) 画像表示装置
TW201317960A (zh) 立體影像切換裝置及影像顯示裝置
KR20020078365A (ko) 액정표시장치용 구동 아이씨 연결부
JP2017058430A (ja) 表示装置
JP2018093101A (ja) フレキシブルプリント基板、および画像表示装置
JP6624179B2 (ja) 電気光学装置および電子機器
JP2021135340A (ja) 液晶表示装置
JP2009092695A (ja) 液晶表示装置
JP2007199464A (ja) 表示装置及びフレキシブルプリント配線板
KR102262709B1 (ko) 평판표시장치
KR20130051366A (ko) 액정표시장치용 가요성 인쇄회로기판
US10499495B1 (en) Circuit board
US20230225051A1 (en) Display system and a pad configuration adaptable thereto
US11250804B2 (en) Display driver circuit board and display device