JP2017055522A - 電源装置及びその信号処理方法 - Google Patents
電源装置及びその信号処理方法 Download PDFInfo
- Publication number
- JP2017055522A JP2017055522A JP2015176695A JP2015176695A JP2017055522A JP 2017055522 A JP2017055522 A JP 2017055522A JP 2015176695 A JP2015176695 A JP 2015176695A JP 2015176695 A JP2015176695 A JP 2015176695A JP 2017055522 A JP2017055522 A JP 2017055522A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control target
- reference pulse
- digital signal
- target signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 24
- 238000009499 grossing Methods 0.000 claims abstract description 38
- 238000006243 chemical reaction Methods 0.000 claims description 73
- 238000001514 detection method Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 22
- 230000008859 change Effects 0.000 claims description 21
- 238000001914 filtration Methods 0.000 claims description 20
- 238000005070 sampling Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 238000013459 approach Methods 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 17
- 238000013139 quantization Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
前記カットオフ周波数よりも高い周波数成分から成るゆらぎ信号が前記第一の制御目標信号に重畳して前記A/D変換器に入力され、前記ゆらぎ信号が作用することによって、前記第二の制御目標信号が、前記第一の制御目標信号との間の直線性が強くなる方向に補正される電源装置である。
前記ディザリング制御部が動作することによって、前記第二の制御目標信号が、前記第一の制御目標信号との間の直線性が強くなる方向に補正される電源装置である。
あらかじめ前記第一の制御目標信号に、第二の制御目標信号生成ステップで平滑可能な高い周波数成分から成るゆらぎ信号を重畳させ、前記A/D変換ステップで、前記ゆらぎ信号が重畳した前記第一の制御目標信号をA/D変換し、前記第二の制御目標信号生成ステップで、前記基準パルス及びこれに含まれる前記ゆらぎ信号の成分を平滑することによって、前記第二の制御目標信号を、前記第一の制御目標信号との間の直線性が強くなる方向に補正する電源装置の信号処理方法である。
前記基準パルス生成ステップで、前記基準パルスの1周期が複数回繰り返される毎に、その複数回の中の特定の周期について、前記時比率を前記デジタル信号に基づかない値にすることによって、前記第二の制御目標信号を、前記第一の制御目標信号との間の直線性が強くなる方向に補正する電源装置の信号処理方法である。
12 スイッチング電源回路(電力変換回路)
14,48,58 制御回路
20 出力電圧検出回路(出力電圧制御部)
24 A/D変換器
26 外れ値マスク部
28,62 基準パルス生成部
30 パルス平滑回路
32 誤差増幅回路(出力電圧制御部)
34 駆動回路(出力電圧制御部)
38 ゆらぎ信号生成器
40 第一の制御目標信号入力端子
46 シリーズレギュレータ(電力変換回路)
50 出力電流検出回路(出力電流制御部)
52 誤差増幅回路(出力電流制御部)
54 駆動回路(出力電流制御部)
60 フィルタリング部
62a ディザリング制御部
Fc パルス平滑部のカットオフ周波数
Frp PWM周波数(基準パルスの周波数)
Fs A/D変換器のサンプリング周波数
Fy ゆらぎ周波数(ゆらぎ信号の周波数)
DS1 第一のデジタル信号
DS2 第二のデジタル信号
Io 出力電流
Io1 出力電流検出信号
Vi 入力電圧
Vm1 第一の制御目標信号
Vm2 第二の制御目標信号
Vo 出力電圧
Vo1 出力電圧検出信号
Vrp 基準パルス
Vy ゆらぎ信号
Claims (14)
- 電力変換回路と前記電力変換回路の動作を制御する制御回路とを備えた電源装置において、
前記制御回路は、
アナログ信号である第一の制御目標信号が入力され、入力された信号を所定のサンプリング周波数でサンプリングし、デジタル信号に変換して出力するA/D変換器と、
所定のPWM周波数でハイレベルとローレベルとを繰り返す基準パルスを生成する部分であって、前記デジタル信号が入力され、前記デジタル信号に基づいて、前記基準パルスのハイレベルとローレベルの時比率を変化させる基準パルス生成部と、
カットオフ周波数が前記PWM周波数よりも低い値に設定されたローパスフィルタで成り、前記基準パルスが入力され、前記基準パルスを平滑することによって、アナログ信号である第二の制御目標信号を生成し出力するパルス平滑回路とを備え、
前記カットオフ周波数よりも高い周波数成分から成るゆらぎ信号が前記第一の制御目標信号に重畳して前記A/D変換器に入力され、
前記ゆらぎ信号が作用することによって、前記第二の制御目標信号が、前記第一の制御目標信号との間の直線性が強くなる方向に補正されることを特徴とする電源装置。 - 前記制御回路は、前記ゆらぎ信号を生成し、前記A/D変換器の入力に向けて出力するゆらぎ信号生成器を備える請求項1記載の電源装置。
- 前記電力変換回路は、スイッチング動作を行って電力変換を行うスイッチング電源回路であり、
前記スイッチング動作によって発生するスイッチングノイズが前記スイッチング電源回路から放射され、前記A/D変換回路の入力端に前記ゆらぎ信号として入力される請求項1記載の電源装置。 - 前記A/D変換器と前記基準パルス生成部との間に外れ値マスク部を設け、前記外れ値マスク部は、前記A/D変換器の出力である第一のデジタル信号が入力され、前記第一のデジタル信号の中に含まれる外れ値を抽出する統計処理を行い、外れ値が抽出された場合、前記第一のデジタル信号から当該外れ値をマスクした第二のデジタル信号を出力し、外れ値が抽出されなかった場合、前記第一のデジタル信号を第二のデジタル信号として出力し、前記基準パルス生成部に前記第二のデジタル信号が入力する請求項1、2または3記載の電源装置。
- 電力変換回路と、前記電力変換回路の動作を制御する制御回路とを備えた電源装置において、
前記制御回路は、
アナログ信号である第一の制御目標信号が入力され、入力された信号を所定のサンプリング周波数でサンプリングし、デジタル信号に変換して出力するA/D変換器と、
所定のPWM周波数でハイレベルとローレベルとを繰り返す基準パルスを生成する部分であって、前記第デジタル信号が入力され、前記デジタル信号に基づいて前記基準パルスのハイレベル及びローレベルの時比率を変化させる基準パルス生成部と、
前記基準パルス生成部の動作を制御する部分であって、前記基準パルスの1周期が複数回繰り返される毎に、その複数回の中の特定の周期について、前記時比率を前記デジタル信号に基づかない値に設定させるディザリング制御部と、
カットオフ周波数が前記PWM周波数よりも低い値に設定されたローパスフィルタで成り、前記基準パルスが入力され、前記基準パルスを平滑することによって、アナログ信号である第二の制御目標信号を生成し出力するパルス平滑回路とを備え、
前記ディザリング制御部が動作することによって、前記第二の制御目標信号が、前記第一の制御目標信号との間の直線性が強くなる方向に補正されることを特徴とする電源装置。 - 前記A/D変換器と前記基準パルス生成部との間にフィルタリング部が設けられ、前記フィルタリング部は、前記A/D変換器の出力である第一のデジタル信号が入力され、前記第一のデジタル信号に含まれる所定周波数以上の周波数成分を除去した第二のデジタル信号を出力し、前記基準パルス生成部に前記第二のデジタル信号が入力する請求項5記載の電源装置。
- 前記ディザリング制御部は、前記第二のデジタル信号の変化を分析して前記第一の制御目標信号を予測する処理を行い、前記第二の制御目標信号が、前記第一の制御目標信号の予測値に対応した値になるように、前記基準パルス生成部の動作を制御する請求項6記載の電源装置。
- 前記電力変換回路は、負荷に一定の出力電圧を供給する回路であり、
前記制御回路には、アナログ信号である出力電圧検出信号と前記第二の制御目標信号との差を増幅し、この差がゼロに近づくように前記電力変換回路の動作を制御する出力電圧制御部が設けられている請求項1乃至7のいずれか記載の電源装置。 - 前記電力変換回路は、負荷に一定の出力電流を供給する回路であり、
前記制御回路には、アナログ信号である出力電流検出信号と前記第二の制御目標信号との差を増幅し、この差がゼロに近づくように前記電力変換回路の動作を制御する出力電流制御部が設けられている請求項1乃至5のいずれか記載の電源装置。 - 前記制御回路には、前記第一の制御目標信号を外部入力するための第一の制御目標信号入力端子が設けられている請求項1乃至9のいずれか記載の電源装置。
- 電力変換回路の動作をデジタル制御する際に使用される電源装置の信号処理方法において、
アナログ信号である第一の制御目標信号を所定のサンプリング周波数でサンプリングし、A/D変換を行ってデジタル信号を生成するA/D変換ステップと、
所定のPWM周波数でハイレベルとローレベルとを繰り返すパルスであって、前記デジタル信号に基づいて時比率が変化する基準パルスを生成する基準パルス生成ステップと、
前記基準パルスを平滑してアナログ信号である第二の制御目標信号を生成する第二の制御目標信号生成ステップとを備え、
前記第一の制御目標信号に、第二の制御目標信号生成ステップで平滑可能な高い周波数成分から成るゆらぎ信号を重畳させ、
前記A/D変換ステップで、前記ゆらぎ信号が重畳した前記第一の制御目標信号をA/D変換し、前記第二の制御目標信号生成ステップで、前記基準パルス及びこれに含まれる前記ゆらぎ信号の成分を平滑することによって、前記第二の制御目標信号を、前記第一の制御目標信号との間の直線性が強くなる方向に補正することを特徴とする電源装置の信号処理方法。 - 前記デジタル信号は、その中に含まれる外れ値を抽出する統計処理を行い、外れ値が抽出された場合、前記デジタル信号から当該外れ値をマスクしたデジタル信号を出力する外れ値マスクステップを経て、前記基準パルス生成ステップに送られる請求項11記載の電源装置の信号処理方法。
- 電力変換回路の動作をデジタル制御する際に使用される電源装置の信号処理方法において、
アナログ信号である第一の制御目標信号を所定のサンプリング周波数でサンプリングし、A/D変換を行ってデジタル信号を生成するA/D変換ステップと、
所定のPWM周波数でハイレベルとローレベルとを繰り返すパルスであって、前記デジタル信号に基づいて時比率が変化する基準パルスを生成する基準パルス生成ステップと、
前記基準パルスを平滑してアナログ信号である第二の制御目標信号を生成する第二の制御目標信号生成ステップとを備え、
前記基準パルス生成ステップで、前記基準パルスの1周期が複数回繰り返される毎に、その複数回の中の特定の周期について、前記時比率を前記デジタル信号に基づかない値にすることによって、前記第二の制御目標信号を、前記第一の制御目標信号との間の直線性が強くなる方向に補正することを特徴とする電源装置の信号処理方法。 - 前記デジタル信号は、前記デジタル信号に含まれる所定周波数以上の周波数成分を除去したデジタル信号を出力するフィルタリングステップを経て、前記基準パルス生成ステップに送られる請求項13記載の電源装置の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015176695A JP6368696B2 (ja) | 2015-09-08 | 2015-09-08 | 電源装置及びその信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015176695A JP6368696B2 (ja) | 2015-09-08 | 2015-09-08 | 電源装置及びその信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055522A true JP2017055522A (ja) | 2017-03-16 |
JP6368696B2 JP6368696B2 (ja) | 2018-08-01 |
Family
ID=58321166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015176695A Active JP6368696B2 (ja) | 2015-09-08 | 2015-09-08 | 電源装置及びその信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6368696B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115079758A (zh) * | 2021-03-15 | 2022-09-20 | 横河电机株式会社 | 电流输出模块 |
WO2024009685A1 (ja) * | 2022-07-04 | 2024-01-11 | ローム株式会社 | スイッチング電源装置およびその制御方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000116027A (ja) * | 1998-03-10 | 2000-04-21 | Fiderikkusu:Kk | 電源装置 |
JP2013240176A (ja) * | 2012-05-14 | 2013-11-28 | Mitsubishi Electric Corp | デジタル制御電源装置 |
JP2014128110A (ja) * | 2012-12-26 | 2014-07-07 | Cosel Co Ltd | スイッチング電源装置 |
JP2015061497A (ja) * | 2013-09-20 | 2015-03-30 | 富士通株式会社 | 電源装置 |
JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
JP2015142420A (ja) * | 2014-01-28 | 2015-08-03 | 富士電機株式会社 | スイッチング電源の制御装置 |
-
2015
- 2015-09-08 JP JP2015176695A patent/JP6368696B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000116027A (ja) * | 1998-03-10 | 2000-04-21 | Fiderikkusu:Kk | 電源装置 |
JP2013240176A (ja) * | 2012-05-14 | 2013-11-28 | Mitsubishi Electric Corp | デジタル制御電源装置 |
JP2014128110A (ja) * | 2012-12-26 | 2014-07-07 | Cosel Co Ltd | スイッチング電源装置 |
JP2015061497A (ja) * | 2013-09-20 | 2015-03-30 | 富士通株式会社 | 電源装置 |
JP2015133631A (ja) * | 2014-01-14 | 2015-07-23 | 三菱電機株式会社 | アナログデジタル変換装置 |
JP2015142420A (ja) * | 2014-01-28 | 2015-08-03 | 富士電機株式会社 | スイッチング電源の制御装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115079758A (zh) * | 2021-03-15 | 2022-09-20 | 横河电机株式会社 | 电流输出模块 |
CN115079758B (zh) * | 2021-03-15 | 2024-03-26 | 横河电机株式会社 | 电流输出模块 |
WO2024009685A1 (ja) * | 2022-07-04 | 2024-01-11 | ローム株式会社 | スイッチング電源装置およびその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6368696B2 (ja) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9529373B2 (en) | Switching regulator and control circuit and control method therefor | |
KR101153541B1 (ko) | 디지털 전원 제어 시스템들을 위한 자기 추적 adc | |
JP5507980B2 (ja) | スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法 | |
JP2013165537A (ja) | スイッチングレギュレータとその制御方法及び電源装置 | |
US9515642B2 (en) | Pulse modulation control in a DC-DC converter circuit | |
US10566901B2 (en) | Constant-frequency control method with fast transient | |
JP2010268646A (ja) | 電源制御装置、電源装置、及び電源制御方法 | |
US8552702B2 (en) | Digital control switching regulator having an input voltage detection circuit | |
WO2012135778A2 (en) | Power supply controller | |
US9755512B2 (en) | Digital auto compensation for voltage regulators | |
JP5791582B2 (ja) | スイッチング電源装置及びそれを用いた電源システム | |
US9906125B2 (en) | Power circuit with switching frequency control circuit and control method thereof | |
JP2016116336A (ja) | 電源回路とその制御方法 | |
TWI520468B (zh) | 直流/直流轉換器的控制器和控制方法 | |
CN109842297B (zh) | 一种输出电压调节装置及方法 | |
JP2017005774A (ja) | デジタル制御電源回路、その制御回路、制御方法およびそれを用いた電子機器 | |
JP6368696B2 (ja) | 電源装置及びその信号処理方法 | |
TW201445858A (zh) | 用於電源轉換器的時間產生器及時間信號產生方法 | |
US20100301823A1 (en) | Power supply unit and control circuit of power supply unit | |
JP6626024B2 (ja) | 電圧変換装置 | |
US10468986B2 (en) | Voltage converting apparatus for improve stability of the comparison opreration thereof | |
JP2018085827A (ja) | 電圧制御装置 | |
WO2019123751A1 (ja) | スイッチング電源 | |
Zhao et al. | Non-zero error method for improving output voltage regulation of low-resolution digital controllers for SMPS | |
JP6639037B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6368696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |