JP2017037920A - セルライブラリ及び設計用データ - Google Patents
セルライブラリ及び設計用データ Download PDFInfo
- Publication number
- JP2017037920A JP2017037920A JP2015157290A JP2015157290A JP2017037920A JP 2017037920 A JP2017037920 A JP 2017037920A JP 2015157290 A JP2015157290 A JP 2015157290A JP 2015157290 A JP2015157290 A JP 2015157290A JP 2017037920 A JP2017037920 A JP 2017037920A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- potential power
- cell
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims description 25
- 230000002787 reinforcement Effects 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 230000003014 reinforcing effect Effects 0.000 claims description 134
- 239000000758 substrate Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 30
- 230000006870 function Effects 0.000 description 19
- 238000004088 simulation Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 240000001973 Ficus microcarpa Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005728 strengthening Methods 0.000 description 3
- 238000012938 design process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】高電位電源配線と低電位電源配線が交互に配置される電源系のレイアウトが採用される場合にもセルデータのデータ量を大幅に増大させることなく電源補強処理の効率化する。
【解決手段】コンピュータ装置に読み込み可能なセルライブラリは、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを有する半導体装置の設計に用いる複数個のセルのデータに、1本の低電位電源配線を挟んでその両隣の高電位電源配線、又は1本の高電位電源配線を挟んでその両隣の低電位電源配線を接続する導電経路を規定するための電源補強セル(3A,3B)のセルデータを含む。
【選択図】図1
【解決手段】コンピュータ装置に読み込み可能なセルライブラリは、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを有する半導体装置の設計に用いる複数個のセルのデータに、1本の低電位電源配線を挟んでその両隣の高電位電源配線、又は1本の高電位電源配線を挟んでその両隣の低電位電源配線を接続する導電経路を規定するための電源補強セル(3A,3B)のセルデータを含む。
【選択図】図1
Description
本発明は、半導体装置の設計に用いる複数個のセルデータが用意された、コンピュータ装置に読み込み可能なセルライブラリ、及び半導体装置の設計に用いる、コンピュータ装置に読み込み可能な設計用データに関し、例えば電源補強のための設計容易化に適用して有効な技術に関する。
半導体集積回路の設計容易化技術として、予め設計され且つ検証された複数の機能セルのライブラリを用いて所望の論理機能を満足する半導体集積回路を実現する設計手法があり、例えばスタンダードセル方式と称される手法がある。セルは通常、単純な論理ゲートやフリップフロップなどの論理機能を有し、幾何学的には高さ一定、幅が可変の形状を持っていることが多い。セルの配置に先立ってフロアプランに従って電源幹線が配置され、その後に、セルが配置される。それによって、例えば高電位電源配線と低電位電源配線との間の領域に種々の機能回路が配置される。各高電位電源配線と低電位電源配線には予め配置された電源幹線に接続される。機能回路には高電位電源配線及び低電位電源配線を用いて動作電源が供給され、機能回路は列間又は行間で所要の論理機能を実現するための信号配線によって所望に接続される。このような自動配置配線結果に対して必要な論理シミュレーションや回路シミュレーションが行われてそのシステムとしての機能や特性に対する評価が行われる。必要な機能や特性が満足されていない場合には、部分的に修正し、それで不十分な場合には配置配線が最初からやり直しされる。
電源幹線から各高電位電源配線と低電位電源配線への動作電源の供給に関しては、機能回路の消費電力などに応じて電源幹線をどの位置で各高電位電源配線と低電位電源配線に接続するかが予め決定されていることもある。電源検証において不所望な電源ドロップなどを生ずる場合には、再度自動配置配線を行って対処することも可能であるが、レイアウトを変更することなく、手作業又は別のツールを用いた電源補強処理を追加して対処することができる。
特許文献1にはクロックバッファに対する電源補強処理について記載がある。例えば、設計者が利用可能なクロックバッファのような機能回路として補強電源配線及び補強接地配線を有する機能回路を予め用意しておき、シミュレーション結果から消費電力の多い回路部分に使われる機能回路を選んで、上記補強電源配線及び補強接地配線を有する機能回路に置き換える、という技術が記載される。上記補強電源配線は隣の列の高電位電源配線から電流を引き込み、補強接地配線は隣の列の低電位電源配線に電流を流すようになる。これによって追加の作業工数を減らすことができる。
本発明者は自動配置配線後にレイアウトを変更せずに電源補強処理を効率的に行うことについて検討した。
これによれば、特許文献1のようにクロックバッファ等の機能回路に、その機能回路の一種として補強電源配線及び補強接地配線を有する機能回路を追加する場合には、機能回路の種類毎に電源系を補強可能な機能回路を追加しなければならず、スタンダードセルのような機能回路の種類が増大し、セルライブラリのような設計用データのデータ量が多くなり過ぎるという問題がある。また、特許文献1に記載の電源系を補強可能な機能回路は前後の機能回路列の電源配線や接地配線に接続可能にされるものであり、補強電源配線は隣の列の高電位電源配線から電流を引き込み、補強接地配線は隣の列の低電位電源配線に電流を流すようになる。これは、機能回路列毎に当該列の上辺に沿って高電位電源配線が配置され、下辺に沿って接地配線のような低電位電源配線が配置される、電源経路を採用するレイアウトを前提とするものである。したがって、高電位電源配線と低電位電源配線が交互に平行に配置され、隣接する機能回路列間で高電位電源側と低電位電源側が入れ替わるレイアウトには特許文献1の技術を適用することができない。隣の機能回路列を跨いでその隣の回路列の高電位電源配線や低電位電源配線に接続しなければならないので、特許文献1に記載されるような補強電源配線及び補強接地配線を有する機能回路を予め用意しても、必要に応じて機能回路を電源補強用の機能回路に入れ替えるだけでは電源補強の処理が完了せず、新たに補強電源配線及び補強接地配線を拡張する処理を付加しなければならなくなる。
本発明の目的は、高電位電源配線と低電位電源配線が交互に配置される電源系のレイアウトが採用される場合にも電源補強処理の効率化に資することができると共に、セルデータのデータ量を大幅に増大させずに済む、電源補強のためのセルライブラリ若しくは設計用データを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。尚、本項において括弧内に記載した図面内参照符号などは理解を容易化するための一例である。
〔1〕<電源補強セルを有するセルライブラリ>
コンピュータ装置に読み込み可能なセルライブラリ(50)は、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを、半導体基板に有する半導体装置の設計に用いる複数個のセル(4,3A,3B,…)のセルデータが用意されている。このセルライブラリは、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル(3A,3B,3A_1,3B_1,3A_2,3B_2,3A_3,3B_3)のセルデータ(56,57)を含む。
コンピュータ装置に読み込み可能なセルライブラリ(50)は、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを、半導体基板に有する半導体装置の設計に用いる複数個のセル(4,3A,3B,…)のセルデータが用意されている。このセルライブラリは、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル(3A,3B,3A_1,3B_1,3A_2,3B_2,3A_3,3B_3)のセルデータ(56,57)を含む。
これによれば、電源補強セルは機能回路とは切り離した別のセルを構成するから、機能回路の種類毎に電源補強のためのセルを用意することを要せず、電源補強セルによってセルライブラリのデータ容量が著しく増大することはない。更に、電源補強セルは、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するから、高電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対する電源補強に適用することができる。機能回路の消費電力を予め見積もることにより最初から自動配置配線で電源補強セルを適位置に配置しても良いし、自動配置配線結果に対する電圧ドロップなどの評価に基づいて所要位置に電源補強セルを追加配置するようにしてもよい。
〔2〕<2倍の高さを有する電源補強セル>
項1において、前記電源補強セル(3A,3B,3A_1,3B_1)は、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離の2倍に相当する高さと所要の幅を有する。
項1において、前記電源補強セル(3A,3B,3A_1,3B_1)は、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離の2倍に相当する高さと所要の幅を有する。
これによれば、電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対して、電源補強セルを挿入すれば、隣の機能回路列を跨いで高電位電源又は低電位電源を取り込むことができる。
〔3〕<ウェルへの給電用領域に至る電源補強セル>
項2において、前記電源補強セル(3A(3B))は、第1導電型の第1ウェル(10(11))に設けられる第1給電用領域(20(21))と、前記第1給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30a,30b(31a,31b))と、前記第1ウェルの隣の第2導電型のウェルを挟んで形成された第1導電型の第2ウェル(10(11))に設けられる第2給電用領域(20(21))と、前記第2給電用領域から別の前記一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第2ビア(30a,30b(31a,31b))と、前記第1ビアと前記第2ビアを接続する前記一方の極性の電源補強配線(1f(2f))と、を規定する。
項2において、前記電源補強セル(3A(3B))は、第1導電型の第1ウェル(10(11))に設けられる第1給電用領域(20(21))と、前記第1給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30a,30b(31a,31b))と、前記第1ウェルの隣の第2導電型のウェルを挟んで形成された第1導電型の第2ウェル(10(11))に設けられる第2給電用領域(20(21))と、前記第2給電用領域から別の前記一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第2ビア(30a,30b(31a,31b))と、前記第1ビアと前記第2ビアを接続する前記一方の極性の電源補強配線(1f(2f))と、を規定する。
これによれば、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。
〔4〕<高電位電源用の電源補強セル>
項3において、前記第1導電型はN型であり、前記第2導電型はP型であり、前記一方の極性の電源配線は高電位電源配線である(図9、図10)。
項3において、前記第1導電型はN型であり、前記第2導電型はP型であり、前記一方の極性の電源配線は高電位電源配線である(図9、図10)。
これによれば、高電位電源の補強に好適である。
〔5〕<低電位電源用の電源補強セル>
項3において、前記第1導電型はP型であり、前記第2導電型はN型であり、前記一方の極性の電源配線は低電位電源配線である(図7、図8)。
項3において、前記第1導電型はP型であり、前記第2導電型はN型であり、前記一方の極性の電源配線は低電位電源配線である(図7、図8)。
これによれば、低電位電源の補強に好適である。
〔6〕<ウェルへの給電用領域を持たない電源補強セル>
項2において、前記電源補強セル(3A_1(3B_1))は、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30b(31b))と、前記第1ビアが接続する電源配線と同じ極性の隣の電源配線に接続してその上層配線層に至る第2ビア(30b(31b))と、前記第1ビアと前記第2ビアを接続する前記一方の極性の電源補強配線(1f(2f))と、を規定する。
項2において、前記電源補強セル(3A_1(3B_1))は、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30b(31b))と、前記第1ビアが接続する電源配線と同じ極性の隣の電源配線に接続してその上層配線層に至る第2ビア(30b(31b))と、前記第1ビアと前記第2ビアを接続する前記一方の極性の電源補強配線(1f(2f))と、を規定する。
これによれば、機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。
〔7〕<高電位電源用の電源補強セル>
項6において、前記第1導電型はN型であり、前記第2導電型はP型であり、前記一方の極性の電源配線は高電位電源配線である(図13)。
項6において、前記第1導電型はN型であり、前記第2導電型はP型であり、前記一方の極性の電源配線は高電位電源配線である(図13)。
これによれば、高電位電源の補強に好適である。
〔8〕<低電位電源用の電源補強セル>
項6において、前記第1導電型はP型であり、前記第2導電型はN型であり、前記一方の極性の電源配線は低電位電源配線である(図12)。
項6において、前記第1導電型はP型であり、前記第2導電型はN型であり、前記一方の極性の電源配線は低電位電源配線である(図12)。
これによれば、低電位電源の補強に好適である。
〔9〕<1倍の高さを有する電源補強セル>
項1において、前記電源補強セル(3A_2,3B_2,3A_3,3B_3)は、平面視で、隣接する前記高電位電源配線(2s)と前記低電位電源配線(1s)との間の距離に相当する高さと所要の幅を有し、2個を1組として線対象に配置することによって、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定する(図14、図16)。
項1において、前記電源補強セル(3A_2,3B_2,3A_3,3B_3)は、平面視で、隣接する前記高電位電源配線(2s)と前記低電位電源配線(1s)との間の距離に相当する高さと所要の幅を有し、2個を1組として線対象に配置することによって、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定する(図14、図16)。
これによれば、セルライブラリが持つ電源補強セルのセルデータ量を項2に比べて半減して、項2と同様の作用効果を得ることができる。
〔10〕<ウェルへの給電用領域に至る電源補強セル>
項9において、前記電源補強セル(3A_2(3B_2))は、第1導電型の第1ウェル(10(11))に設けられる第1給電用領域(20(21))と、前記第1給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30a,30b(31a,31b))と、前記第1ビアに接続する前記一方の極性の電源補強配線(1fh(2fh))と、を規定する。
項9において、前記電源補強セル(3A_2(3B_2))は、第1導電型の第1ウェル(10(11))に設けられる第1給電用領域(20(21))と、前記第1給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30a,30b(31a,31b))と、前記第1ビアに接続する前記一方の極性の電源補強配線(1fh(2fh))と、を規定する。
これによれば、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。
〔11〕<高電位電源用の電源補強セル>
項10において、前記第1導電型はN型であり、前記一方の極性の電源配線は高電位電源配線である(図16、図17)。
項10において、前記第1導電型はN型であり、前記一方の極性の電源配線は高電位電源配線である(図16、図17)。
これによれば、高電位電源の補強に好適である。
〔12〕<低電位電源用の電源補強セル>
項10において、前記第1導電型はP型であり、前記一方の極性の電源配線は低電位電源配線である(図14、図15)。
項10において、前記第1導電型はP型であり、前記一方の極性の電源配線は低電位電源配線である(図14、図15)。
これによれば、低電位電源の補強に好適である。
〔13〕<ウェルへの給電用領域を持たない電源補強セル>
項9において、前記電源補強セル(3A_3(3B_3))は、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30b(31b))と、前記第1ビアに接続する前記一方の極性の電源補強配線(1fh(2fh))と、を規定する。
項9において、前記電源補強セル(3A_3(3B_3))は、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線(1s(2s))に接続してその上層配線層に至る第1ビア(30b(31b))と、前記第1ビアに接続する前記一方の極性の電源補強配線(1fh(2fh))と、を規定する。
これによれば、機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。
〔14〕<高電位電源用の電源補強セル>
項13において、前記第1導電型はN型であり、前記一方の極性の電源配線は高電位電源配線である(図19)。
項13において、前記第1導電型はN型であり、前記一方の極性の電源配線は高電位電源配線である(図19)。
これによれば、高電位電源の補強に好適である。
〔15〕<低電位電源用の電源補強セル>
項13において、前記第1導電型はP型であり、前記一方の極性の電源配線は低電位電源配線である(図18)。
項13において、前記第1導電型はP型であり、前記一方の極性の電源配線は低電位電源配線である(図18)。
これによれば、低電位電源の補強に好適である。
〔16〕<高さが2倍の電源補強セルのセルデータを含む設計用データ>
コンピュータ装置に読み込み可能な設計用データは、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを、半導体基板に有する半導体装置の設計に用いるデータである。この設計用データは、平面視で、隣接する前記高電位電源配線(2s)と前記低電位電源配線(1s)との間の距離の2倍に相当する高さと所要の幅を有し、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル(3A,3B,3A_1,3B_1)のセルデータ(56,57)を含む。
コンピュータ装置に読み込み可能な設計用データは、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを、半導体基板に有する半導体装置の設計に用いるデータである。この設計用データは、平面視で、隣接する前記高電位電源配線(2s)と前記低電位電源配線(1s)との間の距離の2倍に相当する高さと所要の幅を有し、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル(3A,3B,3A_1,3B_1)のセルデータ(56,57)を含む。
これによれば、電源補強セルは機能回路とは切り離した別のセルを構成するから、機能回路の種類毎に電源補強のためのセルを用意することを要せず、電源補強セルによって設計用データのデータ容量が著しく増大することはない。更に、電源補強セルは、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するから、高電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対する電源補強に適用することができる。更に、電位電源配線と低電位電源配線が交互に平行配置される電源配線の配列に対して、電源補強セルを挿入すれば、隣の機能回路列を跨いで高電位電源又は低電位電源を取り込むことができる。
〔17〕<高さが1倍の電源補強セルのセルデータを含む設計用データ>
コンピュータ装置に読み込み可能な設計用データは、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを、半導体基板に有する半導体装置の設計に用いるデータである。この設計用データは、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離に相当する高さと所要の幅を有し、2個を1組として線対象に配置することによって、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル(3A_2,3B_2,3A_3,3B_3)のセルデータ(56,57)を含む。
コンピュータ装置に読み込み可能な設計用データは、高電位電源幹線(2m)に接続し相互に離間し且つ平行に配置される複数の高電位電源配線(2s)と、低電位電源幹線(1m)に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線(1s)と、前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路(5)とを、半導体基板に有する半導体装置の設計に用いるデータである。この設計用データは、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離に相当する高さと所要の幅を有し、2個を1組として線対象に配置することによって、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セル(3A_2,3B_2,3A_3,3B_3)のセルデータ(56,57)を含む。
これによれば、設計用データが持つ電源補強セルのセルデータ量を項16に比べて半減して、項16と同様の作用効果を得ることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、高電位電源配線と低電位電源配線が交互に配置される電源系のレイアウトが採用される場合にも、セルデータのデータ量を大幅に増大させることなく、電源補強処理の効率化に資することができる。
<自動配置配線に用いる電源補強セル>
図1には本発明に係る設計用データで提供される電源補強セルの意義が概略的に例示される。ここでは平面的なパターンによって半導体集積回路の設計工程P1乃至P5を示している。
図1には本発明に係る設計用データで提供される電源補強セルの意義が概略的に例示される。ここでは平面的なパターンによって半導体集積回路の設計工程P1乃至P5を示している。
P1は設計対象とされる半導体集積回路のフロアプランとそれに従った電源幹線の設計工程を模式的に表している。1mはグランド電圧(GND)のような低電位電源の供給に用いる低電位電源幹線(単にグランド幹線とも称する)、2mは電源電圧(VDD)のような高電位電源の供給に用いる高電位電源幹線(単に電源幹線とも称する)を示す。平面視でそれらに交差する方向には、電源幹線2mに接続し相互に離間し且つ平行に配置される複数の高電位電源配線(単に電源配線とも称する)2sと、グランド幹線1mに接続し電源配線2sと交互に且つ平行に配置される複数の低電位電源配線(単にグランド配線とも称する)1sが配置されることになる。特に制限されないが、電源幹線2m及びグランド幹線1mは第2層目アルミニウム配線層に配置され、電源配線2s及びグランド配線1sは第1層目アルミニウム配線層に配置される。
P2は自動配置配線工程を模式的に示している。5は電源配線2sとグランド配線1sとの間の領域に形成される機能回路である。自動配置配線に用いるセルライブラリには、予め設計され且つ検証された複数のセルとして、単純な論理ゲートやフリップフロップなどの論理機能を有し、幾何学的には高さ一定、幅が可変の形状を持った設計用データとしてのセルデータが登録されている。自動配置配線では、フロアプランに従って、セルライブラリを自動配置配線ツールに読み込んで所望の論理機能を満足するようにセルの配置と配線が行われる。自動配置配線ツールとは自動配置配線プログラムを実行するコンピュータ装置である。4は機能セルをそのセル枠によって示している。自動配置配線によって、例えば電源配線2sとグランド配線1sとの間の領域に種々の機能回路5が配置されることになる。夫々の電源配線2sには電源幹線1mが接続され、夫々のグランド配線1sにはグランド幹線1mが接続される。機能回路5には電源配線2s及びグランド配線1sを用いて動作電源が供給され、多数敷き詰められた機能回路5は列間又は行間で所要の論理機能を実現するための信号配線(図示を省略)によって所望に接続される。機能回路が敷き詰められた領域は例えば論理回路領域とされ、機能回路5などが配置されずに空いている領域にはウェルなど形成する埋め込み領域6とされる。
P4はP2の自動配置配線の後に埋め込み領域6を形成するセル埋め込み工程を意味する。セル埋め込み工程は自動配置配線の一環として行われる。一環として行うとは、その自動配置配線ツールと同じ自動配置配線ツールを用いて行うという意味である。
自動配置配線結果に対して必要な論理シミュレーションや回路シミュレーションが行われてシステム全体としての機能や特性に対する評価が行われる。電源電圧ドロップ及びグランド電圧の浮きなどを生じて電源系の要求仕様が満足されない場合には電源補強処理が行われる。
P5では手作業又は別の設計ツールを使って電源補強のための配線として補強電源配線2fや補強グランド配線1fを適所に配置して電源補強処理を行う。特に制限されないが、補強電源配線2f及び補強グランド配線1fは第2層目アルミニウム配線層に配置される。補強グランド配線1sは電源配線2sを挟んで両側に位置するグランド配線1sを接続して、一方のグランド配線1sから補強グランド配線1fを介して他方のグランド配線1sへ電流を引き抜くことにより、当該一方のグランド配線1sの電流引き抜き能力を向上させる。これによって当該一方のグランド配線1sにおけるグランド電圧の不所望な浮きを解消する。また、一方の電源配線2sから補強電源配線2fを介して他方の電源配線2sへ電流を供給することにより、当該他方の電源配線2sから機能回路5への電流供給能力を向上させる。これによって当該他方のグランド配線1sにおける電源電圧の不所望なドロップを解消する。P5で行われる電源補強処理はセルライブラリのセルデータを用いた自動配置配線の処理とは完全に分離された追加的処理となる。
これに対して、工程P2に続くP3は、セルライブラリのセルデータを用いた自動配置配線処理の一貫として行われる電源補強処理を模式的に示している。この工程P3では、工程P4とP5の代わりに、セルの埋め込みと、必要な電源補強セルの埋め込みが行われる。
工程P3を実現するにはセルライブラリに、種々の機能セルのセルデータの他に電源補強セルのセルデータを用意しておく。図には一例として電源補強セル3A,3Bを配置した例が示される。電源補強セル3Bは、平面視で、隣接する電源配線2sとグランド配線1sとの間の距離Lの2倍に相当する高さ2Lと所要の幅を有し、1本のグランド配線1sを挟んでその両隣の電源配線2sを接続する導電経路を規定する。電源補強セル3Aは、同じく高さ2Lと所要の幅を有し、1本の電源配線2sを挟んでその両隣のグランド配線1sを接続する導電経路を規定する。
電源補強セル3A,3Bの配置も機能セル4の配置と同じように自動配置配線ツールを用いて行えばよく、どこに配置するかは自動配置配線結果、又はその結果に対するシミュレーション結果に基づいて行えばよい。或いは、機能セルによって実現される回路の消費電力を見積もることによって最初から所要位置に電源補強セルを配置してもよい。そうすれば、自動配置配線結果に対するシミュレーション後における電源補強セル3A,3Bの追加量を減らすことができ、処理の効率を一層向上させることができる。
図2にはセルライブラリ50の一例が示される。セルライブラリ50はコンピュータ装置としての自動配置配線ツールに読み込み可能なデータ形式を持つ設計用データであり、種々の機能セルに応ずる機能セルデータ51〜55及び電源補強セル3A,3Bなどに応ずる電源補強セルデータ56,57を有する。それらデータは、例えば所定のインデックスデータによって分類整理され、データベース形式で容易に検索可能に、光ディスク、磁気記憶装置、又は半導体不揮発性メモリなどの記憶媒体に格納されて提供される。機能セルデータ51〜55は、インバータセルデータ、NANDセルデータ、NORセルデータ、バッファセルデータ、FFセルデータなどとされる。電源補強セルデータ56は例えば電源補強セル3Aのセルデータ、電源補強セルデータ57は例えば電源補強セル3Bのデータとされる。
図3にはセルデータのデータ構造が例示される。夫々のセルデータ51〜57は、レイアウトパターンデータD2と機能記述データを有し、機能記述データとして、論理記述データD1、RCネットリストD3、容量・消費電流データD4、入出力端子座標D5、及びその他パラメータD6を有する。レイアウトパターンデータは例えば活性領域から配線層に至る構造を特定するための平面パターン座標などのデータなどで構成される。論理記述データD1の論理記述言語としてverilog、レイアウトパターンD2の記述言語としてgds、RCネットリストD3の記述言語としてspice、容量・消費電流データD4の記述言語としてaplを用いることができる。
図4には工程P1,P2,P3を用いる場合の電源強化方法のフローチャートが例示される。フロアプランを生成し(S1)、電源幹線を形成し(S2)、次に自動配置配線と共に電源補強セルによる電源補強を行う。この電源補強は当然自動配置配線で実行される。その自動配置配線の結果に対して電源検証、即ち、不所望な電源ドロップ又はグランドの浮きがないかを検証し(S4)、問題があれば、電源補強セルによる補強を再度行う。最終的に問題がなければ、自動配置配線結果が出力される(S5)。
図5には電源補強セルを用いない比較例に係る電源補強方法が例示される。ここでは自動配置配線結果に対する電源検証結果に問題があれば、フロアプラン(S1)に戻って電源幹線の野形成をやり直して(S2)、再度自動配置配線をやり直す(S3a)。自動配置配線を最初からやり直すから図5の電源強化方法は図4に比べて著しく非効率である。
図6には電源補強セルを用いない更に別の比較例に係る電源補強方法が例示される。ここでは自動配置配線後に手作業にて電源補強を行い(S3b)、或いは、別の電源補強ツールを用いて電源補強を行う(S3c)。ステップS3b,S3cの処理は図1の工程P5の処理に相当する。この後、自動配置配線並びに電源補強結果に対する電源検証を行い(S4)、その結果に問題があれば、再度自動配置配線(S3a)、手作業による電源補強(S3b)、更には別の電源補強ツールを用いた電源補強(S3c)を繰り返すから、図6の電源強化方法は図4に比べて著しく非効率である。
<高さが2Lのウェル給電付きの電源補強セル>
図7には高さ2Lを備えたグランド電圧GND用の電源補強セルの平面構成が例示され、図8には電源補強セルに沿った縦断面構造が例示される。図7以降に示す電源補強セルの平面図及び縦断面図の縦方向(横方向)は図1の横方向(縦方向)に対応する。
図7には高さ2Lを備えたグランド電圧GND用の電源補強セルの平面構成が例示され、図8には電源補強セルに沿った縦断面構造が例示される。図7以降に示す電源補強セルの平面図及び縦断面図の縦方向(横方向)は図1の横方向(縦方向)に対応する。
図に例示される電源補強セル3Aは破線で囲まれた構造とされる。平面視でグランド配線1s及び電源配線2sの方向の幅寸法は例えば1ピッチとされる。1ピッチとは最小の金属配線幅と金属配線間スペースとの合計幅寸法を意味する。グランド配線1s及び電源配線2sに直行する方向の高さ寸法は通常セルの2倍の高さ2Lとされる。
平面視でグランド配線1sと電源配線2sの間に位置する活性領域は、グランド配線1s側がP型ウェル(PW)10、電源配線2s側がN型ウェル(NW)11とされる。ここでは隣り合う夫々のウェル10,11,10に給電するためのP型給電領域(P+)20、N型給電領域(N+)21、P型給電領域20が配置される。P型ウェル10はシリコン基板にホウ素などのP型不純物がインプラされて形成されることになる領域であり、P型給電領域20はP型ウェル10よりの高濃度でP型不純物がインプラされて形成されることになる領域である。P型給電領域20はビア30aを介して直上のグランド配線1sに接続され、N型給電領域21はビア31aを介して直上の電源配線2sに接続される。グランド配線1sの上にはビア30aに連通するビア30bが形成され、ビア30bとビア30bの間を補強グランド配線1fで接続する。ウェル10,11の表面は酸化膜40で覆われることになる。
図9には高さ2Lを備えた電源電圧VDD用の電源補強セルの平面構成が例示され、図10には電源補強セルに沿った縦断面構造が例示される。
平面視でグランド配線1sと電源配線2sの間に位置する活性領域は、グランド配線1s側がP型ウェル(PW)10、電源配線2s側がN型ウェル(NW)11とされる。ここでは隣り合う夫々のウェル11,10,11に給電するためのN型給電領域(N+)21、P型給電領域20、N型給電領域(N+)21が配置される。N型給電領域21はビア31aを介して直上の電源配線2sに接続され、P型給電領域20はビア30aを介して直上のグランド配線1sに接続される。電源配線2sの上にはビア31aに連通するビア31bが形成され、隣り合うビア31bとビア31bの間を補強電源配線2fで接続する。その他の構成は図7及び図8と同じであるからその詳細な説明は省略する。
図11には電源補強セル3A,3Bの配置例が示される。図11において電源補強セル3A,3Bが配置された領域以外の部分には適宜の機能セル4が配置されている。電源補強セル3Aは、電源配線2sを挟んで隣り合うグランド配線1sを補強グランド配線1fによって接続する。電源補強セル3Bは、グランド配線1sを挟んで隣り合う電源配線2sを補強電源配線2fによって接続する。例えばセル列ARiで形成される機能回路の消費電力が多い場合に、隣のセル列ARhの電源配線2sからも電源を取り込み、隣のセル列ARjのグランド配線1sにも電流を流し込みさせることができ、部分的に消費電力の大きな回路部分に対する電源補強を行うことができる。
このように、電源補強セル3A,3Bは機能回路とは切り離した別のセルを構成するから、機能回路の種類毎に電源補強のためのセルを用意することを要せず、電源補強セルによって設計用データのデータ容量が著しく増大することはない。更に、電源補強セル3A,3Bは、1本の前記グランド配線1sを挟んでその両隣の電源配線2s、又は1本の電源配線2sを挟んでその両隣のグランド配線1sを接続する導電経路を規定するから、電源配線2sとグランド配線1sが交互に平行配置される電源配線の配列に対する電源補強に適用することができる。更に、図11からも明らかなように、電源配線2sとグランド配線1sが交互に平行配置される電源配線の配列に対して、高さ2Lを有する電源補強セル3A,3Bを挿入すれば、隣の機能回路列を跨いで電源電圧VDD又はグランド電圧GNDを取り込むことができる。更に、電源補強セル3A,3Bはウェルへの給電領域20,21を備えているから、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。
<高さ2Lのウェル給電無しの電源補強セル>
図12及び図13には高さ2Lでウェル給電の無い電源補強セル3A_1,3B_1が例示される。図12には高さ2Lを備えたグランド電圧GND用の電源補強セルの別の縦断面構成が例示され、同図に示される電源補強セル3A_1は図8に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。図13には高さ2Lを備えた電源電圧VDD用の電源補強セルの別の縦断面構成が例示され、同図に示される電源補強セル3B_1は図10に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。その他の構成は図8、図10と同一であるからそれらと同じ参照符号を付してその詳細な説明を省略する。
図12及び図13には高さ2Lでウェル給電の無い電源補強セル3A_1,3B_1が例示される。図12には高さ2Lを備えたグランド電圧GND用の電源補強セルの別の縦断面構成が例示され、同図に示される電源補強セル3A_1は図8に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。図13には高さ2Lを備えた電源電圧VDD用の電源補強セルの別の縦断面構成が例示され、同図に示される電源補強セル3B_1は図10に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。その他の構成は図8、図10と同一であるからそれらと同じ参照符号を付してその詳細な説明を省略する。
これによれば、機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。図12はグランド電圧GNDの電源補強に適し、図13は電源電圧VDDの電源補強に適する。
<高さLのウェル給電付きの電源補強セル>
上述の電源補強セル3A,3B,3A_1,3B_1は単体で並べて電源補強化可能なサイズとした。電源補強セルはこれに限定されず、背中合わせで2個並べることを前提とするものであってもよい。
上述の電源補強セル3A,3B,3A_1,3B_1は単体で並べて電源補強化可能なサイズとした。電源補強セルはこれに限定されず、背中合わせで2個並べることを前提とするものであってもよい。
図14にはウェル給電付きで高さがLに規定されたグランド電圧GND用の電源補強セルの縦断面構造が例示される。図15は図14の電源補強セル3A_2を背中合わせで2個配置して図8の電源補強セル3Aと同一にした縦断面構造を例示する。
図14の電源補強セル3A_2は、隣接する電源配線2sとグランド鈍配線1sとの間の距離に相当する高さをLとし、上記同様に1ピッチの幅を有し、2個を1組として線対象に配置することによって、図15のように、1本の電源配線2sを挟んでその両隣のグランド配線1sを接続する導電経路を規定する。ここでは、電源補強セル3A_2は、P型ウェル10に設けられる給電用領域20、この給電用領域20に接続してグランド配線1sに至るビア30a、ビア30aに連通してグランド配線1sに起立するビア30b、ビア30bに接続する補強グランド配線1fh、N型ウェル11hに設けられる給電用領域21、及びこの給電用領域21に接続して電源配線2sに至るビア31aを有する。N型ウェル11hはN型ウェル11の半分の長さを有し、40hは長さがほぼLの酸化膜を意味する。その他は図8と同様であるから同じ参照符号を付してその詳細な説明を省略する。
図16にはウェル給電付きで高さがLに規定された電源電圧VDD用の電源補強セルの縦断面構造が例示される。図17は図15の電源補強セル3B_2を背中合わせで2個配置して図10の電源補強セル3Bと同一にした縦断面構造を例示する。
図16の電源補強セル3B_2は、隣接する電源配線2sとグランド鈍配線1sとの間の距離に相当する高さをLとし、上記同様に1ピッチの幅を有し、2個を1組として線対象に配置することによって、図17のように、1本のグランド配線1sを挟んでその両隣の電源配線2sを接続する導電経路を規定する。ここでは、電源補強セル3B_2は、N型ウェル11に設けられる給電用領域21、この給電用領域21に接続して電源配線2sに至るビア31a、ビア31aに連通して電源配線2sに起立するビア31b、ビア31bに接続する補強電源配線2fh、P型ウェル10hに設けられる給電用領域20、及びこの給電用領域20に接続してグランド配線1sに至るビア30aを有する。P型ウェル10hはP型ウェル10の半分の長さを有する。その他は図10と同様であるから同じ参照符号を付してその詳細な説明を省略する。
高さLのウェル給電付きの電源補強セル3A_2,3B_2これによれば、セルライブラリが持つ電源補強セルのセルデータ量を図8及び図10に比べて半減して、それらと同様の作用効果を得ることができる。ウェル給電付きであるから、機能回路が形成されない空きセル枠に対してウェル給電を伴う電源補強を行う場合に好適である。図14の電源補強セル3A_2はグランド電圧GNDの電源補強に好適であり、図16の電源補強セル3B_2は電源電圧VDDの電源補強に好適である。
<高さLのウェル給電無しの電源補強セル>
図18及び図19には高さLでウェル給電の無い電源補強セル3A_3,3B_3が例示される。図18にはウェル給電無しで高さがLにされたグランド電圧GND用の電源補強セルの縦断面構成が例示され、同図に示される電源補強セル3A_3は図14に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。図19にはウェル給電無しで高さがLにされた電源電圧VDD用の電源補強セルの縦断面構成が例示され、同図に示される電源補強セル3B_3は図16に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。その他の構成は図14、図16と同一であるから同じ参照符号を付してその詳細な説明を省略する。
図18及び図19には高さLでウェル給電の無い電源補強セル3A_3,3B_3が例示される。図18にはウェル給電無しで高さがLにされたグランド電圧GND用の電源補強セルの縦断面構成が例示され、同図に示される電源補強セル3A_3は図14に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。図19にはウェル給電無しで高さがLにされた電源電圧VDD用の電源補強セルの縦断面構成が例示され、同図に示される電源補強セル3B_3は図16に対してウェル給電領域20,21とビア30a,31aが定義されていない点が相違される。その他の構成は図14、図16と同一であるから同じ参照符号を付してその詳細な説明を省略する。
高さLのウェル給電無しの電源補強セル3A_3,3B_3によっても上記同様に、セルライブラリが持つ電源補強セルのセルデータ量を図8及び図10に比べて半減して、それらと同様の作用効果を得ることができる。ウェル給電無しであるから、機能セルが配置されて機能回路が形成されたセル枠に電源補強セルを重ねて電源補強を行う場合に好適である。図18はグランド電圧GNDの電源補強に適し、図19は電源電圧VDDの電源補強に適する。
<電源補強セルの使用例>
ウェル給電無しの電源補強セルとウェル給電付きの電源補強セルを混在させて使用する例を説明する。図20は自動配置配線によって機能セルを配置した状態を示す。破線で囲まれた領域は機能セル4が配置された領域である。7で示されるものは機能セル4内の信号配線であり、特に制限されないが、電源補強配線と同様の第2層目アルミニウム配線層に形成されるものである。
ウェル給電無しの電源補強セルとウェル給電付きの電源補強セルを混在させて使用する例を説明する。図20は自動配置配線によって機能セルを配置した状態を示す。破線で囲まれた領域は機能セル4が配置された領域である。7で示されるものは機能セル4内の信号配線であり、特に制限されないが、電源補強配線と同様の第2層目アルミニウム配線層に形成されるものである。
図20の自動配置配線の結果、例えばセル列ARiで形成される機能回路の消費電力が多い場合に、隣のセル列ARhの電源配線2sからも電源を取り込み、隣のセル列ARjのグランド配線1sにも電流を引き込みさせることによって、部分的に消費電力の大きな回路部分に対する電源補強を行おうとする場合の、電源補強セルの配置例が図21に示される。
図21ではセル列ARhの電源配線2sとセル列ARiの電源配線2sとを電源補強セル3B,3B_1で接続し、セル列ARiのグランド配線1sとセル列ARjのグランド配線1sとを電源補強セル3Aで接続する。電源補強セル3B,3Aの下には機能セルが配置されていないが、電源補強セル3B_1の下には機能セルが配置されているので、当該電源補強セル3B_1はウェル給電機能を持たない。電源補強セル3B,3B_1,3Aを配置する場合には、隣接する信号配線7などのその他の非接続配線とは最小間隔寸法8を確保できることを配置条件としなければならない。自動配置配線ツールは電源補強すべき場所や最小間隔寸法などの条件を考慮して、最適な電源補強セルの種類と配置を決定する。
以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、電源補強セルの配線総数、電源補強配線の配線層は上記実施の形態に限定されず適宜変更可能である。電源補強配線の配線幅は最小配線幅に限定されず、その複数倍であってもよい。電源補強セルはマイクロコンピュータ、ドライバ、通信処理や画像処理用の半導体集積回路など、種々の半導体集積回路のセルライブラリに適用可能である。図1では電源補強セル3A,3Bを用いる場合について説明したが、その他の電源補強セル3A_1,3A_2,3A_#,3B_1,3B_2,3B_3についても同じように適用できることは言うまでもない。
P1〜P5 半導体集積回路の設計工程
GND グランド電圧
VDD 電源電圧
1f、1fh 補強グランド配線
1m 低電位電源幹線(グランド幹線)
1s 低電位電源配線(グランド配線)
2f、2fh 補強電源配線
2m 高電位電源幹線(電源幹線)
2s 高電位電源配線(電源配線
3A,3A_1,3A_2,3A_3 電源補強セル
3B,3B_1,3B_2,3B_3 電源補強セル
4 機能セル
5 機能回路
6 埋め込み領域
7 信号配線
10,10h P型ウェル(PW)
11,11h N型ウェル(NW)
20 P型給電領域(P+)
21 N型給電領域(N+)
30a、30b ビア
31a,31b ビア
40,40h 酸化膜
50 セルライブラリ
51〜55 機能セルデータ
56,57 電源補強セルデータ
D1 論理記述データ
D2 レイアウトパターンデータ
D3 RCネットリスト
D4 容量・消費電流データ
D5 入出力端子座標
D6 その他パラメータ
ARh,ARi,ARj セル列
GND グランド電圧
VDD 電源電圧
1f、1fh 補強グランド配線
1m 低電位電源幹線(グランド幹線)
1s 低電位電源配線(グランド配線)
2f、2fh 補強電源配線
2m 高電位電源幹線(電源幹線)
2s 高電位電源配線(電源配線
3A,3A_1,3A_2,3A_3 電源補強セル
3B,3B_1,3B_2,3B_3 電源補強セル
4 機能セル
5 機能回路
6 埋め込み領域
7 信号配線
10,10h P型ウェル(PW)
11,11h N型ウェル(NW)
20 P型給電領域(P+)
21 N型給電領域(N+)
30a、30b ビア
31a,31b ビア
40,40h 酸化膜
50 セルライブラリ
51〜55 機能セルデータ
56,57 電源補強セルデータ
D1 論理記述データ
D2 レイアウトパターンデータ
D3 RCネットリスト
D4 容量・消費電流データ
D5 入出力端子座標
D6 その他パラメータ
ARh,ARi,ARj セル列
Claims (17)
- 高電位電源幹線に接続し相互に離間し且つ平行に配置される複数の高電位電源配線と、
低電位電源幹線に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線と、
前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路とを、半導体基板に有する半導体装置の設計に用いる複数個のセルデータが用意された、コンピュータ装置に読み込み可能なセルライブラリであって、
1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セルのセルデータを含む、セルライブラリ。 - 請求項1において、前記電源補強セルは、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離の2倍に相当する高さと所要の幅を有する、セルライブラリ。
- 請求項2において、前記電源補強セルは、第1導電型の第1ウェルに設けられる第1給電用領域と、
前記第1給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第1ビアと、
前記第1ウェルの隣の第2導電型のウェルを挟んで形成された第1導電型の第2ウェルに設けられる第2給電用領域と、
前記第2給電用領域から別の前記一方の極性の電源配線に接続してその上層配線層に至る第2ビアと、
前記第1ビアと前記第2ビアを接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。 - 請求項3において、前記第1導電型はN型であり、前記第2導電型はP型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
- 請求項3において、前記第1導電型はP型であり、前記第2導電型はN型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
- 請求項2において、前記電源補強セルは、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第1ビアと、
前記第1ビアが接続する電源配線と同じ極性の隣の電源配線に接続してその上層配線層に至る第2ビアと、
前記第1ビアと前記第2ビアを接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。 - 請求項6において、前記第1導電型はN型であり、前記第2導電型はP型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
- 請求項6において、前記第1導電型はP型であり、前記第2導電型はN型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
- 請求項1において、前記電源補強セルは、平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離に相当する高さと所要の幅を有し、2個を1組として線対象に配置することによって、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定する、セルライブラリ。
- 請求項9において、前記電源補強部品セルは、第1導電型の第1ウェルに設けられる第1給電用領域と、
前記第1給電用領域から前記低電位電源配線又は前記高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第1ビアと、
前記第1ビアに接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。 - 請求項10において、前記第1導電型はN型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
- 請求項10において、前記第1導電型はP型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
- 請求項9において、前記電源補強部品セルは、低電位電源配線又は高電位電源配線の内の何れか一方の極性の電源配線に接続してその上層配線層に至る第1ビアと、
前記第1ビアに接続する前記一方の極性の電源補強配線と、を規定する、セルライブラリ。 - 請求項13において、前記第1導電型はN型であり、前記一方の極性の電源配線は高電位電源配線である、セルライブラリ。
- 請求項13において、前記第1導電型はP型であり、前記一方の極性の電源配線は低電位電源配線である、セルライブラリ。
- 高電位電源幹線に接続し相互に離間し且つ平行に配置される複数の高電位電源配線と、
低電位電源幹線に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線と、
前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路とを、半導体基板に有する半導体装置の設計に用いる、コンピュータ装置に読み込み可能な設計用データであって、
平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離の2倍に相当する高さと所要の幅を有し、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セルのセルデータを含む、設計用データ。 - 高電位電源幹線に接続し相互に離間し且つ平行に配置される複数の高電位電源配線と、
低電位電源幹線に接続し前記高電位電源配線と交互に且つ平行に配置される複数の低電位電源配線と、
前記高電位電源配線と前記低電位電源配線との間の領域に形成される機能回路とを、半導体基板に有する半導体装置の設計に用いる、コンピュータ装置に読み込み可能な設計用データであって、
平面視で、隣接する前記高電位電源配線と前記低電位電源配線との間の距離に相当する高さと所要の幅を有し、2個を1組として線対象に配置することによって、1本の前記低電位電源配線を挟んでその両隣の前記高電位電源配線、又は1本の前記高電位電源配線を挟んでその両隣の前記低電位電源配線を接続する導電経路を規定するための電源補強セルのセルデータを含む、設計用データ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157290A JP2017037920A (ja) | 2015-08-07 | 2015-08-07 | セルライブラリ及び設計用データ |
US15/222,438 US10037399B2 (en) | 2015-08-07 | 2016-07-28 | Cell library and data for designs |
CN201610635433.3A CN106446327A (zh) | 2015-08-07 | 2016-08-05 | 单元库以及设计用数据 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157290A JP2017037920A (ja) | 2015-08-07 | 2015-08-07 | セルライブラリ及び設計用データ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017037920A true JP2017037920A (ja) | 2017-02-16 |
Family
ID=58049300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015157290A Pending JP2017037920A (ja) | 2015-08-07 | 2015-08-07 | セルライブラリ及び設計用データ |
Country Status (3)
Country | Link |
---|---|
US (1) | US10037399B2 (ja) |
JP (1) | JP2017037920A (ja) |
CN (1) | CN106446327A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020065916A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社ソシオネクスト | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11271010B2 (en) * | 2017-09-20 | 2022-03-08 | Intel Corporation | Multi version library cell handling and integrated circuit structures fabricated therefrom |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199600A (ja) | 1996-01-23 | 1997-07-31 | Seiko Epson Corp | 半導体集積回路装置 |
JP4320413B2 (ja) * | 2002-09-11 | 2009-08-26 | 日本電気株式会社 | 半導体集積回路およびレイアウト設計装置 |
US7219324B1 (en) * | 2003-06-02 | 2007-05-15 | Virage Logic Corporation | Various methods and apparatuses to route multiple power rails to a cell |
JP4287294B2 (ja) * | 2004-01-21 | 2009-07-01 | 株式会社東芝 | 自動設計方法、自動設計装置、及び半導体集積回路 |
US8421205B2 (en) * | 2010-05-06 | 2013-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power layout for integrated circuits |
US8575962B2 (en) * | 2011-08-29 | 2013-11-05 | Freescale Semiconductor, Inc. | Integrated circuit having critical path voltage scaling and method therefor |
-
2015
- 2015-08-07 JP JP2015157290A patent/JP2017037920A/ja active Pending
-
2016
- 2016-07-28 US US15/222,438 patent/US10037399B2/en active Active
- 2016-08-05 CN CN201610635433.3A patent/CN106446327A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020065916A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社ソシオネクスト | 半導体装置 |
JPWO2020065916A1 (ja) * | 2018-09-28 | 2021-08-30 | 株式会社ソシオネクスト | 半導体装置 |
JP7160105B2 (ja) | 2018-09-28 | 2022-10-25 | 株式会社ソシオネクスト | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20170039312A1 (en) | 2017-02-09 |
US10037399B2 (en) | 2018-07-31 |
CN106446327A (zh) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9292644B2 (en) | Row based analog standard cell layout design and methodology | |
US9558312B2 (en) | Electromigration resistant standard cell device | |
US7823113B1 (en) | Automatic integrated circuit routing using spines | |
US8132142B2 (en) | Various methods and apparatuses to route multiple power rails to a cell | |
Ababei et al. | Three-dimensional place and route for FPGAs | |
US8966425B1 (en) | Clock tree generation and routing | |
US8171446B2 (en) | Method for designing a semiconductor device by computing a number of vias, program therefor, and semiconductor device | |
US9236343B2 (en) | Architecture of spare wiring structures for improved engineering change orders | |
US11282829B2 (en) | Integrated circuit with mixed row heights | |
CN104769594A (zh) | 具有堵塞点的硬宏、包括该硬宏的集成电路和用于布线穿过硬宏的方法 | |
JP4986114B2 (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
US20090189641A1 (en) | Integrated circuit device and layout design method therefor | |
US8187924B2 (en) | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit | |
JP2017037920A (ja) | セルライブラリ及び設計用データ | |
US10510739B2 (en) | Method of providing layout design of SRAM cell | |
US7454734B2 (en) | Method of designing layout of semiconductor integrated circuit and apparatus for doing the same | |
CN112086453A (zh) | 多路复用器电路及其形成方法 | |
Pangracious et al. | Designing a 3D tree-based FPGA: Optimization of butterfly programmable interconnect topology using 3D technology | |
JP4786989B2 (ja) | 半導体集積回路装置 | |
CN113299642B (zh) | 集成电路结构 | |
JP5456093B2 (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
JP6836137B2 (ja) | 半導体装置及びそのレイアウト設計方法 | |
US6957401B2 (en) | Integrated circuit (IC) having IC floorplan silhouette-like power supply net, and sea of supply (SoS) electronic design automation (EDA) tool for designing same | |
US7735041B2 (en) | Methods and computer readable media implementing a modified routing grid to increase routing densities of customizable logic array devices | |
CN113779923A (zh) | 具有最佳化胞元布置的装置布局 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170420 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170606 |