JP2017024042A - Soldering method, solder junction structure, and electronic apparatus - Google Patents
Soldering method, solder junction structure, and electronic apparatus Download PDFInfo
- Publication number
- JP2017024042A JP2017024042A JP2015144762A JP2015144762A JP2017024042A JP 2017024042 A JP2017024042 A JP 2017024042A JP 2015144762 A JP2015144762 A JP 2015144762A JP 2015144762 A JP2015144762 A JP 2015144762A JP 2017024042 A JP2017024042 A JP 2017024042A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- land
- intermetallic compound
- solder joint
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
この発明は、はんだ付け方法、はんだ接合構造および電子機器に関する。 The present invention relates to a soldering method, a solder joint structure, and an electronic device.
部品を接合するためのはんだの合金組成およびその含有量は、この部品を搭載する音響機器の音質および聴感評価に影響を与える。
例えば、特許文献１に記載されるはんだ接合構造では、はんだとランドとの接合界面（以下、はんだ接合界面と記載する）に形成される金属間化合物を微細化、均一化させる効果を有する元素としてＮｉを添加している。この金属間化合物が微細化、均一化されると、はんだ接合部の電気抵抗が低減され、これに伴った発熱、電流経路におけるノイズの発生を抑制することができる。
The alloy composition and the content of solder for joining the components affect the sound quality and audibility evaluation of the audio equipment on which the components are mounted.
For example, in the solder joint structure described in
従来から一般的に実施されているリフローはんだ付けでは、熱容量の異なる大小様々な電子部品が実装される基板を扱う場合、この基板に高温部と低温部が混在した、いわゆる温度ムラが発生する。この場合、例えば、高温部に配置された電子部品が高温から低温へ急激に変化すると、電子部品の耐熱性によっては温度変化に耐えられず損傷する可能性がある。 In reflow soldering that has been generally performed from the past, when a board on which various electronic components having different heat capacities are mounted is handled, so-called temperature unevenness in which a high-temperature part and a low-temperature part are mixed occurs on the board. In this case, for example, when an electronic component arranged in the high temperature portion changes rapidly from a high temperature to a low temperature, the electronic component may not withstand the temperature change and may be damaged depending on the heat resistance of the electronic component.
そこで、従来のリフローはんだ付けでは、はんだの溶融温度から比較的遅い冷却速度（おおむね５℃／秒以下）ではんだ接合部を冷却していた。このため、はんだが高い温度に維持される時間も長くなり、はんだ接合界面の金属間化合物層の結晶が成長する。
このようにはんだが高い温度に維持されている間、金属間化合物層には内部応力が蓄積してマイクロクラックが増加する。これにより、マイクロクラックの電荷蓄積に起因した電子散乱も増加する。さらに、金属間化合物層の厚さ自体も増加する。
Therefore, in the conventional reflow soldering, the solder joint is cooled at a relatively slow cooling rate (generally 5 ° C./second or less) from the melting temperature of the solder. For this reason, the time during which the solder is maintained at a high temperature also becomes long, and crystals of the intermetallic compound layer at the solder joint interface grow.
Thus, while the solder is maintained at a high temperature, internal stress accumulates in the intermetallic compound layer, and microcracks increase. This also increases electron scattering due to charge accumulation in the microcracks. Furthermore, the thickness of the intermetallic compound layer itself increases.
マイクロクラック、電子散乱の影響は、金属間化合物層の厚さに比例して大きくなる。
従って、これらは、はんだ接合部を介した電気信号の流れを阻害する要因となり、電子機器の電気信号を劣化させる。例えば、音響機器では、はんだ接合部の電気抵抗によって音響信号の原音からの乖離が大きくなり、音質が低下する。
The effects of microcracks and electron scattering increase in proportion to the thickness of the intermetallic compound layer.
Therefore, these become factors that hinder the flow of electric signals through the solder joints, and deteriorate the electric signals of the electronic equipment. For example, in an acoustic device, the deviation of the acoustic signal from the original sound increases due to the electrical resistance of the solder joint, and the sound quality deteriorates.
また、特許文献１に記載されるように、はんだにＮｉを添加した場合、はんだの融点は高くなる。従って、Ｎｉを添加したはんだを用いてリフローはんだ付けを行う場合、温度ムラを考慮して低温部をはんだの溶融温度まで加熱すると、Ｎｉを添加していない通常のはんだを用いた場合よりも高温部がさらに高温になる。このため、はんだを溶融してから冷却するまで通常のはんだよりも大きな温度変化となり、同様にゆっくりと冷却していく必要がある。
Moreover, as described in
さらに、Ｎｉの添加によってはんだ濡れ性も低下するため、はんだ付け性が低下する。その結果、従来では、選択できる部品が限定される。また、基板の温度ムラと部品の耐熱性を考慮すると、基板上への部品の配置に制約が増えるため、これに伴うコストアップ、設計自由度の低下が懸念されるという課題があった。 Furthermore, since solder wettability is also reduced by the addition of Ni, solderability is reduced. As a result, conventionally, the parts that can be selected are limited. Further, considering the temperature variation of the substrate and the heat resistance of the components, there is a problem in that there are concerns about an increase in cost and a decrease in design freedom due to restrictions on the arrangement of components on the substrate.
この発明は上記課題を解決するもので、はんだ接合部における電気信号の流れの阻害要因を減少させて電気信号の劣化を抑えることにより、部品の選択と配置の制約を減らしてコストアップの回避と設計自由度を確保し、特に音響機器における音質の向上を図ることができるはんだ付け方法、はんだ接合構造および電子機器を得ることを目的とする。 The present invention solves the above-mentioned problem, and by reducing the obstruction factor of the flow of the electric signal in the solder joint portion to suppress the deterioration of the electric signal, it is possible to reduce the restrictions on the selection and arrangement of parts and avoid the cost increase. An object of the present invention is to obtain a soldering method, a solder joint structure, and an electronic device that can secure a degree of design freedom and can improve sound quality particularly in an audio device.
この発明に係るはんだ付け方法は、第１の部材を配置した第２の部材のランド上のはんだを選択的に加熱して溶融させ、溶融保持時間が経過すると急冷する。 In the soldering method according to the present invention, the solder on the land of the second member on which the first member is disposed is selectively heated and melted, and rapidly cooled when the melting holding time elapses.
この発明によれば、第１の部材を配置した第２の部材のランド上のはんだを選択的に加熱して溶融させてから急冷するので、ランドとはんだとの接合界面における金属間化合物層の厚さを薄くすることができる。これにより、はんだ接合部の電気信号の流れの阻害要因が減少し、電気信号の劣化が抑えられるので、部品の選択と配置の制約が減少してコストアップの回避と設計自由度が確保され、特に音響機器における音質の向上を図ることができる。 According to the present invention, the solder on the land of the second member on which the first member is disposed is selectively heated and melted and then rapidly cooled, so that the intermetallic compound layer at the joint interface between the land and the solder is formed. The thickness can be reduced. As a result, the obstruction factor of the electric signal flow in the solder joint portion is reduced, and the deterioration of the electric signal is suppressed.Therefore, the restriction on the selection and arrangement of parts is reduced, and the increase in cost and the degree of freedom of design are ensured, In particular, it is possible to improve the sound quality in the audio equipment.
実施の形態１．
図１は、この発明の実施の形態１に係る音響機器１の構成を示す図である。音響機器１は、この発明における電子機器を具体化したものであり、例えば、車載用音響機器で実現される。また、音響機器１は、この発明におけるはんだ接合構造を備えており、機器内部で、このはんだ接合構造におけるはんだ接合部を電気信号が通るように構成されている。
電気信号には音響信号がある。この発明におけるはんだ接合構造は、電気信号の流れの阻害要因が減少されるので、音響信号の劣化を抑えつつ出力することが可能である。
FIG. 1 is a diagram showing a configuration of an
An electrical signal is an acoustic signal. In the solder joint structure according to the present invention, since the obstruction factor of the electric signal flow is reduced, it is possible to output while suppressing deterioration of the acoustic signal.
音響機器１の構成としては、図１に示すように、再生部２、アンプ３、スピーカ４ａ，４ｂおよびケーブル５を備える。再生部２は、ＣＤ、ＤＶＤ、ＵＳＢメモリなどの記録メディアに記録されたコンテンツを再生する。再生されたコンテンツのうち、音響信号は、ケーブル５を介してアンプ３に出力される。アンプ３は、再生部２から入力した音響信号を増幅する。そして、アンプ３は、ケーブル５を介して音響信号をスピーカ４ａ，４ｂに出力する。スピーカ４ａ，４ｂは、ケーブル５を介してアンプ３から受け取った音響信号を音声出力する。
As shown in FIG. 1, the
再生部２、アンプ３、スピーカ４ａ，４ｂの内部に存在する電子部品と基板との電気的な接続によって、音響機器１の内部における音響信号の経路が構成される。
また、実施の形態１に係るはんだ接合構造のはんだ接合部が上記電気的な接続の一部を構成することで、上記はんだ接合部が音響信号の経路に介在することになる。
なお、図１において、再生部２、アンプ３およびスピーカ４ａ，４ｂをそれぞれ別々に設けた構成を示したが、これらが一体に構成されていてもよい。
An acoustic signal path inside the
Moreover, the solder joint part of the solder joint structure according to
Although FIG. 1 shows a configuration in which the
図２は、電子部品７が実装された基板６を示す図であり、図２（１）は、基板６を示す斜視図、図２（２）は、図２（１）の部分７ａの電子部品７を示す拡大上面図である。
図２（１）において、電子部品７は、この発明における第１の部材を具体化したものであり、はんだ接合部８を介して基板６に接合される対象となる部材である。
なお、第１の部材としては、電子回路を内蔵した電子部品であってもよいが、単に電気信号を通す導電性部材であってもよい。
FIG. 2 is a view showing the
In FIG. 2 (1), an
The first member may be an electronic component incorporating an electronic circuit, or may be a conductive member that simply passes an electrical signal.
基板６は、この発明における第２の部材を具体化したものであり、はんだ付けによって電子部品７が接合される。基板６には、例えば複数の電子部品７が実装されて音響機器１の内部に配置される。なお、第２の部材としては、図２（１）に示すような基板であってもよいが、第１の部材をはんだ付けするためのランドを備えるものであればよい。
The
図３は、はんだ接合構造を示す断面図である。図３（１）は、図２（２）のＡ−Ａ線で切った断面図であり、図３（２）は、図３（１）の部分１１ａを示す拡大断面図である。
図３（１）に示す例では、基板６上の対向した位置にランド１０がそれぞれ形成されている。ランド１０は、電子部品７をはんだ付けするための銅箔部である。電子部品７は、矩形形状の本体部の両端に電極を有する表面実装部品である。
FIG. 3 is a cross-sectional view showing a solder joint structure. FIG. 3A is a cross-sectional view taken along the line AA in FIG. 2B, and FIG. 3B is an enlarged cross-sectional view showing a
In the example shown in FIG. 3 (1), lands 10 are formed at opposing positions on the
電子部品７の電極をランド１０に配置しはんだ９を塗布する。はんだ９を加熱して溶融させてから冷却することにより、図３（１）に示すようなはんだ接合部８が形成される。
はんだ９としては、Ｓｎ−Ａｇ−Ｃｕはんだ合金（組成；Ａｇ＝３．０重量％、Ｃｕ＝０．５重量％、残部Ｓｎ）などを用いる。この組成のはんだ９の融点は、およそ２２０〜２３０℃である。
The electrode of the
As the
はんだ接合部８におけるはんだ９とランド１０との接合界面（はんだ接合界面）には、はんだ９とランド１０のＣｕとが化合した金属間化合物層１１が形成される。
また、金属間化合物層１１には、図３（２）に示すようにマイクロクラック１１ｂが形成される。マイクロクラック１１ｂは、溶融したはんだ９を冷却したときの凝固割れであり、溶融状態から冷却されたはんだ９の内部に蓄積される内部応力によって発生する。
At the joint interface (solder joint interface) between the
Further, as shown in FIG. 3B,
金属間化合物層１１を通る電子は、マイクロクラック１１ｂに蓄積された電荷により電子散乱される。従って、マイクロクラック１１ｂが増加すると、金属間化合物層１１における電気抵抗も増加することになる。
また、マイクロクラック１１ｂは、はんだ付けにおいて不可避的に発生するものであり、金属間化合物層１１が厚くなるに伴って増加する。このため、金属間化合物層１１が厚くなると、マイクロクラック１１ｂに起因した電気抵抗も増加する。
Electrons passing through the
Moreover, the
次に、実施の形態１に係るはんだ付け方法について説明する。
図４は、実施の形態１に係るはんだ付け方法の概要を示す図であり、はんだ付けを行う様子を電子部品７の上方からみている。実施の形態１に係るはんだ付け方法では、図４に示すように、熱源１２と冷却源１３を用いる。
Next, a soldering method according to the first embodiment will be described.
FIG. 4 is a diagram showing an outline of the soldering method according to the first embodiment, and the state of soldering is viewed from above the
熱源１２は、図３に示したランド１０上のはんだ９を選択的に加熱して溶融させる。例えば、レーザ光をはんだ９に集光するレーザ照射ヘッド、はんだコテなどで実現される。
冷却源１３は、熱源１２により加熱溶融されたはんだ９を冷却する。例えば、冷却ガスをはんだ９に吹き付ける冷却ノズル、空気流を送るファンなどで実現される。
The
The cooling
図５は、実施の形態１に係るはんだ付け方法の基板温度分布を示す図である。前述したように、ランド１０上のはんだ９は、熱源１２によって選択的に加熱される。
このため、図５に示すようにランド１０上のはんだ９とその極近い部分の温度分布６ａが、はんだ溶融温度以上の高温になっている。また、これ以外の基板６および電子部品７の本体部の温度分布６ｂは、ほぼ常温になっている。すなわち、実施の形態１では、温度分布６ａの領域から温度分布６ｂの領域へ向けて伝熱されるので、加熱を終了したときにはんだ接合部８を急冷することが可能である。
FIG. 5 is a diagram showing a substrate temperature distribution of the soldering method according to the first embodiment. As described above, the
For this reason, as shown in FIG. 5, the
図６は、従来のリフローはんだ付けの概要を示す図であって、リフロー炉１０１の内部が透けて見えるように記載している。リフローはんだ付けシステム１００は、図６に示すように電子部品７が搭載された基板６をリフロー炉１０１に搬送し、ヒーター１０２ａ，１０２ｂで加熱してはんだ付けを行うシステムである。リフロー炉１０１の内部には、ヒーター１０２ａ，１０２ｂが対向面にそれぞれ配置されている。
FIG. 6 is a diagram showing an outline of conventional reflow soldering, and shows the inside of the
コンベア１０３で搬送された基板６は、ヒーター１０２ａとヒーター１０２ｂとの間で加熱され、はんだ９が溶融する。コンベア１０３による搬送が進んで、基板６がヒーター１０２ａとヒーター１０２ｂとの間を抜けると、徐々にはんだ９が冷却されていく。
The board |
図７は、このようなリフローはんだ付けによる基板６の温度分布を示す図である。
図２（１）に示したように、基板６には、熱容量の異なる大小様々な電子部品７が実装される場合がある。この場合、ヒーター１０２ａ，１０２ｂによって基板６が加熱されると、図７に示すような高温の温度分布６ａと低温の温度分布６ｂとが混在する温度ムラが発生する。なお、リフローはんだ付けシステム１００が同じであっても、温度ムラの状態は、基板６ごとに異なる。
FIG. 7 is a view showing the temperature distribution of the
As shown in FIG. 2A, various large and small
図８は、実施の形態１に係るはんだ付け方法（図中、高速冷却はんだ付けと記載する）とリフローはんだ付けの温度プロファイルを示す図であり、各はんだ付け方法で形成したはんだ接合部の温度プロファイルを示している。
従来のリフローはんだ付けにおいて、図７に示した温度分布６ａの領域に配置された電子部品７は、図５の場合と異なって電子部品７の電極以外の本体部も高温になっている。
従って、このような電子部品７が高温から低温へ急激に変化すると、電子部品７の耐熱性によっては温度変化に耐えられず損傷する場合がある。
FIG. 8 is a diagram showing a temperature profile of the soldering method according to the first embodiment (described as high-speed cooling soldering in the figure) and reflow soldering, and the temperature of the solder joint formed by each soldering method. Shows the profile.
In the conventional reflow soldering, unlike the case of FIG. 5, the
Therefore, when such an
従来のリフローはんだ付けでは、温度プロファイルＰ１に示すように、加熱時間Ｔａでヒーター１０２ａ，１０２ｂによって基板６を加熱してはんだ９を溶融させ、一定の溶融保持時間Ｔｂが経過した後、冷却時間Ｔｃではんだ接合部を冷却している。
前述したように、従来のリフローはんだ付けでは、加熱によって電子部品７の本体部も高温になっているので、はんだ溶融温度から比較的遅い冷却速度（おおむね５℃／秒以下）ではんだ接合部が冷却される。
In the conventional reflow soldering, as shown in the temperature profile P1, the
As described above, in the conventional reflow soldering, the body portion of the
一方、実施の形態１に係るはんだ付け方法では、温度プロファイルＰ２に示すように、加熱時間Ｔａでランド１０上のはんだ９とその極近い部分のみを加熱してはんだ９を溶融させ、一定の溶融保持時間Ｔｂが経過すると、冷却時間Ｔｃで急冷している。
はんだ９の冷却速度は、５０℃／秒以上、より好ましくは１００℃／秒とする。
なお、実施の形態１では、全く同じ仕様のサンプルを用いたリフローはんだ付けと比較して、冷却速度は、リフローはんだ付けの１０倍以上とする。ただし、この冷却速度は、はんだ接合部８または電子部品７に損傷を与えない程度であればよい。
On the other hand, in the soldering method according to the first embodiment, as shown in the temperature profile P2, only the
The cooling rate of the
In the first embodiment, the cooling rate is 10 times or more that of reflow soldering as compared with reflow soldering using a sample having exactly the same specifications. However, the cooling rate may be a level that does not damage the
図９は、はんだ接合部８，８ａを示す図である。図９（１）は、従来のリフローはんだ付けで形成されたはんだ接合部８ａの断面図、図９（２）は、実施の形態１に係るはんだ付け方法で形成されたはんだ接合部８の断面図である。図９において、はんだ接合部８ａにおける金属間化合物層１１ａの厚さをＣ１とし、はんだ接合部８における金属間化合物層１１の厚さをＣ２とする。
FIG. 9 is a diagram showing the
従来のリフローはんだ付けでは、図８に示したように、はんだ溶融温度から比較的遅い冷却速度ではんだ接合部８ａが冷却される。このため、はんだ９が高い温度に維持される時間も長くなり、はんだ接合界面における金属間化合物層１１ａの結晶が成長する。これにより、金属間化合物層１１ａの厚さＣ１は、おおむね２μｍを超える値となる。
また、はんだ９が高い温度に維持されている間、金属間化合物層１１ａには内部応力が蓄積してマイクロクラック１１ｂが増加する。これによって、マイクロクラック１１ｂの電荷蓄積に起因した電子散乱も増加する。さらに金属間化合物層１１ａの厚さＣ１も増加する。なお、マイクロクラック１１ｂおよび電子散乱の影響は、金属間化合物層１１ａの厚さに比例して大きくなる。
In the conventional reflow soldering, as shown in FIG. 8, the solder joint 8a is cooled at a relatively slow cooling rate from the solder melting temperature. For this reason, the time during which the
Further, while the
これに対し、実施の形態１に係るはんだ付け方法は、全く同じ仕様のサンプルを用いたリフローはんだ付けにおける冷却速度の１０倍以上の速度で冷却することで、金属間化合物層１１の成長を抑制している。これにより、金属間化合物層１１の厚さＣ２は、金属間化合物層１１ａの厚さＣ１の１／２程度またはそれ以下となる。ただし、Ｃ１＝ゼロではない。ゼロである場合は、はんだ接合ができていないと考えられる。
例えば、高速冷却はんだ付けでは、金属間化合物層１１の厚さＣ２が１．５μｍまでの範囲であるはんだ接合部８を得ることができる。これは、リフローはんだ付けに代表される従来のはんだ付け方法では得られない厚さである。
On the other hand, the soldering method according to the first embodiment suppresses the growth of the
For example, in the high-speed cooling soldering, the solder
このように実施の形態１に係るはんだ付け方法では、金属間化合物層１１の厚さＣ２を薄くすることにより、金属間化合物層１１における電子の移動距離が短くなり、電気抵抗が減少する。従って、はんだ接合部８における電気信号の流れの阻害要因が減少し、電気信号の劣化を抑えることができる。すなわち、実施の形態１に係るはんだ接合構造において、金属間化合物層１１の厚さＣ２が１．５μｍまでの範囲であるはんだ接合部８は、上記のような効果が得られる特別な技術的特徴といえる。
Thus, in the soldering method according to the first embodiment, by reducing the thickness C2 of the
リフローはんだ付けに代表される従来のはんだ付け方法では、金属間化合物層１１ａにおおむね８０ＭＰａを超える内部応力が生じる。
これに対し、高速冷却はんだ付けでは、金属間化合物層１１の内部応力が−５０ＭＰａから５０ＭＰａの範囲であるはんだ接合部８を得ることができる。これは、従来のはんだ付けでは得られない内部応力である。金属間化合物層１１の内部応力が減少することで、金属間化合物層１１の結晶格子の電子散乱が減少し、電気抵抗が減少する。
従って、実施の形態１に係るはんだ接合構造において、金属間化合物層１１の内部応力が−５０ＭＰａから５０ＭＰａの範囲であるはんだ接合部８は、上記のような効果が得られる特別な技術的特徴といえる。
In a conventional soldering method typified by reflow soldering, internal stress exceeding approximately 80 MPa is generated in the
On the other hand, in the high-speed cooling soldering, the solder
Therefore, in the solder joint structure according to the first embodiment, the solder
さらに、高速冷却はんだ付けによって、金属間化合物層１１において長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないはんだ接合部８を得ることができる。
マイクロクラック１１ｂの有無は、はんだ接合部８の断面を電子顕微鏡で拡大して撮影した画像の金属間化合物層１１における長さが２μｍ以上のマイクロクラック１１ｂの数をカウントした結果から判断する。
長さが２μｍ以上のマイクロクラック１１ｂが、０あるいは上記効果が得られなくなる予め定めた規定数未満であれば、実質的に存在しないと判断する。
Furthermore, the solder
The presence / absence of the
If the number of
このように金属間化合物層１１において長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないことは、従来のはんだ付けでは得られない特性である。
マイクロクラック１１ｂは、前述したように、金属間化合物層１１における電気抵抗を増加させる要因となり、特に長さが２μｍ以上のマイクロクラック１１ｂが存在すると、音響装置における音質の向上が図れない。
従って、実施の形態１に係るはんだ接合構造において、金属間化合物層１１に長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないはんだ接合部８は、上記のような効果が得られる特別な技術的特徴といえる。
Thus, the fact that the
As described above, the
Therefore, in the solder joint structure according to the first embodiment, the solder
なお、実施の形態１に係るはんだ付け方法においても、Ｎｉを添加したはんだを用いてもよい。前述したように、Ｎｉの添加によってはんだの融点が高くなるが、はんだ部分を選択的に加熱することで、基板６の温度分布が高温側にシフトすることがない。
従って、選択できる部品の限定が減り、基板６上への電子部品７の配置における制約も減るので、これに伴うコストアップ、設計自由度の低下を解消することができる。
In the soldering method according to the first embodiment, Ni-added solder may also be used. As described above, the melting point of the solder is increased by the addition of Ni, but the temperature distribution of the
Accordingly, the number of parts that can be selected is reduced, and the restrictions on the arrangement of the
以上のように、実施の形態１に係るはんだ付け方法は、電子部品７を配置した基板６のランド１０上のはんだ９を選択的に加熱して溶融させ、溶融保持時間が経過すると急冷する。なお、冷却速度は、例えば、５０℃／秒以上の速度とする。
このようにすることで、はんだ接合界面における金属間化合物層１１の厚さを薄くすることができる。従って、はんだ接合部８の電気信号の流れの阻害要因が減少し、電気信号の劣化が抑えられるので、部品の選択と配置の制約が減少してコストアップの回避と設計自由度が確保され、特に音響機器における音質の向上を図ることができる。
すなわち、金属間化合物層１１の厚さＣ２の減少、内部応力の減少、マイクロクラック１１ｂの減少によって、金属間化合物層１１における電気信号の劣化が抑えられるため、原音に近づき、音質が向上する。
As described above, in the soldering method according to the first embodiment, the
By doing in this way, the thickness of the
That is, the reduction of the thickness C2 of the
また、実施の形態１に係るはんだ接合構造は、基板６と、電子部品７と、電子部品７を配置した基板６のランド１０上のはんだ９を選択的に加熱して溶融させてから急冷して形成されたはんだ接合部８とを備える。特に、はんだ接合部８は金属間化合物層１１の厚さＣ２が１．５μｍまでの範囲である。
このように構成することで、はんだ接合界面における金属間化合物層１１の厚さが薄いはんだ接合構造を提供することができる。これにより、上記効果を得ることができる。
In addition, the solder joint structure according to the first embodiment has the
With such a configuration, it is possible to provide a solder joint structure in which the thickness of the
実施の形態２．
実施の形態２では、基板のランドに下地処理を施してはんだ接合界面の金属間化合物を等軸粒状に形成する。なお、実施の形態２におけるはんだ接合構造は、ランドに下地処理を行う以外は、図３に示した構造と基本的に同じである。従って、はんだ接合構造全体については図３を参照するものとする。
In the second embodiment, a substrate land is subjected to a ground treatment to form an intermetallic compound at the solder joint interface in an equiaxed granular form. The solder joint structure in the second embodiment is basically the same as the structure shown in FIG. 3 except that the ground treatment is performed on the lands. Therefore, refer to FIG. 3 for the entire solder joint structure.
図１０は、この発明の実施の形態２に係るはんだ付け方法の一例を示す図である。
図１０（１）は基板６のランド１０ａを示す上面図、図１０（２）は核１０ｂを格子状に配置したランド１０ａを示す拡大図である。図１０（３）は、核１０ｂ間の距離Ｄ１を示している。なお、従来の一般的な基板のランドには、後述する下地処理が施されておらず、滑らかな表面を有する。
FIG. 10 shows an example of a soldering method according to
FIG. 10A is a top view showing the
ランド１０ａには、図１０（１）および図１０（２）に示すように、複数の核１０ｂを格子状に並べた下地処理が施されている。核１０ｂはランド１０ａの表面を格子状に微細に突出させたものである。
また、格子の間隔、すなわち核１０ｂ間の距離Ｄ１は０．１μｍ〜１０μｍとするが、より好ましくは０．３μｍ〜３μｍである。
As shown in FIGS. 10 (1) and 10 (2), the
Moreover, although the space | interval of a grating | lattice, ie, the distance D1 between the
ランド１０ａに配置されたはんだ９を加熱して溶融すると、はんだ９とランド１０ａとの接合界面に金属間化合物層１１が形成される。このとき、格子状に配置された核１０ｂが金属間化合物層１１の結晶成長の起点となり、金属間化合物層１１は、等軸粒状に形成される。これにより、金属間化合物層１１におけるマイクロクラック１１ｂが減少する。
なお、はんだ付けはリフローはんだ付けであってもよい。
When the
The soldering may be reflow soldering.
また、実施の形態２におけるランドには、以下のような下地処理を行ってもよい。
図１１は、実施の形態２に係るはんだ付け方法のもう一つの例を示す図である。図１１（１）は基板６のランド１０ｃを示す上面図、図１１（２）は均一粗面のランド１０ｃを示す拡大図である。図１１（３）は、凹凸１０ｄ間の距離を示している。
In addition, the following ground treatment may be performed on the land in the second embodiment.
FIG. 11 is a diagram illustrating another example of the soldering method according to the second embodiment. 11A is a top view showing the
ランド１０ｃには、図１１（１）および図１１（２）に示すように、均一な粗さの面となるように下地処理が施されている。例えば、ランド１０ｃの表面には、梨地状に均一な凹凸１０ｄが形成される。なお、凹凸１０ｄの大きさ、すなわち凹凸１０ｄ間の距離Ｄ２は０．１μｍ〜１０μｍとするが、より好ましくは０．３μｍ〜３μｍである。
As shown in FIGS. 11 (1) and 11 (2), the
ランド１０ｃに配置されたはんだ９を加熱して溶融すると、はんだ９とランド１０ｃとの接合界面に金属間化合物層１１が形成される。このとき、均一な凹凸１０ｄが、金属間化合物層１１の結晶成長の起点となり、金属間化合物層１１は、等軸粒状に形成される。これにより、金属間化合物層１１におけるマイクロクラック１１ｂが減少する。
なお、はんだ付けはリフローはんだ付けであってもよい。
When the
The soldering may be reflow soldering.
これまで、下地処理として、核１０ｂ、凹凸１０ｄを形成する場合を示したが、これに限定されるものではない。例えば、ランドの表面に格子状に微細な溝を形成してもよい。すなわち、下地処理は、金属間化合物層１１の結晶成長が制御されて等軸粒状に形成されるものであればよい。
例えば、核１０ｂ、凹凸１０ｄのような下地を有するランド１０ａ，１０ｃを使用してはんだ接合することによって、金属間化合物層１１における内部応力が−５０ＭＰａから５０ＭＰａの範囲であるはんだ接合部８を得ることができる。これは、下地処理を行わない従来のランドを用いたはんだ付けでは得られない内部応力である。
従って、実施の形態２に係るはんだ接合構造において、金属間化合物層１１の内部応力が−５０ＭＰａから５０ＭＰａの範囲であるはんだ接合部８は、上記のような効果が得られる特別な技術的特徴といえる。
So far, the case where the
For example,
Therefore, in the solder joint structure according to the second embodiment, the solder
さらに、核１０ｂ、凹凸１０ｄのような下地を有するランド１０ａ，１０ｃを使用してはんだ接合することによって、金属間化合物層１１において長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないはんだ接合部８を得ることができる。
マイクロクラック１１ｂの有無の判断は、実施の形態１で説明したものと同様である。
このように金属間化合物層１１において長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないことは、下地処理を施していない従来のランドを使用したはんだ付けでは得られない特性である。
従って、実施の形態２に係るはんだ接合構造において、金属間化合物層１１に長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないはんだ接合部８は、上記のような効果が得られる特別な技術的特徴といえる。
Further, by soldering using
The determination of the presence or absence of the
Thus, the fact that the
Therefore, in the solder joint structure according to the second embodiment, the solder
なお、実施の形態２に係るはんだ付け方法においても、Ｎｉを添加したはんだを用いてもよい。前述したようにＮｉの添加によってはんだの融点が高くなるが、前述したような下地処理をランドに施すことで、従来のリフローはんだ付けと同様な温度プロファイルであっても、金属間化合物層１１を等軸粒化することができる。
従って、選択できる部品の限定が減り、基板６上への電子部品７の配置における制約も減るので、これに伴うコストアップ、設計自由度の低下を解消することができる。
In the soldering method according to the second embodiment, Ni-added solder may be used. As described above, the melting point of the solder is increased by the addition of Ni. However, by applying the ground treatment as described above to the land, the
Accordingly, the number of parts that can be selected is reduced, and the restrictions on the arrangement of the
また、実施の形態１と実施の形態２を組み合わせてもよい。すなわち、上記下地処理を施したランド１０ａまたはランド１０ｃに配置したはんだ９を選択的に加熱して溶融させてから急冷する。このように構成することで、等軸粒化された金属間化合物層１１の厚さを薄く形成することができる。従って、実施の形態１と実施の形態２に示した双方の効果が得られる。
Further, the first embodiment and the second embodiment may be combined. That is, the
以上のように、実施の形態２に係るはんだ付け方法において、基板６のランド１０ａ，１０ｃには、はんだ接合界面の金属間化合物層１１が等軸粒状に形成される下地処理が施されている。電子部品７は、基板６のランド１０ａ，１０ｃのいずれかにはんだ付けされる。ランド１０ａは、金属間化合物層１１が等軸粒状に形成される起点となる核１０ｂが格子状に並んで形成されている。あるいは、ランド１０ｃは、金属間化合物層１１が等軸粒状に形成される起点となる凹凸１０ｄが均一に形成されている。
このように構成することで、はんだ接合界面における金属間化合物層１１が等軸粒状に形成されるので、はんだ接合部８の電気信号の流れの阻害要因が減少し、電気信号の劣化が抑えられるので、部品の選択と配置の制約が減少してコストアップの回避と設計自由度が確保され、特に音響機器における音質の向上を図ることができる。
As described above, in the soldering method according to the second embodiment, the
With such a configuration, the
また、実施の形態２に係るはんだ接合構造は、基板６、電子部品７、ランド１０ａ，１０ｃ、はんだ接合部８を備える。ランド１０ａ，１０ｃは、基板６に設けられて、はんだ９との接合界面における金属間化合物層１１が等軸粒状に形成される下地処理が施される。はんだ接合部８は、電子部品７とランド１０ａ，１０ｃとを接合する。
このように構成することで、はんだ接合界面における金属間化合物層１１が等軸粒状に形成されたはんだ接合構造を提供することができる。
The solder joint structure according to the second embodiment includes a
By comprising in this way, the solder joint structure in which the
実施の形態３．
実施の形態３では、凝固中のはんだに強電磁場を印加することにより、はんだ接合界面の金属間化合物を等軸粒状に形成する。なお、実施の形態３におけるはんだ接合構造は、強電磁場を印加する以外は、図３に示した構造と基本的に同じである。従って、はんだ接合構造全体については図３を参照するものとする。
In the third embodiment, an intermetallic compound at the solder joint interface is formed in an equiaxed granular form by applying a strong electromagnetic field to the solidifying solder. The solder joint structure in the third embodiment is basically the same as the structure shown in FIG. 3 except that a strong electromagnetic field is applied. Therefore, refer to FIG. 3 for the entire solder joint structure.
図１２は、この発明の実施の形態３に係るはんだ付け方法を示す図であり、強電磁場の印加が可能なリフローはんだ付けシステム１００ａを示している。なお、図１２では、リフロー炉１４の内部が透けて見えるように記載している。
リフローはんだ付けシステム１００ａは、図６に示すように電子部品７が搭載された基板６をリフロー炉１４に搬送し、ヒーター１６ａ，１６ｂで加熱してはんだ付けを行う。
リフロー炉１４の内部には、強電磁場発生装置１５ａ，１５ｂが対向面にそれぞれ配置され、ヒーター１６ａ，１６ｂが対向面にそれぞれ配置されている。
FIG. 12 is a diagram showing a soldering method according to
As shown in FIG. 6, the
Inside the
コンベア１７で搬送された基板６は、ヒーター１６ａとヒーター１６ｂとの間で加熱され、はんだ９が溶融する。溶融保持時間が経過すると、強電磁場発生装置１５ａ，１５ｂは、冷却中のはんだ９に対して強電磁場を印加する。電磁場の強さは３Ｔ〜１０Ｔとするが、より好ましくは５Ｔ〜７Ｔである。
The board |
基板６は、はんだ９の冷却中に、強電磁場発生装置１５ａ，１５ｂによって強電磁場が印加されながら徐々に冷却される。このように強電磁場によって金属間化合物層１１の結晶成長が制御されて等軸粒状に形成される。
例えば、強電磁場を印加してはんだ接合することで、金属間化合物層１１における内部応力が−５０ＭＰａから５０ＭＰａの範囲であるはんだ接合部８を得ることができる。
これは、強電磁場を印加しない従来のランドを用いたはんだ付けでは得られない内部応力である。従って、実施の形態３に係るはんだ接合構造において、金属間化合物層１１の内部応力が−５０ＭＰａから５０ＭＰａの範囲であるはんだ接合部８は、上記のような効果が得られる特別な技術的特徴といえる。
The
For example, the
This is an internal stress that cannot be obtained by soldering using a conventional land that does not apply a strong electromagnetic field. Therefore, in the solder joint structure according to the third embodiment, the solder
さらに、強電磁場を印加してはんだ接合することで、金属間化合物層１１において長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないはんだ接合部８を得ることができる。マイクロクラック１１ｂの有無の判断は、実施の形態１で説明したものと同様である。このように金属間化合物層１１において、長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないことは、強電磁場を印加しない従来のランドを使用したはんだ付けでは得られない特性である。
従って、実施の形態３に係るはんだ接合構造において、金属間化合物層１１に長さが２μｍ以上のマイクロクラック１１ｂが実質的に存在しないはんだ接合部８は、上記のような効果が得られる特別な技術的特徴といえる。
Furthermore, by applying a strong electromagnetic field and soldering, a
Therefore, in the solder joint structure according to the third embodiment, the solder
なお、実施の形態３に係るはんだ付け方法においても、Ｎｉを添加したはんだを用いてもよい。前述したようにＮｉの添加によってはんだの融点が高くなるが、強電磁場を印加することで、従来のリフローはんだ付けと同様な温度プロファイルであっても、金属間化合物層１１を等軸粒化することができる。
従って、選択できる部品の限定が減り、基板６上への電子部品７の配置における制約も減るので、これに伴うコストアップ、設計自由度の低下を解消することができる。
In the soldering method according to the third embodiment, Ni-added solder may be used. As described above, the melting point of the solder is increased by the addition of Ni, but by applying a strong electromagnetic field, the
Accordingly, the number of parts that can be selected is reduced, and the restrictions on the arrangement of the
また、実施の形態１と実施の形態３を組み合わせてもよい。
すなわち、はんだ９を選択的に加熱して溶融させ、溶融保持時間が経過すると、強電磁場を印加しながら急冷する。このようにしても等軸粒化された金属間化合物層１１の厚さを薄く形成することができる。従って、実施の形態１と実施の形態３に示した双方の効果が得られる。
Further, the first embodiment and the third embodiment may be combined.
That is, when the
さらに、実施の形態２と実施の形態３を組み合わせてもよい。すなわち、実施の形態２で示した下地処理を施したランドに配置したはんだ９を加熱して溶融させ、冷却するときに強電磁場を印加する。このように構成することでも金属間化合物層１１を等軸粒化することができる。従って、実施の形態２と実施の形態３に示した双方の効果が得られる。
Furthermore, the second embodiment and the third embodiment may be combined. That is, a strong electromagnetic field is applied when the
さらに、実施の形態１、実施の形態２および実施の形態３を組み合わせてもよい。
すなわち、実施の形態２で示した下地処理を施したランドに配置したはんだ９を選択的に加熱して溶融させ、冷却するときに強電磁場を印加しながら急冷する。このようにしても等軸粒化された金属間化合物層１１の厚さを薄く形成することができる。従って、実施の形態１、実施の形態２および実施の形態３に示した双方の効果が得られる。
Furthermore, the first embodiment, the second embodiment, and the third embodiment may be combined.
That is, the
以上のように、実施の形態３に係るはんだ付け方法は、電子部品７を基板６に接合する部分に配置されたはんだ９を加熱して溶融させ、溶融保持時間が経過すると、強電磁場を印加しながらはんだ接合部８を冷却する。電磁場の強さは、３Ｔから１０Ｔまでの範囲である。このように構成することでも、はんだ接合界面における金属間化合物層１１が等軸粒状に形成されるので、はんだ接合部８の電気信号の流れの阻害要因が減少し、電気信号の劣化が抑えられるので、部品の選択と配置の制約が減少してコストアップの回避と設計自由度が確保され、特に音響機器における音質の向上を図ることができる。
As described above, the soldering method according to the third embodiment applies a strong electromagnetic field when the
また、実施の形態３に係るはんだ接合構造は、基板６と、電子部品７と、電子部品７を配置した基板６のランド１０上のはんだ９を加熱して溶融させてから強電磁場を印加しながら冷却して形成されたはんだ接合部８とを備える。このように構成することで、はんだ接合界面における金属間化合物層１１が等軸粒状に形成されたはんだ接合構造を提供することができる。
The solder joint structure according to the third embodiment applies a strong electromagnetic field after heating and melting the
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of each embodiment, any component of each embodiment can be modified, or any component can be omitted in each embodiment. .
１ 音響機器、２ 再生部、３ アンプ、４ａ，４ｂ スピーカ、５ ケーブル、６ 基板、７ 電子部品、８，８ａ はんだ接合部、９ はんだ、１０，１０ａ，１０ｃ ランド、１０ｂ 核、１０ｄ 凹凸、１１，１１ａ 金属間化合物層、１１ｂ マイクロクラック、１２ 熱源、１３ 冷却源、１４，１０１ リフロー炉、１５ａ，１５ｂ 強電磁場発生装置、１６ａ，１６ｂ，１０２ａ，１０２ｂ ヒーター、１７，１０３ コンベア、１００，１００ａ リフローはんだ付けシステム。
DESCRIPTION OF
Claims (14)
前記第１の部材を配置した前記第２の部材のランド上のはんだを選択的に加熱して溶融させ、溶融保持時間が経過すると急冷することを特徴とするはんだ付け方法。 A soldering method for soldering a first member to a second member,
A soldering method, wherein the solder on the land of the second member on which the first member is arranged is selectively heated and melted, and rapidly cooled when the melting holding time elapses.
前記第２の部材のランドには、はんだとの接合界面における金属間化合物が等軸粒状に形成される下地処理が施されており、前記第１の部材と前記第２の部材のランドとの間をはんだ付けすることを特徴とするはんだ付け方法。 A soldering method for soldering a first member to a second member,
The land of the second member is subjected to a ground treatment in which an intermetallic compound at the joint interface with the solder is formed in an equiaxed granular shape, and the land of the first member and the land of the second member A soldering method characterized by soldering a gap.
前記第１の部材を配置した前記第２の部材のランド上のはんだを加熱して溶融させてから強電磁場を印加しながら冷却することを特徴とするはんだ付け方法。 A soldering method for soldering a first member to a second member,
A soldering method, wherein the solder on the land of the second member on which the first member is disposed is heated and melted and then cooled while applying a strong electromagnetic field.
ランドを有する第２の部材と、
前記第１の部材と前記第２の部材の前記ランドを接合し、前記ランドとはんだの接合界面の金属間化合物層における内部応力が−５０ＭＰａから５０ＭＰａの範囲であるはんだ接合部を備えたことを特徴とするはんだ接合構造。 A first member;
A second member having a land;
The lands of the first member and the second member are joined, and a solder joint part having an internal stress in a range of −50 MPa to 50 MPa in an intermetallic compound layer at a joint interface between the land and the solder is provided. Characteristic solder joint structure.
ランドを有する第２の部材と、
前記第１の部材と前記第２の部材の前記ランドを接合し、前記ランドとはんだの接合界面の金属間化合物層において長さが２μｍ以上のマイクロクラックが実質的に存在しないはんだ接合部を備えたことを特徴とするはんだ接合構造。 A first member;
A second member having a land;
A solder joint portion that joins the lands of the first member and the second member and is substantially free of microcracks having a length of 2 μm or more in an intermetallic compound layer at a joint interface between the lands and the solder; Solder joint structure characterized by that.
ランドを有する第２の部材と、
前記第１の部材と前記第２の部材のランドを接合し、前記ランドとはんだの接合界面の金属間化合物層の厚さが１．５μｍまでの範囲であるはんだ接合部を備えたことを特徴とするはんだ接合構造。 A first member;
A second member having a land;
The land of the 1st member and the 2nd member of the above-mentioned is joined, and the solder joint part in which the thickness of the intermetallic compound layer of the joint interface of the land and the solder is 1.5 micrometers is provided. Solder joint structure.
ランドを有する第２の部材と、
前記第１の部材と前記ランドとを接合するはんだ接合部を備え、
前記ランドは、はんだとの接合界面の金属間化合物が等軸粒状になる下地を有することを特徴とするはんだ接合構造。 A first member;
A second member having a land;
A solder joint for joining the first member and the land;
The land has a base in which an intermetallic compound at a joint interface with a solder has an equiaxed granular shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015144762A JP6516607B2 (en) | 2015-07-22 | 2015-07-22 | Soldering method, solder joint structure and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015144762A JP6516607B2 (en) | 2015-07-22 | 2015-07-22 | Soldering method, solder joint structure and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017024042A true JP2017024042A (en) | 2017-02-02 |
| JP6516607B2 JP6516607B2 (en) | 2019-05-22 |
Family
ID=57944745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015144762A Expired - Fee Related JP6516607B2 (en) | 2015-07-22 | 2015-07-22 | Soldering method, solder joint structure and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6516607B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016353A (en) * | 2000-06-28 | 2002-01-18 | Canon Inc | Reflow soldering method and mounting board |
| JP2003181632A (en) * | 2001-12-11 | 2003-07-02 | Matsushita Electric Ind Co Ltd | Method and device for soldering |
| JP2004039526A (en) * | 2002-07-05 | 2004-02-05 | Nissan Motor Co Ltd | Fuel cell system |
| JP2011060875A (en) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | Electronic component built-in substrate and method of manufacturing the same, and semiconductor device using the substrate |
| US20120125981A1 (en) * | 2010-11-24 | 2012-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal Gradient Reflow for Forming Columnar Grain Structures for Solder Bumps |
| JP2017518186A (en) * | 2014-06-02 | 2017-07-06 | ヴァレオ エキプマン エレクトリク モトゥール | Process for permanently joining two parts by transient liquid phase interdiffusion |
-
2015
- 2015-07-22 JP JP2015144762A patent/JP6516607B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016353A (en) * | 2000-06-28 | 2002-01-18 | Canon Inc | Reflow soldering method and mounting board |
| JP2003181632A (en) * | 2001-12-11 | 2003-07-02 | Matsushita Electric Ind Co Ltd | Method and device for soldering |
| JP2004039526A (en) * | 2002-07-05 | 2004-02-05 | Nissan Motor Co Ltd | Fuel cell system |
| JP2011060875A (en) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | Electronic component built-in substrate and method of manufacturing the same, and semiconductor device using the substrate |
| US20120125981A1 (en) * | 2010-11-24 | 2012-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal Gradient Reflow for Forming Columnar Grain Structures for Solder Bumps |
| JP2017518186A (en) * | 2014-06-02 | 2017-07-06 | ヴァレオ エキプマン エレクトリク モトゥール | Process for permanently joining two parts by transient liquid phase interdiffusion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6516607B2 (en) | 2019-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6127833B2 (en) | Manufacturing method of joined body and manufacturing method of power module substrate | |
| JP6865605B2 (en) | Common mode choke coil | |
| JP2018148081A (en) | Coil component | |
| JP2005244228A (en) | Device and method of mounting die | |
| JP2008227271A (en) | Electronic device and electronic component mounting method | |
| JP2018148080A (en) | Coil component | |
| SG182168A1 (en) | Method for preventing void formation in a solder joint | |
| JP2015050347A (en) | Semiconductor device and manufacturing method of the same | |
| JP2005260181A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP2008226916A (en) | Heat dissipation component and manufacturing method thereof, and heat dissipation structure | |
| JP2003268403A (en) | Copper micro-ball and method for manufacturing the same | |
| JP5807145B2 (en) | Mounting structure | |
| JPH03281088A (en) | Solder and production thereof | |
| JP6516607B2 (en) | Soldering method, solder joint structure and electronic device | |
| JP2009154195A (en) | Soldering device | |
| JP2004363293A (en) | Solar cell module and manufacturing method thereof | |
| JP6613144B2 (en) | Insulating substrate manufacturing method | |
| JP2008300792A (en) | Semiconductor device, and manufacturing method thereof | |
| JPS5973943A (en) | Manufacture of amorphous alloy laminate | |
| CN202455656U (en) | Metal baseplate assembled with PCB and PCB component | |
| JP5989860B2 (en) | Vacuum container manufacturing method | |
| JP2018107367A (en) | Power semiconductor module | |
| TWI664686B (en) | Installation method of nuclear column | |
| JP5039070B2 (en) | Semiconductor device | |
| US8300421B2 (en) | Electronic component and method of manufacturing electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6516607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |