JP2017003903A - 液晶表示装置 - Google Patents

Abstract

【課題】 液晶層中のイオンによる表示品位の低下を防止する。
【解決手段】 一実施形態に係る液晶表示装置は、第１基板と、第２基板と、液晶層とを備える。上記第１基板は、第１副画素と、第２副画素と、上記第１副画素及び上記第２副画素の間で互いに間隔を空けて延びる第１配線及び第２配線と、最外層に位置する第１配向膜とを備える。上記第２基板は、上記第１配向膜と対向する第２配向膜を備える。上記液晶層は、上記第１配向膜及び上記第２配向膜の間に保持される。さらに、上記第１基板は、上記第１配線及び上記第２配線の間に、上記第１配向膜の表面が窪んだ溝部を有し、この溝部の内部が上記液晶層で満たされている。
【選択図】 図６

Description

本発明の実施形態は、液晶表示装置に関する。

液晶表示装置は、一般に、スイッチング素子や画素電極が形成されたアレイ基板と、このアレイ基板と対向する対向基板と、アレイ基板及び対向基板の間に配置された液晶層とを備える。

液晶表示装置の液晶層には、アレイ基板や対向基板に含まれる要素やアレイ基板及び対向基板の貼り合せ部分などから侵入した不純物に起因したイオンが存在する。このイオンは、例えば液晶表示装置の駆動に応じて液晶層中を移動する。

液晶層においてイオンの密度が局所的に高まると、この部分において液晶層に印加される実行電圧が低下し得る。これに応じて、当該部分の輝度が低下し、表示画像において黒ムラなどの影響が現れることがある。

特開２０１０−７９１５０号公報

本発明が解決しようとする課題は、液晶表示装置において液晶層中のイオンによる表示品位の低下を防止することである。

一実施形態に係る液晶表示装置は、第１基板と、第２基板と、液晶層とを備える。上記第１基板は、第１副画素と、第２副画素と、上記第１副画素及び上記第２副画素の間で互いに間隔を空けて延びる第１配線及び第２配線と、最外層に位置する第１配向膜とを備える。上記第２基板は、上記第１配向膜と対向する第２配向膜を備える。上記液晶層は、上記第１配向膜及び上記第２配向膜の間に保持される。さらに、上記第１基板は、上記第１配線及び上記第２配線の間に、上記第１配向膜の表面が窪んだ溝部を有し、この溝部の内部が上記液晶層で満たされている。

図１は、一実施形態の液晶表示装置の概略的な構成を示す図である。 図２は、上記実施形態における主画素のレイアウトの一例を概略的に示す図である。 図３は、上記実施形態における液晶表示パネルの断面の一例を概略的に示す図である。 図４は、図２のIV−IV線に沿う液晶表示パネルの断面の一例を概略的に示す図である。 図５Ａは、従来の液晶表示装置において生じ得る問題点を説明する図である。 図５Ｂは、従来の液晶表示装置において生じ得る問題点を説明する図である。 図５Ｃは、従来の液晶表示装置において生じ得る問題点を説明する図である。 図６は、上記実施形態の一作用を説明する図である。 図７Ａは、アレイ基板が溝部を有さないシミュレーションモデルを示す図である。 図７Ｂは、図７Ａのモデルに関するシミュレーションの結果を示す図である。 図８Ａは、アレイ基板が溝部を有するシミュレーションモデルを示す図である。 図８Ｂは、図８Ａのモデルに関するシミュレーションの結果を示す図である。

一実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

各実施形態においては、液晶表示装置の一例として、透過型の液晶表示装置を開示する。このような液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。なお、各実施形態にて開示する主要な構成は、反射型の液晶表示装置や、透過型及び反射型の双方の機能を備えた液晶表示装置などにも適用できる。

図１は、本実施形態の液晶表示装置ＤＳＰの概略的な構成を示す図である。液晶表示装置ＤＳＰは、アクティブマトリクスタイプの透過型の液晶表示パネルＰＮＬを備えている。液晶表示パネルＰＮＬは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＣとを備えている。

アレイ基板ＡＲ及び対向基板ＣＴは、例えば矩形平板状に形成されている。図１の例において、アレイ基板ＡＲ及び対向基板ＣＴは、第１方向Ｘに延びる短辺と、第１方向Ｘと垂直に交わる第２方向Ｙに沿う長辺とを有する長方形状であり、第１方向Ｘ及び第２方向Ｙの双方と垂直に交わる第３方向Ｚに重ねられている。

液晶表示パネルＰＮＬは、表示領域ＤＡを有している、表示領域ＤＡには、第１方向Ｘ及び第２方向Ｙに沿ってマトリクス状に並ぶ多数の主画素ＰＸが配置されている。

アレイ基板ＡＲは、第１方向Ｘに延びるとともに第２方向Ｙに略等間隔で並ぶ複数の走査線Ｇと、第２方向Ｙに延びるとともに第１方向Ｘに並ぶ複数の信号線Ｓとを備えている。走査線Ｇ及び信号線Ｓは、直線状に延びている必要はなく、屈曲或いは湾曲しながら延びても良い。走査線Ｇ及び信号線Ｓは、アレイ基板ＡＲに形成される「配線」の一例である。走査線Ｇは、ゲート線と呼ばれることがある。また、信号線Ｓは、ソース線と呼ばれることがある。

図１の例において、液晶表示パネルＰＮＬは、２つの走査線ドライバＧＤ１，ＧＤ２と、２つの信号線ドライバＳＤ１，ＳＤ２とを備えている。これら走査線ドライバＧＤ１，ＧＤ２及び信号線ドライバＳＤ１，ＳＤ２は、例えばアレイ基板ＡＲに形成されている。例えば、複数の走査線Ｇのうちいずれか一方の端部から奇数番目の走査線Ｇは走査線ドライバＧＤ１に接続され、偶数番目の走査線Ｇは走査線ドライバＧＤ２に接続されている。また、例えば、複数の信号線Ｓのうちいずれか一方の端部から奇数番目の信号線Ｓは信号線ドライバＳＤ１に接続され、偶数番目の信号線Ｓは信号線ドライバＳＤ２に接続されている。液晶表示パネルＰＮＬが１つの走査線ドライバのみを備え、全ての走査線Ｇがこの走査線ドライバに接続されても良い。同様に、液晶表示パネルＰＮＬが１つの信号線ドライバのみを備え、全ての信号線Ｓがこの信号線ドライバに接続されても良い。

走査線ドライバＧＤ１，ＧＤ２及び信号線ドライバＳＤ１，ＳＤ２は、これらドライバを制御する表示回路モジュールＩＣに接続されている。図１の例においては、アレイ基板ＡＲが対向基板ＣＴに対してＸＹ平面におけるサイズが大きく、これによりアレイ基板ＡＲ上に生じる対向基板ＣＴとの非対向領域ＮＣに表示回路モジュールＩＣが実装されている。この非対向領域ＮＣには、外部接続用の端子部なども設けられる。表示回路モジュールＩＣは、上記端子部に接続されるフレキシブル配線基板や、液晶表示装置ＤＳＰが搭載される機器の制御基板などに実装されても良い。

図１においては、表示領域ＤＡに主画素ＰＸの概略的な等価回路を表している。主画素ＰＸは、６つの副画素ＳＰ１〜ＳＰ６を備えている。副画素ＳＰ１〜ＳＰ６は、例えば赤、緑、青、白といった異なる色に対応している。副画素ＳＰ１〜ＳＰ６の一部が同一の色に対応しても良い。

図示した副画素ＳＰ１〜ＳＰ６は、第２方向Ｙに連続する３本の走査線Ｇ（Ｇ１〜Ｇ３）と、第１方向Ｘに連続する３本の信号線Ｓ（Ｓ１〜Ｓ３）とで規定される領域に相当する。すなわち、副画素ＳＰ１は走査線Ｇ１，Ｇ２及び信号線Ｓ１，Ｓ２にて規定される領域の約半分に相当し、副画素ＳＰ２は当該領域の残りの約半分に相当し、副画素ＳＰ３は走査線Ｇ１，Ｇ２及び信号線Ｓ２，Ｓ３にて規定される領域に相当し、副画素ＳＰ４は走査線Ｇ２，Ｇ３及び信号線Ｓ１，Ｓ２にて規定される領域の約半分に相当し、副画素ＳＰ５は当該領域の残りの約半分に相当し、副画素ＳＰ６は走査線Ｇ２，Ｇ３及び信号線Ｓ２，Ｓ３にて規定される領域に相当する。

副画素ＳＰ１は、走査線Ｇ１及び信号線Ｓ２と電気的に接続されたスイッチング素子ＳＷ１と、このスイッチング素子ＳＷ１と電気的に接続された画素電極ＰＥ１とを備えている。副画素ＳＰ２は、走査線Ｇ２及び信号線Ｓ１と電気的に接続されたスイッチング素子ＳＷ２と、このスイッチング素子ＳＷ２と電気的に接続された画素電極ＰＥ２とを備えている。副画素ＳＰ３は、走査線Ｇ２及び信号線Ｓ３と電気的に接続されたスイッチング素子ＳＷ３と、このスイッチング素子ＳＷ３と電気的に接続された画素電極ＰＥ３とを備えている。副画素ＰＸ４は、走査線Ｇ２及び信号線Ｓ２と電気的に接続されたスイッチング素子ＳＷ４と、このスイッチング素子ＳＷ４と電気的に接続された画素電極ＰＥ４とを備えている。副画素ＳＰ５は、走査線Ｇ３及び信号線Ｓ１と電気的に接続されたスイッチング素子ＳＷ５と、このスイッチング素子ＳＷ５と電気的に接続された画素電極ＰＥ５とを備えている。副画素ＳＰ６は、走査線Ｇ３及び信号線Ｓ３と電気的に接続されたスイッチング素子ＳＷ６と、このスイッチング素子ＳＷ６と電気的に接続された画素電極ＰＥ６とを備えている。但し、各副画素ＳＰのスイッチング素子ＳＷ（ＳＷ１〜ＳＷ６）と走査線Ｇ及び信号線Ｓとの接続関係は、図１に示すものに限られない。スイッチング素子ＳＷは、抵抗等の電気的特性が切り替わる素子であって、代表例は電界効果トランジスタに代表される薄膜トランジスタである。

例えば、各画素電極ＰＥ（ＰＥ〜ＰＥ６）は、共通電極ＣＥと対向している。共通電極ＣＥは、例えば複数の主画素ＰＸに亘って設けられ、コモン電圧を供給する給電部ＶＳと電気的に接続されている。

走査線ドライバＧＤ１，ＧＤ２は、各走査線Ｇに対して走査信号を順次供給する。信号線ドライバＳＤ１，ＳＤ２は、各信号線Ｓに対して画像信号を選択的に供給する。スイッチング素子ＳＷに走査信号及び画像信号の双方が入力されると、このスイッチング素子ＳＷに接続された画素電極ＰＥと共通電極ＣＥとの間に電界が生じ、この電界によってアレイ基板ＡＲ及び対向基板ＣＴの間に保持された液晶層ＬＣの液晶分子の配向が変わる。このようにして、各主画素ＰＸの各副画素ＳＰを選択的に駆動することにより、液晶表示パネルＰＮＬを透過するバックライトなどからの光を用いて、表示領域ＤＡにカラー画像を表示することができる。

第２方向Ｙに隣り合う２つの主画素ＰＸの間においては、例えば図１に示す信号線Ｓ３，Ｓ４のように、２本の信号線Ｓが副画素ＳＰを介すことなく隣り合う。これら２本の信号線Ｓの間に形成される間隔は、副画素ＳＰを介して隣り合う２本の信号線Ｓの間に形成される間隔よりも小さい。

液晶表示装置ＤＳＰの駆動に際しては、隣り合う信号線Ｓに電位差が生じるように、各信号線Ｓに電圧が印加される。例えば、信号線ドライバＳＤ１から当該ドライバＳＤ１に接続された各信号線Ｓに供給される信号の電圧を第１電圧、信号線ドライバＳＤ２から当該ドライバＳＤ２に接続された各信号線Ｓに供給される信号の電圧を第２電圧とすると、第１電圧及び第２電圧を異ならせる。

一例として、第１電圧及び第２電圧は、極性が互いに異なる。さらに、第１電圧及び第２電圧は、表示領域ＤＡに表示される１フレームの画像毎に極性が反転される。具体例を挙げると、第１フレームにおいては第１電圧が−５Ｖかつ第２電圧が＋５Ｖであり、第１フレームに続く第２フレームにおいては第１電圧が＋５Ｖかつ第２電圧が−５Ｖである。

図２は、主画素ＰＸのレイアウトの一例を概略的に示す図である。ここでは、第１方向Ｘに並ぶ２つの主画素ＰＸ（ＰＸ１，ＰＸ２）の要素の一部と、その周辺に配置される要素の一部とを示している。

図２の例においては、３本の走査線Ｇ１〜Ｇ３と、７本の信号線Ｓ１〜Ｓ７とを示しており、走査線Ｇ１〜Ｇ３は第１方向Ｘに沿って直線状に延び、信号線Ｓ１〜Ｓ７は屈曲しながら第２方向Ｙに延びている。

主画素ＰＸ１の副画素ＳＰ１〜ＳＰ６と走査線Ｇ１〜Ｇ３及び信号線Ｓ１〜Ｓ３との関係、及び、主画素ＰＸ１のスイッチング素子ＳＷ１〜ＳＷ６と走査線Ｇ１〜Ｇ３及び信号線Ｓ１〜Ｓ３との接続関係は、図１にて説明した主画素ＰＸの場合と同様である。また、主画素ＰＸ２の副画素ＳＰ１〜ＳＰ６と走査線Ｇ１〜Ｇ３及び信号線Ｓ４〜Ｓ６との関係は、主画素ＰＸ１の副画素ＳＰ１〜ＳＰ６と走査線Ｇ１〜Ｇ３及び信号線Ｓ１〜Ｓ３との関係と同様である。信号線Ｓ６，Ｓ７は、信号線Ｓ３，Ｓ４と同じく、副画素ＳＰを介すことなく隣り合っている。

図２のレイアウトにおいては、副画素ＳＰを介さずに隣り合う２本の信号線Ｓの両隣に配置された第１乃至第３副画素に着目すると、第１副画素と第２副画素、及び、第１副画素と第３副画素がそれぞれ第１方向Ｘに並び、第２副画素と第３副画素が第２方向Ｙに並び、且つ、２本の信号線Ｓ及び溝部ＧＲが第１副画素と第２副画素及び第３副画素との間で延びている。第１乃至第３副画素は、例えば、主画素ＰＸ１の副画素ＳＰ３、主画素ＰＸ２の副画素ＳＰ１及び副画素ＳＰ２、或いは、主画素ＰＸ１の副画素ＳＰ６、主画素ＰＸ２の副画素ＳＰ４，ＳＰ５などが該当する。

走査線Ｇ１〜Ｇ３、信号線Ｓ１〜Ｓ７、及び主画素ＰＸ１，ＰＸ２のスイッチング素子ＳＷ１〜ＳＷ６は、ＸＹ平面において、対向基板ＣＴに形成された遮光層ＢＭ（破線で端部形状を示す）と重なっている。遮光層ＢＭは、副画素ＳＰ１，ＳＰ２の境界、及び、副画素ＳＰ４，ＳＰ５の境界にも延びている。このような遮光層ＢＭは、各副画素ＳＰ１〜ＳＰ６に対応した開口領域ＡＰ１〜ＡＰ６を形成する。例えば、開口領域ＡＰ１，ＡＰ２，ＡＰ４，ＡＰ５の面積はいずれも略等しい。また、開口領域ＡＰ３，ＡＰ６の面積は略等しく、且つ開口領域ＡＰ１，ＡＰ２，ＡＰ４，ＡＰ５の面積の約２倍である。

各開口領域ＡＰ１〜ＡＰ６には、画素電極ＰＥ１〜ＰＥ６が配置されている。液晶表示パネルＰＮＬのモードとして、アレイ基板ＡＲに画素電極ＰＥ１〜ＰＥ６及び共通電極ＣＥが設けられるＩＰＳ（In-Plane Switching）モード、更にはこのＩＰＳモードのなかでも画素電極ＰＥ１〜ＰＥ６及び共通電極ＣＥが絶縁層を介して対向するＦＦＳ（Fringe Field Switching）モードを採用する場合には、画素電極ＰＥ１〜ＰＥ６或いは共通電極ＣＥがそれぞれ１又は複数のスリットを有しても良い。

例えば主画素ＰＸ１においては、副画素ＳＰ１，ＳＰ４は緑色に対応し、副画素ＳＰ２，ＳＰ５は赤色に対応し、副画素ＳＰ３は青色に対応し、副画素ＳＰ６は白色に対応する。一方で、主画素ＰＸ２においては、副画素ＳＰ１，ＳＰ４は緑色に対応し、副画素ＳＰ２，ＳＰ５は赤色に対応し、副画素ＳＰ３は白色に対応し、副画素ＳＰ６は青色に対応する。但し、副画素ＳＰ１〜ＳＰ６と色の対応関係はここで述べたものに限定されない。主画素ＰＸ１，ＰＸ２は、第２方向Ｙにおいて連続して配置される。一方で、主画素ＰＸ１，ＰＸ２は、第１方向Ｘにおいて交互に配置される。

アレイ基板ＡＲの液晶層ＬＣ側の面には、溝部ＧＲが形成されている。この溝部ＧＲは、信号線Ｓ３，Ｓ４の間及び信号線Ｓ６，Ｓ７の間のように、副画素ＳＰを介さずに隣り合う２本の信号線Ｓの間に形成され、信号線Ｓに沿って延びている。図２の例において、溝部ＧＲは、走査線Ｇ１〜Ｇ３と交差して延びている。溝部ＧＲは、走査線Ｇと交差しないように、走査線Ｇの近傍で途切れても良い。この場合には、副画素ＳＰを介さずに隣り合う２本の信号線Ｓと、隣り合う２本の走査線Ｇとで囲われる領域ごとに溝部ＧＲが存在することとなる。或いは、溝部ＧＲは、隣り合う２本の走査線Ｇの間で複数に分断されるなど、他の態様で設けられても良い。

図３は、液晶表示パネルＰＮＬの断面の一例を概略的に示す図である。ここでは、主に１つの副画素ＳＰに関する構造を示しており、この構造は副画素ＳＰ１〜ＳＰ６のいずれにおいても共通する。

アレイ基板ＡＲは、上述したスイッチング素子ＳＷ及び画素電極ＰＥに加え、第１絶縁基板１０と、アンダーコート層１１と、第１絶縁層１２と、第２絶縁層１３と、第３絶縁層１４と、第４絶縁層１５と、第１配向膜１６とを備えている。さらに、図３に示す構造は、ＦＦＳモードに適用可能なものであり、アレイ基板ＡＲが共通電極ＣＥを備えている。スイッチング素子ＳＷは、半導体層ＳＣと、第１電極Ｅ１と、第２電極Ｅ２と、第３電極Ｅ３とを備えている。一例として、第１電極Ｅ１、第２電極Ｅ２、及び第３電極Ｅ３は、それぞれゲート電極、ソース電極、及びドレイン電極（或いは中継電極）などと呼ぶこともできる。

第１絶縁基板１０は、例えばガラス基板或いは樹脂基板であり、第１主面１０ａと、第１主面１０ａの反対側の第２主面１０ｂとを有している。アンダーコート層１１は、第１絶縁基板１０の第１主面１０ａを覆っている。

半導体層ＳＣは、例えばポリシリコンであって、アンダーコート層１１の上に形成されている。半導体層ＳＣ及びアンダーコート層１１は、第１絶縁層１２によって覆われている。第１絶縁層１２の上には、第１電極Ｅ１が配置されている。走査線Ｇも第１絶縁層１２の上に配置される。一例として、第１電極Ｅ１は、走査線Ｇの一部である。第１電極Ｅ１（走査線Ｇ）及び第１絶縁層１２は、第２絶縁層１３によって覆われている。

第２絶縁層１３の上には、第２電極Ｅ２及び第３電極Ｅ３が配置されている。信号線Ｓも第２絶縁層１３の上に配置される。一例として、第２電極Ｅ２は、信号線Ｓの一部である。第２電極Ｅ２及び第３電極Ｅ３は、半導体層ＳＣに接触している。このような構造のスイッチング素子ＳＷは、シングルゲート型かつトップゲート型の薄膜トランジスタである。但し、スイッチング素子ＳＷは、例えばダブルゲート型の薄膜トランジスタやボトムゲート型の薄膜トランジスタなど、他種のスイッチング素子であっても良い。

第２電極Ｅ２（信号線Ｓ）、第３電極Ｅ３、及び第２絶縁層１３は、例えば有機樹脂材料で形成された第３絶縁層１４によって覆われている。第３絶縁層１４は、スイッチング素子ＳＷと共通電極ＣＥ及び画素電極ＰＥとの間に介在し、スイッチング素子ＳＷによる凹凸を平坦化する有機平坦化膜として機能する。

第３絶縁層１４の上には共通電極ＣＥが配置されている。共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）などの透明な導電材料によって形成されている。図３の例においては、共通電極ＣＥの上に金属配線１７が配置されている。この金属配線１７は、ＩＴＯなどで形成された共通電極ＣＥの抵抗を下げる役割を担う。表示領域ＤＡに接触或いは近接する物体を検出するセンサ機能を液晶表示装置ＤＳＰに持たせる場合において、共通電極ＣＥは、物体を検出するための電極の一つとして利用されることがある。このような場合においては、金属配線１７を設けることで検出能を向上できる。

共通電極ＣＥ及び金属配線１７は、第４絶縁層１５によって覆われている。第４絶縁層１５の上には、画素電極ＰＥが形成されている。第４絶縁層１５は、共通電極ＣＥ及び画素電極ＰＥの間に配置された層間絶縁膜として機能する。画素電極ＰＥは、第３絶縁層１４及び第４絶縁層１５を貫通するコンタクトホールＣＨを通じて第３電極Ｅ３と電気的に接触している。このコンタクトホールＣＨの位置においては共通電極ＣＥが開口している。図３の例において、画素電極ＰＥは、複数のスリットＳＬを有している。

画素電極ＰＥ及び第４絶縁層１５は、第１配向膜１６によって覆われている。第１配向膜１６は、光配向法やラビング配向法によって配向能が付与されており、アレイ基板ＡＲの対向基板ＣＴ側の面における最外層に位置している。

一方で、対向基板ＣＴは、第２絶縁基板２０と、カラーフィルタ層２１と、オーバーコート層２２と、第２配向膜２３と、上述の遮光層ＢＭとを備えている。第２絶縁基板２０は、例えばガラス基板或いは樹脂基板であり、第１主面２０ａと、第１主面２０ａの反対側の第２主面２０ｂとを有している。第１主面２０ａは、カラーフィルタ層２１及び遮光層ＢＭによって覆われている。カラーフィルタ層２１は、副画素ＳＰ１〜ＳＰ６に対応する位置に配置された複数のカラーフィルタを含む。各カラーフィルタは、副画素ＳＰに対応した色に着色されている。白色の副画素ＳＰに対応しては、例えば透明なカラーフィルタが配置されるが、この副画素ＳＰについてカラーフィルタを設けないようにしても良い。

オーバーコート層２２は、カラーフィルタ層２１を覆い、カラーフィルタの境界などで生じる凹凸を平坦化する。オーバーコート層２２は、第２配向膜２３によって覆われている。第２配向膜２３は、光配向法やラビング配向法によって配向能が付与されており、対向基板ＣＴのアレイ基板ＡＲ側の面における最外層に位置している。

アレイ基板ＡＲ及び対向基板ＣＴは、縁部に沿って配置されたシール材によって貼り合わされ、第１配向膜１６及び第２配向膜２３の間に液晶分子を含む液晶層ＬＣを保持している。

第１絶縁基板１０の第２主面１０ｂには第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置され、第２絶縁基板２０の第２主面２０ｂには第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸（或いは第１吸収軸）と第２偏光板ＰＬ２の第２偏光軸（或いは第２吸収軸）とは、例えば互いに直交するクロスニコルの位置関係にある。

図４は、図２のIV−IV線に沿う液晶表示パネルＰＮＬの断面の一例を概略的に示す図である。この断面は主画素ＰＸ１の副画素ＳＰ３と主画素ＰＸ２の副画素ＳＰ１とに亘るものであり、副画素ＳＰ３の画素電極ＰＥ３、副画素ＳＰ１の画素電極ＰＥ１、信号線Ｓ３，Ｓ４、及び信号線Ｓ３，Ｓ４の間に設けられた溝部ＧＲなどが示されている。

信号線Ｓ３，Ｓ４の間において、第３絶縁層１４は、開口部１４ａを有している。この開口部１４ａは、第３絶縁層１４を貫通しており、図２に示した溝部ＧＲの形状と同じく、信号線Ｓ３，Ｓ４に沿って長尺に延びている。

第４絶縁層１５及び第１配向膜１６は、この開口部１４ａにおいて第１絶縁基板１０の側に窪み、これにより溝部ＧＲが形成されている。溝部ＧＲは、共通電極ＣＥを貫通している。溝部ＧＲの内部は、液晶層ＬＣで満たされている。遮光層ＢＭは、信号線Ｓ３，Ｓ４及び溝部ＧＲと対向するように連続して延びている。

他の例として、図４の開口部１４ａに相当する位置で第３絶縁層１４を完全には除去せずに、部分的に除去することで、第３方向Ｚにおける厚さを残した凹部を形成しても良い。この場合であっても、第４絶縁層１５及び第１配向膜１６が凹部の位置で窪むので、溝部ＧＲを形成することができる。

一例として、第３絶縁層１４の厚さは約３μｍであり、信号線Ｓ３，Ｓ４の間隔は２〜３μｍである。この場合において、溝部ＧＲは、高さが３μｍ以下かつ幅が２〜３μｍ以下に形成される。

ここで、従来の液晶表示装置において生じ得る問題点につき、図５Ａ〜図５Ｃを用いて説明する。これらの図には、本実施形態との比較例としての液晶表示装置ＤＳＰａと、この液晶表示装置ＤＳＰａのアレイ基板及び対向基板を貼り合せるシール材ＳＭの位置と、表示領域ＤＡａとを示している。シール材ＳＭと表示領域ＤＡａとの間には、表示に寄与しないが液晶層が存在する非表示領域ＮＤＡａが形成される。

図５Ａに小円で示すように、液晶層中には多数のイオンが存在する。このイオンは、例えば、シール材ＳＭ近傍の隙間や配向膜を介して液晶層に侵入した不純物などに起因して生じた正のイオンである。このようなイオンは、例えば、表示領域ＤＡａの外部にある配線によって生じる電界により、図５Ａにおいて矢印で示すように、所定の方向に移動する。所定方向に移動するイオンは、図５Ｂに示すように、非表示領域ＮＤＡａに溜まっていく。これらのイオンが非表示領域ＮＤＡａに収まっている間は、表示領域ＤＡａに表示される画像への影響は小さい。

やがて、図５Ｃに示すように、イオンが非表示領域ＮＤＡａに収まりきらなくなると、表示領域ＤＡａに溢れ出る。溢れ出たイオンにより、表示領域ＤＡａにおいて液晶層に印加される実行電圧が低下し、表示領域ＤＡに表示される画像に黒ムラなどとしてその影響が現れる。

一方で、図２及び図４に示したように溝部ＧＲを設けた場合には、イオンによる表示画像への影響を低減ないし防止することができる。図６は、この作用を説明するための図であって、溝部ＧＲ近辺の断面を概略的に示している。

液晶層ＬＣ中の複数の正のイオンを、円形に“＋”を付して模式的に示している。これらイオンは、液晶表示装置ＤＳＰの駆動時において、表示領域ＤＡの外の配線によって生じる電界などに起因したクーロン力により、所定の方向へ移動する。

上述したように、液晶表示装置ＤＳＰの駆動に際しては、隣り合う信号線Ｓに電位差が生じるように各信号線Ｓに電圧が印加される。すなわち、溝部ＧＲの両側の信号線Ｓには電位差が生じているため、これら信号線Ｓの間にＸＹ平面と平行な成分を有する電界Ｅ（横電界）が形成される。信号線Ｓに印加される電圧の極性が１フレーム毎に反転されると、この電界Ｅの向きも１フレーム毎に反転する。

溝部ＧＲにはこのような電界Ｅが作用しており、これにより液晶層ＬＣ中のイオンの一部が溝部ＧＲに導かれ、且つ電界Ｅの向きの変化によって溝部ＧＲ内に留められる。溝部ＧＲ及びその近辺は遮光層ＢＭと対向する領域であるため、溝部ＧＲに溜まったイオンが液晶層ＬＣに印加される電圧を低下させた場合であっても、表示画像への影響は殆ど生じない。

さらに、溝部ＧＲは、表示領域ＤＡの各所、すなわち副画素ＳＰを介さずに隣り合う２本の信号線Ｓの間にそれぞれ設けられているため、表示領域ＤＡにおいてイオンを分散することができる。したがって、電圧低下などの影響が遮光層ＢＭとの対向領域を越えるほどに、イオンが溝部ＧＲに集中することはない。

発明者は、溝部ＧＲを設けたことによる画素電極ＰＥ及び共通電極ＣＥの間の電界への影響を検証した。図７Ａ及び図８Ａは、このシミュレーションのモデルを示す図である。図７Ａのモデルは、スリットを有する２つの画素電極ＰＥａ，ＰＥｂ、これら画素電極ＰＥａ，ＰＥｂに対向する共通電極ＣＥ、共通電極ＣＥの上に配置された２本の金属配線１７ａ，１７ｂ、及び、２本の信号線Ｓａ，Ｓｂを備えている。共通電極ＣＥは一部が開口しており、この開口した部分の一方の側に画素電極ＰＥａ、金属配線１７ａ及び信号線Ｓａが配置され、他方の側に画素電極ＰＥｂ、金属配線１７ｂ及び信号線Ｓｂが配置されている。図８Ａのモデルは、共通電極ＣＥの開口部を通って信号線Ｓａ，Ｓｂの間に至る溝部ＧＲが設けられ、この溝部ＧＲの内部まで液晶層ＬＣが延びている点で、図７Ａのモデルと相違する。

これらのモデルにおいて、信号線Ｓａに−５Ｖ、信号線Ｓｂに＋５Ｖの電圧をそれぞれ印加した場合の電界をシミュレートした。共通電極ＣＥの電圧は０Ｖである。図７Ａのモデルに関する結果を図７Ｂに示し、図８Ａのモデルに関する結果を図８Ｂに示す。各図においては、正の等電位線を実線で示し、負の等電位線を破線で示している。

図７Ｂ及び図８Ｂのいずれにおいても、信号線Ｓａ，Ｓｂの間に信号線Ｓａ側が負で信号線Ｓｂ側が正の電界が生じ、これらの等電位線の形状は略同様であった。また、図７Ｂ及び図８Ｂのいずれにおいても、信号線Ｓａに接続された画素電極ＰＥａと共通電極ＣＥとの間に負の電界が生じるとともに、信号線Ｓｂに接続された画素電極ＰＥｂと共通電極ＣＥとの間に正の電界が生じ、これらの等電位線の形状は図７Ｂ及び図８Ｂにおいて略同様であった。

以上のシミュレーションから、溝部ＧＲを設けた場合であっても、画素電極ＰＥａ，ＰＥｂと共通電極ＣＥとの間に生じて液晶層ＬＣに作用する電界が殆ど影響を受けず、液晶表示装置ＤＳＰが従前通りに動作することが判る。

以上、本発明の一実施形態を説明したが、この実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、副画素ＳＰのレイアウトは図１及び図２に示した副画素ＳＰ１，ＳＰ２，ＳＰ４，ＳＰ５と副画素ＳＰ３，ＳＰ６のように、大きさの異なる副画素が並んだものに限られない。主画素ＰＸは、同様の大きさの副画素によって構成されても良い。また、主画素ＰＸを構成する副画素の数は限定されない。

また、液晶表示装置ＤＳＰのモードは、ＩＰＳモードなどのいわゆる横電界（フリンジ電界を含む）を利用したものに限られない。例えば、対向基板ＣＴに共通電極ＣＥを設け、この共通電極ＣＥとアレイ基板ＡＲの画素電極ＰＥとの間に生じるいわゆる縦電界を利用するモードであっても良い。

ＤＳＰ…液晶表示装置、ＰＮＬ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＣ…液晶層、Ｇ…走査線、Ｓ…信号線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＣＥ…共通電極、ＢＭ…遮光層、ＧＲ…溝部、ＳＣ…半導体層、１０…第１絶縁基板、１２…第１絶縁層、１３…第２絶縁層、１４…第３絶縁層、１５…第４絶縁層、１６…第１配向膜、１７…金属配線、２０…第２絶縁基板、２１…カラーフィルタ層、２２…オーバーコート層、２３…第２配向膜。

Claims (7)

1. 第１副画素と、第２副画素と、前記第１副画素及び前記第２副画素の間で互いに間隔を空けて延びる第１配線及び第２配線と、最外層に位置する第１配向膜と、を備える第１基板と、
   前記第１配向膜と対向する第２配向膜を備える第２基板と、
   前記第１配向膜及び前記第２配向膜の間に保持された液晶層と、
   を備え、
   前記第１基板は、前記第１配線及び前記第２配線の間に、前記第１配向膜の表面が窪んだ溝部を有し、この溝部の内部が前記液晶層で満たされている、
   液晶表示装置。
2. 前記第１基板は、第３副画素をさらに備え、
   前記第１副画素と前記第２副画素、及び、前記第１副画素と前記第３副画素は、それぞれ第１方向に並び、前記第２副画素と前記第３副画素は、前記第１方向と交わる第２方向に並び、
   前記第１配線、前記第２配線、及び前記溝部は、前記第１副画素と前記第２副画素及び前記第３副画素との間で延びる、
   請求項１に記載の液晶表示装置。
3. 前記第１基板は、
   前記第１副画素及び前記第２副画素にそれぞれ配置された第１画素電極及び第２画素電極と、
   前記第１画素電極及び前記第２画素電極とそれぞれ電気的に接続された第１スイッチング素子及び第２スイッチング素子と、
   前記第１画素電極及び前記第２画素電極と、前記第１スイッチング素子及び前記第２スイッチング素子との間に配置された絶縁層と、
   を備え、
   前記溝部は、前記第１配線及び前記第２配線の間で前記絶縁層を少なくとも部分的に除去することで形成された、
   請求項１に記載の液晶表示装置。
4. 前記第１配線に第１電圧を供給し、前記第２配線に前記第１電圧と異なる第２電圧を供給するドライバをさらに備える、
   請求項１乃至３のうちいずれか１項に記載の液晶表示装置。
5. 前記第１電圧及び前記第２電圧は、極性が互いに異なる、
   請求項４に記載の液晶表示装置。
6. 前記第２基板は、前記第１配線、前記第２配線、及び、前記溝部と対向する遮光層を備える、
   請求項１乃至５のうちいずれか１項に記載の液晶表示装置。
7. 前記第１基板は、コモン電位が供給される共通電極をさらに備え、
   前記溝部は、前記共通電極を貫通する、
   請求項１乃至６のうちいずれか１項に記載の液晶表示装置。

Images