JP2016528588A - カメラ制御インターフェース拡張バス - Google Patents
カメラ制御インターフェース拡張バス Download PDFInfo
- Publication number
- JP2016528588A JP2016528588A JP2016519656A JP2016519656A JP2016528588A JP 2016528588 A JP2016528588 A JP 2016528588A JP 2016519656 A JP2016519656 A JP 2016519656A JP 2016519656 A JP2016519656 A JP 2016519656A JP 2016528588 A JP2016528588 A JP 2016528588A
- Authority
- JP
- Japan
- Prior art keywords
- symbols
- serial bus
- wire serial
- sequence
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Information Transfer Systems (AREA)
- Multimedia (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本特許出願は、2013年6月12日に出願された「Increasing Data Transfer Rate Over I2C Bus」と題する仮出願第61/834,151号、2013年6月19日に出願された「Camera Control Interface Extension Bus」と題する仮出願第61/836,777号、2013年10月2日に出願された「Simplifying Symbol Transcoding And Transmission Over CCIe Bus」と題する仮出願第61/886,002号、および2014年6月11日に出願された「Camera Control Interface Extension Bus」と題する非仮出願第14/302,359号の優先権を主張し、これらの出願はすべて本出願の譲受人に譲渡され、参照により本出願に明確に組み込まれる。
I2CとCCIeの両方の動作をサポートするバスアーキテクチャの例
CCIe動作に適合されたデバイスのいくつかの態様を示す例
2100_1101_01213(3進数)
=2×311+1×310+0×39+0×38
+1×37+1×36+0×35+1×34
+0×33+1×32+2×31+1×30
=416356(0x65A64)
である。
このようにして、遷移番号の12個の3進数は、20ビットのデータ出力530に変換することができる。
Bits=T11x311+T10x310+T9x39+T8x38+T7x37+T6x36
+T5x35+T4x34+T3x33+T2x32+T1x3+T0。
T11=Bits/311,M11=Bits%311。
T10=M11/310,M10=M11%310。
T9=M10/39,M9=M10%39。
T8=M9/38,M8=M9%38。
T7=M8/37,M7=M8%37。
T6=M7/36,M6=M7%36。
T5=M6/35,M5=M6%35。
T4=M5/34,M4=M5%34。
T3=M4/33,M3=M4%33。
T2=M3/32,M2=M3%32。
T1=M2/3,M1=M2%3。
T0=M1。
T11=(Bits≧311x2)?2:(Bits≧311)?1:0,M11=Bits-T11x311。
T10=(M11≧310x2)?2:(M11≧310)?1:0,M10=M11-T10x310。
T9=(M10≧39x2)?2:(M10≧39)?1:0,M9=M10-T9x39。
T8=(M9≧38x2)?2:(M9≧38)?1:0,M8=M9-T8x38。
T7=(M8≧37x2)?2:(M8≧37)?1:0,M7=M8-T7x37。
T6=(M7≧36x2)?2:(M7≧36)?1:0,M6=M7-T6x36。
T5=(M6≧35x2)?2:(M6≧35)?1:0,M5=M6-T5x35。
T4=(M5≧34x2)?2:(M5≧34)?1:0,M4=M5-T4x34。
T3=(M4≧33x2)?2:(M4≧33)?1:0,M3=M4-T3x33。
T2=(M3≧32x2)?2:(M3≧32)?1:0,M2=M3-T2x32。
T1=(M2≧3x2)?2:(M2≧3)?1:0,M1=M2-T1x3。
T0=M1。
CCIe符号化の例
Ttmp[1:0]=4+Cs-Ps
T=Ttmp[1:0]==3?0:Ttmp[1:0]
反対に、現在の連続シンボル(Cs)は、以下に従って割り当てることができる。
Ttmp=T==0?3:T
Cs=Ps+Ttmp。
T=(Ps≦Cs)?Cs-Ps:2n+Cs-Ps。
反対に、nワイヤシステムの場合、現在の連続シンボル(Cs)は、以下に従って割り当てることができる:
Cstmp=Ps+T
Cs=(Cstmp<2<38n)?Cstmp:Cstmp-2n。
tword=tHD+tSU+12×tsym=(260+260+12×(50))ns=1120ns。
さらなる名目の20nsが、セットアップ時間と開始時間との間の信号立下り時間(tf)のために含まれる場合がある。信号立下り時間は、以下のように計算することができる。
tword=14×tsym=700ns。
プッシュプルドライバを有するCCIeデバイスが使用されるとき、16個のデータビットは各々12シンボルのワード1306、1308で送信されるので、約27.1Mbpsの未加工のビットレートおよび約22.86Mbpsの有用なビットレートの条件で、19ビットのデータは700nsで送信することができる。
CCIe通信およびI2C通信用に動作可能なバス上のシグナリングの例
19bits/2940ns≒6.4Mbps。
しかしながら、各CCIeワードは16ビットのデータおよび3ビットのオーバーヘッドを含む場合があり、5.4Mbps(≒16bits/2940ns)と計算されるネットのデータレートを実現する。
16bits/2940ns≒5.4Mbps。
19bits/1140ns≒16.7Mbps。
しかしながら、各CCIeワードは16ビットのデータおよび3ビットのオーバーヘッドを含む場合があり、以下のように計算されるネットのデータレートを実現する。
16bits/1140ns≒14.0Mbps。
19bits/700ns≒27.1Mbps。
しかしながら、各CCIeワードは16ビットのデータおよび3ビットのオーバーヘッドを含む場合があり、以下のように計算されるネットのデータレートを実現する。
16bits/700ns≒22.9Mbps。
複数モードの通信をサポートするシステムの第1の例
複数モードの通信をサポートするシステムの第2の例
複数モードの通信をサポートするシステムの第3の例
複数モードの通信をサポートするシステムの第4の例
CCIeおよびI2Cの動作用に構成可能な処理システムの例
102 処理回路
106 通信トランシーバ
108 特定用途向けIC(ASIC)
110 アプリケーションプログラミングインターフェース(API)
112 メモリ、メモリデバイス
114 ローカルデータベース
122 アンテナ
124 ディスプレイ
126 キーパッド
128 ボタン
200 ブロック図
202 デバイス、カメラデバイス
204 ベースバンドプロセッサ
206 イメージセンサ
208 マルチモード制御データバス
212 デバイス、マスタノード
214 デバイス、スレーブノード
216 イメージデータバス
218 デバイス、周辺デバイス
300 ブロック図
302 共通バス
3041 I2Cスレーブデバイス
3042 I2Cスレーブデバイス
304m I2Cスレーブデバイス
306 CCIeモード通信
308 I2Cモードのトランザクション
312 CCIeモードのデバイス、CCIe対応マスタデバイス、デバイス
3141 デバイス
3142 デバイス
314n デバイス
400 装置
402 イメージングデバイス、デバイス
404 センサ制御機能
406 構成レジスタ
408 クロック発生器
410 トランシーバ
410a 受信機
410b 共通回路
410c 送信機
412 処理回路および/または制御ロジック
414a ラインドライバ/受信機
414b ラインドライバ/受信機
416 SCL線
418 SDA線
420 デバイス
422a デバイス
422n デバイス
424 ストレージデバイス
428 送信クロック(TXCLK)信号
430 バス、物理リンク、CCIeバス、2線インターフェース
500 送信機
502 コンバータおよび/またはトランスコーダ
504 エンコーダ、トランスコーダ
506 ラインドライバ
508 オープンドレイン出力トランジスタ
510 入力データ
512 3進数
514 シンボル
520 受信機、受信回路、受信デバイス
522 回路、トランスコーダおよび/またはコンバータ
524 回路、デコーダ、トランスコーダ
526 ラインインターフェース
528 クロックおよびデータ復元(CDR)回路
530 出力データビット
532 3進数
534 シンボル
536 未加工の2ビットシンボル
538 受信クロック、クロック
600 ブロック図
602 3進数
620 ロジック
640 ロジック
700 ブロック図
702 3進数
704 コンバータ
712 3進遷移番号
720 ロジック
800 回路
802 マルチプレクサ
814 出力(DELCNT)
824 出力ビット
850 カウンタ
852 関数
854 終了検出ロジック
854a 終了検出ロジック
854b 終了検出ロジック
856 第2のマルチプレクサロジック
858 第1のマルチプレクサロジック
860 レジスタまたはラッチ
864 制御信号(START信号)
900 CCIe符号化方式
902 シンボル順序付けサークル
904a ロケーション
904b ロケーション
904c ロケーション
904d ロケーション
906 回転
920 テーブル
922 直前のシンボル
924 現在のシンボル
926 遷移番号(T)
1000 タイミング図
1002 高の論理状態
1004 データビット
1006 データビット
1008 ACK
1100 タイミング図
1106 セットアップ時間用の最小継続時間(tSU;DAT)
1108 保持時間用の最小継続時間(tHD;DAT)
1110 SCL信号線416用の高の期間(tHIGH)
1112 クロック制御パルス
1114 SCL信号線416用の低の期間(tLOW)
1116 SDA信号線418上のシグナリング状態間の遷移
1118 SDA信号線418上のシグナリング状態間の次の遷移
1120 タイミング図
1122 開始状態またはシーケンス
1124 終了状態またはシーケンス
1200 タイミング図
1206 シンボルのシーケンス
1208 シンボルのシーケンス
1210 開始状態
1212 シンボル期間(tsym)
1214 最小経過時間
1216 最小セットアップ期間(tSU)
1220 タイミング図
1224 増大された時間
1300 タイミング図
1306 12シンボルのシーケンス
1308 12シンボルのシーケンス
1310 シンボル期間(tsym)
1312 最小経過時間
1314 期間
1400 タイミング図
1406 12シンボルのシーケンスまたは間隔
1408 シンボルのシーケンス
1408a 開始シンボル
1408b セットアップシンボル
1408c 終了またはセットアップシンボル
1408d シンボルS7
1410 遷移番号
1412 受信クロック(RXCLK)
1414 シンボル境界
1416 シンボル境界
1422 送信クロック(TXCLK)
1500 タイミング図
1502 スレーブID
1512 読取り/書込みビット
1600 レガシーI2Cスレーブノード上の開始状態の効果を示す例
1602 不完全なスレーブID
1604 不完全なスレーブID
1606 開始状態
1608 開始状態
1610 開始状態
1612 パルス
1614 クロック信号
1620 CCIeモードにおけるデータ送信用のI2CバスのSCLラインとSDAラインの組合せの使用を示す例
1622 12シンボルの送信
1624 12シンボルの送信
1626 開始状態
1628 開始状態
1630 開始状態
1700 システムまたは装置
1702 バスマスタデバイス
1704 周辺モジュールまたは周辺回路
1706 ストレージ
1708 プロトコル
1710 処理回路および/または制御ロジック
1712 クロック発生回路
1714 トランシーバ
1716 ラインドライバ/受信機
1718 ラインドライバ/受信機
1722 CCIeスレーブデバイス
1724 周辺モジュールまたは周辺回路
1726 ストレージ
1728 プロトコル
1730 処理回路および/または制御ロジック
1732 クロック発生回路
1734 トランシーバ
1736 ラインドライバ/受信機
1738 ラインドライバ/受信機
1742 I2Cスレーブデバイス
1800 タイミング図
1802 タイミング図
1804 CCIeモード退出シーケンス
1806 CCIe書込みデータのシーケンスまたはプロトコル
1808 CCIe読取りデータのシーケンスまたはプロトコル
1810 CDR較正プロトコル
1812 CCIeモード進入
1814 CCIeモードからの退出
1816 退出シーケンス
1818 スレーブ識別子(SID)
2100 概念図
2102 処理回路
2104 プロセッサ
2106 ストレージ
2108 バスインターフェース
2110 バス
2112 ラインインターフェース回路
2114 ランタイムイメージ
2116 ソフトウェアモジュール
2118 ユーザインターフェース
2120 時間分割プログラム
2122 内部デバイスおよび/または論理回路
2200 フローチャート
2300 図
2302 処理回路
2304 モジュールまたは回路
2306 モジュールまたは回路
2308 モジュールまたは回路
2310 モジュールまたは回路
2312 ラインインターフェース回路
2314 マルチレーンCCIeバス、シリアルバス
2316 プロセッサ
2318 コンピュータ可読記憶媒体
2320 バス
2400 フローチャート
2500 図
2502 処理回路
2504 モジュールおよび/または回路
2506 モジュールおよび/または回路
2508 モジュールおよび/または回路
2512 ラインインターフェース回路
2514 マルチレーンCCIeバス
2516 プロセッサ
2518 コンピュータ可読記憶媒体
2520 バス
2600 フローチャート
Claims (30)
- 送信デバイス上で動作可能なデータ通信の方法であって、
1組のビットから遷移番号を生成するステップと、
前記遷移番号をシンボルの12シンボルシーケンスに変換するステップであって、タイミング情報がシンボルの前記シーケンス内のシンボル間の遷移内で符号化される、ステップと、
2線シリアルバスが第1の動作モードで動作するとき、前記2線シリアルバス上でシンボルの前記シーケンスを送信するステップであって、連続するシンボル間の各遷移が前記2線シリアルバスのシグナリング状態における変化を引き起こす、ステップと
を含み、
前記2線シリアルバスが第2の動作モードで動作するとき、シンボルの前記シーケンスが、前記2線シリアルバス上の通信用に構成されたデバイスによって無視される、
方法。 - 前記遷移番号が12桁の3進数を備える、請求項1に記載の方法。
- 前記遷移番号をシンボルの前記シーケンスに変換するステップが、
前記1組のビットを12桁の3進遷移番号に変換するステップと、
前記3進遷移番号をトランスコーダに与えるステップであって、最初に前記3進遷移番号の最上位桁が前記トランスコーダに与えられ、最後に前記3進遷移番号の最下位桁が前記トランスコーダに与えられ、前記最上位桁と前記最下位桁との間の中間桁が重みの降順で前記トランスコーダに与えられる、ステップと
を含む、請求項1に記載の方法。 - 前記遷移番号をシンボルの前記シーケンスに変換するステップが、
前記1組のビットを12桁の3進遷移番号に変換するステップと、
前記3進遷移番号をトランスコーダに与えるステップであって、最後に前記3進遷移番号の最上位桁が前記トランスコーダに与えられる、ステップと
を含む、請求項1に記載の方法。 - 前記2線シリアルバスについて4つのシグナリング状態が定義され、前記遷移番号が、12桁の3進数としてトランスコーダに与えられ、前記3進数の各桁が、3つの利用可能なシンボルのうちの1つから、前記2線シリアルバス上で送信されるべき次のシンボルを選択し、前記3つの利用可能なシンボルの各々が、前記2線シリアルバス上で送信されている現在のシンボルとは異なる、請求項1に記載の方法。
- シンボルの前記シーケンス内で符号化されたタイミング情報により、受信機がシンボルの前記シーケンスから受信クロックを生成することが可能になる、請求項1に記載の方法。
- 前記2線シリアルバスが前記第1の動作モードで動作するとき、前記2線シリアルバスが、カメラ制御インターフェース拡張(CCIe)プロトコルを使用する通信をサポートする多目的バスであり、前記2線シリアルバスが、前記第2の動作モードにおいて集積回路間(I2C)プロトコルを使用する通信をサポートする、請求項1に記載の方法。
- 前記2線シリアルバス上にシンボルの前記シーケンスを送信するステップが、
前記第1の動作モードにおいて、前記2線シリアルバス上で送信されたシンボルのシーケンスの間にI2C開始状態を設けるステップ
を含み、
前記開始状態のタイミングが、前記I2Cプロトコルを使用する通信用に構成されたデバイス内の受信ロジックのリセットを引き起こす、請求項7に記載の方法。 - 前記2線シリアルバス上でシンボルの前記シーケンスを送信するステップが、
前記2線シリアルバス上で第1のI2C開始状態を送信するステップと、
前記第1のI2C開始状態が送信された後、前記2線シリアルバス上でシンボルの前記シーケンスを送信するステップと、
前記2線シリアルバス上で第2のI2C開始状態を送信するステップと
を含み、
前記2線シリアルバスを監視するI2C受信機が、前記第1の開始状態の後、かつ前記第2のI2C開始状態の前に、前記2線シリアルバスのシリアルクロックライン(SCL)上で最大6クロックサイクルを知覚する、
請求項7に記載の方法。 - 制御シーケンスが前記2線シリアルバス上で送信された後、前記第1の動作モードから前記第2の動作モードに変更するステップ
をさらに含む、請求項1に記載の方法。 - 装置であって、
複数の他のデバイスと共有されるように動作可能な2線シリアルバスに前記装置を結合するように適合されたバスインターフェースと、
前記バスインターフェースに結合された処理回路とを備え、前記処理回路が、
1組のビットから遷移番号を生成することと、
前記遷移番号をシンボルの12シンボルシーケンスに変換することであって、タイミング情報がシンボルの前記シーケンス内のシンボル間の遷移内で符号化される、変換することと、
2線シリアルバスが第1の動作モードで動作するとき、前記2線シリアルバス上でシンボルの前記シーケンスを送信することであって、連続するシンボル間の各遷移が前記2線シリアルバスのシグナリング状態における変化を引き起こす、送信することと
を行うように構成され、
前記2線シリアルバスが第2の動作モードで動作するとき、シンボルの前記シーケンスが、前記2線シリアルバス上の通信用に構成されたデバイスによって無視される、
装置。 - 前記遷移番号が12桁の3進数を備える、請求項11に記載の装置。
- 前記処理回路が、
前記1組のビットを12桁の3進遷移番号に変換することと、
前記3進遷移番号をトランスコーダに与えることと
を行うことによって、前記遷移番号をシンボルの前記シーケンスに変換するように構成され、
最初に前記3進遷移番号の最上位桁が前記トランスコーダに与えられ、最後に前記3進遷移番号の最下位桁が前記トランスコーダに与えられ、前記最上位桁と前記最下位桁との間の中間桁が重みの降順で前記トランスコーダに与えられる、
請求項12に記載の装置。 - 前記処理回路が、
前記1組のビットを12桁の3進遷移番号に変換することと、
前記3進遷移番号をトランスコーダに与えることであって、最後に前記3進遷移番号の最上位桁が前記トランスコーダに与えられる、与えることと
を行うことによって、前記遷移番号をシンボルの前記シーケンスに変換するように構成された、請求項12に記載の装置。 - 前記2線シリアルバスについて4つのシグナリング状態が定義され、前記遷移番号が、12桁の3進数としてトランスコーダに与えられ、前記3進数の各桁が、3つの利用可能なシンボルのうちの1つから、前記2線シリアルバス上で送信されるべき次のシンボルを選択し、前記3つの利用可能なシンボルの各々が、前記2線シリアルバス上で送信されている現在のシンボルとは異なる、請求項12に記載の装置。
- シンボルの前記シーケンス内で符号化されたタイミング情報により、受信機がシンボルの前記シーケンスから受信クロックを生成することが可能になる、請求項11に記載の装置。
- 前記2線シリアルバスが前記第1の動作モードで動作するとき、前記2線シリアルバスが、カメラ制御インターフェース拡張(CCIe)プロトコルを使用する通信をサポートする多目的バスであり、前記2線シリアルバスが、前記第2の動作モードにおいて集積回路間(I2C)プロトコルを使用する通信をサポートする、請求項11に記載の装置。
- 前記処理回路が、前記第1の動作モードにおいて、前記2線シリアルバス上で送信されたシンボルのシーケンスの間にI2C開始状態を設けることによって、前記2線シリアルバス上でシンボルの前記シーケンスを送信するように構成され、前記開始状態のタイミングが、前記I2Cプロトコルを使用する通信用に構成されたデバイス内の受信ロジックのリセットを引き起こす、請求項17に記載の装置。
- 前記処理回路が、
前記2線シリアルバス上で第1のI2C開始状態を送信することと、
前記第1のI2C開始状態が送信された後、前記2線シリアルバス上でシンボルの前記シーケンスを送信することと、
前記2線シリアルバス上で第2のI2C開始状態を送信することと
を行うことによって、前記2線シリアルバス上でシンボルの前記シーケンスを送信するように構成され、
前記2線シリアルバスを監視するI2C受信機が、前記第1の開始状態の後、かつ前記第2のI2C開始状態の前に、前記2線シリアルバスのシリアルクロックライン(SCL)上で最大6クロックサイクルを知覚する、
請求項17に記載の装置。 - 前記処理回路が、
制御シーケンスが前記2線シリアルバス上で送信された後、前記第1の動作モードから前記第2の動作モードに変更すること
を行うように構成された、請求項11に記載の装置。 - データ通信の受信デバイス上で動作可能な方法であって、
2線シリアルバスが第1の動作モードで動作するとき、前記2線シリアルバスのシグナリング状態における遷移から受信クロックを導出するステップと、
前記受信クロックを使用して、前記第1の動作モードに従って前記2線シリアルバス上で送信されたシンボルの12シンボルシーケンスを受信するステップであって、前記2線シリアルバスのシグナリング状態における前記遷移が、シンボルの前記シーケンス内のシンボル間の遷移に対応する、ステップと、
シンボルの前記シーケンスから遷移番号を生成するステップであって、前記遷移番号が複数の桁を有し、各桁がシンボルの前記シーケンス内の一対の連続するシンボル間の遷移を表す、ステップと、
前記遷移番号からデータを復号するステップと
を含み、
前記2線シリアルバスが第2の動作モードで動作するとき、シンボルの前記シーケンスが、前記2線シリアルバス上の通信用に構成されたデバイスによって無視される、
方法。 - 前記遷移番号が12桁の3進数を備える、請求項21に記載の方法。
- 前記2線シリアルバスについて4つのシグナリング状態が定義され、前記3進数の各桁が、前記2線シリアルバス上の一対の連続するシグナリング状態間の関係を表す、請求項22に記載の方法。
- シンボルの前記シーケンス内の各シンボルが、前記2線シリアルバスの前記シグナリング状態によって規定された4つのシンボルのうちの1つであり、前記3進数の各桁が、シンボルの前記シーケンス内の一対の連続するシンボル間の関係を規定する、請求項22に記載の方法。
- 前記2線シリアルバスが前記第1の動作モードで動作するとき、前記2線シリアルバスが、カメラ制御インターフェース拡張(CCIe)通信をサポートする多目的バスであり、前記2線シリアルバスが、前記第2の動作モードにおいて集積回路間(I2C)通信をサポートし、前記2線シリアルバスからシンボルの前記シーケンスを受信するステップが、
前記2線シリアルバス上のI2C開始状態を特定するステップと、
前記受信クロックによって画定されたタイミングに従って、前記2線シリアルバスからシンボルの前記シーケンスを受信するステップと
を含む、請求項21に記載の方法。 - 装置であって、
複数の他のデバイスと共有されるように動作可能な2線シリアルバスに前記装置を結合するように適合されたバスインターフェースと、
2線シリアルバスのシグナリング状態における遷移から受信クロックを導出するように構成されたクロック復元回路と、
前記バスインターフェースに結合された処理回路とを備え、前記処理回路が、
前記受信クロックを使用して、第1の動作モードに従って前記2線シリアルバス上で送信されたシンボルの12シンボルシーケンスを受信することであって、前記2線シリアルバスのシグナリング状態における前記遷移が、シンボルの前記シーケンス内のシンボル間の遷移に対応する、受信することと、
シンボルの前記シーケンスから遷移番号を生成することであって、前記遷移番号が複数の桁を有し、各桁がシンボルの前記シーケンス内の一対の連続するシンボル間の遷移を表す、生成することと、
前記遷移番号からデータを復号することと
を行うように構成され、
前記2線シリアルバスが第2の動作モードで動作するとき、シンボルの前記シーケンスが、前記2線シリアルバス上の通信用に構成されたデバイスによって無視される、
装置。 - 前記遷移番号が12桁の3進数を備える、請求項26に記載の装置。
- 前記2線シリアルバスについて4つのシグナリング状態が定義され、前記3進数の各桁が、前記2線シリアルバス上の一対の連続するシグナリング状態間の関係を表す、請求項27に記載の装置。
- シンボルの前記シーケンス内の各シンボルが、前記2線シリアルバスの前記シグナリング状態によって規定された4つのシンボルのうちの1つであり、前記3進数の各桁が、シンボルの前記シーケンス内の一対の連続するシンボル間の関係を規定する、請求項27に記載の装置。
- 前記2線シリアルバスが前記第1の動作モードで動作するとき、前記2線シリアルバスが、カメラ制御インターフェース拡張(CCIe)通信をサポートする多目的バスであり、前記2線シリアルバスが、前記第2の動作モードにおいて集積回路間(I2C)通信をサポートし、前記2線シリアルバスから受信されたシンボルの前記シーケンスが、12個のシンボルを備え、I2C開始によって先行される、請求項26に記載の装置。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361834151P | 2013-06-12 | 2013-06-12 | |
US61/834,151 | 2013-06-12 | ||
US201361836777P | 2013-06-19 | 2013-06-19 | |
US61/836,777 | 2013-06-19 | ||
US201361886002P | 2013-10-02 | 2013-10-02 | |
US61/886,002 | 2013-10-02 | ||
US14/302,359 | 2014-06-11 | ||
US14/302,359 US9639499B2 (en) | 2013-06-12 | 2014-06-11 | Camera control interface extension bus |
PCT/US2014/042182 WO2014201289A1 (en) | 2013-06-12 | 2014-06-12 | Camera control interface extension bus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016528588A true JP2016528588A (ja) | 2016-09-15 |
JP2016528588A5 JP2016528588A5 (ja) | 2017-07-06 |
Family
ID=52020259
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016519656A Ceased JP2016528588A (ja) | 2013-06-12 | 2014-06-12 | カメラ制御インターフェース拡張バス |
JP2016519659A Active JP6257757B2 (ja) | 2013-06-12 | 2014-06-12 | カメラ制御インターフェース拡張バス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016519659A Active JP6257757B2 (ja) | 2013-06-12 | 2014-06-12 | カメラ制御インターフェース拡張バス |
Country Status (8)
Country | Link |
---|---|
US (4) | US9582457B2 (ja) |
EP (2) | EP3008609B1 (ja) |
JP (2) | JP2016528588A (ja) |
KR (2) | KR101790900B1 (ja) |
CN (2) | CN105283863A (ja) |
CA (2) | CA2911401A1 (ja) |
TW (1) | TWI607318B (ja) |
WO (2) | WO2014201289A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021117646A1 (ja) * | 2019-12-12 | 2021-06-17 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置および通信システム |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9582457B2 (en) | 2013-06-12 | 2017-02-28 | Qualcomm Incorporated | Camera control interface extension bus |
US9519603B2 (en) * | 2013-09-09 | 2016-12-13 | Qualcomm Incorporated | Method and apparatus to enable multiple masters to operate in a single master bus architecture |
US20150100711A1 (en) * | 2013-10-07 | 2015-04-09 | Qualcomm Incorporated | Low power camera control interface bus and devices |
WO2015126983A1 (en) * | 2014-02-18 | 2015-08-27 | Qualcomm Incorporated | Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus |
US9852104B2 (en) | 2014-02-20 | 2017-12-26 | Qualcomm Incorporated | Coexistence of legacy and next generation devices over a shared multi-mode bus |
US10139875B2 (en) | 2014-02-20 | 2018-11-27 | Qualcomm Incorporated | Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus |
US9710423B2 (en) * | 2014-04-02 | 2017-07-18 | Qualcomm Incorporated | Methods to send extra information in-band on inter-integrated circuit (I2C) bus |
US9734121B2 (en) | 2014-04-28 | 2017-08-15 | Qualcomm Incorporated | Sensors global bus |
US10417172B2 (en) | 2014-04-28 | 2019-09-17 | Qualcomm Incorporated | Sensors global bus |
US9571155B2 (en) * | 2014-08-25 | 2017-02-14 | Samsung Display Co., Ltd. | Method of startup sequence for a panel interface |
WO2016145401A1 (en) * | 2015-03-11 | 2016-09-15 | Qualcomm Incorporated | Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus |
US9996483B2 (en) * | 2015-04-10 | 2018-06-12 | Qualcomm Incorporated | N-base numbers to physical wire states symbols translation method |
US20160335213A1 (en) * | 2015-05-13 | 2016-11-17 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Motherboard with multiple interfaces |
US9727506B2 (en) | 2015-10-01 | 2017-08-08 | Sony Corporation | Communication system, communication system control method, and program |
JP2018534847A (ja) * | 2015-10-05 | 2018-11-22 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | マルチレーンn階乗符号化通信システムおよび他のマルチワイヤ通信システム |
MX2018008949A (es) * | 2016-02-26 | 2018-09-03 | Micro Motion Inc | Metodo de comunicacion con dos o mas esclavos. |
US10331592B2 (en) * | 2016-05-28 | 2019-06-25 | Silicon Laboratories Inc. | Communication apparatus with direct control and associated methods |
US20170371830A1 (en) * | 2016-06-28 | 2017-12-28 | Qualcomm Incorporated | Accelerated i3c master stop |
US20180062887A1 (en) * | 2016-08-24 | 2018-03-01 | Qualcomm Incorporated | Using full ternary transcoding in i3c high data rate mode |
US10713199B2 (en) * | 2017-06-27 | 2020-07-14 | Qualcomm Incorporated | High bandwidth soundwire master with multiple primary data lanes |
US10599606B2 (en) | 2018-03-29 | 2020-03-24 | Nvidia Corp. | 424 encoding schemes to reduce coupling and power noise on PAM-4 data buses |
US11159153B2 (en) | 2018-03-29 | 2021-10-26 | Nvidia Corp. | Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O |
US11966348B2 (en) | 2019-01-28 | 2024-04-23 | Nvidia Corp. | Reducing coupling and power noise on PAM-4 I/O interface |
US10657094B2 (en) | 2018-03-29 | 2020-05-19 | Nvidia Corp. | Relaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses |
US10768228B2 (en) * | 2018-04-05 | 2020-09-08 | Nxp B.V. | Communication circuitry integrity assessment |
US10623200B2 (en) | 2018-07-20 | 2020-04-14 | Nvidia Corp. | Bus-invert coding with restricted hamming distance for multi-byte interfaces |
TWI741417B (zh) * | 2019-11-28 | 2021-10-01 | 旺玖科技股份有限公司 | 積體電路匯流排即時偵測連接狀態的裝置及方法 |
EP4198608A4 (en) * | 2020-09-07 | 2024-02-28 | Samsung Electronics Co., Ltd. | ELECTRONIC DEVICE WITH REDUCED CAMERA SIGNAL LINES |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09503610A (ja) * | 1994-06-27 | 1997-04-08 | マイクロチップ テクノロジー インコーポレイテッド | データストリームモード切換機能を備えたメモリ装置 |
JP2001024712A (ja) * | 1999-06-15 | 2001-01-26 | Koninkl Philips Electronics Nv | 並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置 |
US6574233B1 (en) * | 1999-04-09 | 2003-06-03 | Avaya Technology Corp. | Arrangement for redefining an interface while maintaining backwards compatibility |
JP2009163531A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Microelectronics Ltd | 割り込み管理機構およびマイクロコンピュータ |
US20110122978A1 (en) * | 2008-05-30 | 2011-05-26 | Continental Teves Ag & Co, Ohg | Serial peripheral interface having a reduced number of connecting lines |
JP2012142690A (ja) * | 2010-12-28 | 2012-07-26 | Sony Corp | 電子機器、電子機器の制御方法、送信装置および受信装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3750021A (en) | 1971-06-14 | 1973-07-31 | Gte Automatic Electric Lab Inc | Data transmission employing correlative nonbinary coding where the number of bits per digit is not an integer |
DE19637302A1 (de) | 1996-09-13 | 1998-04-02 | Dtm Data Telemark Gmbh | Verfahren und Vorrichtung zur Vergrößerung der Reichweite des Übertragungsweges zwischen Funktionseinheiten des ISDN-Teilnehmeranschlusses mit einer minimierten Bandbreite |
GB9903900D0 (en) * | 1999-02-19 | 1999-04-14 | Digital Gramaphone And Wireles | Data encoding/decoding device and apparatus using the same |
DE10008081B4 (de) | 2000-02-22 | 2004-02-05 | Siemens Ag | Serielles Bussystem |
US7835520B2 (en) * | 2003-02-20 | 2010-11-16 | Zoran Corporation | Unique identifier per chip for digital audio/video data encryption/decryption in personal video recorders |
US8301810B2 (en) * | 2004-12-21 | 2012-10-30 | Infortrend Technology, Inc. | SAS storage virtualization controller, subsystem and system using the same, and method therefor |
US7953162B2 (en) | 2006-11-17 | 2011-05-31 | Intersil Americas Inc. | Use of differential pair as single-ended data paths to transport low speed data |
DE102007004044B4 (de) * | 2007-01-22 | 2009-09-10 | Phoenix Contact Gmbh & Co. Kg | Verfahren und Anlage zur optimierten Übertragung von Daten zwischen einer Steuereinrichtung und mehreren Feldgeräten |
JP4407724B2 (ja) | 2007-06-18 | 2010-02-03 | ソニー株式会社 | 記録再生装置、記録再生方法、再生装置、再生方法 |
EP2028797B1 (de) * | 2007-08-23 | 2010-02-24 | Siemens Aktiengesellschaft | Verfahren zur Datenübertragung |
US8725208B2 (en) | 2008-11-05 | 2014-05-13 | Pixart Imaging Inc. | Serial transmission interface between an image sensor and a baseband circuit |
CN101938433A (zh) * | 2009-07-03 | 2011-01-05 | 南京壹进制信息技术有限公司 | 高效有线通讯方法 |
JP2011041059A (ja) | 2009-08-12 | 2011-02-24 | Sony Corp | 符号化装置、情報処理装置、符号化方法、及びデータ伝送方法 |
CN103141066B (zh) * | 2010-10-12 | 2015-06-10 | 松下电器产业株式会社 | 发送电路、接收电路、发送方法、接收方法、通信***及其通信方法 |
TWI581105B (zh) * | 2010-10-29 | 2017-05-01 | 威盛電子股份有限公司 | 積體電路及其控制方法 |
US8898358B2 (en) * | 2012-07-04 | 2014-11-25 | International Business Machines Corporation | Multi-protocol communication on an I2C bus |
US9582457B2 (en) | 2013-06-12 | 2017-02-28 | Qualcomm Incorporated | Camera control interface extension bus |
-
2014
- 2014-06-11 US US14/302,365 patent/US9582457B2/en not_active Expired - Fee Related
- 2014-06-11 US US14/302,359 patent/US9639499B2/en not_active Expired - Fee Related
- 2014-06-11 US US14/302,362 patent/US9552325B2/en active Active
- 2014-06-12 TW TW103120371A patent/TWI607318B/zh active
- 2014-06-12 EP EP14737416.9A patent/EP3008609B1/en not_active Not-in-force
- 2014-06-12 CA CA2911401A patent/CA2911401A1/en not_active Abandoned
- 2014-06-12 CA CA2911404A patent/CA2911404A1/en not_active Abandoned
- 2014-06-12 KR KR1020167000593A patent/KR101790900B1/ko active IP Right Grant
- 2014-06-12 JP JP2016519656A patent/JP2016528588A/ja not_active Ceased
- 2014-06-12 KR KR1020167000592A patent/KR20160018781A/ko not_active Application Discontinuation
- 2014-06-12 EP EP14737419.3A patent/EP3008610B1/en not_active Not-in-force
- 2014-06-12 JP JP2016519659A patent/JP6257757B2/ja active Active
- 2014-06-12 CN CN201480033581.7A patent/CN105283863A/zh active Pending
- 2014-06-12 WO PCT/US2014/042182 patent/WO2014201289A1/en active Application Filing
- 2014-06-12 WO PCT/US2014/042188 patent/WO2014201293A1/en active Application Filing
- 2014-06-12 CN CN201480033472.5A patent/CN105283862B/zh not_active Expired - Fee Related
-
2017
- 2017-04-12 US US15/486,217 patent/US9811499B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09503610A (ja) * | 1994-06-27 | 1997-04-08 | マイクロチップ テクノロジー インコーポレイテッド | データストリームモード切換機能を備えたメモリ装置 |
US6574233B1 (en) * | 1999-04-09 | 2003-06-03 | Avaya Technology Corp. | Arrangement for redefining an interface while maintaining backwards compatibility |
JP2001024712A (ja) * | 1999-06-15 | 2001-01-26 | Koninkl Philips Electronics Nv | 並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置 |
JP2009163531A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Microelectronics Ltd | 割り込み管理機構およびマイクロコンピュータ |
US20110122978A1 (en) * | 2008-05-30 | 2011-05-26 | Continental Teves Ag & Co, Ohg | Serial peripheral interface having a reduced number of connecting lines |
JP2012142690A (ja) * | 2010-12-28 | 2012-07-26 | Sony Corp | 電子機器、電子機器の制御方法、送信装置および受信装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021117646A1 (ja) * | 2019-12-12 | 2021-06-17 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置および通信システム |
Also Published As
Publication number | Publication date |
---|---|
EP3008609A1 (en) | 2016-04-20 |
CA2911401A1 (en) | 2014-12-18 |
TW201506634A (zh) | 2015-02-16 |
CN105283862A (zh) | 2016-01-27 |
EP3008610A1 (en) | 2016-04-20 |
US20140372642A1 (en) | 2014-12-18 |
US9582457B2 (en) | 2017-02-28 |
CN105283862B (zh) | 2018-08-14 |
EP3008610B1 (en) | 2017-08-30 |
JP6257757B2 (ja) | 2018-01-10 |
KR20160018781A (ko) | 2016-02-17 |
TWI607318B (zh) | 2017-12-01 |
CA2911404A1 (en) | 2014-12-18 |
US9811499B2 (en) | 2017-11-07 |
US20170220518A1 (en) | 2017-08-03 |
WO2014201293A1 (en) | 2014-12-18 |
US20140372644A1 (en) | 2014-12-18 |
EP3008609B1 (en) | 2017-08-30 |
CN105283863A (zh) | 2016-01-27 |
US9552325B2 (en) | 2017-01-24 |
US20140372643A1 (en) | 2014-12-18 |
KR20160019103A (ko) | 2016-02-18 |
WO2014201289A1 (en) | 2014-12-18 |
US9639499B2 (en) | 2017-05-02 |
KR101790900B1 (ko) | 2017-10-26 |
JP2016528589A (ja) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6257757B2 (ja) | カメラ制御インターフェース拡張バス | |
US9852104B2 (en) | Coexistence of legacy and next generation devices over a shared multi-mode bus | |
JP6411480B2 (ja) | CCIeプロトコルを介したエラー検出能力 | |
JP2017520053A (ja) | マルチプロトコルデバイスによって共有される動的調整可能なマルチラインバス | |
KR20160147842A (ko) | 센서 글로벌 버스 | |
US20150220472A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
JP2017500631A (ja) | 複数のスレーブデバイス識別子を有するカメラ制御スレーブデバイス | |
JP2017511044A (ja) | エラー検出最適化を容易にするための共有バスを介したビット割振り | |
KR20160066029A (ko) | 저전력 카메라 제어 인터페이스 버스 및 디바이스들 | |
JP2018513635A (ja) | Nベース数から物理線状態シンボルへの転換方法 | |
WO2016069944A1 (en) | Simultaneous edge toggling immunity circuit for multi-mode bus | |
US9490964B2 (en) | Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period | |
JP2017501493A (ja) | レシーバクロックのみを用いるCCIeレシーバ論理レジスタ書込み |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20151209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190401 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20190902 |