JP2016515301A - 基板をクランプしデクランプする技術 - Google Patents

基板をクランプしデクランプする技術 Download PDF

Info

Publication number
JP2016515301A
JP2016515301A JP2015560210A JP2015560210A JP2016515301A JP 2016515301 A JP2016515301 A JP 2016515301A JP 2015560210 A JP2015560210 A JP 2015560210A JP 2015560210 A JP2015560210 A JP 2015560210A JP 2016515301 A JP2016515301 A JP 2016515301A
Authority
JP
Japan
Prior art keywords
voltage
platen
wafer
electrode
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015560210A
Other languages
English (en)
Other versions
JP2016515301A5 (ja
JP6374885B2 (ja
Inventor
クー イルウン
クー イルウン
ヒュン スン−ファン
ヒュン スン−ファン
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド, ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2016515301A publication Critical patent/JP2016515301A/ja
Publication of JP2016515301A5 publication Critical patent/JP2016515301A5/ja
Application granted granted Critical
Publication of JP6374885B2 publication Critical patent/JP6374885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

ウェハーをプラテンにクランプしプラテンからデクランプする方法を開示する。このプラテンは1つ以上の電極を具え、これらの電極に電気バイアスをかけて、ウェハーをプラテンに静電クランプする。電極に第1電圧のバイアスをかけ、この電圧でウェハーを処理することができる。その後に、1つ以上の電圧を後続して電極に印加する。一部の好適例では、後続する各電圧が、前に印加した電圧よりも小さい。他の好適例では、後続する電圧のうち1つ以上を、前に印加した電圧よりも大きくすることができる。こうした電圧の順序により、ウェハーが除去プロセス中にプラテンに付着または粘着する可能性を低減することができる。

Description

本願は、米国特許仮出願第61/770642号、2013年2月28日出願に基づいて優先権を主張し、その開示全体を参照する形で本明細書に含める。
本発明は、静電クランプに関するものであり、特に、ターゲット(目標物)を静電クランプ上にクランプしデクランプ(クランプ外し)する方法に関するものである。
イオン注入プロセスは、電気及び光デバイスを製造するに当たり用いられる。このプロセスは、ドーパントまたは不純物をターゲット内に導入して、ターゲットの機械的、電気的、及び/または光学的性質を変化させるプロセスである。集積回路(IC:integrated circuit)デバイス製造では、ターゲットは、シリコンまたは他の半導体ウェハー、あるいは当該ウェハー上の1つ以上の特徴物または膜とすることができる。一般に、ドーパントまたは不純物は、ターゲットの性質とは異なる1つ以上の性質を有することができる。ドーパントまたは不純物は、一旦、ターゲットのある領域内に注入されると、この領域の性質を変化させる。
イオン注入プロセス中に、ターゲットまたはウェハー102はプラテン112上に支持することができる。図1に例示するように、プラテン112は、電源116に電気接続された1つ以上の電極114を具えることができる。一部の具体例では、複数の同心電極114を設け、これらの電極の1つを内側電極114a、他の電極を外側電極114bとすることができる。他の具体例では、複数の電極を、プラテン112の互いに逆の側に設ける。ウェハー102をプラテン上に静電クランプするために、バイアス電圧を電極114に印加することができる。一部の具体例では、互いに逆の電圧を異なる電極に印加することができる。例えば、電極114の1つに正電圧を印加するのに対し、他の電極114には負電圧を印加することができる。このクランプ電圧の大きさは、同じにすることも異ならせることもできる。
図2を参照し、図2は、電源116からプラテン112内の1つ以上の電極114に供給されるクランプ電圧のタイミングを示す。ウェハー102をプラテン上に装荷した後に、クランプ電圧(V1)を時刻T1に電極114に印加し、ウェハー102はプラテン112上に静電クランプされる。図示していないが、2つ以上の電極を設ける場合、これらの電極の一方に+V1を印加し、他方の電極には−V1を印加することは、当業者が認識する所である。イオン注入プロセス中に、電極114に印加する電圧を維持して、ウェハー102をプラテン112上にクランプしたままにすることができる。イオン注入を完了した後には(即ち、時刻T2)、もうクランプ電圧V1を電極114に印加せずに、ウェハー102をプラテン112から除去する。一部の具体例では、ウェハー102の除去プロセスが、ウェハー102をリフトピン(図示せず)でプラテンから持ち上げて引き離し、ウェハー102をプラテンから除去することを含むことができる。現在技術では既知であるように、電極114に印加する電圧は、ウェハー102を処理するためにウェハー102に直接印加する電圧とは異なる。例えば、あるプロセスでは、ウェハー102に負電圧を印加して、正荷電(正に帯電した)イオンを誘引する。ウェハー102をクランプするために、プラテン112内の電極114に電圧を印加して、ウェハー102をプラテン112上に静電クランプする。これも現在技術では既知であるように、誘電体層を電極114とウェハー102との間に配置して、ウェハー102を電極114から電気絶縁する。
ウェハー102内に指向させて注入されるイオン10は、正荷電イオン10とすることができる。注入される荷電イオンに起因するウェハー102内の残留電荷が、ウェハー102の一部分に生じて、プラテン112の表面に張り付くことができる。こうしたウェハー102を取り外すことは困難なことがある。また、誘電体膜の層がウェハー102の下面上にコーティングされている場合、荷電イオンと電子との中和が遅れ、このため、クランプ電圧が除去されていても、ウェハー102がプラテン112の表面に付着したままにされることがある。過度の力を用いてウェハー102をプラテン112の表面から分離しようとすると、ウェハーの破損が生じることがある。誘電体膜の層(図示せず)がウェハー102の下面上にコーティングされている場合、ウェハーの破損がより頻繁になり得る。
このため、新たなクランプ及びデクランプ方法が必要になる。
ウェハーをプラテンにクランプしプラテンからデクランプする新たな方法を開示する。このプラテンは1つ以上の電極を具え、これらの電極に電気バイアスをかけて、ウェハーをプラテンに静電クランプする。電極に第1電圧のバイアスをかけ、この電圧でウェハーを処理することができる。その後に、1つ以上の電圧を後続して電極に印加する。一部の好適例では、後続する各電圧が、前に印加した電圧よりも小さい。他の好適例では、後続する電圧のうち1つ以上を、前に印加した電圧よりも大きくすることができる。こうした電圧の連続により、ウェハーが除去プロセス中にプラテンに付着または粘着する可能性を低減することができる。
1つの好適例では、ウェハーをプラテンにクランプしプラテンからデクランプする方法が:プラテンがウェハーを当該プラテン上にクランプするための電極を具え、これらの電極に初期電圧のバイアスをかける間にウェハーをプラテン上に配置するステップと;初期電圧より大きい第1電圧をプラテンの電極に印加して、ウェハーをプラテンに静電クランプするステップと;第1電圧より小さく、かつ初期電圧より大きい第2電圧を、上記電極に印加するステップと;第2電圧を上記電極に印加した後に、ウェハーをプラテンから除去するステップとを含む。
他の好適例では、ウェハーをプラテンにクランプしプラテンからデクランプする方法が:プラテンがウェハーを当該プラテン上にクランプするための電極を具え、これらの電極に初期電圧のバイアスをかける間にウェハーをプラテン上に配置するステップと;初期電圧より大きい第1電圧をプラテンの電極に印加して、ウェハーをプラテンに静電クランプするステップと;第1電圧より低く、かつ初期電圧より大きい第2電圧を、上記電極に印加するステップと;第2電圧より高く、かつ第1電圧より低い第3電圧を、上記電極に印加するステップと;第3電圧を上記電極に印加した後に、ウェハーを除去するステップとを含む。
他の好適例では、ウェハーをプラテンにクランプしプラテンからデクランプする方法が:プラテンがウェハーをクランプするための電極を具え、これらの電極に0Vのバイアスをかける間にウェハーをプラテン上に配置するステップと;100V〜1000Vの第1電圧を上記電極に印加して、ウェハーをプラテンに静電クランプするステップと;第1電圧より小さく、かつ5V〜600Vの第2電圧を上記電極に印加するステップと;第2電圧の印加後に、第2電圧より小さく、かつ5V〜600Vの第3電圧を上記電極に印加するステップと;第3電圧を上記電極に印加した後に、ウェハーをプラテンから除去するステップとを含む。
本発明をより良く理解するために、添付した図面を参照し、これらの図面は参照する形で本明細書に含める。
従来技術による、ウェハーをプラテンにクランプしプラテンからデクランプするための例示的システムを示す図である。 従来技術による図1のシステムで用いることができるタイミング図である。 一実施形態による、図1のシステムに適用することができるタイミング図である。 第2実施形態による、図1のシステムに適用することができるタイミング図である。 第3実施形態による、図1のシステムに適用することができるタイミング図である。 第4実施形態による、図1のシステムに適用することができるタイミング図である。
以下、本発明を、添付した図面に示す特定実施形態を参照しながら、より詳細に説明する。以下では、特定実施形態を参照しながら本発明を説明するが、本発明はこれらの実施形態に限定されないことは明らかである。
図3を参照し、図3は、本発明の一実施形態による、ウェハーをクランプしデクランプする好適な方法を示す。この図では、上記方法を、電源116からプラテン112内の1つ以上の電極114に供給されるクランプ電圧のタイミングに関して説明する。簡単明瞭にするために、本実施形態の方法は、図1に示す構成要素に関して説明する。このため、本実施形態の方法は図1に関して理解すべきである。
本実施形態では、ウェハー102をプラテン112上に装荷する。その後の時刻T1に、プラテン112内の電極114に第1電圧V1を印加して、ウェハー102をプラテン112上に静電クランプすることができる。第1電圧V1を印加する前に、電極114にV0を印加することができる。本発明では、V0は0の電圧、あるいはV1より小さい他の電圧とすることができる。本発明では、第1電圧V1をクランプ電圧とすることができ、この電圧は約100V〜約1kVの範囲内にすることができる。一実施形態では、第1電圧を約150Vにすることができる。他の実施形態では、第1電圧を約250Vにすることができる。他の実施形態では、第1電圧を約500Vにすることができる。さらに他の実施形態では、第1電圧を約750Vにすることができる。プラテンが内側及び外側電極114a及び114bを具えている場合、電極114a及び114bの一方には正の第1電圧V1を印加し、電極114a及び114bの他方には負の第1電圧を印加することができる。図に示すように、第1電圧V1は、第2電圧V2を電極114に印加する時刻T2まで維持することができる。T1とT2の間に、イオン注入プロセスを実行する。
図3に示すように、電極114に印加する第2電圧V2は第1電圧V1より小さくすることができる。例えば、第2電圧V2は、約5Vから約100Vまでの範囲にすることができる。一実施形態では、第2電圧V2を約5Vにすることができる。他の実施形態では、第2電圧V2を約15Vにすることができる。他の実施形態では、第2電圧V2を約25Vにすることができる。さらに他の実施形態では、第2電圧V2を約35Vにすることができる。
時刻T2の後に、ウェハー102をプラテン112からデチャック(チャック外し)/除去するプロセスを実行することができる。例えば、時刻T2に、あるいは時刻T2後に、ウェハー102をプラテン112からデチャックし、ウェハー102をプラテン112から除去することができる。例えば、ウェハー102をプラテン114からデチャック/除去するプロセスは、電極114に第2電圧V2を印加する時刻T2以後に実行することができ、第2電圧V2は、第1電圧V1よりは小さいが、時刻T1より前に電極に印加するV0より大きい。一実施形態では、上記プロセスを、電極114にV0を印加する時刻Tf以後に実行することができる。
図4を参照し、図4に、本発明の他の実施形態による、ウェハーをクランプしデクランプする他の好適な方法を示す。この図では、上記方法を、電源116からプラテン112内の1つ以上の電極114に供給するクランプ電圧のタイミングに関して説明する。簡単明瞭にするために、本実施形態の方法は、図1に示す構成要素に関して説明する。このため、本実施形態の方法は図1に関して理解すべきである。
本実施形態では、ウェハー102をプラテン112上に装荷する。その後の時刻T1に、プラテン112内の電極114に第1電圧V1を印加して、ウェハー102をプラテン112上に静電クランプすることができる。第1電圧V1を印加する前に、電極114にV0を印加する。本発明では、V0は0の電圧、あるいはV1より小さい他の電圧とすることができる。本発明では、第1電圧V1をクランプ電圧とすることができ、この電圧は約100V〜約1kVの範囲内にすることができる。一実施形態では、第1電圧を約150Vにすることができる。他の実施形態では、第1電圧を約250Vにすることができる。他の実施形態では、第1電圧を約500Vにすることができる。さらに他の実施形態では、第1電圧を約750Vにすることができる。プラテンが内側及び外側電極114a及び114bを具えている場合、電極114a及び114bの一方に正の第1電圧V1を印加し、電極114a及び114bの他方に負の第1電圧V1を印加することができる。図に示すように、第1電圧V1は、第2電圧V2を電極114に印加する時刻T2まで維持することができる。時刻T1とT2の間に、イオン注入プロセスを実行する。
図4に示すように、電極に印加する第2電圧V2は、第1電圧V1よりは小さいがV0より大きくすることができる。本実施形態では、第2電圧V2を、約75Vから約800Vまでの範囲内の任意電圧とすることができる。一例では、第2電圧を約100Vにすることができる。他の例では、第2電圧を約150Vにすることができる。他の例では、第2電圧を約300Vにすることができる。他の例では、第2電圧を約400Vにすることができる。他の例では、第2電圧を約500Vにすることができる。さらに他の例では、第2電圧を約600Vにすることができる。
第2電圧V2は、プラテン112内の電極114に第3電圧V3を印加する時刻T3まで、電極114に印加することができる。本実施形態では、電極に印加する第3電圧V3を、第2電圧V2よりは小さいがV0より大きくすることができる。本実施形態では、第3電圧V3を、約50Vから約600Vまでの範囲内の任意電圧にすることができる。一例では、第3電圧V3を約80Vにすることができる。他の例では、第3電圧V3を約150Vにすることができる。他の例では、第3電圧V3を約300Vにすることができる。他の例では、第3電圧V3を約450Vにすることができる。他の例では、第3電圧V3を約500Vにすることができる。さらに他の例では、第3電圧V3を約550Vにすることができる。
第3電圧V3は、プラテン112内の電極114に第4電圧V4を印加する時刻T4まで、電極114に印加することができる。本実施形態では、電極に印加する第4電圧V4を、第3電圧V3よりは小さいがV0より大きくすることができる。本実施形態では、第4電圧V4を、約25Vから約500Vまでの範囲内の任意電圧とすることができる。一例では、第4電圧V4を約25Vにすることができる。他の例では、第4電圧V4を約75Vにすることができる。他の例では、第4電圧V4を約100Vにすることができる。他の例では、第4電圧V4を約200Vにすることができる。他の例では、第4電圧V4を約300Vにすることができる。さらに他の例では、第4電圧V4を約400Vにすることができる。
第4電圧V4は、プラテン112内の電極114に第5電圧V5を印加する時刻T5まで、電極114に印加することができる。本実施形態では、電極に印加する第5電圧V5を、第4電圧V4よりは小さいがV0より大きくすることができる。本実施形態では、第5電圧V5を、約5Vから約50Vまでの範囲内の任意電圧とすることができる。一例では、第5電圧V5を約10Vにすることができる。他の例では、第5電圧V5を約15Vにすることができる。他の例では、第5電圧V5を約30Vにすることができる。他の例では、第5電圧V5を約30Vにすることができる。他の例では、第5電圧V5を約50Vにすることができる。他の例では、第5電圧V5を約75Vにすることができる。さらに他の例では、第5電圧V5を約100Vにすることができる。第5電圧V5は、V0を電極114に印加する時刻Tfまで印加することができる。
時刻T2後に、ウェハー102をプラテン112からデチャック/除去するプロセスを実行することができる。例えば、時刻T2以後に、ウェハー102をプラテン112からデチャックして、ウェハー102をプラテン112から除去することができる。特に、ウェハー102をプラテン114からデチャック/除去するプロセスは、時刻T2、T3、T4、T5またはTfに実行することができる。
図5を参照し、図5に、本発明の他の実施形態による、ウェハーをクランプしデクランプする他の好適な方法を示す。この図では、上記方法を、電源116からプラテン112内の1つ以上の電極114に供給されるクランプ電圧のタイミングに関して説明する。簡単明瞭にするために、本実施形態の方法は、図1の構成要素に関して説明する。このため、本実施形態の方法は図1に関して理解すべきである。
本実施形態では、ウェハー102をプラテン112上に装荷することができる。その後の時刻T1に、プラテン112内の電極114に第1電圧V1を印加して、ウェハー102をプラテン112上に静電クランプすることができる。第1電圧V1を印加する前に、電極114にV0を印加することができる。本発明では、V0は0の電圧、あるいはV1より小さい他の電圧とすることができる。本発明では、第1電圧V1をクランプ電圧とすることができ、この電圧は約100V〜約1kVの範囲内にすることができる。一実施形態では、第1電圧を約150Vとすることができる。他の実施形態では、第1電圧を約250Vにすることができる。他の実施形態では、第1電圧を約500Vにすることができる。さらに他の実施形態では、第1電圧を約750Vにすることができる。プラテンが内側及び外側電極114a及び114bを具えている場合、電極114a及び114bの一方に正の第1電圧V1を印加し、電極114a及び114bの他方に負の第1電圧V1を印加することができる。図に示すように、第1電圧V1は、第2電圧V2を電極114に印加する時刻T2まで維持することができる。時刻T1とT2の間に、イオン注入プロセスを実行する。
時刻T2に、第2電圧V2を電極114に印加する。本実施形態では、第2電圧V2を、第1電圧V1よりは小さいがV0より大きくすることができる。本実施形態では、第2電圧V2を、約5Vから約600Vまでの範囲内の任意電圧とすることができる。一例では、第2電圧を約15Vにすることができる。他の例では、第2電圧を約50Vにすることができる。他の例では、第2電圧を約75Vにすることができる。他の例では、第2電圧を約100Vにすることができる。他の例では、第2電圧を約150Vにすることができる。さらに他の例では、第2電圧を約300Vにすることができる。
第2電圧V2は、プラテン112内の電極114に第3電圧V3を印加する時刻T3まで、電極114に印加することができる。本実施形態では、電極に印加する第3電圧V3を、第2電圧V2よりは大きいが第1電圧V1より小さくすることができる。本実施形態では、第3電圧V3を、約50Vから約400Vまでの範囲内の任意電圧にすることができる。一例では、第3電圧V3を約75Vにすることができる。他の例では、第3電圧V3を約150Vにすることができる。他の例では、第3電圧V3を約250Vにすることができる。他の例では、第3電圧V3を約350Vにすることができる。他の例では、第3電圧V3を約400Vにすることができる。さらに他の例では、第3電圧V3を約450Vにすることができる。
第3電圧V3は、プラテン112内の電極114に第4電圧V4を印加する時刻T4まで、電極114に印加することができる。本実施形態では、電極に印加する第4電圧V4を、第3電圧V3よりは小さいがV0より大きくすることができる。本実施形態では、第4電圧V4を第2電圧V2に等しくすることができる。しかし、本発明は、第4電圧が第2電圧V2より大きいことも小さいことも排除しない。本実施形態では、第4電圧V4を、約25Vから約600Vまでの範囲内の任意電圧とすることができる。一例では、第4電圧V4を約15Vにすることができる。他の例では、第4電圧V4を約50Vにすることができる。他の例では、第4電圧V4を約75Vにすることができる。他の例では、第4電圧V4を約100Vにすることができる。他の例では、第4電圧V4を約150Vにすることができる。さらに他の例では、第4電圧V4を約300Vにすることができる。
本実施形態では、第4電圧V4を、プラテン112内の電極114にV0を印加する時刻Tfまで、電極114に印加することができる。
時刻T2後に、ウェハー102をプラテン112からデチャック/除去するプロセスを実行することができる。ウェハー102をデチャック/除去するプロセスは、時刻T2後の任意時刻に実行することができるが、このプロセスは、時刻T4後に、あるいは第2電圧V2より高い第3電圧V3を印加した後の任意時刻に実行することが好ましい。
図6を参照し、図6に、本発明の他の実施形態による、ウェハーをクランプしデクランプする他の好適な方法を示す。この図では、上記方法を、電源116からプラテン112内の1つ以上の電極114に供給されるクランプ電圧のタイミングに関して説明する。簡単明瞭にするために、本実施形態の方法は、図1の構成要素に関して説明する。このため、本実施形態の方法は図1に関して理解すべきである。
本実施形態では、ウェハー102をプラテン112上に装荷することができる。その後の時刻T1に、プラテン112内の電極114に第1電圧V1を印加して、ウェハー102をプラテン112上に静電クランプすることができる。第1電圧V1を印加する前に、電極114にV0を印加することができる。本発明では、V0は0の電圧、あるいはV1より小さい他の電圧とすることができる。本発明では、第1電圧V1をクランプ電圧とすることができ、この電圧は約100V〜約1kVの範囲内にすることができる。一実施形態では、第1電圧を約150Vとすることができる。他の実施形態では、第1電圧を約250Vにすることができる。他の実施形態では、第1電圧を約500Vにすることができる。さらに他の実施形態では、第1電圧を約750Vにすることができる。プラテンが内側及び外側電極114a及び114bを具えている場合、電極114a及び114bの一方に正の第1電圧V1を印加し、電極114a及び114bの他方に負の第1電圧V1を印加することができる。図に示すように、第1電圧V1は、第2電圧V2を電極114に印加する時刻T2まで維持することができる。時刻T1とT2の間に、イオン注入プロセスを実行する。
時刻T2に、第2電圧V2を電極114に印加する。本実施形態における第2電圧V2は、第1電圧V1よりは小さいがV0より大きくすることができる。本実施形態では、第2電圧V2を、約5Vから約600Vまでの範囲内の任意電圧とすることができる。一例では、第2電圧を約15Vにすることができる。他の例では、第2電圧を約50Vにすることができる。他の例では、第2電圧を約150Vにすることができる。他の例では、第2電圧を約250Vにすることができる。他の例では、第2電圧を約350Vにすることができる。さらに他の例では、第2電圧を約450Vにすることができる。
第2電圧V2は、プラテン112内の電極114に第3電圧V3を印加する時刻T3まで、電極114に印加することができる。本実施形態では、電極に印加する第3電圧V3を、第2電圧V2よりは小さいがV0より大きくすることができる。本実施形態では、第3電圧V3を、約5Vから約600Vまでの範囲内の任意電圧にすることができる。一例では、第3電圧V3を約15Vにすることができる。他の例では、第3電圧V3を約50Vにすることができる。他の例では、第3電圧V3を約75Vにすることができる。他の例では、第3電圧V3を約100Vにすることができる。他の例では、第3電圧V3を約150Vにすることができる。さらに他の例では、第3電圧V3を約300Vにすることができる。
第3電圧V3は、プラテン112内の電極114に第4電圧V4を印加する時刻T4まで、電極114に印加することができる。本実施形態では、電極114に印加する第4電圧V4を、第3電圧V3よりは大きいが第1電圧V1より小さくすることができる。本実施形態では、第4電圧V4を第2電圧V2に等しくすることができる。しかし、本発明は、第4電圧が第2電圧V2より大きいことも小さいことも排除しない。本実施形態では、第4電圧V4を、約5Vから約600Vまでの範囲内の任意電圧とすることができる。一例では、第4電圧V4を約15Vにすることができる。他の例では、第4電圧V4を約50Vにすることができる。他の例では、第4電圧V4を約150Vにすることができる。他の例では、第4電圧V4を約250Vにすることができる。他の例では、第4電圧V4を約350Vにすることができる。さらに他の例では、第4電圧V4を約450Vにすることができる。
第4電圧V4は、プラテン112内の電極114に第5電圧V5を印加する時刻T5まで、電極114に印加することができる。本実施形態では、電極114に印加する第5電圧V5を、第4電圧V4よりは小さいがV0より大きくすることができる。本実施形態では、第5電圧V5を、第3電圧V3に等しくすることができる。しかし、本発明は、第5電圧が第3電圧V3より大きいことも小さいことも排除しない。
時刻T2後に、ウェハー102をプラテン112からデチャック/除去するプロセスを実行することができる。ウェハー102をデチャック/除去するプロセスは、時刻T2後の任意時刻に実行することができるが、このプロセスは、時刻T3またはT5後に、あるいは第3電圧V3より高い第4電圧V3を印加した後の任意時刻に実行することが好ましい。
本明細書では、ウェハー処理プロセス中にウェハーをチャックしデチャックする技術を開示している。本発明は、本明細書に記載された特定実施形態によって、その範囲を限定されない。実際に、本発明の他の種々の実施形態及び変形例は、本明細書に記載するものに加えて、以上の説明及び添付した図面より当業者にとって明らかである。従って、こうした他の実施形態及び変形例は、本発明の範囲内に入ることを意図している。さらに、本明細書では、本発明を、特定目的での特定環境における特定の実現に関連して説明してきたが、その有用性はこうした実現に限定されず、本発明は任意数の目的で任意数の環境において有益に実現することができることは、通常の当業者の認める所である。従って、以下に記載する特許請求の範囲は、本明細書に記載する本発明の範囲及び精神全体を考慮して解釈すべきである。

Claims (18)

  1. ウェハーをプラテンにクランプしプラテンからデクランプする方法であって、
    前記プラテンが、前記ウェハーを当該プラテン上にクランプするための電極を具え、前記電極に初期電圧のバイアスをかける間に、前記ウェハーを前記プラテン上に配置するステップと;
    前記初期電圧より大きい第1電圧を前記プラテンの前記電極に印加して、前記ウェハーを前記プラテンに静電クランプするステップと;
    前記第1電圧より小さく、かつ前記初期電圧より大きい第2電圧を、前記電極に印加するステップと;
    前記第2電圧を前記電極に印加した後に、前記ウェハーを前記プラテンから除去するステップと
    を含むことを特徴とする方法。
  2. 前記第2電圧の印加後に、前記初期電圧を前記電極に印加するステップをさらに含み、前記初期電圧の印加後に前記ウェハーを除去することを特徴とする請求項1に記載の方法。
  3. 前記第2電圧の印加後に、第3電圧を前記電極に印加するステップをさらに含み、前記第3電圧は前記第2電圧より小さく、かつ前記初期電圧より大きく、前記第3電圧の印加後に、前記ウェハーを除去することを特徴とする請求項1に記載の方法。
  4. 前記初期電圧より大きい電圧の印加中に、前記ウェハーを除去することを特徴とする請求項1に記載の方法。
  5. 前記第2電圧の印加後に、第3電圧を前記電極に印加するステップをさらに含み、前記第3電圧は、前記第2電圧より大きく、かつ前記第1電圧より小さく、前記第3電圧の印加後に、前記ウェハーを除去することを特徴とする請求項1に記載の方法。
  6. 前記第3電圧の印加後に、第4電圧を印加するステップをさらに含み、前記第4電圧は、前記第3電圧より小さく、かつ前記初期電圧より大きく、前記第4電圧の印加後に、前記ウェハーを除去することを特徴とする請求項5に記載の方法。
  7. 前記第2電圧の印加後に、第3電圧を印加するステップであって、前記第3電圧は、前記第2電圧より小さく、かつ前記初期電圧より大きいステップと;
    前記第3電圧の印加後に、第4電圧を印加するステップであって、前記第4電圧は、前記第3電圧より大きく、かつ前記第1電圧より小さいステップと;
    前記第4電圧の印加後に、第5電圧を印加するステップであって、前記第5電圧は、前記第4電圧より小さく、かつ前記初期電圧より大きく、前記第5電圧の印加後に、前記ウェハーを除去するステップと
    をさらに含むことを特徴とする請求項1に記載の方法。
  8. ウェハーをプラテンにクランプしプラテンからデクランプする方法であって、
    前記プラテンが、前記ウェハーを当該プラテン上にクランプするための電極を具え、前記電極に初期電圧のバイアスをかける間に、前記ウェハーを前記プラテン上に配置するステップと;
    前記初期電圧より大きい第1電圧を前記電極に印加して、前記ウェハーを前記プラテンに静電クランプするステップと;
    前記第1電圧より低く、かつ前記初期電圧より大きい第2電圧を、前記電極に印加するステップと;
    前記第2電圧より高く、かつ前記第1電圧より低い第3電圧を、前記電極に印加するステップと;
    前記第3電圧を前記電極に印加した後に、前記ウェハーを除去するステップと
    を含むことを特徴とする方法。
  9. 前記初期電圧が0ボルトであることを特徴とする請求項8に記載の方法。
  10. 前記初期電圧より大きい電圧の印加中に、前記ウェハーを除去することを特徴とする請求項8に記載の方法。
    ことを特徴とする請求項8に記載の方法。
  11. 前記第1電圧の印加後かつ前記第2電圧の印加前に、前記第1電圧より小さく、かつ前記第2電圧より大きい電圧を、前記電極に印加するステップをさらに含むことを特徴とする請求項8に記載の方法。
  12. 前記第1電圧を前記プラテンの前記電極に印加する間に、前記ウェハーにイオンを注入することを特徴とする請求項8に記載の方法。
  13. ウェハーをプラテンにクランプしプラテンからデクランプする方法であって、
    前記プラテンが、前記ウェハーを当該プラテン上にクランプするための電極を具え、前記電極に0ボルトのバイアスをかける間に、前記ウェハーを前記プラテン上に配置するステップと;
    100V〜1000Vの第1電圧を前記プラテンの前記電極に印加して、前記ウェハーを前記プラテンに静電クランプするステップと;
    前記第1電圧より小さく、かつ5V〜600Vの第2電圧を、前記電極に印加するステップと;
    前記第2電圧の印加後に、前記第2電圧より小さく、かつ5V〜600Vの第3電圧を、前記電極に印加するステップと;
    前記第3電圧を前記電極に印加した後に、前記ウェハーを前記プラテンから除去するステップと
    を含むことを特徴とする方法。
  14. 前記第1電圧が500Vであり、前記第2電圧が250Vであり、前記第3電圧が15Vであり、前記第3電圧の印加中に前記ウェハーを除去することを特徴とする請求項13に記載の方法。
  15. 前記第1電圧が500Vであり、前記第2電圧が350Vであり、前記第3電圧が15Vであり、前記第3電圧が15Vであり、前記第3電圧の印加中に前記ウェハーを除去することを特徴とする請求項13に記載の方法。
  16. 前記第3電圧の印加後に、前記第3電圧より大きく、かつ前記第1電圧より小さく、かつ5V〜600Vの第4電圧を、前記電極に印加するステップと;
    前記第4電圧の印加後に、前記第4電圧より小さく、かつ5V〜600Vの第5電圧を、前記電極に印加し、前記第5電圧の印加中に前記ウェハーを除去するステップと
    をさらに含むことを特徴とする請求項13に記載の方法。
  17. 前記第1電圧が500Vであり、前記第2電圧が250Vであり、前記第3電圧が15Vであり、前記第4電圧が250Vであり、前記第5電圧が15Vであることを特徴とする請求項16に記載の方法。
  18. 前記第1電圧が500Vであり、前記第2電圧が350Vであり、前記第3電圧が15Vであり、前記第4電圧が350Vであり、前記第5電圧が15Vであることを特徴とする請求項16に記載の方法。
JP2015560210A 2013-02-28 2014-02-19 ウェハーをプラテンにクランプしプラテンからデクランプする方法 Active JP6374885B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361770642P 2013-02-28 2013-02-28
US61/770,642 2013-02-28
US13/872,417 US9142438B2 (en) 2013-02-28 2013-04-29 Techniques for clamping and declamping a substrate
US13/872,417 2013-04-29
PCT/US2014/017080 WO2014133840A1 (en) 2013-02-28 2014-02-19 Techniques for clamping and declamping a substrate

Publications (3)

Publication Number Publication Date
JP2016515301A true JP2016515301A (ja) 2016-05-26
JP2016515301A5 JP2016515301A5 (ja) 2017-03-02
JP6374885B2 JP6374885B2 (ja) 2018-08-15

Family

ID=51387902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560210A Active JP6374885B2 (ja) 2013-02-28 2014-02-19 ウェハーをプラテンにクランプしプラテンからデクランプする方法

Country Status (6)

Country Link
US (1) US9142438B2 (ja)
JP (1) JP6374885B2 (ja)
KR (1) KR101631155B1 (ja)
CN (1) CN105190861B (ja)
TW (1) TWI559439B (ja)
WO (1) WO2014133840A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047511A (ja) * 2002-07-08 2004-02-12 Tokyo Electron Ltd 離脱方法、処理方法、静電吸着装置および処理装置
US20070035908A1 (en) * 2005-08-10 2007-02-15 Hiroyuki Kitsunai Plasma processing apparatus and plasma processing method
JP2010135834A (ja) * 2010-02-15 2010-06-17 Ulvac Japan Ltd 真空処理方法
US20100254063A1 (en) * 2009-04-02 2010-10-07 Terry Sheng Step down dechucking
WO2011115299A1 (ja) * 2010-03-17 2011-09-22 東京エレクトロン株式会社 基板脱着方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491603A (en) * 1994-04-28 1996-02-13 Applied Materials, Inc. Method of determining a dechucking voltage which nullifies a residual electrostatic force between an electrostatic chuck and a wafer
US7479456B2 (en) 2004-08-26 2009-01-20 Applied Materials, Inc. Gasless high voltage high contact force wafer contact-cooling electrostatic chuck
US6403322B1 (en) * 2001-03-27 2002-06-11 Lam Research Corporation Acoustic detection of dechucking and apparatus therefor
US6483690B1 (en) * 2001-06-28 2002-11-19 Lam Research Corporation Ceramic electrostatic chuck assembly and method of making
US6669783B2 (en) * 2001-06-28 2003-12-30 Lam Research Corporation High temperature electrostatic chuck
US20050042881A1 (en) * 2003-05-12 2005-02-24 Tokyo Electron Limited Processing apparatus
US20090109595A1 (en) 2007-10-31 2009-04-30 Sokudo Co., Ltd. Method and system for performing electrostatic chuck clamping in track lithography tools
TW201005825A (en) 2008-05-30 2010-02-01 Panasonic Corp Plasma processing apparatus and method
JP2010141352A (ja) 2010-02-26 2010-06-24 Ulvac Japan Ltd 真空処理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047511A (ja) * 2002-07-08 2004-02-12 Tokyo Electron Ltd 離脱方法、処理方法、静電吸着装置および処理装置
US20070035908A1 (en) * 2005-08-10 2007-02-15 Hiroyuki Kitsunai Plasma processing apparatus and plasma processing method
JP2007048986A (ja) * 2005-08-10 2007-02-22 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20100254063A1 (en) * 2009-04-02 2010-10-07 Terry Sheng Step down dechucking
JP2010135834A (ja) * 2010-02-15 2010-06-17 Ulvac Japan Ltd 真空処理方法
WO2011115299A1 (ja) * 2010-03-17 2011-09-22 東京エレクトロン株式会社 基板脱着方法
US20110228439A1 (en) * 2010-03-17 2011-09-22 Tokyo Electron Limited Substrate mounting and demounting method
JP2011198838A (ja) * 2010-03-17 2011-10-06 Tokyo Electron Ltd 基板脱着方法

Also Published As

Publication number Publication date
TW201442142A (zh) 2014-11-01
KR101631155B1 (ko) 2016-06-17
WO2014133840A1 (en) 2014-09-04
US9142438B2 (en) 2015-09-22
KR20150122725A (ko) 2015-11-02
CN105190861B (zh) 2017-03-08
CN105190861A (zh) 2015-12-23
JP6374885B2 (ja) 2018-08-15
US20140240891A1 (en) 2014-08-28
TWI559439B (zh) 2016-11-21

Similar Documents

Publication Publication Date Title
JPH03211753A (ja) 半導体製造装置
US8270142B2 (en) De-clamping wafers from an electrostatic chuck
CN101405857A (zh) 承载基片的装置和方法
JP2018186217A5 (ja)
JP2017123354A (ja) 試料の離脱方法およびプラズマ処理装置
KR102281155B1 (ko) 정전 척 장치 및 정전 흡착 방법
JP2015041669A (ja) 半導体装置の製造方法
JP2018022756A (ja) プラズマ処理装置及び試料の離脱方法
JP6374885B2 (ja) ウェハーをプラテンにクランプしプラテンからデクランプする方法
JP6069768B2 (ja) 静電チャック装置及びその制御方法
KR100483737B1 (ko) 기판흡착방법 및 그 장치
CN108231655B (zh) 静电吸附基底的方法
JPH0685045A (ja) ウェーハ離脱方法
TWI725011B (zh) 用於移除在基板製造處理期間累積在基板接觸表面上的粒子的裝置、基板支撐件、及方法
JP2574066B2 (ja) 静電吸着装置
JP2014107382A (ja) 半導体基板の脱離方法
JP6142305B2 (ja) 静電吸着方法及び静電吸着装置
KR20100001609A (ko) 웨이퍼 척킹 및 디척킹 장치
JP2016515301A5 (ja) ウェハーをプラテンにクランプしプラテンからデクランプする方法
CN210575889U (zh) 静电吸盘
KR101594987B1 (ko) 바이폴라 정전 척 및 그 제조 방법
TWI682488B (zh) 靜電夾盤表層電荷的中和方法
KR0179156B1 (ko) 웨이퍼 고정장치
JP2574066C (ja)
CN111217323A (zh) 一种晶圆键合方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180720

R150 Certificate of patent or registration of utility model

Ref document number: 6374885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250