JP2016513364A - 基板レス離散結合インダクタ構造体 - Google Patents

基板レス離散結合インダクタ構造体 Download PDF

Info

Publication number
JP2016513364A
JP2016513364A JP2015556979A JP2015556979A JP2016513364A JP 2016513364 A JP2016513364 A JP 2016513364A JP 2015556979 A JP2015556979 A JP 2015556979A JP 2015556979 A JP2015556979 A JP 2015556979A JP 2016513364 A JP2016513364 A JP 2016513364A
Authority
JP
Japan
Prior art keywords
inductor
inductor winding
substrate
winding
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015556979A
Other languages
English (en)
Other versions
JP2016513364A5 (ja
Inventor
ジェームズ・トーマス・ドイル
ファルシード・マーマウディ
アミラリ・シャヤン・アラニ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016513364A publication Critical patent/JP2016513364A/ja
Publication of JP2016513364A5 publication Critical patent/JP2016513364A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

いくつかの新規の特徴は、第１のインダクタ巻線と、第２のインダクタ巻線と、充填材とを含むインダクタ構造に関する。第１のインダクタ巻線は導電性材料を含む。第２のインダクタ巻線は導電性材料を含む。充填材は、横方向において第１のインダクタ巻線と第２のインダクタ巻線との間に位置する。充填材は、第１のインダクタ巻線と第２のインダクタ巻線の構造上の結合を可能にするように構成される。いくつかの実装形態では、第１のインダクタ巻線は、横方向において第２のインダクタ巻線と同一平面内に位置する。いくつかの実装形態では、第１のインダクタ巻線は第１のらせん形状を有し、第２のインダクタ巻線は第２のらせん形状を有する。いくつかの実装形態では、第１のインダクタ巻線および第２のインダクタ巻線は、細長い円形形状を有する。いくつかの実装形態では、充填材はエポキシである。

Description

本特許出願は、参照により本明細書に明確に組み込まれる、２０１３年２月８日に出願された「Ｓｕｂｓｔｒａｔｅ−ｌｅｓｓ Ｄｉｓｃｒｅｔｅ Ｃｏｕｐｌｅｄ Ｉｎｄｕｃｔｏｒ Ｓｔｒｕｃｔｕｒｅ」と題する米国仮出願第６１／７６２，５５５号の優先権を主張する。
様々な特徴は、基板レス離散結合インダクタ構造に関する。
離散結合インダクタは従来、はしご型構造を使用して実現されている。図１に示すように、はしご型結合インダクタ構造１０２は、複数のインダクタ巻線１０６ａ〜１０６ｄを有するコア１０４を備える。しかし、そのようなはしご型構造１０２は、カスタムコア１０４および巻線（たとえば、コイル）を必要とする。市販のインダクタと比較して、はしご型構造１０２はかなり高価である。さらに、インダクタを半導体デバイス内に配置する際、インダクタが占有する面積が最小になることが望ましい。
したがって、効率的であるがコスト効果的な結合インダクタ構造／構成が必要である。
様々な特徴は、基板結合インダクタ構造に関する。
第１の例は、導電性材料を含む第１のインダクタ巻線を含むインダクタ構造体を提供する。インダクタ構造体は、導電性材料を含む第２のインダクタ巻線も含む。インダクタ構造体は、第１のインダクタ巻線と第２のインダクタ巻線との間に横方向に位置する充填材も含む。充填材は、第１のインダクタ巻線と第２のインダクタ巻線の構造上の結合を可能にするように構成される。
一態様によれば、第１のインダクタ巻線は、横方向において第２のインダクタ巻線と同一平面内に位置する。
一態様によれば、第１のインダクタ巻線は第１のらせん形状を有し、第２のインダクタ巻線は第２のらせん形状を有する。
一態様によれば、第１のインダクタ巻線および第２のインダクタ巻線は、細長い円形形状を有する。
一態様によれば、第１のインダクタ巻線は、第１の端子と第２の端子とを有し、第２のインダクタ巻線は、第３の端子と第４の端子とを有する。いくつかの実装形態では、第１の端子は、第１のインダクタ巻線の第１の端部に結合され、第２の端子は、第１のインダクタ巻線の第２の端部に結合される。
一態様によれば、第１のインダクタ巻線の厚さは０．２ミリメートル未満である。
一態様によれば、充填材はエポキシである。いくつかの実装形態では、インダクタ構造には、インダクタ構造体のベース部分としての基板がない。
一態様によれば、インダクタ構造体は、パッケージオンパッケージ（ＰｏＰ）構造上に集積される。いくつかの実装形態では、インダクタ構造体は、パッケージ基板の表面上に集積される。いくつかの実装形態では、インダクタ構造体は、パッケージ基板の内部に集積される。
一態様によれば、インダクタ構造体は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、第１の誘導手段と、第２の誘導手段と、横方向において第１の誘導手段と第２の誘導手段との間に位置する充填材とを含む。充填材は、第１の誘導手段と第２の誘導手段の構造上の結合を可能にするように構成される。
一態様によれば、第１の誘導手段は、横方向において第２の誘導手段と同一平面内に位置する。
一態様によれば、第１の誘導手段は第１のらせん形状を有し、第２の誘導手段は第２のらせん形状を有する。
一態様によれば、第１の誘導手段および第２の誘導手段は、細長い円形形状を有する。
一態様によれば、第１の誘導手段は、第１の端子と第２の端子とを有し、第２の誘導手段は、第３の端子と第４の端子とを有する。いくつかの実装形態では、第１の端子は、第１の誘導手段の第１の端部に結合され、第２の端子は、第２の誘導手段の第２の端部に結合される。
一態様によれば、第１の誘導手段の厚さは０．２ミリメートル未満である。
一態様によれば、充填材はエポキシである。いくつかの実装形態では、この装置には、インダクタ構造のベース部分としての基板がない。
一態様によれば、この装置は、パッケージオンパッケージ（ＰｏＰ）構造上に集積される。いくつかの実装形態では、この装置は、パッケージ基板の表面上に集積される。いくつかの実装形態では、この装置は、パッケージ基板の内部に集積される。
一態様によれば、この装置は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、インダクタ構造を実現する方法を提供する。この方法では、基板を設ける。この方法ではさらに、基板上に第１のインダクタ巻線および第２のインダクタ巻線を設ける。この方法では、第１のインダクタ巻線と第２のインダクタ巻線との間に充填材を設ける。充填材は、第１のインダクタ巻線と第２のインダクタ巻線の構造上の結合を可能にするように構成される。
一態様によれば、この方法では基板を除去する。
一態様によれば、基板上に第１のインダクタ巻線および第２のインダクタ巻線を設けることは、基板の上方に犠牲層を設けることと、犠牲層の一部を選択的に除去することと、基板および犠牲層の上方に金属層を設けることとを含む。金属層は、第１のインダクタ巻線および第２のインダクタ巻線を形成する。いくつかの実装形態では、第１のインダクタ巻線および第２のインダクタ巻線を設けることは、犠牲層を除去することを含む。
一態様によれば、第１のインダクタ巻線および第２のインダクタ巻線を設けることは、第１のインダクタ巻線を横方向において第２のインダクタ巻線と同一平面内に位置させることを含む。
一態様によれば、第１のインダクタ巻線は第１のらせん形状を有し、第２のインダクタ巻線は第２のらせん形状を有する。
一態様によれば、第１のインダクタ巻線および第２のインダクタ巻線は、細長い円形形状を有する。
一態様によれば、第１のインダクタ巻線は、第１の端子と第２の端子とを含み、第２のインダクタ巻線は、第３の端子と第４の端子とを含む。いくつかの実装形態では、第１の端子は、第１のインダクタ巻線の第１の端部に結合され、第２の端子は、第１のインダクタ巻線の第２の端部に結合される。
一態様によれば、充填材はエポキシである。
一態様によれば、この方法ではさらに、インダクタ構造体をパッケージオンパッケージ（ＰｏＰ）構造上に設ける。
一態様によれば、この方法ではさらに、インダクタ構造体をパッケージ基板の表面上に設ける。
一態様によれば、この方法ではさらに、インダクタ構造体をパッケージ基板の内部に設ける。
一態様によれば、この方法ではさらに、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つにインダクタ構造体を設ける。
様々な特徴、性質、および利点は、下記の詳細な説明を図面と併せ読めば明らかになるであろう。図中、同様の参照符号は、全体を通じて同じ部分を表す。
はしご型構造インダクタを示す図である。 基板上の基板レス結合インダクタ構造の斜視図である。 基板上の基板レス結合インダクタ構造の上面図および側面図である。 基板レス結合インダクタ構造を提供／製造するためのシーケンスを示す図である。 基板レス結合インダクタ構造を提供／製造するためのシーケンスを示す図である。 基板レス結合インダクタ構造を提供／製造するためのシーケンスを示す図である。 基板レス結合インダクタ構造を提供／製造するための流れ図である。 基板レス結合インダクタ構造を提供／製造するための別の流れ図である。 パッケージオンパッケージ（ＰｏＰ）構造上の基板レス結合インダクタ構造を示す図である。 パッケージオンパッケージ（ＰｏＰ）構造上の別の基板レス結合インダクタ構造を示す図である。 パッケージ基板上の少なくとも１つの基板レス結合インダクタ構造を示す図である。 パッケージ基板に集積された少なくとも１つの基板レス結合インダクタ構造を示す図である。 パッケージ基板に集積された別の基板レス結合インダクタ構造を示す図である。 上述の集積回路、ダイ、ダイパッケージ、および／または基板のいずれかと統合され得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解を提供するために具体的な詳細が与えられる。しかしながら、態様はこれらの具体的な詳細なしに実践され得ることが当業者によって理解されるであろう。たとえば、態様が不要な詳細で不明瞭になることを回避するために、回路はブロック図で示される場合がある。他の場合には、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法は、詳細に示されない場合がある。
概要
いくつかの新規の特徴は、第１のインダクタ巻線と、第２のインダクタ巻線と、充填材とを含む基板レスインダクタ構造に関する。第１のインダクタ巻線は導電性材料を含む。第２のインダクタ巻線は導電性材料を含む。充填材は、横方向において第１のインダクタ巻線と第２のインダクタ巻線との間に位置する。充填材は、第１のインダクタ巻線と第２のインダクタ巻線の構造上の結合を可能にするように構成される。インダクタ構造には、インダクタ構造のベース部分としての基板がない。いくつかの実装形態では、第１のインダクタ巻線は、横方向において第２のインダクタ巻線と同一平面内に位置する。いくつかの実装形態では、第１のインダクタ巻線は第１のらせん形状を有し、第２のインダクタ巻線は第２のらせん形状を有する。いくつかの実装形態では、第１のインダクタ巻線および第２のインダクタ巻線は、細長い円形形状を有する。いくつかの実装形態では、充填材はエポキシである。
例示的な結合インダクタ構造
図２〜図３は、結合インダクタ構造の例を示す。いくつかの実装形態では、結合インダクタ構造は、図１に示しかつ図１で説明したはしご型構造よりも優れておりかつ／または改善された結合を有する小さい有効フットプリント／面積を占有するように設計／配置される。より具体的には、いくつかの実装形態は、図１に示すはしご型構造よりも薄くなるように設計／配置された結合インダクタ構造を実現する。いくつかの実装形態では、そのような結合インダクタ構造は、基板がない（たとえば、ベース部分としての基板が除去された）かまたは非常に薄い基板を有する基板レス離散結合インダクタ構造である。
より具体的には、図２は、基板上に形成された結合インダクタ構造（基板は後で除去される）の斜視図であり、図３は、基板上の結合インダクタ構造（基板は後で除去される）の上面図および側面図である。いくつかの実装形態では、基板を除去すると、他の結合インダクタ構造と比較してかなり薄い結合インダクタ構造が得られる。いくつかの実装形態では、基板のない（たとえば、ベースとしての基板のない）結合インダクタ構造は、厚さが０．２ミリメートル（ｍｍ）以下（２００ミクロン（μｍ）以下）である。いくつかの実装形態では、基板レス結合インダクタ構造は厚さが９０ミクロン（μｍ）以下である。
図２は、第１のインダクタ２０４と、第２のインダクタ２０６と、端子２０８〜２１４とを含む結合インダクタ構造２００を示す。第１のインダクタ２０４（たとえば、第１のインダクタ巻線）は端子２０８〜２１０を含む。第２のインダクタ２０６（たとえば、第２のインダクタ巻線）は端子２１２〜２１４を含む。第１のインダクタ２０４と第２のインダクタ２０６は、結合インダクタ構造２００の構造上の結合、安定性、および／または剛性を実現する充填材（図示せず）を介して結合される。いくつかの実装形態では、充填材はエポキシである。いくつかの実装形態では、充填材は、第１のインダクタ２０４と第２のインダクタ２０６との間に位置し、第１のインダクタ２０４および第２のインダクタ２０６を保持し、２つのインダクタ２０４、２０６間の横エネルギー結合（たとえば、エネルギー伝達）を可能にする。
図２は、結合インダクタ構造が基板２２０上に形成されることも示す。基板２２０は、基板２２０が、インダクタ２０４、２０６が形成された後に除去されることを示すように点線で示されている。いくつかの実装形態では、構造２２０は、できるだけ薄い結合インダクタ構造２００を実現するために除去される（たとえば、エッチング、研削される）。
図３は、結合インダクタ構造２００の構造上の結合、安定性、および／または剛性を充填材がどのように実現し得るかを示す。上記のように、図３は、基板上の結合インダクタ構造（基板は後で除去されるかまたは薄くされる）の上面図および側面図を示す。結合インダクタ構造２００の側面図は、結合インダクタ構造２００の上面図のＡＡ断面に沿った図である。
図３に示すように、結合インダクタ構造２００は、充填材２０２と、第１のインダクタ２０４と、第２のインダクタ２０６とを含む。充填材２０２は、結合インダクタ構造２００の構造上の結合、安定性、および／または剛性を実現する。たとえば、充填材２０２は、第１のインダクタ２０４と第２のインダクタ２０６を物理的に結合するのを可能にし、第１のインダクタ２０４と第２のインダクタ２０６との間のエネルギー結合を可能にする。エネルギー結合について以下でさらに説明する。
結合インダクタ構造２００は、基板２２０上に形成される（基板２２０は後で除去されるかまたは薄くされる）。基板２２０は、シリコン基板であってよい。第１のインダクタ２０４は第１のインダクタ巻線（たとえば、コイル）によって形成される。第２のインダクタ２０６は第２のインダクタ巻線（たとえば、コイル）によって形成される。第１および第２のインダクタ巻線は導電性材料（たとえば、銅などの金属）を有してよい。第１のインダクタ２０４の第１の巻線は、第１のらせんの形状を有する。第２のインダクタ２０６の第２の巻線は、第２のらせんの形状を有する。様々な実装形態がそれぞれに異なる形状をインダクタの巻線に使用してよいことにも留意されたい。たとえば、いくつかの実装形態では、インダクタ巻線は細長い円形形状（たとえば、レーストラック形状）を有してよい。インダクタ巻線の形状は、同心状、方形、矩形、卵形、または他の非円形形状であってもよい。
いくつかの実装形態では、第１のインダクタ２０４の第１のらせんと第２のインダクタ２０６の第２のらせんは、第１のインダクタ２０４と第２のインダクタ２０６との間に横エネルギー結合が存在するように基板２２０上に位置する（基板２２０は後で除去される）。すなわち、第１のインダクタ２０４は、第２のインダクタ２０６において電流を誘導するように構成されてよい。いくつかの実装形態では、横エネルギー結合は、同じ平面に沿った（たとえば、同じ層に沿って同一平面内に位置する）２つのインダクタ間のエネルギーの伝達を指す。いくつかの実装形態では、横結合インダクタ構造は、２つのインダクタ間のエネルギー伝達が主として（たとえば、エネルギー伝達の大部分が）または実質的に同じ平面に沿って生じるインダクタ構造である。横結合インダクタ構造は、小さいフットプリントを実現することに加えて、他の種類の結合インダクタ構造（たとえば、縦結合インダクタ構造）よりも優れた結合効率を実現し得る。インダクタおよび／または結合インダクタ構造の特性のいくつかには、有効インダクタンス、Ｑ値、および／またはインダクタ構造の結合の有効性が含まれる。インダクタおよび／またはインダクタ構造の有効性はそのＱ値によって定義される。Ｑ値は、インダクタの効率を規定する品質因子／値である。Ｑ値が高いほど、インダクタは、無損失のインダクタである理想のインダクタの挙動に近づく。したがって、一般的に言えば、より低いＱ値よりもより高いＱ値の方が好ましい。
いくつかの実装形態では、第１のインダクタ２０４は、インダクタ構造における一次インダクタであり、第２のインダクタ２０６はインダクタ構造における二次インダクタである。そのような構成では、第１のインダクタ２０４（たとえば、一次インダクタ）は、第２のインダクタ２０６（たとえば、二次インダクタ）における電圧／電流を含んでよい。代替として、いくつかの実装形態では、第１のインダクタ２０４は、インダクタ構造における二次インダクタであり、第２のインダクタ２０６はインダクタ構造における一次インダクタである。そのような構成では、第２のインダクタ２０６は、第１のインダクタ２０４における電圧／電流を含んでよい。
インダクタ２０４、２０６は１組のピン／端子（たとえば、入力端子および出力端子）も含む。具体的には、第１のインダクタ２０４は第１の入力端子２０８（たとえば、Ｖｘ１）と第１の出力端子２１０（たとえば、Ｖｏｕｔ１）とを有し、第２のインダクタ２０６は第２の入力端子２１４（たとえば、Ｖｘ２）と第２の出力端子２１２（たとえば、Ｖｏｕｔ２）とを有する。しかしながら、様々な実装形態がそれぞれに異なる入力端子位置および出力端子位置を使用してよいことに留意されたい。たとえば、いくつかの実装形態では、端子２０８は出力端子であってよく、端子２１０は入力端子であってよい。
結合インダクタ構造２００は、１つまたは複数の強磁性層（図示せず）を含んでもよい。たとえば、第１の強磁性層は基板２０２上に位置してよく、第２の強磁性層は基板２０２の底部に位置してよい。いくつかの実装形態では、第１および第２の強磁性層は、インダクタ２０４、２０６間の充填材の上方／下方に位置してよい。第１および第２の強磁性層は、インダクタ２０４、２０６に電気的に結合されなくてよい。第１および第２の強磁性層は、金属近接（ファラデーケージ）に起因する損失を低減させるように構成されてよい。第１および第２の強磁性層は、第１および第２のインダクタ２０４、２０６の遮蔽を実現することもでき、それによって、いくつかの実装形態において結合インダクタ構造２００の有効インダクタンス、Ｑ値、および／または結合の有効性を向上させる助けになる。上述のように、インダクタの有効性はそのＱ値によって定義され得る。Ｑ値は、インダクタの効率を規定する品質因子／値である。Ｑ値が高いほど、インダクタは、無損失のインダクタである理想のインダクタの挙動に近づく。したがって、一般的に言えば、より低いＱ値よりもより高いＱ値の方が好ましい。いくつかの実装形態では、第１および第２の強磁性層を使用すると、結合インダクタ構造２００のＱ値を向上させ（たとえば、有効インダクタンスを増大させ）、磁気遮蔽を実現する助けになる。いくつかの実装形態では、磁気遮蔽がインダクタ２０４、２０６のうちの１つまたは複数によって生成される磁界を結合インダクタ構造内に維持し（たとえば、集中させ）、それによってインダクタ構造の有効インピーダンスを増大させる（たとえば、Ｑ値を向上させる）。
第１および第２の強磁性層は高透磁率（μ）および／または高Ｂ飽和状態を有してよい。いくつかの実装形態では、材料の透磁率は、材料が印加磁場に応答して得る磁化の程度を指す。いくつかの実装形態では、材料のＢ飽和状態は、磁界を増大させてももはや材料の磁化が増強されないようになる状態を指す。強磁性材料の一例は、シリコンスチール、マンガン亜鉛フェライト（ＭｎＺｎ）および／またはパーマロイであってよい。いくつかの実装形態では、第１および第２の強磁性層は磁気箔であってよい。
基板レス結合インダクタ構造について説明したが、次に、基板レス結合インダクタ構造を製造／提供するためのシーケンスおよび方法について以下に説明する。
基板レス結合インダクタ構造を提供／製造するための例示的なシーケンス
図４Ａ〜図４Ｃは、基板レス結合インダクタ構造を提供／製造するためのシーケンスを示す。いくつかの実装形態では、図４Ａ〜図４Ｃのシーケンスを使用して図２および図３の結合インダクタ構造２００を製造してよい。しかしながら、図４Ａ〜図４Ｃのシーケンスは他の結合インダクタ構造に適用可能であってよい。
シーケンスは、基板４０２を有する図４Ａの段階１から始まる。基板４０２は、いくつかの実装形態ではシリコン基板であってよい。様々な実装形態はそれぞれに異なる基板を使用してよい。いくつかの実装形態では、基板４０２を薄くしてよい。
段階２において、基板４０２の上方に犠牲層４０４を設ける（たとえば、堆積させる）。基板４０４は、いくつかの実装形態ではフォトレジスト層であってよい。様々な実装形態は、フォトレジスト層にそれぞれの異なる材料を使用してよい。
段階３において、犠牲層４０４にパターン４０５を形成する。パターン４０５は、犠牲層４０４のキャビティおよび／またはトレンチであってよい。様々な実装形態は、それぞれに異なる方法を使用してパターン４０５を作製／形成してよい。いくつかの実装形態では、パターンを犠牲層４０４にエッチング／掘削する。たとえば、レーザを使用して犠牲層４０４をエッチングおよび／または掘削してよい。いくつかの実装形態では、リソグラフィを使用して犠牲層４０４にパターン４０５をエッチングする。エッチングは、いくつかの実装形態では化学的プロセスによって実施されてもよい。
図４Ｂに示すように、段階４では、基板４０２の上方に金属層４０６を堆積させる。金属層４０６は、犠牲層４０４に作製されたパターン４０５のうちのいくつかまたはすべてを充填し得る。いくつかの実装形態では、金属層４０６を犠牲層４０４の上方に堆積させてもよい。様々な実装形態は、それぞれに異なる材料を金属層４０６に使用してよい。たとえば、金属層４０６はいくつかの実装形態では銅であってよい。
段階５において、犠牲層４０４および犠牲層４０４の上方の金属層４０６を除去し、残っている金属４０８のみを残す。様々な実装形態は、それぞれに異なる方法を使用して犠牲層４０４および金属層４０６を除去してよい（たとえば、エッチング）。たとえば、化学的プロセスを使用して残っている犠牲層４０４を「洗い流して」よい。犠牲層４０４を「洗い流す」プロセスの間、いくつかの実装形態では犠牲層４０４の上方の金属層も除去する。段階５に示すように、犠牲層４０４を除去した後、残っている金属層がインダクタ構造の構成要素４０８になる。たとえば、構成要素４０８は第１のインダクタおよび／または第２のインダクタの巻線であってよい。さらに、構成要素４０８は、いくつかの実装形態では第１のインダクタおよび／または第２のインダクタの端子であってよい。
段階６では、構成要素４０８間（たとえば、第１のインダクタの巻線と第２のインダクタの巻線の間）に充填材４１０を設ける。充填材４１０は、いくつかの実装形態ではエポキシであってよい。充填材４１０は、いくつかの実装形態では結合インダクタ構造の構造上の結合、安定性、および／または剛性を実現する。すなわち、いくつかの実装形態では、充填材４１０は、結合インダクタ構造がベース部分としての基板がない場合に構造の完全性を有するのを可能にするように構成されてよい。たとえば、充填材４１０は、第１のインダクタを第２のインダクタに物理的に結合するのを可能にし得る。
図４Ｃに示すように、段階７において、結合インダクタ構造から基板４０２を除去する（たとえば、エッチングする）。基板４０２の除去は、基板４０２が前に位置していた場所を示す点線によって表されている。様々な実装形態は、それぞれに異なる方法を使用して基板を除去してよい。いくつかの実装形態では、レーザを使用して基板４０２をエッチング除去してよい。いくつかの実装形態では、基板の一部のみを除去する。たとえば、いくつかの実装形態では、基板を完全に除去する代わりに薄くする。
段階８において、充填材４１０の一部を除去する。充填材４１０の一部の除去は、この部分が前に位置していた場所を示す点線によって表されている。様々な実装形態は、それぞれに異なる方法を使用して充填材４１０の一部を除去してよい。たとえば、レーザを使用して充填材４１０の一部を除去してよい。充填材４１０の一部を除去して結合インダクタ構造のサイズおよび／または面積をさらに小さくしてよい。
段階９は、基板を除去した後の例示的な結合インダクタ構造４００を示す。段階９に示すように、基板レス結合インダクタ構造は、（第１および第２のインダクタ用の巻線を含んでよい）構成要素４０８と、構成要素４０８同士を物理的に結合する（たとえば、第１のインダクタの巻線を第２のインダクタの巻線に物理的に結合する）充填材４１０とを含む。
いくつかの実装形態では、結合インダクタ構造４００上に１つまたは複数の強磁性層を設けてよい（たとえば、堆積させてよい）ことに留意されたい。強磁性層は、結合インダクタ構造４００の上方および／または下方に設けられてよい。様々な実装形態は、結合インダクタ構造の製造のそれぞれに異なる段階の間に強磁性層を設けてよい。いくつかの実装形態では、１つまたは複数の強磁性層を充填材上に（たとえば、図４Ｂの段階６の後に）設けてよい。いくつかの実装形態では、基板を除去しかつ／または薄くした後で（たとえば、図４Ｃの段階７の後で）１つまたは複数の強磁性層を設けてよい。
基板レス結合インダクタ構造を提供／製造するための例示的な方法
図５は、基板レス結合インダクタ構造を提供／製造するための方法の流れ図である。いくつかの実装形態では、図５の方法を使用して図２および図３の基板レス結合インダクタ構造２００ならびに図４Ａ〜図４Ｃの基板レス結合インダクタ構造４００を製造／提供する。
この方法では（５０５において）基板（たとえば、基板４０２）を設ける。基板は、いくつかの実装形態ではシリコン基板であってよい。様々な実装形態はそれぞれに異なる基板を使用してよい。いくつかの実装形態では、基板を薄くしてよい。
この方法ではさらに、（５１０において）基板の上方に犠牲層（たとえば、犠牲層４０４）を設ける。いくつかの実装形態では、犠牲層を設けることは、基板上に犠牲層を堆積させることを含む。犠牲層は、いくつかの実装形態ではフォトレジスト層であってよい。様々な実装形態は、フォトレジスト層にそれぞれの異なる材料を使用してよい。
この方法では、犠牲層の一部を（５１５において）選択的に除去する。いくつかの実装形態では、犠牲層の一部を選択的に除去することは、犠牲層にパターン（たとえば、パターン４０５）を作製／形成することを含む。パターンは、犠牲層のキャビティおよび／またはトレンチであってよい。様々な実装形態は、それぞれに異なる方法を使用して犠牲層の一部を選択的に除去し、パターンを作製／形成してよい。いくつかの実装形態では、パターンを犠牲層にエッチング／掘削する。たとえば、レーザを使用して犠牲層をエッチングおよび／または掘削してよい。いくつかの実装形態では、リソグラフィを使用して犠牲層にパターンをエッチングする。エッチングは、いくつかの実装形態では化学的プロセスによって実施されてもよい。
この方法では、（５２０において）基板の上方に犠牲層（たとえば、犠牲層４０６）を設ける。いくつかの実装形態では、金属層を設けることは、基板の上方に金属層を堆積させることを含む。金属層は、（５１５において）犠牲層の選択された部分を除去したときに犠牲層に作製されたパターンのうちのいくつかまたはすべてを充填してよい。いくつかの実装形態では、金属層を犠牲層の上方に堆積させてもよい。様々な実装形態は、金属層にそれぞれの異なる材料を使用してよい。たとえば、金属層はいくつかの実装形態では銅であってよい。
この方法では、（５２５において）犠牲層および犠牲層の上方の金属層を除去する。様々な実装形態は、それぞれに異なる方法を使用して犠牲層および金属層を除去してよい（たとえば、エッチング）。たとえば、化学的プロセスを使用して残っている犠牲層を「洗い流して」よい。犠牲層を「洗い流す」プロセスの間、いくつかの実装形態では犠牲層の上方の金属層も除去する。犠牲層を除去した後、残っている金属層がインダクタ構造の構成要素（たとえば、構成要素４０８）になる。たとえば、構成要素（たとえば、構成要素４０８）は第１のインダクタおよび／または第２のインダクタの巻線であってよい。さらに、構成要素は、いくつかの実装形態では第１のインダクタおよび／または第２のインダクタの端子であってよい。
この方法では、（５３０において）結合インダクタ構造の構成要素を形成する金属層間に（たとえば、第１のインダクタの巻線と第２のインダクタの巻線間に）充填材（たとえば、充填材４１０）を設ける。いくつかの実装形態では、充填材を設けることは、結合インダクタ構造の構成要素を形成する金属層間に充填材を堆積させることを含む。充填材は、いくつかの実装形態ではエポキシであってよい。充填材は、いくつかの実装形態では結合インダクタ構造の構造上の結合、安定性、および／または剛性を実現するように構成されてよい。すなわち、いくつかの実装形態では、充填材は、結合インダクタ構造がベース部分としての基板がない場合に構造の完全性を有するのを可能にするように構成されてよい。たとえば、充填材は、第１のインダクタ（たとえば、第１のインダクタ巻線）を第２のインダクタ（たとえば、第２のインダクタ巻線）に物理的に結合するのを可能にしてよい。
この方法では、（５３５において）結合インダクタ構造から基板を除去する。様々な実装形態は、それぞれに異なる方法を使用して基板を除去してよい。いくつかの実装形態では、レーザを使用して基板をエッチング除去してよい。いくつかの実装形態は、基板を除去することに加えて、充填材の一部を除去してもよい。充填材の一部を除去して結合インダクタ構造のサイズおよび／または面積をさらに小さくしてよい。
基板レス結合インダクタ構造を提供／製造するための特定の方法について説明したが、次に、基板レス結合インダクタ構造を提供／製造するための一般的な方法について以下に説明する。
基板レス結合インダクタ構造を提供／製造するための例示的な方法
図６は、基板レス結合インダクタ構造を提供／製造するための方法の流れ図である。いくつかの実装形態では、図６の方法を使用して図２および図３の基板レス結合インダクタ構造２００ならびに図４Ａ〜図４Ｃの基板レス結合インダクタ構造４００を製造／提供する。
この方法では（６０５において）基板（たとえば、基板４０２）を設ける。基板は、いくつかの実装形態ではシリコン基板であってよい。様々な実装形態はそれぞれに異なる基板を使用してよい。いくつかの実装形態では、基板を薄くしてよい。
この方法ではさらに、（６１０において）基板上に第１のインダクタ巻線および第２のインダクタ巻線を設ける。様々な実施形態は、基板上に第１のインダクタ巻線および第２のインダクタ巻線を別々に設けてよい。いくつかの実装形態では、第１および第２のインダクタ巻線を設けることは、基板の上方に犠牲層を設ける（たとえば、堆積させる）ことを含む。犠牲層は、いくつかの実装形態ではフォトレジスト層であってよい。様々な実装形態は、それぞれに異なる材料をフォトレジスト層に使用してよい。
いくつかの実装形態では、第１および第２のインダクタ巻線を設けることは、犠牲層の一部を選択的に除去することも含む。いくつかの実装形態では、犠牲層の一部を選択的に除去することは、犠牲層にパターン（たとえば、パターン４０５）を作製／形成することを含む。パターンは、犠牲層のキャビティおよび／またはトレンチであってよい。様々な実装形態は、それぞれに異なる方法を使用して犠牲層の一部を選択的に除去し、パターンを作製／形成してよい。いくつかの実装形態では、パターンを犠牲層にエッチング／掘削する。たとえば、レーザを使用して犠牲層をエッチングおよび／または掘削してよい。いくつかの実装形態では、リソグラフィを使用して犠牲層にパターンをエッチングする。エッチングは、いくつかの実装形態では化学的プロセスによって実施されてもよい。
いくつかの実装形態では、第１および第２のインダクタ巻線を設けることは、基板の上方に金属層（たとえば、金属層４０６）を設けることを含む。いくつかの実装形態では、金属層を設けることは、基板の上方に金属層を堆積させることを含む。金属層は、犠牲層の選択された部分を除去したときに犠牲層に作製されたパターンのうちのいくつかまたはすべてを充填してよい。いくつかの実装形態では、金属層を犠牲層の上方に堆積させてもよい。様々な実装形態は、金属層にそれぞれの異なる材料を使用してよい。たとえば、金属層はいくつかの実装形態では銅であってよい。
いくつかの実装形態では、第１および第２のインダクタ巻線を設けることは、犠牲層および犠牲層の上方の金属層を除去することをさらに含む。様々な実装形態は、それぞれに異なる方法を使用して犠牲層および金属層を除去してよい（たとえば、エッチング）。たとえば、化学的プロセスを使用して残っている犠牲層を「洗い流して」よい。犠牲層を「洗い流す」プロセスの間、いくつかの実装形態では犠牲層の上方の金属層も除去する。犠牲層を除去した後、残っている金属層がインダクタ構造の構成要素（たとえば、構成要素４０８）になる。たとえば、構成要素（たとえば、構成要素４０８）は第１のインダクタおよび／または第２のインダクタの巻線であってよい。さらに、構成要素は、いくつかの実装形態では第１のインダクタおよび／または第２のインダクタの端子であってよい。
この方法では、（６１５において）第１のインダクタ巻線と第２のインダクタ巻線との間に充填材を設ける。いくつかの実装形態では、（６１５において）充填材を設けることは、結合インダクタ構造の構成要素を形成する金属層間に充填材（たとえば、充填材４１０）を堆積させることを含む。充填材は、いくつかの実装形態ではエポキシであってよい。充填材は、いくつかの実装形態では結合インダクタ構造の構造上の結合、安定性、および／または剛性を実現するように構成されてよい。すなわち、いくつかの実装形態では、充填材は、結合インダクタ構造がベース部分としての基板がない場合に構造の完全性を有するのを可能にするように構成されてよい。たとえば、充填材は、第１のインダクタ（たとえば、第１のインダクタ巻線）を第２のインダクタ（たとえば、第２のインダクタ巻線）に物理的に結合するのを可能にしてよい。
この方法では、（６２０において）結合インダクタ構造から基板を除去する。様々な実装形態は、それぞれに異なる方法を使用して基板を除去してよい。いくつかの実装形態では、レーザを使用して基板をエッチング除去してよい。いくつかの実装形態は、基板を除去することに加えて、充填材の一部を除去してもよい。充填材の一部を除去して結合インダクタ構造のサイズおよび／または面積をさらに小さくしてよい。いくつかの実装形態では、基板を除去することは、基板の一部を除去すること（たとえば、基板を薄くすること）を含む。
例示的なパッケージオンパッケージ上基板レス結合インダクタ構造
いくつかの実装形態では、１つまたは複数の結合インダクタ構造（たとえば、インダクタ構造２００）をパッケージオンパッケージ（ＰｏＰ）構造内の基板上に結合してよい。図７は、結合インダクタ構造を含むパッケージオンパッケージ（ＰｏＰ）構造７００の側面図を示す。図７に示すように、ＰｏＰ構造は、第１のパッケージ基板７０２と、第１の１組のはんだボール７０４と、第１のダイ７０６と、第２のパッケージ基板７０８と、第２の１組のはんだボール７１０と、第２の１組のダイ７１２と、第１のインダクタ構造７１４と、第２のインダクタ構造７１６とを含む。第１および第２のインダクタ構造７１４、７１６は、図２および図３ならびに図４Ａ〜図４Ｃのインダクタ構造２００および／または４００であってよい。第１のダイ７０６は論理ダイであってよい。第２の１組のダイ７１６は、いくつかの実装形態ではスタッキングされたメモリダイであってよい。
ＰｏＰ構造７００の第１のパッケージは、第１のパッケージ基板７０２と、第１の１組のはんだボール７０４と、第１のダイ７０６とを含んでよい。ＰｏＰ構造７００の第１のパッケージは第１および第２のインダクタ構造７１４、７１６を含んでもよい。第１のダイ７０６は、いくつかの実装形態では特定用途向け集積回路（ＡＳＩＣ）ダイであってよい。第１のインダクタ構造７１４は、第１のパッケージ基板７０２の頂面上に集積されてよい。図７に示すように、１つまたは複数のはんだボールを除去して第１のインダクタ構造７１４を第１のパッケージ基板７０２の頂面上に配置してよい。
パッケージ基板の底面上にインダクタ構造を位置させてもよい。図７にさらに示すように、第２のインダクタ構造７１６は第１のパッケージ基板７０２の底面上に位置する。第１の１組のはんだボール７１０のうちの１つまたは複数を除去して第２のインダクタ構造７１６を第１のパッケージ基板７０２の底部上に配置するのを可能にしてよい。
図８は、結合インダクタ構造を含む別のパッケージオンパッケージ（ＰｏＰ）構造８００の側面図および底面図を示す。図８に示すように、ＰｏＰ構造は、第１のパッケージ基板８０２と、第１の１組のはんだボール８０４と、第１のダイ８０６と、第２のパッケージ基板８０８と、第２の１組のはんだボール８１０と、第２の１組のダイ８１２と、インダクタ構造８１４とを含む。第１のインダクタ構造８１４は、図２および図３ならびに図４Ａ〜図４Ｃのインダクタ構造２００および／または４００であってよい。第１のダイ７０６は論理ダイであってよい。第２の１組のダイ７１６は、いくつかの実装形態ではスタッキングされたメモリダイであってよい。
図８に示すように、インダクタ構造８１４は第１のパッケージ基板８０２の底部部分／底面上に位置する。インダクタ構造８１４は、第１の１組のはんだボール８０４に囲まれる。図８は、インダクタ構造８１４用のスペースを設けるために第１の１組のはんだボール８０４のはんだボールのいくつかが除去されることも示している。図８のインダクタ構造８１４は、１つのインダクタ構造またはいくつかのインダクタ構造を概念的に表す。
例示的なパッケージ上基板レス結合インダクタ構造
いくつかの実装形態では、１つまたは複数の結合インダクタ構造（たとえば、インダクタ構造２００、４００）を半導体パッケージ内の基板上に結合してよい。図９に示すように、ダイ／チップ９００はパッケージ基板９０２上に取り付けられてよい。図９は、パッケージ基板９０２の表面上の２つの結合インダクタ構造も示す。具体的には、図９は、パッケージ基板９０２上の第１の構造９０４および第２の構造９０６を示す。第１および第２の構造９０４、９０６は、１組の配線（たとえば、トレース）を介してダイ９００に結合される。いくつかの実装形態では、第１および第２の構造９０４、９０６の各々は、図２および図３ならびに／あるいは図４Ａ〜図４Ｃに示しかつ図２および図３ならびに／あるいは図４Ａ〜図４Ｃで説明したインダクタ構造（たとえば、インダクタ構造２００、４００）であってよい。
いくつかの実装形態では、インダクタ構造９０４、９０６のインダクタのうちの１つまたは複数はそれぞれに異なる電圧で動作してよい。いくつかの実装形態では、１つまたは複数の電圧調整器（ＥＶＲ）９０８〜９１０を使用してインダクタ構造９０４、９０６内のインダクタのうちの１つまたは複数に与えられ（たとえば、供給され）る電圧／電流を調整してよい。一例では、第１のＥＶＲ９０８を使用して第１の構造９０４への電圧／電流を調整しかつ／または第１の構造９０４に電圧／電流を与えてよい。第１のＥＶＲ９０８は、第１の構造９０４の１つまたは複数のインダクタに与えられる電圧／電流の位相を調整してもよい。同様に、第２のＥＶＲ９１０を使用して第２の構造９０６への電圧／電流を調整しかつ／または第２の構造９０６に電圧／電流を与えてよい。第２のＥＶＲ９１０は、第１の構造９０６の１つまたは複数のインダクタに与えられる電圧／電流の位相を調整してもよい。図９に示すように、第１および第２のＥＶＲ９０８、９１０はダイ９００上に位置する。しかしながら、いくつかの実装形態では、ＥＶＲ９０８、９１０は、ダイ９００に結合されるがダイ９００から物理的に分離されてよい。図９にさらに示すように、いくつかの実装形態では、第１および第２のＥＶＲ９０８、９１０の結合寸法は２ｍｍ × ２ｍｍ以下であってよい。しかしながら、様々な実装形態はそれぞれに異なる寸法を有するＥＶＲ９０８、９１０を有してよい。
いくつかの実装形態では、ダイ９００と構造９０４、９０６の一方または両方との間の間隔は２ｍｍ以下である。この間隔は、２つの構成要素間のエッジ間距離（たとえば、ダイのエッジと構造のエッジとの間の距離）として定義されてよい。いくつかの実装形態では、ダイ９００と構造（たとえば、構造９０４）の外側エッジとの間の間隔は８ｍｍよりも大きく５ｍｍよりも小さい。しかし、様々な実装形態は、ダイ９００と構造９０４、９０６のうちの１つまたは複数との間にそれぞれに異なる間隔を有してよい。
いくつかの例では、基板９０２はカプセル化されたパッケージ基板（ＥＰＳ）（以下に図１０および図１１を参照してさらに説明する）の一部であってよい。したがって、インダクタ構造９０２、９０４の厚さは、いくつかの実装形態ではダイ／チップ９００の厚さ以下（たとえば、０．２ｍｍ以下）に維持される。
例示的な結合インダクタ構造について説明したが、次に以下にそのような結合インダクタ構造を含むいくつかのパッケージ基板について説明する。
基板レス結合インダクタ構造を有する例示的なパッケージ基板
いくつかの実装形態では、１つまたは複数の結合インダクタ構造（たとえば、インダクタ構造２００、４００）を半導体パッケージ内の基板（たとえば、パッケージ基板）内部に結合してよい。図１０および図１１は、いくつかの実装形態における基板内の結合インダクタ構造の例を示す。具体的には、図１０は、本開示の一態様による、ＩＣパッケージ１０００の概略断面図を示す。ＩＣパッケージ１０００は、限定はしないが、モバイルフォン、ラップトップコンピュータ、タブレットコンピュータ、パーソナルコンピュータなどの電子デバイス用のＩＣダイ１００２（たとえば、メモリ回路、処理回路、アプリケーションプロセッサなど）を含む。ＩＣパッケージ１０００、特にＩＣダイ１００２は、電子デバイスに関連付けられた電源供給ネットワーク（ＰＤＮ）（ＩＣパッケージ基板１０００の外部のＰＤＮの部分は示されていない）を介して電力管理集積回路（ＰＭＩＣ）（図示せず）から電力を供給され（たとえば、公称供給電圧および電流が与えられ）てよい。
ＩＣダイ１００２は、その下方の多層パッケージ基板１００４にフリップチップ形式で電気的に結合される。たとえば、１つまたは複数のはんだボール１００６がパッケージ基板１００４の第１の金属層１０２２内に位置する金属トレースにダイ１００２を電気的に結合してよい。他の態様によれば、ＩＣダイ１００２はパッケージ基板１００４にワイヤ結合されてよい。パッケージ基板１００４は、たとえば、４金属層積層基板であってよい。他の態様では、パッケージ基板１００４は、５個、６個、７個、８個、９個、または１０個の金属層を含む３つ以上の金属層を有してよい。
図示の４層パッケージ基板１００４は、第１の金属層１０２２（たとえば、第１の外側金属層）と、第２の金属層１０２４（たとえば、第１の内側金属層）と、第３の金属層１０２６（たとえば、第２の内側金属層）と、第４の金属層１０２８（たとえば、第２の外側金属層）とを含む。金属層１０２２、１０２４、１０２６、１０２８の各々は一般に、限定はしないがエポキシおよび／または樹脂などの１つまたは複数の誘電材料で構成され得る複数の絶縁層１０３２、１０３４、１０３６によって互いに分離される。特に、パッケージ基板１００４の中央の第１の絶縁層１０３４は、他の層よりも厚くてよく、パッケージ基板１００４に構造上の剛性も付与する。複数の金属垂直相互接続アクセス（ビア）１００８が、パッケージ基板１００４の複数の金属層１０２２、１０２４、１０２６、１０２８のトレースを必要に応じて互いに電気的に結合する。
パッケージ基板１００４は、キャパシタ、抵抗器、またはインダクタなどの埋め込み受動基板（ＥＰＳ）離散回路構成要素（ＤＣＣ）１０１０を収容するキャビティ１０３５（点線のボックスによって示されている）を含む。いくつかの実装形態では、ＥＰＳ離散回路構成要素は本明細書で説明する結合インダクタ構造（たとえば、図２および図３の結合インダクタ構造）である。ＤＣＣ１０１０がＤＣＣの概念的な表現であり、ＤＣＣ（たとえば、結合インダクタ構造）が基板内にどのように形成され結合されるかを必ずしも厳密に表すものではないことに留意されたい。むしろ、図１０および図１１におけるＤＣＣ１０１０は単に、基板内のＤＣＣのあり得る位置を示すものである。様々な実装形態は、それぞれに異なる構成および設計を使用してＤＣＣの電極を基板内のビアに結合してよい。たとえば、いくつかの実装形態では、ＤＣＣ用の（第１の導電層に結合された）第１の電極が左上のビアに結合されてよく、ＤＣＣ用の（第２の導電層に結合された）第２の電極が右上ビアに結合されてよい。
キャビティ１０３５は、第１の絶縁層１０３４の一部および内側金属層１０２４、１０２６のうちの１つまたは複数を占有するかまたは第１の絶縁層１０３４の一部および内側金属層１０２４、１０２６のうちの１つまたは複数内に位置してよい。図示の例では、ＤＣＣ１０１０は、たとえば、離散キャパシタ（たとえば、「減結合キャパシタ」）であってよい。一態様によれば、離散キャパシタ１０１０は、ＩＣパッケージ１０００に起因するインピーダンス（たとえば、パッケージ基板１００４に関連するトレース、ビア、金属線などによって引き起こされるインダクタンス）の誘導分のバランスを取ることによってＰＤＮの一連の周波数におけるインピーダンスを低減させるのを助ける。パッケージ基板１００４は、各々が別個のＥＰＳ離散回路構成要素を収容する複数のキャビティを有してよい。
特に、パッケージ基板１００４は、ＤＣＣ１０１０の電極に電気的に結合された１つまたは複数のビア結合構成要素（たとえば、ビア結合構成要素１０４０）を備えてよい。ビア結合構成要素は、複数のビアを結合することのできる利用可能な表面積を増大させるための手段として働く（たとえば、各ビアの第１の端部をビア結合構成要素に結合することができる）。ビア結合構成要素は、金属または金属合金（たとえば、銅、アルミニウム、および／または窒化チタンなど）などの導電材料で構成される。一態様によれば、ビア結合構成要素は、内側金属層１０２４、１０２６を備える同じ金属のうちの１つまたは複数で作られる。
一態様によれば、第１のビア結合構成要素は、ＤＣＣ１０１０の第１の電極と第１の内側金属層１０２４内の第１の金属トレースの両方に電気的に結合され、第２のビア結合構成要素は、第１の電極と第２の内側金属層１０２６内の第２の金属トレースの両方に電気的に結合され、第３のビア結合構成要素は、ＤＣＣ１０１０の第２の電極と第１の内側金属層１０２４内の第３の金属トレースの両方に電気的に結合され、第４のビア結合構成要素は、第２の電極と第２の内側金属層１０２６内の第４の金属トレースの両方に電気的に結合される。
上記の金属トレースの各々は、パッケージ基板１００４に関連する電源または接地面に電気的に結合される。たとえば、第１の金属トレースはビアによって第２の金属トレースに電気的に結合され、第３の金属トレースは、別のビアによって第４の金属トレースに電気的に結合される。このようにして、ビア結合構成要素は、第１および第２の内側金属層１０２４、１０２６内の電源または接地面に電気的に結合され、その場合、第１および第２の内側金属層は、外側金属層１０２２、１０２８よりも第１の絶縁体層１０３４に近い。
一態様によれば、第１のビア結合構成要素の第１の部分はＤＣＣ１０１０の第１の電極の第１のエッジを越えて延びる。別の態様によれば、第１のビア結合構成要素の第２の部分は、第１の内側金属層１０２４内に位置する。同様に、第２のビア結合構成要素の第１の部分は、第１の電極の第２のエッジを超えて延びてよく、第２のビア結合構成要素の第２の部分は、第２の内側金属層１０２６内に位置してよい。一態様によれば、第３のビア結合構成要素の第１の部分はＤＣＣ１０１０の第２の電極の第１のエッジを越えて延びる。別の態様によれば、第３のビア結合構成要素の第２の部分は、第１の内側金属層１０２４内に位置する。同様に、第４のビア結合構成要素の第１の部分は、第２の電極の第２のエッジを超えて延びてよく、第４のビア結合構成要素の第２の部分は、第２の内側金属層１０２６内に位置してよい。
図１１は、いくつかの実装形態における別の基板内のキャパシタ構造を示す。図１１は図１０に類似している。しかしながら、図１０と図１１の１つの違いは、図１１では、基板１００４が１つまたは複数の結合構成要素（たとえば、図１０のビア結合構成要素１０４０）を含まないことである。
結合インダクタ構造の様々な例について説明したが、次に、結合インダクタ構造を動作させるための方法について以下に説明する。
例示的な電子デバイス
図１２は、上述の集積回路、ダイ、またはパッケージのいずれかと統合され得る様々な電子デバイスを示す。たとえば、携帯電話１２０２、ラップトップコンピュータ１２０４、および固定位置端末１２０６は、本明細書で説明する集積回路（ＩＣ）１２００を含み得る。ＩＣ１２００は、たとえば、本明細書で説明する集積回路、ダイ、またはパッケージのうちのいずれかであり得る。図１２に示されたデバイス１２０２、１２０４、１２０６は、例にすぎない。他の電子デバイスは、限定しないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含むＩＣ１２００を採用することもできる。
図２、図３、図４Ａ〜図４Ｃ、図５、図６、図７、図８、図９、図１０、図１１および／または図１２に示した構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成され、かつ／または組み合わされ、あるいは、いくつかの構成要素、ステップ、または機能で具現化され得る。本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および／または機能を追加することもできる。
上記図に示す構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴、または機能に再構成および／または組み合わされ、あるいは、いくつかの構成要素、ステップ、または機能で具現化され得る。本明細書で開示する新規の特徴から逸脱することなく追加の要素、構成要素、ステップ、および／または機能が、追加することもできる。上記図に示す装置、デバイス、および／または構成要素は、上記図に記載した方法、特徴、またはステップのうちの１つまたは複数を実行するように構成され得る。また、本明細書に記載した新規のアルゴリズムは、ソフトウェアに効率的に実装され、および／またはハードウェアに組み込まれる可能性もある。
「例示的な」という言葉は、「例、事例、または例示として機能すること」を意味するように本明細書で使用される。「例示的」として本明細書で説明するいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利なものと解釈すべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられた特徴、利点または動作モードを含むことを必要とするとは限らない。「結合された」という用語は、２つのオブジェクト間の直接的または間接的な結合を指すために本明細書で使用される。たとえば、オブジェクトＡがオブジェクトＢに物理的に接触し、オブジェクトＢがオブジェクトＣに接触する場合、オブジェクトＡとＣとは、互いに物理的に直接接触していなくても、依然として互いに結合するものと見なすことができる。「ダイパッケージ」という用語は、カプセル化されるかまたはパッケージ化された集積回路ウェハを指すのに使用される。
また、実施形態は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは動作を逐次プロセスとして説明し得るが、動作の多くは並行してまたは同時に実行され得る。加えて、動作の順序は並び替えられ得る。プロセスは、その動作が完了したときに終了する。プロセスは、方法、関数、手順、サブルーチン、サブプログラムなどに対応する場合がある。処理が関数に対応する場合、その終了は、関数が呼出し関数またはメイン関数に戻ることに対応する。
本明細書で開示された実施形態に関して記載された、様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装される場合があることを当業者はさらに諒解されよう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップが、概してそれらの機能性に関して上述されている。そのような機能性がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課される設計制約に依存する。
本明細書で説明する本発明の様々な特徴は、本発明から逸脱することなく様々なシステムに実装され得る。上記の本開示の態様は例にすぎず、本発明を限定するものと解釈されるべきでないことに留意されたい。本開示の態様の説明は、例示的なものであり、特許請求の範囲を限定するものではない。したがって、本教示は、他のタイプの装置、ならびに多くの代替形態、変更形態、および変形形態に容易に適用され得ることが当業者には明らかであろう。
１０２ はしご型結合インダクタ構造
１０４ コア
１０６ａ〜１０６ｄ インダクタ巻線
２００ 結合インダクタ構造
２０４ 第１のインダクタ
２０６ 第２のインダクタ
２０８〜２１４ 端子
２２０ 基板
４０２ 基板
４０４ 犠牲層
４０５ パターン
４０６ 金属層
４０８ 構成要素
４１０ 充填材
７０２ 第１のパッケージ基板
７０４ 第１の１組のはんだボール
７０６ 第１のダイ
７０８ 第２のパッケージ基板
７１０ 第２の１組のはんだボール
７１２ 第２の１組のダイ
７１４ 第１のインダクタ構造
７１６ 第２のインダクタ構造
８０２ 第１のパッケージ基板
８０４ 第１の１組のはんだボール
８０６ 第１のダイ
８０８ 第２のパッケージ基板
８１０ 第２の１組のはんだボール
８１２ 第２の１組のダイ
８１４ インダクタ構造
９００ ダイ／チップ
９０２ パッケージ基板
９０４ 第１の構造
９０６ 第２の構造
９０８ 第１のＥＶＲ
９１０ 第２のＥＶＲ
１０００ ＩＣパッケージ
１００２ ＩＣダイ
１００４ 多層パッケージ基板
１００６ はんだボール
１０１０ 離散回路構成要素
１０２２ 第１の金属層
１０２４ 第２の金属層
１０２６ 第３の金属層
１０２８ 第４の金属層
１０３２、１０３４、１０３６ 絶縁層
１０３５ キャビティ
１０４０ ビア結合構成要素
１２００ 集積回路
１２０２ 携帯電話
１２０４ ラップトップコンピュータ
１２０６ 固定位置端末

Claims (39)

  1. 導電性材料を含む第１のインダクタ巻線と、
    導電性材料を含む第２のインダクタ巻線と、
    横方向において前記第１のインダクタ巻線と前記第２のインダクタ巻線との間に位置する充填材であって、前記第１のインダクタ巻線と前記第２のインダクタ巻線の構造上の結合を実現するように構成された充填材とを備えるインダクタ構造体。
  2. 前記第１のインダクタ巻線は、横方向において前記第２のインダクタ巻線と同一平面内に位置する、請求項１に記載のインダクタ構造体。
  3. 前記第１のインダクタ巻線は第１のらせん形状を有し、前記第２のインダクタ巻線は第２のらせん形状を有する、請求項１に記載のインダクタ構造体。
  4. 前記第１のインダクタ巻線および前記第２のインダクタ巻線は細長い円形形状を有する、請求項１に記載のインダクタ構造体。
  5. 前記第１のインダクタ巻線は、第１の端子と第２の端子とを含み、前記第２のインダクタ巻線は、第３の端子と第４の端子とを含む、請求項１に記載のインダクタ構造体。
  6. 前記第１の端子は、前記第１のインダクタ巻線の第１の端部に結合され、前記第２の端子は、前記第１のインダクタ巻線の第２の端部に結合される、請求項５に記載のインダクタ構造体。
  7. 前記第１のインダクタ巻線の厚さは０．２ミリメートル未満である、請求項１に記載のインダクタ構造体。
  8. 前記充填材はエポキシである、請求項１に記載のインダクタ構造体。
  9. 前記インダクタ構造体には、前記インダクタ構造体のベース部分としての基板がない、請求項１に記載のインダクタ構造体。
  10. 前記インダクタ構造体は、パッケージオンパッケージ（ＰｏＰ）構造上に集積される、請求項１に記載のインダクタ構造体。
  11. 前記インダクタ構造体は、パッケージ基板の表面上に集積される、請求項１に記載のインダクタ構造体。
  12. 前記インダクタ構造体は、パッケージ基板の内部に集積される、請求項１に記載のインダクタ構造体。
  13. 前記インダクタ構造体は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載のインダクタ構造体。
  14. 第１の誘導手段と、
    第２の誘導手段と、
    横方向において前記第１の誘導手段と前記第２の誘導手段との間に位置する充填材であって、前記第１の誘導手段と前記第２の誘導手段の構造上の結合を実現するように構成された充填材とを備える装置。
  15. 前記第１の誘導手段は、横方向において前記第２の誘導手段と同一平面内に位置する、請求項１４に記載の装置。
  16. 前記第１の誘導手段は第１のらせん形状を有し、前記第２の誘導手段は第２のらせん形状を有する、請求項１４に記載の装置。
  17. 前記第１の誘導手段および前記第２の誘導手段は、細長い円形形状を有する、請求項１４に記載の装置。
  18. 前記第１の誘導手段は、第１の端子と第２の端子とを含み、前記第２の誘導手段は、第３の端子と第４の端子とを含む、請求項１４に記載の装置。
  19. 前記第１の端子は、前記第１の誘導手段の第１の端部に結合され、前記第２の端子は、前記第１の誘導手段の第２の端部に結合される、請求項１８に記載の装置。
  20. 前記第１の誘導手段の厚さは０．２ミリメートル未満である、請求項１４に記載の装置。
  21. 前記充填材はエポキシである、請求項１４に記載の装置。
  22. 前記装置には、インダクタ構造のベース部分としての基板がない、請求項１４に記載の装置。
  23. 前記装置は、パッケージオンパッケージ（ＰｏＰ）構造上に集積される、請求項１４に記載の装置。
  24. 前記装置は、パッケージ基板の表面上に集積される、請求項１４に記載の装置。
  25. 前記装置は、パッケージ基板の内部に集積される、請求項１４に記載の装置。
  26. 前記装置は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１４に記載の装置。
  27. インダクタ構造体を提供するための方法であって、
    基板を設けるステップと、
    前記基板上に第１のインダクタ巻線および第２のインダクタ巻線を設けるステップと、
    前記第１のインダクタ巻線と前記第２のインダクタ巻線との間に充填材を設けるステップであって、前記充填材が前記第１のインダクタ巻線と前記第２のインダクタ巻線の構造上の結合を実現するように構成されたステップとを含む方法。
  28. 前記基板を除去するステップをさらに含む、請求項２７に記載の方法。
  29. 前記基板上に前記第１のインダクタ巻線および前記第２のインダクタ巻線を設けるステップは、
    前記基板の上方に犠牲層を設けるステップと、
    前記犠牲層の一部を選択的に除去するステップと、
    前記基板および前記犠牲層の上方に金属層を設けるステップであって、前記金属層が前記第１のインダクタ巻線および前記第２のインダクタ巻線を形成するステップと、
    前記犠牲層を除去するステップとを含む、請求項２７に記載の方法。
  30. 前記第１のインダクタ巻線および前記第２のインダクタ巻線を設けるステップは、前記第１のインダクタ巻線を横方向において前記第２のインダクタ巻線と同一平面内に設けるステップを含む、請求項２７に記載の方法。
  31. 前記第１のインダクタ巻線は第１のらせん形状を有し、前記第２のインダクタ巻線は第２のらせん形状を有する、請求項２７に記載の方法。
  32. 前記第１のインダクタ巻線および前記第２のインダクタ巻線は細長い円形形状を有する、請求項２７に記載の方法。
  33. 前記第１のインダクタ巻線は、第１の端子と第２の端子とを含み、前記第２のインダクタ巻線は、第３の端子と第４の端子とを含む、請求項２７に記載の方法。
  34. 前記第１の端子は、前記第１のインダクタ巻線の第１の端部に結合され、前記第２の端子は、前記第１のインダクタ巻線の第２の端部に結合される、請求項３３に記載の方法。
  35. 前記充填材はエポキシである、請求項２７に記載の方法。
  36. 前記インダクタ構造体をパッケージオンパッケージ（ＰｏＰ）構造上に設けるステップをさらに含む、請求項２７に記載の方法。
  37. 前記インダクタ構造体をパッケージ基板の表面上に設けるステップをさらに含む、請求項２７に記載の方法。
  38. 前記インダクタ構造体をパッケージ基板の内部に設けるステップをさらに含む、請求項２７に記載の方法。
  39. 音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに前記インダクタ構造体を設けるステップをさらに含む、請求項２７に記載の方法。
JP2015556979A 2013-02-08 2014-01-31 基板レス離散結合インダクタ構造体 Pending JP2016513364A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361762555P 2013-02-08 2013-02-08
US61/762,555 2013-02-08
US13/791,388 US10115661B2 (en) 2013-02-08 2013-03-08 Substrate-less discrete coupled inductor structure
US13/791,388 2013-03-08
PCT/US2014/014270 WO2014123790A1 (en) 2013-02-08 2014-01-31 Substrate-less discrete coupled inductor structure

Publications (2)

Publication Number Publication Date
JP2016513364A true JP2016513364A (ja) 2016-05-12
JP2016513364A5 JP2016513364A5 (ja) 2017-02-16

Family

ID=51297097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556979A Pending JP2016513364A (ja) 2013-02-08 2014-01-31 基板レス離散結合インダクタ構造体

Country Status (7)

Country Link
US (1) US10115661B2 (ja)
EP (1) EP2954543B1 (ja)
JP (1) JP2016513364A (ja)
KR (1) KR20150115867A (ja)
CN (1) CN104969312B (ja)
TW (2) TWI600037B (ja)
WO (1) WO2014123790A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343442B2 (en) 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US9704739B2 (en) * 2014-07-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10573448B2 (en) 2014-12-11 2020-02-25 St. Jude Medical International Holding S.À R.L. Multi-layer sensor core
CN105489597B (zh) 2015-12-28 2018-06-15 华为技术有限公司 ***级封装模块组件、***级封装模块及电子设备
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US11369431B2 (en) * 2016-06-11 2022-06-28 Boston Scientific Scimed Inc. Inductive double flat coil displacement sensor
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
US20180323253A1 (en) * 2017-05-02 2018-11-08 Micron Technology, Inc. Semiconductor devices with through-substrate coils for wireless signal and power coupling
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP2002280878A (ja) * 2001-03-19 2002-09-27 Alps Electric Co Ltd 電子回路ユニット
JP2007506263A (ja) * 2003-09-16 2007-03-15 サウス　バンク　ユニバーシティー　エンタープライジズ　リミテッド Ｄｓｌモデムとトランス
JP2011530177A (ja) * 2008-08-01 2011-12-15 クゥアルコム・インコーポレイテッド 非半導体基板内に少なくとも部分的に配置された高ｑ変圧器
JP2012089700A (ja) * 2010-10-20 2012-05-10 Asahi Kasei Electronics Co Ltd 平面コイル、平面コイルの製造方法及びアクチュエータ用複合平面コイル
JP2012195447A (ja) * 2011-03-16 2012-10-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPS6442110A (en) * 1987-08-10 1989-02-14 Hitachi Ltd Formation of conductor pattern
JPH0442110A (ja) * 1990-06-08 1992-02-12 Olympus Optical Co Ltd 不均質媒質を用いたレンズ
JPH09153406A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 平面コイルおよびそれを用いた平面磁気素子およびそれらの製造方法
JP2002110423A (ja) * 2000-09-28 2002-04-12 Kyocera Corp コモンモードチョークコイル
JP2003059744A (ja) * 2001-08-15 2003-02-28 Sony Corp インダクタの製造方法
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
WO2004053052A2 (en) 2002-12-09 2004-06-24 Camargo Antonio HUMAN RECOMBINANT ENDOOLIGOPEPTIDASE A (hEOPA)
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
JP4012526B2 (ja) 2004-07-01 2007-11-21 Ｔｄｋ株式会社 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法
US7432794B2 (en) 2004-08-16 2008-10-07 Telefonaktiebolaget L M Ericsson (Publ) Variable integrated inductor
TWI311452B (en) 2005-03-30 2009-06-21 Advanced Semiconductor Eng Method of fabricating a device-containing substrate
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US8368501B2 (en) 2006-06-29 2013-02-05 Intel Corporation Integrated inductors
US8212155B1 (en) 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US7841070B2 (en) * 2007-08-21 2010-11-30 Intel Corporation Method of fabricating a transformer device
US8149080B2 (en) * 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
US7759212B2 (en) 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US7956603B2 (en) 2008-06-16 2011-06-07 Medility Llc Sensor inductors, sensors for monitoring movements and positioning, apparatus, systems and methods therefore
EP2151834A3 (en) 2008-08-05 2012-09-19 Nxp B.V. Inductor assembly
US7843047B2 (en) * 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor
WO2011033496A1 (en) * 2009-09-16 2011-03-24 Maradin Technologies Ltd. Micro coil apparatus and manufacturing methods therefor
US20120002377A1 (en) 2010-06-30 2012-01-05 William French Galvanic isolation transformer
CN102376693B (zh) * 2010-08-23 2016-05-11 香港科技大学 单片磁感应器件
US8519506B2 (en) * 2011-06-28 2013-08-27 National Semiconductor Corporation Thermally conductive substrate for galvanic isolation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP2002280878A (ja) * 2001-03-19 2002-09-27 Alps Electric Co Ltd 電子回路ユニット
JP2007506263A (ja) * 2003-09-16 2007-03-15 サウス　バンク　ユニバーシティー　エンタープライジズ　リミテッド Ｄｓｌモデムとトランス
JP2011530177A (ja) * 2008-08-01 2011-12-15 クゥアルコム・インコーポレイテッド 非半導体基板内に少なくとも部分的に配置された高ｑ変圧器
JP2012089700A (ja) * 2010-10-20 2012-05-10 Asahi Kasei Electronics Co Ltd 平面コイル、平面コイルの製造方法及びアクチュエータ用複合平面コイル
JP2012195447A (ja) * 2011-03-16 2012-10-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
EP2954543A1 (en) 2015-12-16
TW201443940A (zh) 2014-11-16
CN104969312B (zh) 2018-05-15
WO2014123790A1 (en) 2014-08-14
KR20150115867A (ko) 2015-10-14
TWI611437B (zh) 2018-01-11
TW201640535A (zh) 2016-11-16
US10115661B2 (en) 2018-10-30
CN104969312A (zh) 2015-10-07
TWI600037B (zh) 2017-09-21
US20140225700A1 (en) 2014-08-14
EP2954543B1 (en) 2020-04-29

Similar Documents

Publication Publication Date Title
JP6476132B2 (ja) 基板内結合インダクタ構造
US10115661B2 (en) Substrate-less discrete coupled inductor structure
US10256286B2 (en) Integrated inductor for integrated circuit devices
KR101880409B1 (ko) 패키지 기판에 내장된 보호 링을 갖는 자성 코어 인덕터를 포함하는 집적형 디바이스 패키지
US9129817B2 (en) Magnetic core inductor (MCI) structures for integrated voltage regulators
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
US9142347B2 (en) Semiconductor package with air core inductor (ACI) having a metal-density layer unit of fractal geometry
CN108352244A (zh) 用于封装上电压调节器的磁性小占用面积电感器阵列模块
US20140253279A1 (en) Coupled discrete inductor with flux concentration using high permeable material
US20160300660A1 (en) Electronic device
TW201730902A (zh) 具有被形成在核心上的線圈之電子封裝體

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180806