JP2016511629A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016511629A5 JP2016511629A5 JP2016501859A JP2016501859A JP2016511629A5 JP 2016511629 A5 JP2016511629 A5 JP 2016511629A5 JP 2016501859 A JP2016501859 A JP 2016501859A JP 2016501859 A JP2016501859 A JP 2016501859A JP 2016511629 A5 JP2016511629 A5 JP 2016511629A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ramp
- ramp signal
- maximum value
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000051 modifying Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 3
Description
[0026]上記説明は、どのように特定の実施形態の態様がインプリメントされうるかの例とともに、本発明の様々な実施形態を例示する。上記例は、唯一の実施形態であるように見なされるべきではなく、以下の特許請求の範囲によって定義される特定の実施形態の柔軟性および利点を例示するために示された。上記開示および以下の特許請求の範囲に基づいて、他の配置、実施形態、インプリメンテーションおよび同等物が、特許請求の範囲によって定義される本開示の範囲から逸脱することなく用いられうる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
入力電圧を受け取るための入力端子と、出力ノードに結合された出力端子とを有する第1のスイッチングトランジスタと、
期間を有するランプ信号を生成するためのランプジェネレータと、
前記ランプ信号および誤差信号を受信し、それに従って、変調信号を生成するための比較器と
を備え、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記スイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、
スイッチングレギュレータ回路。
[C2]
前記誤差信号は、前記出力ノードからのフィードバック電圧を受け取るように結合された第1の入力と、基準電圧に結合された第2の入力とを有する誤差増幅器によって生成される、C1に記載の回路。
[C3]
前記ランプジェネレータは、
電流源と、
前記電流源に結合された端子を有するキャパシタと、
スイッチと
を備え、
ここにおいて、前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C1に記載の回路。
[C4]
前記ランプジェネレータは、リセット信号を受信し、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加し、前記リセット信号の前記第2の状態の時間期間は、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C1に記載の回路。
[C5]
クロック信号を受信して、前記リセット信号を生成するための分周器回路をさらに備え、前記クロック信号は、前記ランプ信号の前記期間を設定する、C4に記載の回路。
[C6]
前記ランプジェネレータは、前記スイッチングレギュレータにおける電流を感知して、前記ランプ信号におけるオフセットを生成するための電流フィードバック回路をさらに備え、ここにおいて、前記ランプ信号の前記最大値は、前記誤差信号の最大値よりも小さい、C1に記載の回路。
[C7]
前記ランプジェネレータは、
電流源と、
前記電流源に結合された端子を有するキャパシタと、
スイッチと、
リセット信号を受信するように結合された第1の入力と、前記変調信号を受信するように結合された第2の入力とを有する論理和ゲートと、ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加する、
を備え、
ここにおいて、前記オフセットおよび前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記最大値を設定するように構成される、C6に記載の回路。
[C8]
第1のスイッチングトランジスタの入力端子で入力電圧を受け取ることと、前記スイッチングトランジスタは、出力ノードに結合された出力端子を有し、
期間を有するランプ信号を生成することと、
変調信号を生成するために前記ランプ信号と誤差信号を比較することと
を備え、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記スイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、方法。
[C9]
前記誤差信号は、前記出力ノードからのフィードバック電圧と、基準電圧とに基づいて生成される、C8に記載の方法。
[C10]
前記ランプ信号を生成することは、
キャパシタへの電流を生成することと、
第1の信号に応答して、前記キャパシタを放電することと
を備え、
ここにおいて、前記電流の大きさは、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C8に記載の方法。
[C11]
前記ランプ信号を生成することは、
リセット信号を受信することを備え、ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加し、前記リセット信号の前記第2の状態の時間期間は、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C8に記載の方法。
[C12]
クロック信号を分周して、前記リセット信号を生成することをさらに備え、前記クロック信号は、前記ランプ信号の前記期間を設定する、C11に記載の方法。
[C13]
前記スイッチングレギュレータにおける電流を感知することと、
前記感知された電流に基づいて、前記ランプ信号におけるオフセットを生成することと、ここにおいて、前記ランプ信号の前記最大値は、前記誤差信号の最大値よりも小さい、
をさらに備える、C8に記載の方法。
[C14]
前記ランプ信号を生成することは、
キャパシタへの電流を生成することと、
前記変調信号およびリセット信号の論理和に応答して、前記キャパシタを放電することと
を備え、
ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号および変調信号の両方が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加し、
ここにおいて、前記オフセットおよび前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C13に記載の方法。
[C15]
入力電圧を受け取るための入力端子と、出力ノードに結合された出力端子とを有する第1のスイッチングトランジスタと、
ランプ信号を生成するための手段と、前記ランプ信号は、期間を有し、
変調信号を生成するために前記ランプ信号と誤差信号を比較するための手段と
を備え、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記スイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、
スイッチングレギュレータ回路。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
入力電圧を受け取るための入力端子と、出力ノードに結合された出力端子とを有する第1のスイッチングトランジスタと、
期間を有するランプ信号を生成するためのランプジェネレータと、
前記ランプ信号および誤差信号を受信し、それに従って、変調信号を生成するための比較器と
を備え、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記スイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、
スイッチングレギュレータ回路。
[C2]
前記誤差信号は、前記出力ノードからのフィードバック電圧を受け取るように結合された第1の入力と、基準電圧に結合された第2の入力とを有する誤差増幅器によって生成される、C1に記載の回路。
[C3]
前記ランプジェネレータは、
電流源と、
前記電流源に結合された端子を有するキャパシタと、
スイッチと
を備え、
ここにおいて、前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C1に記載の回路。
[C4]
前記ランプジェネレータは、リセット信号を受信し、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加し、前記リセット信号の前記第2の状態の時間期間は、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C1に記載の回路。
[C5]
クロック信号を受信して、前記リセット信号を生成するための分周器回路をさらに備え、前記クロック信号は、前記ランプ信号の前記期間を設定する、C4に記載の回路。
[C6]
前記ランプジェネレータは、前記スイッチングレギュレータにおける電流を感知して、前記ランプ信号におけるオフセットを生成するための電流フィードバック回路をさらに備え、ここにおいて、前記ランプ信号の前記最大値は、前記誤差信号の最大値よりも小さい、C1に記載の回路。
[C7]
前記ランプジェネレータは、
電流源と、
前記電流源に結合された端子を有するキャパシタと、
スイッチと、
リセット信号を受信するように結合された第1の入力と、前記変調信号を受信するように結合された第2の入力とを有する論理和ゲートと、ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加する、
を備え、
ここにおいて、前記オフセットおよび前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記最大値を設定するように構成される、C6に記載の回路。
[C8]
第1のスイッチングトランジスタの入力端子で入力電圧を受け取ることと、前記スイッチングトランジスタは、出力ノードに結合された出力端子を有し、
期間を有するランプ信号を生成することと、
変調信号を生成するために前記ランプ信号と誤差信号を比較することと
を備え、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記スイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、方法。
[C9]
前記誤差信号は、前記出力ノードからのフィードバック電圧と、基準電圧とに基づいて生成される、C8に記載の方法。
[C10]
前記ランプ信号を生成することは、
キャパシタへの電流を生成することと、
第1の信号に応答して、前記キャパシタを放電することと
を備え、
ここにおいて、前記電流の大きさは、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C8に記載の方法。
[C11]
前記ランプ信号を生成することは、
リセット信号を受信することを備え、ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加し、前記リセット信号の前記第2の状態の時間期間は、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C8に記載の方法。
[C12]
クロック信号を分周して、前記リセット信号を生成することをさらに備え、前記クロック信号は、前記ランプ信号の前記期間を設定する、C11に記載の方法。
[C13]
前記スイッチングレギュレータにおける電流を感知することと、
前記感知された電流に基づいて、前記ランプ信号におけるオフセットを生成することと、ここにおいて、前記ランプ信号の前記最大値は、前記誤差信号の最大値よりも小さい、
をさらに備える、C8に記載の方法。
[C14]
前記ランプ信号を生成することは、
キャパシタへの電流を生成することと、
前記変調信号およびリセット信号の論理和に応答して、前記キャパシタを放電することと
を備え、
ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号および変調信号の両方が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加し、
ここにおいて、前記オフセットおよび前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、C13に記載の方法。
[C15]
入力電圧を受け取るための入力端子と、出力ノードに結合された出力端子とを有する第1のスイッチングトランジスタと、
ランプ信号を生成するための手段と、前記ランプ信号は、期間を有し、
変調信号を生成するために前記ランプ信号と誤差信号を比較するための手段と
を備え、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記スイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、
スイッチングレギュレータ回路。
Claims (6)
- スイッチングレギュレータ回路であって、
入力電圧を受け取るための入力端子と、出力ノードに結合された出力端子とを有する第1のスイッチングトランジスタと、
期間を有するランプ信号を生成するためのランプジェネレータと、
前記ランプ信号および誤差信号を受信するための比較器と、前記比較器の前記出力は、フリップフロップに結合され、それに従って、変調信号を生成する、
を備え、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記第1のスイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、
前記ランプジェネレータは、前記スイッチングレギュレータにおける電流を感知して、前記ランプ信号におけるオフセットを生成するための電流フィードバック回路と、ここにおいて、前記ランプ信号の前記最大値は、前記誤差信号の最大値よりも小さい、
電流源と、
前記電流源に結合された端子を有するキャパシタと、
スイッチと、
リセット信号を受信するように結合された第1の入力と、前記変調信号を受信するように結合された第2の入力とを有する論理和ゲートと、ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加する、
ここにおいて、前記オフセットおよび前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記最大値を設定するように構成される、
をさらに備える、
スイッチングレギュレータ回路。 - 前記誤差信号は、前記出力ノードからのフィードバック電圧を受け取るように結合された第1の入力と、基準電圧に結合された第2の入力とを有する誤差増幅器によって生成される、請求項1に記載の回路。
- クロック信号を受信して、前記リセット信号を生成するための分周器回路をさらに備え、前記クロック信号は、前記ランプ信号の前記期間を設定する、請求項1に記載の回路。
- 第1のスイッチングトランジスタの入力端子で入力電圧を受け取ることと、前記第1のスイッチングトランジスタは、出力ノードに結合された出力端子を有し、
期間を有するランプ信号を生成することと、
前記ランプ信号と誤差信号を比較し、変調信号を生成するために前記比較された信号をフリップフロップにおいて記憶することと、
ここにおいて、第1の動作モードでは、前記ランプ信号は、前記誤差信号と交差するように増加し、それに従って、前記ランプ信号の各期間中の前記第1のスイッチングトランジスタの状態を変化させ、第2の動作モードでは、前記誤差信号は、前記ランプ信号の最大値を超えて増加し、それに従って、前記第1のスイッチングトランジスタは、前記ランプ信号の1つまたは複数の全期間にわたってオンにされる、
前記スイッチングレギュレータにおける電流を感知することと、
前記感知された電流に基づいて、前記ランプ信号におけるオフセットを生成することと、ここにおいて、前記ランプ信号の前記最大値は、前記誤差信号の最大値よりも小さい、
を備え、
ここにおいて、前記ランプ信号を生成することは、
キャパシタへの電流を生成することと、
前記変調信号およびリセット信号の論理和に応答して、前記キャパシタを放電することと
を備え、
ここにおいて、前記リセット信号が第1の状態にあるとき、前記ランプ信号は一定値を有し、前記リセット信号および変調信号の両方が第2の状態にあるとき、前記ランプ信号は前記最大値まで増加し、
ここにおいて、前記オフセットおよび前記電流源の大きさは、前記誤差信号の最大値よりも小さくなるように前記ランプ信号の前記最大値を設定するように構成される、方法。 - 前記誤差信号は、前記出力ノードからのフィードバック電圧と、基準電圧とに基づいて生成される、請求項3に記載の方法。
- クロック信号を分周して、前記リセット信号を生成することをさらに備え、前記クロック信号は、前記ランプ信号の前記期間を設定する、請求項4に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/828,044 | 2013-03-14 | ||
US13/828,044 US9287779B2 (en) | 2013-03-14 | 2013-03-14 | Systems and methods for 100 percent duty cycle in switching regulators |
PCT/US2014/025485 WO2014159935A2 (en) | 2013-03-14 | 2014-03-13 | Systems and methods for 100 percent duty cycle in switching regulators |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016511629A JP2016511629A (ja) | 2016-04-14 |
JP2016511629A5 true JP2016511629A5 (ja) | 2017-03-23 |
JP6356214B2 JP6356214B2 (ja) | 2018-07-11 |
Family
ID=50543334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016501859A Expired - Fee Related JP6356214B2 (ja) | 2013-03-14 | 2014-03-13 | スイッチングレギュレータにおける100パーセントデューティサイクルのためのシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9287779B2 (ja) |
EP (1) | EP2973971B1 (ja) |
JP (1) | JP6356214B2 (ja) |
KR (1) | KR20150131116A (ja) |
CN (1) | CN105075088B (ja) |
WO (1) | WO2014159935A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI491149B (zh) * | 2013-05-13 | 2015-07-01 | Upi Semiconductor Corp | 直流轉直流控制器及其多斜坡信號的操作方法 |
KR101634273B1 (ko) * | 2014-12-11 | 2016-06-29 | 동국대학교 산학협력단 | 벅 컨버터 |
US9490702B1 (en) | 2015-06-19 | 2016-11-08 | Maxim Intergrated Products, Inc. | Multi-phase voltage regulator control systems and methods |
US9800152B2 (en) | 2015-07-06 | 2017-10-24 | Qualcomm Incorporated | Voltage regulator having auto mode optimized for load profiles |
US10122168B2 (en) | 2016-03-25 | 2018-11-06 | Qualcomm Incorporated | Power supply current priority based auto de-rating for power concurrency management |
GB201607622D0 (en) * | 2016-04-30 | 2016-06-15 | Powerventure Semiconductor Ltd | Switching converter |
US10637356B2 (en) * | 2017-04-03 | 2020-04-28 | Integrated Device Technology, Inc. | Multiple-level buck boost converter control |
DE112019005536T5 (de) | 2018-11-05 | 2021-08-19 | Rohm Co., Ltd. | Schaltnetzteil |
TWI697185B (zh) * | 2019-02-25 | 2020-06-21 | 新唐科技股份有限公司 | 電壓轉換裝置 |
US10998818B2 (en) * | 2019-08-06 | 2021-05-04 | Dialog Semiconductor (Uk) Limited | Asynchronous dropout transition for multi-level and single-level buck converters |
CN110868069B (zh) * | 2019-12-13 | 2021-11-30 | 北京集创北方科技股份有限公司 | 电压调整装置、芯片及电子设备 |
US20230275573A1 (en) * | 2022-02-28 | 2023-08-31 | Texas Instruments Incorporated | Pulse frequency modulator for switched mode power supply |
CN116885947B (zh) * | 2023-09-07 | 2023-12-26 | 深圳市思远半导体有限公司 | 开关电源及其控制电路和芯片、设备 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229289B1 (en) | 2000-02-25 | 2001-05-08 | Cadence Design Systems, Inc. | Power converter mode transitioning method and apparatus |
JP2005168221A (ja) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Pwm回路装置 |
US7372238B1 (en) | 2004-04-29 | 2008-05-13 | National Semiconductor Corporation | Apparatus and method for step-down switching voltage regulation |
US7656142B2 (en) | 2005-07-14 | 2010-02-02 | Linear Technology Corporation | Switching regulator with variable slope compensation |
US7633782B1 (en) * | 2006-11-21 | 2009-12-15 | Edward Herbert | 100% duty-cycle buck-derived and 0% duty-cycle boost-derived power factor corrected (PFC) 3-phase Ac-Dc power converters |
US8080987B1 (en) * | 2006-12-22 | 2011-12-20 | Intersil Americas Inc. | Method and apparatus for efficient transitioning between different operating modes of a regulator |
JP4984997B2 (ja) * | 2007-03-16 | 2012-07-25 | 富士通セミコンダクター株式会社 | Dc−dcコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法 |
US7598715B1 (en) * | 2007-04-04 | 2009-10-06 | National Semiconductor Corporation | Apparatus and method for reverse current correction for a switching regulator |
US20090102440A1 (en) * | 2007-10-23 | 2009-04-23 | Advanced Analogic Technologies, Inc. | Buck-Boost Switching Voltage Regulator |
US7796407B2 (en) * | 2007-12-03 | 2010-09-14 | System General Corp. | Method and apparatus of providing synchronous regulation for offline power converter |
KR101045718B1 (ko) * | 2007-12-12 | 2011-06-30 | 마이크렐 인코포레이티드 | 벅 스위칭 레귤레이터 및 방법 |
JP5169333B2 (ja) * | 2008-03-07 | 2013-03-27 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
JP5504685B2 (ja) | 2009-04-27 | 2014-05-28 | 株式会社リコー | スイッチングレギュレータ及びその動作制御方法 |
JPWO2010134516A1 (ja) | 2009-05-19 | 2012-11-12 | ローム株式会社 | 電源装置及びこれを備えた電子機器 |
US8193798B1 (en) * | 2009-10-29 | 2012-06-05 | Texas Instruments Incorporated | Buck regulators with adjustable clock frequency to achieve dropout voltage reduction |
US20120049826A1 (en) | 2010-08-31 | 2012-03-01 | Intersil Americas Inc. | System and method of adaptive slope compensation for voltage regulator with constant on-time control |
US9071134B2 (en) | 2011-01-31 | 2015-06-30 | Semiconductor Components Industries, Llc | Power supply controller having selectable PWM and RPM modes and method therefor |
US8829868B2 (en) | 2011-07-18 | 2014-09-09 | Crane Electronics, Inc. | Power converter apparatus and method with output current sensing and compensation for current limit/current share operation |
-
2013
- 2013-03-14 US US13/828,044 patent/US9287779B2/en active Active
-
2014
- 2014-03-13 EP EP14718836.1A patent/EP2973971B1/en active Active
- 2014-03-13 JP JP2016501859A patent/JP6356214B2/ja not_active Expired - Fee Related
- 2014-03-13 KR KR1020157028045A patent/KR20150131116A/ko not_active Application Discontinuation
- 2014-03-13 WO PCT/US2014/025485 patent/WO2014159935A2/en active Application Filing
- 2014-03-13 CN CN201480013806.2A patent/CN105075088B/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016511629A5 (ja) | ||
TWI643436B (zh) | 開關調節器及電子機器 | |
US9263876B2 (en) | Multi-phase switching converter with over current protection and control method thereof | |
US9058043B2 (en) | Voltage converter for generating output signal with steady ripple | |
JP6393169B2 (ja) | Dc−dcコンバータ | |
US8766670B2 (en) | Sample-and-hold circuit for generating a variable sample delay time of a transformer and method thereof | |
IN2014KN01763A (ja) | ||
WO2014159935A3 (en) | Systems and methods for 100 percent duty cycle in switching regulators | |
WO2015054146A3 (en) | Voltage regulator with charge pump for generating second voltage source | |
WO2008152785A1 (ja) | 高速復帰回路 | |
IN2014CH02031A (ja) | ||
TW201614405A (en) | Voltage generating circuit | |
US10104728B2 (en) | LED driving circuit, LED device comprising the same, and driving method of LED | |
WO2016122977A3 (en) | Low dropout regulator bleeding current circuits and methods | |
KR102365806B1 (ko) | 전압 검출 회로 | |
US9312754B2 (en) | Power supply apparatus with reducing voltage overshooting | |
US9166468B2 (en) | Voltage regulator circuit with soft-start function | |
US20160026200A1 (en) | Power supply circuit | |
JP2015145830A (ja) | フォトカプラの劣化判定装置 | |
KR20130014977A (ko) | 신호 전달 회로 | |
JP6024408B2 (ja) | 電源回路 | |
US20160170430A1 (en) | Reference circuit | |
JP2017055578A (ja) | Dc−dcコンバータ | |
JP2013106513A (ja) | 静電気放電保護回路 | |
TWM460455U (zh) | 電壓轉換器 |