JP2016226282A - インバータ並列運転システム - Google Patents

Abstract

【課題】複数のインバータが並列運転されるインバータ並列運転システムにおいて、それぞれのインバータ間の出力電流のバラツキを解消することで稼動効率を向上させたインバータ並列運転システムを提供する。【解決手段】インバータ並列運転システムは、主制御器及び複数個の補助制御器と、それぞれの補助制御器により対応制御される複数個のインバータと、複数個のインバータが均等な出力電流を生成するように、主制御器と補助制御器との間の送受信データを用いて、それぞれの補助制御器に対する制御信号を生成する制御信号生成部と、を含む。【選択図】図４

Description

本発明は、インバータ並列運転システムに関し、より詳細には、複数のインバータが並列運転されるインバータ並列運転システムにおいて、それぞれのインバータ間の出力電流のバラツキを解消することで稼動効率を向上させたインバータ並列運転システムに関する。

理論的には、全ての容量範囲でインバータの単独運転が可能である。しかし、実際には、数百ｋＷ以上の環境がインバータの単独運転方式に設計される場合、電力用半導体素子の限界及び器具設計の制約などの様々な問題により、設計効用性が著しく低下するという欠点がある。したがって、かかる欠点を克服するために、通常、所定容量以上のインバータは、設計容量より小さい容量の複数のインバータを並列運転する方式に設計される。

複数のインバータを並列運転する場合、様々な方式により制御可能であるが、通常、単一の主制御器（Master Controller）と複数の補助制御器（Slave Controller）とを備え、これらの間の通信により全体システムが制御されるようにする方式が最も広く用いられている。

しかしながら、かかる方式が用いられる場合、主制御器と補助制御器との間の通信による時差の発生や、それぞれのインバータ間の電力用半導体の特性差、及びそれぞれのインバータに備えられた電力用半導体駆動回路間の時差の発生などの様々な変数によって、インバータ間の出力電流のバラツキが発生し得るという問題がある。

換言すれば、Ｎ個のインバータを、３相の同一のＰＷＭ信号を用いて運転するとしても、それぞれのインバータの出力電流（Ｉｕ、Ｉｖ、Ｉｗ）の間には微小な差が生じ得る。そのため、インバータ並列運転システムを設計する際には、十分な容量の余裕を考慮しなければならないという欠点がある。

図１は通常のインバータ並列運転システムにおいて、インバータの出力電流のバラツキ状態を説明するための一例を示すグラフである。

図１を参照すると、Ｎ個のインバータのそれぞれの出力電流（Ｉｕ１、Ｉｕ２、ＩｕＮ）の間に微小な差が存在することを確認することができる。この差により、インバータ並列運転システムにおけるそれぞれのインバータの出力の和と、システム全体の出力とが不一致となる。このため、例えば、３個のインバータにより６００ｋＷの電力が安定的に供給されるように設計するためには、２００ｋＷよりも十分に大きい容量のインバータを３個並列連結するように設計するべきである。

すなわち、インバータの並列運転によるディレーティング係数（derating factor；Ｋ）が考慮されるべきである。特に、並列連結されるインバータの個数が増加するほどディレーティング係数Ｋが減少するため、常に、理論的に計算されたインバータの容量よりもさらに大きい容量のインバータが必要となるという問題がある。これを表現すれば、次の数式１の通りである。

＜数式１＞

（但し、Ｐｔｏｔ：総出力電力、Ｋ：ディレーティング係数、０＜Ｋ≦１（並列連結されたインバータの個数（Ｎ）と反比例）、Ｐｉｎｖ：並列連結されたそれぞれのインバータの容量）

したがって、本発明では、かかる並列運転インバータの出力電流のバラツキの問題を解決することで、より効率的なシステムの設計及び運用を可能とするための新しい方法を提示しようとする。

本発明は、上述の問題を解決するためになされたものであって、複数のインバータが並列運転されるインバータ並列運転システムであって、それぞれのインバータ間の出力電流のバラツキを解消することで、稼動効率を向上させたインバータ並列運転システムを提供することを目的とする。

本発明の目的は上述の目的に制限されず、言及されていない本発明の他の目的及び利点が、下記の説明から理解されることができ、本発明の実施形態によってさらに明確に理解されるであろう。また、本発明の目的及び利点は、特許請求の範囲に記載の手段及びその組合せによって実現され得ることが容易に理解されるであろう。

上記の目的を達成するための本発明は、主制御器及び複数個の補助制御器と、それぞれの前記補助制御器により対応制御される複数個のインバータと、前記複数個のインバータが均等な出力電流を生成するように、前記主制御器と前記補助制御器との間の送受信データを用いて、それぞれの前記補助制御器に対する制御信号を生成する制御信号生成部と、を含む、インバータ並列運転システムを提供する。

前記制御信号生成部は、前記複数個のインバータの３相出力電流のそれぞれの平均値と、一インバータの３相出力電流のそれぞれとの差を求めるための入力加算器と、前記入力加算器の出力値に対して比例積分（ＰＩ）制御を行うための比例積分制御器と、前記比例積分制御器の出力値に対して、電流の角による補償範囲差別化のための比例演算を行う電流比例器と、前記３相出力電流の平均値との差を制限するために、前記電流比例器の出力値に対して制限演算を行う制限器（ｌｉｍｉｔ）と、前記制限器の出力値に前記３相出力電流のパルス幅情報を合算するための出力加算器と、を含み、この際、前記比例積分制御器は、前記入力加算器の出力値に比例係数（Ｋｐ）を乗じた値と、前記入力加算器の出力値の積分値に積分係数（Ｋｉ）を乗じた値との和を求めるように構成されることができる。

ここで、前記電流比例器は、前記比例積分制御器の出力値と一インバータの該当相の出力電流値との積を、電流の平均ピーク値で除した値を求めるように構成されることができる。

また、前記制限器は、前記電流比例器の出力値が、設定された上限値と下限値との間の値である場合には、前記電流比例器の出力値を出力し、前記電流比例器の出力値が前記上限値を超える場合には前記上限値を出力し、前記電流比例器の出力値が前記下限値未満である場合には前記下限値を出力するように構成されることができる。

また、前記出力加算器は、前記一インバータの３相出力電流のパルス幅値と前記制限器の出力値との和を求めるように構成されることができる。

一方、本発明は、複数のインバータの並列連結によるインバータ並列運転システムにおいて、前記複数のインバータの３相出力電流のそれぞれの平均値と、一インバータの３相出力電流のそれぞれとの差を求めるための入力加算ステップと、前記入力加算ステップの出力値に対して比例積分（ＰＩ）制御を行うための比例積分制御ステップと、前記比例積分制御ステップの出力値に対して、電流の角による補償範囲差別化のための比例演算を行う電流比例演算ステップと、前記３相出力電流の平均値との差を制限するために、前記電流比例演算ステップの出力値に対して制限演算を行う制限演算ステップと、前記制限演算ステップの出力値に前記３相出力電流のパルス幅情報を合算するための出力加算ステップと、を含み、前記比例積分制御ステップでは、前記入力加算ステップの出力値に比例係数（Ｋｐ）を乗じた値と、前記入力加算ステップの出力値の積分値に積分係数（Ｋｉ）を乗じた値との和を求めることを特徴とする、インバータ並列運転システムの出力電流均等制御方法を提供することができる。

この際、前記電流比例演算ステップは、前記比例積分制御ステップの出力値と該当相の出力電流平均値との積を、電流の平均ピーク値で除した値を求めるように構成されることができる。

また、前記制限演算ステップは、前記電流比例演算ステップの出力値が、設定された上限値と下限値との間の値である場合には、前記電流比例演算ステップの出力値を出力し、前記電流比例演算ステップの出力値が前記上限値を超える場合には前記上限値を出力し、前記電流比例演算ステップの出力値が前記下限値未満である場合には前記下限値を出力するように構成されることができる。

また、前記出力加算ステップは、前記一インバータの３相出力電流のパルス幅値と前記制限演算ステップの出力値との和を求めるように構成されることができる。

上述のような本発明によれば、インバータ並列運転システムにおいて、システムを構成するそれぞれのインバータの間に均等な電流の出力が可能であるという利点がある。これにより、複数のインバータの連結により構成されるインバータ並列運転システムの効率的な設計及び運用が可能となるなどの効果を提供することができる。

通常のインバータ並列運転システムにおいて、インバータの出力電流のバラツキ状態を説明するための一例を示すグラフである。 通常のインバータ並列運転システムの構成を示す説明図である。 図２において、主制御器と補助制御器との間の通信情報を説明するための概念図である。 本発明の一実施形態によるインバータ並列運転システムに備えられる制御信号生成部を示す説明図である。 図４による出力電流の制御過程を説明するための例示図である。 本発明の一実施形態によるインバータ並列運転システムの出力電流均等制御方法を示すフローチャートである。

上述の目的、特徴及び利点は、添付図面を参照して詳細に後述される。これにより、本発明が属する技術分野において通常の知識を有する者が、本発明の技術的思想を容易に実施できる。本発明を説明するにあたり、係る公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、詳細な説明を省略する。

以下、添付図面を参照しながら、本発明の好ましい実施形態を詳細に説明する。図面において同一の参照符号は同一または類似の構成要素を示す。

図２は通常のインバータ並列運転システムの構成を示す説明図である。

図２を参照すると、通常のインバータ並列運転システムは、１個の主制御器２１０、Ｎ個の補助制御器２２０、それぞれの補助制御器２２０と接続されるＮ個のインバータ２３０、それぞれのインバータの出力電流波形の歪みを減衰させるための３相インダクター２３５、Ｎ個のインバータ２３０の並列運転により駆動される電動機２４０などを備えることを確認することができる。すなわち、図２に示すようにＮ個のインバータ２３０を並列運転する場合に、それぞれのインバータに３相の同一のＰＷＭ信号を印加すると、それぞれのインバータの出力電力が、電動機２４０に印加される電力の１／Ｎずつを担当することになる。これにより、容量の小さい複数のインバータを並列運転することで、大容量の電動機の駆動が可能となる。

しかしながら、この際、全体インバータから生成される総電力量（Ｐｔｏｔ）が、理論上の数値である［Ｎ×Ｐｉｎｖ］でなく、［Ｋ×Ｎ×Ｐｉｎｖ］となることは、上述の＜数式１＞の通りである。ここで、Ｐｉｎｖはそれぞれのインバータの容量であり、Ｋはディレーティング係数（derating factor）である。

すなわち、それぞれのインバータ２３０から出力される３相（ｕ、ｖ、ｗ）の電流成分が合わさって総電流（Ｉｕ、Ｉｖ、Ｉｗ）が形成されるところ、各インバータが各相毎に電流を形成するにあたり、インバータ毎に微小な差が存在し得る。これにより、ディレーティングの発生が避けられない。例えば、Ｉｕ成分を例として説明すると、インバータ＃１のＩｕ１、インバータ＃２のＩｕ２、・・・、インバータ＃ＮのＩｕＮの和によって総Ｉｕが決定されるが、Ｉｕ１、Ｉｕ２、・・・、ＩｕＮのそれぞれは、図１に示すように、正確に一致する波形を形成できないことは上述の通りである。これは、Ｉｖ及びＩｗ成分においても同様である。このため、インバータ並列運転システムを設計するにあたり、十分な余裕容量を考慮しなければならないなどの問題があった。

図３は、図２において、主制御器と補助制御器との間の通信情報を説明するための概念図である。

図３を参照すると、主制御器２１０と補助制御器２２０との間で、様々な情報の送受信が行われることを確認することができる。先ず、主制御器２１０から補助制御器２２０に送信される情報としては、３相電流のパルス幅情報（Ｔｏｎ，ｕ、Ｔｏｎ，ｖ、Ｔｏｎ，ｗ）、インバータの出力電流の平均値情報（Ｉｕ，ａｖｇ、Ｉｖ，ａｖｇ、Ｉｗ，ａｖｇ）、及び電流の平均ピーク値情報（Ｉｐｅａｋ）などが挙げられる。

そして、補助制御器２２０から主制御器２１０に送信される情報としては、＃Ｍインバータの３相の出力電流値情報（Ｉｕ，Ｍ、Ｉｖ，Ｍ、Ｉｗ，Ｍ）などが挙げられる。

以下では、本発明のインバータ並列運転システムに備えられる制御信号生成部の構成について説明する。この制御信号生成部は、上記のような主制御器２１０と補助制御器２２０との間の送信情報のみを用いて、並列運転中のインバータ間の各相毎の出力電流を均等化するようにする補償信号を生成して、それぞれの補助制御器２２０の出力信号を制御する。

図４は、本発明の一実施形態によるインバータ並列運転システムに備えられる制御信号生成部の構成を示す説明図である。

図４を参照すると、本発明の一実施形態によるインバータ並列運転システムの制御信号生成部は、入力加算器４１０と、比例積分制御器４２０と、電流比例器４３０と、制限器４４０と、出力加算器４５０と、などを含んで構成されることが分かる。

以下では、理解の便宜のために、＃Ｍインバータの出力電流における３相電流のうちのＵ相出力電流（Ｉｕ）の制御過程のみを例として説明する。したがって、これは説明の便宜のための例示にすぎず、このような過程がＶ相及びＷ相出力電流、並びに並列インバータシステムを構成する何れのインバータにも適用できることは当然である。

入力加算器４１０は、主制御器２１０から補助制御器２２０に送信される情報のうちインバータの出力電流の平均値情報と、補助制御器２２０から主制御器２１０に送信される情報のうちインバータの出力電流値情報とに対して、それらの差を求める機能を担う。すなわち、主制御器２１０から送信されるＵ相出力電流の平均値情報（Ｉｕ，ａｖｇ）と、補助制御器２２０から送信される＃ＭインバータのＵ相出力電流値情報（Ｉｕ，Ｍ）とが入力されると、これらの差を得た後、その結果を出力する。したがって、入力加算器４１０の出力値（Ｉｕ，Ｅｒｒ）は、次の数式２の通りである。

＜数式２＞

比例積分制御器４２０は、入力加算器４１０の出力値（Ｉｕ，Ｅｒｒ）に対して、比例積分制御を行う。すなわち、ディレーティング係数（Ｋ）を用いた比例係数（Ｋｐ）と積分係数（Ｋｉ）とをそれぞれ適用して、次の数式３のような演算を行う。

＜数式３＞

すなわち、比例積分制御器４２０の出力値（Ｔｏｎ，Ｐｉ）は、入力加算器４１０の出力値（Ｉｕ，Ｅｒｒ）に比例係数（Ｋｐ）を乗じた値と、入力加算器４１０の出力値（Ｉｕ，Ｅｒｒ）の積分値に積分係数（Ｋｉ）を乗じた値との和であると説明できる。

電流比例器４３０は、比例積分制御器４２０の出力値（Ｔｏｎ，Ｐｉ）に対して、電流の角による補償範囲差別化のための比例演算機能を担う。その過程は次の数式４の通りである。

＜数式４＞

すなわち、電流比例器４３０の出力値（Ｔｏｎ，Ｒａｔｉｏ）は、比例積分制御器４２０の出力値（Ｔｏｎ，Ｐｉ）に、＃ＭインバータのＵ相出力電流値（Ｉｕ，Ｍ）を電流の平均ピーク値（Ｉｐｅａｋ）で除した値を乗じたものとして得られる。ここで、＃ＭインバータのＵ相出力電流値情報（Ｉｕ，Ｍ）が補助制御器２２０から得られ、電流の平均ピーク値情報（Ｉｐｅａｋ）が主制御器２１０から得られることは、上述の通りである。

制限器４４０は、インバータの３相出力電流値と３相出力電流の平均値との差を制限するために、電流比例器４３０の出力値（Ｔｏｎ，Ｒａｔｉｏ）に対して制限演算を行う。すなわち、＃ＭインバータのＵ相出力電流値（Ｉｕ，Ｍ）とＵ相出力電流の平均値（Ｉｕ，ａｖｇ）との差が大きすぎる場合、インバータの焼損が発生し得る。したがって、それを防止するために、２つの値に所定程度以上の差が生じないように制限値を付加するのである。制限器４４０の演算結果により、次のような補償パルス幅値（Ｔｏｎ，ｃｏｍｐ）が得られる。

＜数式５＞

すなわち、＃ＭインバータのＵ相出力電流値（Ｉｕ，Ｍ）に対して必要な補償パルス幅値（Ｔｏｎ，ｃｏｍｐ）が上記の制限器４４０の演算結果のように決定され、この補償パルス幅値と３相電流のパルス幅値との演算により、＃ＭインバータのＵ相出力電流パルス幅（Ｔｏｎ，ｕ’）が最終的に決定される。この過程は出力加算器４５０により行われ、その内容は数式６の通りである。

＜数式６＞

すなわち、主制御器から補助制御器に送信されるＵ相出力電流パルス幅情報（Ｔｏｎ，Ｕ）を、図４及び前記数式１〜数式５のような過程により算出される補償パルス幅値（Ｔｏｎ，ｃｏｍｐ）を用いて補正する。そして、そのようにして補正されたＵ相出力電流パルス幅情報（Ｔｏｎ，Ｕ’）を算出することで、それぞれの補助制御器が、それに対応するＰＷＭ制御信号を用いて、それぞれのインバータを制御することができる。

したがって、それぞれのインバータの３相電流のそれぞれに対して上記のような補償によって出力電流の均等化を行うことで、結果的に、並列接続されたインバータの出力をできるだけ効率的に使用することができるという利点がある。

図５は、図４による出力電流の制御過程を説明するための例示図であって、＃ＭインバータのＵ相出力電流を制御するための補助制御器のＰＷＭ出力波形を示している。

図５を参照すると、＃ＭインバータのＵ相出力電流値（Ｉｕ，Ｍ）がＵ相出力電流の平均値（Ｉｕ，ａｖｇ）より小さい場合（ａ）、Ｕ相出力電流パルス幅（Ｔｏｎ，Ｕ）に補償パルス幅値（Ｔｏｎ，ｃｏｍｐ）が付加されることにより、補正されたＵ相出力電流パルス幅（Ｔｏｎ、Ｕ’）を有することになることを確認することができる。

反対に、＃ＭインバータのＵ相出力電流値（Ｉｕ，Ｍ）がＵ相出力電流の平均値（Ｉｕ，ａｖｇ）より大きい場合（ｂ）、Ｕ相出力電流パルス幅（Ｔｏｎ、Ｕ）から補償パルス幅値（Ｔｏｎ，ｃｏｍｐ）だけ差し引かれることにより、補正されたＵ相出力電流パルス幅（Ｔｏｎ、Ｕ’）を有することになる。

したがって、任意のインバータの３相出力電流値のそれぞれに対してこのような補償を行うことにより、全てのインバータの全ての出力電流値がそれぞれの出力電流平均値に追従することとなり、インバータ並列運転システムの出力電流の均等制御が可能であるという利点を提供することができる。

参照に、これまで説明された本発明の実施形態及び図面では、理解の便宜のために、３相の電流のうちＵ相出力電流（Ｉｕ）における＃Ｍインバータの出力電流の制御過程のみを例として説明したが、本発明がこれに限定されないことは勿論であり、このような過程が、並列インバータシステムを構成する任意のインバータ及び３相電流を構成する各相の電流に適用可能であることは、通常の技術者において自明なことである。

図６は、本発明の一実施形態によるインバータ並列運転システムの出力電流均等制御方法を示すフローチャートである。

図６を参照すると、本発明の一実施形態によるインバータ並列運転システムの出力電流均等制御方法は、入力加算ステップ（Ｓ６１０）と、比例積分制御ステップ（Ｓ６２０）と、電流比例演算ステップ（Ｓ６３０）と、制限演算ステップ（Ｓ６４０）と、出力加算ステップ（Ｓ６５０）と、などを含んで構成されることが分かる。

入力加算ステップ（Ｓ６１０）は、インバータの出力電流の平均値情報と、インバータの出力電流値情報とに対して、それらの差を求める過程であって、複数のインバータの３相出力電流のそれぞれの平均値と、一インバータの３相出力電流のそれぞれとの差を求めて出力する機能を担う。

比例積分制御ステップ（Ｓ６２０）は、入力加算ステップ（Ｓ６１０）の出力値に対して、ディレーティング係数（Ｋ）を用いた比例係数（Ｋｐ）と積分係数（Ｋｉ）とをそれぞれ適用して比例積分制御を行う過程である。

電流比例演算ステップ（Ｓ６３０）は、比例積分制御ステップ（Ｓ６２０）の出力値に対して、電流の角による補償範囲差別化のための比例演算を行う過程であって、比例積分制御ステップ（Ｓ６２０）の出力値に、一インバータの３相出力電流値を電流の平均ピーク値（Ｉｐｅａｋ）で除した値を乗ずる過程により行われることができる。

制限演算ステップ（Ｓ６４０）は、３相出力電流の平均値との差を制限するために、電流比例演算ステップ（Ｓ６３０）の出力値に対して制限演算を行う過程である。具体的には、電流比例演算ステップ（Ｓ６３０）の出力値が任意の上限値と下限値との間の値である場合には、該当出力値をそのまま用い、上限値を超える場合には上限値を、下限値未満である場合には下限値を、出力値の代わりに適用する機能を担う。

出力加算ステップ（Ｓ６５０）は、制限演算ステップ（Ｓ６４０）の出力値に３相出力電流のパルス幅情報を合算する過程であって、これにより、全てのインバータの全ての出力電流値がそれぞれの出力電流平均値に追従することとなり、インバータ並列運転システムの出力電流の均等化が可能となる。

各ステップについての具体的な説明や演算過程などは、上述の図面や数式と、それによる詳細な説明を参照すればよい。

以上の過程により、本発明は、Ｎ個のインバータによる並列運転システムにおいて、主制御器と補助制御器との間の送受信情報のみで、それぞれのインバータの各相の出力電流を均等に制御できるという効果を提供することができる。出力電流を均等に制御できるということは、並列運転中のＮ個のインバータが同一の電力を分担することを意味する。したがって、本発明を適用する場合、インバータ並列運転システムの簡便な設計が可能であるだけでなく、さらに、最適化された効率的なシステムの構成が可能であるなどの様々な利点を提供することができる。

また、上述の本発明によれば、インバータ並列運転システムにおいて、システムを構成するそれぞれのインバータの間に均等な電流の出力が可能であるという利点がある。これにより、複数のインバータの連結によって構成されるインバータ並列運転システムの効率的な設計及び運用が可能となるなどの効果を提供することができる。

上述のような本発明は、本発明が属する技術分野における通常の技術者にとって、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるため、上述の実施形態及び添付図面により限定されるものではない。

２１０ 主制御器
２２０ 補助制御器
２３０ インバータ
２４０ 電動機
４１０ 入力加算器
４２０ 比例積分制御器
４３０ 電流比例器
４４０ 制限器
４５０ 出力加算器

Claims (6)

1. 主制御器及び複数個の補助制御器と、
   それぞれの前記補助制御器により対応制御される複数個のインバータと、
   前記複数個のインバータが均等な出力電流を生成するように、前記主制御器と前記補助制御器との間の送受信データを用いて、それぞれの前記補助制御器に対する制御信号を生成する制御信号生成部と、
   を含む、インバータ並列運転システム。
2. 前記制御信号生成部は、
   前記複数個のインバータの３相出力電流のそれぞれの平均値と、一インバータの３相出力電流のそれぞれとの差を求めるための入力加算器と、
   前記入力加算器の出力値に対して比例積分制御を行うための比例積分制御器と、
   前記比例積分制御器の出力値に対して、電流の角による補償範囲差別化のための比例演算を行う電流比例器と、
   前記３相出力電流の平均値との差を制限するために、前記電流比例器の出力値に対して制限演算を行う制限器と、
   前記制限器の出力値に前記３相出力電流のパルス幅情報を合算するための出力加算器と、を含む、請求項１に記載のインバータ並列運転システム。
3. 前記比例積分制御器は、前記入力加算器の出力値に比例係数（Ｋｐ）を乗じた値と、前記入力加算器の出力値の積分値に積分係数（Ｋｉ）を乗じた値との和を求める、請求項２に記載のインバータ並列運転システム。
4. 前記電流比例器は、前記比例積分制御器の出力値と前記一インバータの該当相の出力電流値との積を電流の平均ピーク値で除した値を求める、請求項２または３に記載のインバータ並列運転システム。
5. 前記制限器は、前記電流比例器の出力値が設定された上限値と下限値との間の値である場合には、前記電流比例器の出力値を出力し、前記電流比例器の出力値が前記上限値を超える場合には、前記上限値を出力し、前記電流比例器の出力値が前記下限値未満である場合には、前記下限値を出力する、請求項２乃至４の何れか一項に記載のインバータ並列運転システム。
6. 前記出力加算器は、前記一インバータの３相出力電流のパルス幅値と前記制限器の出力値との和を求める、請求項２乃至５の何れか一項に記載のインバータ並列運転システム。

Images