JP2016219780A - マイクロ発光ダイオード - Google Patents

マイクロ発光ダイオード Download PDF

Info

Publication number
JP2016219780A
JP2016219780A JP2016053936A JP2016053936A JP2016219780A JP 2016219780 A JP2016219780 A JP 2016219780A JP 2016053936 A JP2016053936 A JP 2016053936A JP 2016053936 A JP2016053936 A JP 2016053936A JP 2016219780 A JP2016219780 A JP 2016219780A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
emitting diode
isolation structure
micro light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016053936A
Other languages
English (en)
Inventor
リ−イ チェン
Li-Yi Chen
リ−イ チェン
ペイ−ユ チャン
Pei-Yu Chang
ペイ−ユ チャン
チ−フイ チャン
Chih-Hui Chan
チ−フイ チャン
チュン−イ チャン
Chun-Yi Chang
チュン−イ チャン
シ−チン リン
Shih-Chyn Lin
シ−チン リン
シン−ウェイ リー
Hsin-Wei Lee
シン−ウェイ リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/718,106 external-priority patent/US9219197B1/en
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of JP2016219780A publication Critical patent/JP2016219780A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】マイクロ発光ダイオードを開示する。【解決手段】第１型半導体層と、第１型半導体層に接続される第２型半導体層と、第１型半導体層に接続される第１の縁部隔離構造１３０と、第１型半導体層に電気的に結合される第１の電極１４０と、第２型半導体層に電気的に結合される第２の電極１５０と、を含み、第１型半導体層の一縁部の第１の電極での垂直投影の少なくとも一部は、第１の電極と重なり、且つ第１の縁部隔離構造は、第１型半導体層の前記少なくとも一部に位置するマイクロ発光ダイオードである。これにより、マイクロ発光ダイオードの側表面に発生する非発光再結合を低減し、マイクロ発光ダイオードの効率を向上させることができる。そして、マイクロ発光ダイオードのリーク電流が減少され、マイクロ発光ダイオードの後のマイクロ化に寄与する。【選択図】図１

Description

本発明は、マイクロ発光ダイオードに関する。
近年、発光ダイオード（ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ；ＬＥＤ）は、既に一般照明用及び商業照明用に広く使用されている。発光ダイオードが光源として低エネルギー消費、長寿命、よりコンパクト及び高速スイッチングのような多くのメリットがあるため、発光ダイオード光源は、次第に、白熱電灯のような従来の照明光源に取って代わる。発光ダイオードにおいて、電子と正孔が半導体バンドギャップを跨いで再結合すると、再結合エネルギーが光子として発射され、光線が発生する。この再結合メカニズムは、いわゆる放射再結合（ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）である。
マイクロの発光ダイオードアレイにて電流の流れを制御して効率と均一性を維持する発光ダイオードディスプレイは、現在の業界において、開発資源を投入して研究することが求められるプロジェクトの１つとなる。
本発明の一実施形態によれば、第１型半導体層と、第１型半導体層に接続される第２型半導体層と、第１型半導体層に接続される第１の縁部隔離構造と、第１型半導体層に電気的に結合される第１の電極と、第２型半導体層に電気的に結合される第２の電極と、を含み、第１型半導体層の一縁部の第１の電極での垂直投影の少なくとも一部は、第１の電極と重なり、且つ第１の縁部隔離構造は、第１型半導体層の前記少なくとも一部に位置し、第１の電極と第２の電極との少なくとも一方は、少なくとも一部が透明であるマイクロ発光ダイオード（ｍｉｃｒｏ−ＬＥＤ）を提供する。
本発明の１つ又は複数の実施形態において、前記第１型半導体層の前記縁部の第１の電極での前記垂直投影は、完全に第１の電極と重なり、且つ第１の縁部隔離構造の少なくとも一部は、第１型半導体層の前記垂直投影に位置する。
本発明の１つ又は複数の実施形態において、前記第１型半導体層の前記縁部の第１の電極での前記垂直投影は、完全に第１の電極と重なり、且つ第１の縁部隔離構造が完全に第１型半導体層の前記垂直投影に位置する。
本発明の１つ又は複数の実施形態において、前記第１の縁部隔離構造は、誘電体層である
本発明の１つ又は複数の実施形態において、前記第１型半導体層と第２型半導体層は、第１のＰＮ接合（ｐ−ｎ ｊｕｎｃｔｉｏｎ）を形成し、第１の縁部隔離構造と第１型半導体層とは、第２のＰＮ接合を形成し、且つ第１の電極と第２の電極とは、第１のＰＮ接合に対して順方向バイアスとなり、第２のＰＮ接合に対して逆方向バイアスとなるように配置される。
本発明の１つ又は複数の実施形態において、前記第１型半導体層は、Ｐ型半導体層であり、第２型半導体層と第１の縁部隔離構造はＮ型半導体層である。
本発明の１つ又は複数の実施形態において、前記第１型半導体層は、Ｎ型半導体層であり、第２型半導体層と第１の縁部隔離構造はＰ型半導体層である。
本発明の１つ又は複数の実施形態において、前記第１型半導体層と第２型半導体層とはＰＮ接合を形成し、第１の縁部隔離構造と第１型半導体層とはショットキー障壁（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ）を形成する。
本発明の１つ又は複数の実施形態において、前記第１の縁部隔離構造は、第１型半導体層のプラズマ処理（ｐｌａｓｍａ−ｔｒｅａｔｅｄ）箇所である。
本発明の１つ又は複数の実施形態において、前記第１型半導体層の抵抗率はρ１であり、第１の縁部隔離構造は、抵抗率がρｈである高抵抗率層であり、且つρｈ＞ρ１である。
本発明の１つ又は複数の実施形態において、前記第１の縁部隔離構造は、電子ブロック層であり、且つ第１型半導体層は、Ｎ型半導体層である。
本発明の１つ又は複数の実施形態において、前記第１の縁部隔離構造は、正孔ブロック層であり、且つ第１型半導体層は、Ｐ型半導体層である。
本発明の１つ又は複数の実施形態において、前記第１の電極と第２の電極との少なくとも一方は、完全に透明である。
本発明の１つ又は複数の実施形態において、前記第１の電極は、第１の縁部隔離構造の少なくとも１つの通路を介して第１型半導体層に電気的に結合され、第１の縁部隔離構造の前記少なくとも１つの通路は、第１型半導体層と第１の電極との間に形成される。
本発明の１つ又は複数の実施形態において、横方向における電流拡散長（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ ｌｅｎｇｔｈ）は
Figure 2016219780
 と正比例をなし、前記第１型半導体層の抵抗率と厚さはそれぞれρ１とｔ１であり、第２型半導体層の抵抗率と厚さはそれぞれρ２とｔ２であり、且つ
Figure 2016219780
 である。
本発明の１つ又は複数の実施形態において、前記マイクロ発光ダイオードは、第２型半導体層に接続される第２の縁部隔離構造を更に含み、第２の電極は、第２の縁部隔離構造の少なくとも１つの通路を貫通するように延伸して第２型半導体層に電気的に結合され、第２の縁部隔離構造の前記少なくとも１つの通路は、第２型半導体層と第２の電極との間に形成される。
本発明の１つ又は複数の実施形態において、前記第１の電極は、第１の縁部隔離構造の前記少なくとも１つの通路を介して第１型半導体層の露出部分の少なくとも一部を覆う。
本発明の１つ又は複数の実施形態において、前記第２の電極の少なくとも一部は、第２型半導体層に接触する。
本発明の１つ又は複数の実施形態において、前記第１の電極の少なくとも一部は、第１型半導体層に接触する。
本発明の１つ又は複数の実施形態において、前記マイクロ発光ダイオードは、第１型半導体層と第２型半導体層との間に設けられる主動層を更に含み、第１の縁部隔離構造は、第１型半導体層の少なくとも一部と主動層との間に設けられる。
本発明の１つ又は複数の実施形態において、前記第１の縁部隔離構造は、主動層に接触する。
本発明の１つ又は複数の実施形態において、前記第１の縁部隔離構造は、主動層に接触しないように、第１型半導体層に設けられる。
本発明の１つ又は複数の実施形態において、前記マイクロ発光ダイオードは、第２型半導体層の少なくとも一部と主動層との間に設けられる第２の縁部隔離構造を更に含む。
本発明の１つ又は複数の実施形態において、前記マイクロ発光ダイオードは、第２型半導体層に接続される第２の縁部隔離構造を更に含み、第２の電極は、第２の縁部隔離構造の少なくとも１つの通路を貫通するように延伸して第２型半導体層に電気的に結合され、第２の縁部隔離構造の前記少なくとも１つの通路は、第２型半導体層と第２の電極との間に形成される。
本発明の１つ又は複数の実施形態において、前記第１の縁部隔離構造の前記少なくとも１つの通路は、開口の形を呈する。
本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイは、接合電極を有する基板と、前記マイクロ発光ダイオードと、を備え、第１型半導体層、第２型半導体層、第１の縁部隔離構造、第１の電極、第２の電極からなる組み合わせは、接合電極に接続され、第１型半導体層は、基板に隣接し、且つ第２型半導体層は、基板から離れる。
本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイは、基板と、上記のマイクロ発光ダイオードと、を含む。第１型半導体層、第２型半導体層、第１の縁部隔離構造、第１の電極、第２の電極からなる組み合わせは、基板に接続され、第１型半導体層は、基板に隣接し、第２型半導体層は、基板から離れ、且つ第１の電極は、基板の接合電極とされる。
本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイは、接合電極を有する基板と、上記のマイクロ発光ダイオードと、を含む。第１型半導体層、第２型半導体層、第１の縁部隔離構造、第１の電極、第２の電極からなる組み合わせは、接合電極に接続され、第１型半導体層は、基板から離れ、且つ第２型半導体層は、基板に隣接する。
本発明の一実施形態によれば、マイクロ発光ダイオードディスプレイは、基板と、上記のマイクロ発光ダイオードと、を含む。第１型半導体層、第２型半導体層、第１の縁部隔離構造、第１の電極、第２の電極からなる組み合わせは、基板に接続され、第１型半導体層は、基板から離れ、第２型半導体層は基板に隣接し、且つ第２の電極は、基板の接合電極とされる。
第１の縁部隔離構造の通路は、大部分の電流が主動層の特定領域へ入るようにガイドすることができる。マイクロ発光ダイオードが順方向バイアスとなる場合、電荷キャリアは、前記通路から第１型半導体層と第２型半導体層との間の接合面へ流れる。第１の縁部隔離構造がマイクロ発光ダイオードの縁部の少なくとも一部を隔離するため、マイクロ発光ダイオードの側表面に散在される電荷キャリアは少なくなり又は殆どない。従って、マイクロ発光ダイオードの側表面に発生する非発光再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減し、マイクロ発光ダイオードの効率を向上させることができる。
そして、第１の縁部隔離構造の制限により、マイクロ発光ダイオードの側表面に散在される電荷キャリアが少なくなり又は殆どないため、マイクロ発光ダイオードの側表面における格子欠陥に関わらず、マイクロ発光ダイオードのリーク電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）は減少され、これはマイクロ発光ダイオードの後のマイクロ化に寄与する。
上記は、本発明が解决しようとする課題、課題を解决するための技術手段、及び発明の効果等を記述するためのものであり、本発明の具体的な細部が、下記の実施形態及び関連図面において詳しく説明する。
本発明の一実施形態によるマイクロ発光ダイオードが受信基板に設けられる様子を示す断面側面図である。 本発明の一実施形態によるブロック状の発光ダイオード基材を示す断面側面図である。 図２ＡにおけるＰＮダイオード層を示す拡大図である。 本発明の一実施形態によるパターニングされた縁部隔離構造が図２ＡにおけるＰＮダイオード層に形成している様子を示す断面側面図である。 本発明の一実施形態による第１の導電層が図２Ｃにおけるパターニングされた縁部隔離構造に形成している様子を示す断面側面図である。 本発明の一実施形態によるキャリア基板と接着層を示す断面側面図である。 本発明の一実施形態による図２Ｄに示す構造と図２Ｅに示す構造とが互いに接合している様子を示す断面側面図である。 本発明の一実施形態による図２Ｆに示す接合構造から成長基材を取り外してＰＮダイオード層を薄化する様子を示す断面側面図である。 本発明の一実施形態による図２Ｇに示すＰＮダイオード層と第１の導電層をエッチングしてマイクロＰＮダイオードを形成する様子を示す断面側面図である。 本発明の一実施形態による移送ヘッドがマイクロ発光ダイオードを図２Ｈに示すキャリア基板からピックアップしている様子を示す断面側面図である。 本発明の第１の実施形態による図１におけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の一実施形態による縁部隔離構造を示す上面図である。 本発明の別の実施形態による縁部隔離構造を示す上面図である。 本発明の別の実施形態による縁部隔離構造を示す上面図である。 本発明の別の実施形態による縁部隔離構造を示す上面図である。 本発明の別の実施形態による縁部隔離構造を示す上面図である。 本発明の第２の実施形態による図１におけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の第３の実施形態による図１におけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の一実施形態によるマイクロ発光ダイオードが受信基板に設けられる様子を示す断面図である。 本発明の一実施形態による図６Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の一実施形態による図６Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の一実施形態によるマイクロ発光ダイオードが受信基板に設けられる様子を示す断面図である。 本発明の一実施形態による図７Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の別の実施形態によるマイクロ発光ダイオードを示す拡大断面図である。 本発明の一実施形態によるマイクロ発光ダイオードが受信基板に設けられる様子を示す断面図である。 本発明の一実施形態による図９Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオードを示す拡大断面図である。 本発明の一実施形態による受信基板を示す断面図である。 本発明の別の実施形態による受信基板を示す断面図である。 本発明の一実施形態によるアクティブマトリクスディスプレイ（ａｃｔｉｖｅ ｍａｔｒｉｘ ｄｉｓｐｌａｙ）に２Ｔ１Ｃ回路のサブ画素を有する様子を示す回路図である。 本発明の一実施形態によるサブ画素を示す回路図である。
以下、図面で本発明の複数の実施形態を開示し、明らかに説明するために、多くの実務上の細部を下記の叙述で合わせて説明する。しかしながら、理解すべきなのは、これらの実務上の細部が、本発明を制限するためのものではない。つまり、本発明の実施形態の一部においては、これらの実務上の細部は、必要としないものである。また、図面を簡略化するために、ある従来慣用の構造及び素子は、図面において簡単で模式的に示される。
本発明の実施形態は、マイクロ半導体素子、及び受信基板に転移されるためのマイクロ半導体素子（例えば、マイクロ発光ダイオード）アレイの形成方法を説明する。例としては、受信基板は、表示基板であってもよいが、これに限定されない。
異なる実施形態において、関連の説明については、図面を参照してもよい。しかしながら、ある実施形態は、これら特定の細部の１つ又は複数に従って実施されずに、他の既知方法又は配置に合わせて実施されてもよい。以下の説明において、本発明を完全に理解させるように、例えば、特定の配置、サイズとプロセス等のような数多くの特定の細部を述べる。他の実施例において、本発明の技術的特徴を不必要に不明瞭にしないように、従来の半導体プロセスと製造技術については、特に詳しく説明しない。本明細書にわたって記載される「一実施形態」とは、前記実施形態に説明される特定の特徴、構造、配置又は特点が本発明の少なくとも１つの実施形態に含まれてもよいことである。従って、本明細書にわたって異なる箇所に出る「一実施形態において」の用語は、必ず本発明の同一の実施形態を指すものではない。そして、特定の特徴、構造、配置又は特点は、いかなる適切な形態で１つ又は複数の実施形態に結合されてもよい。
ここで使用される「の上方」、「に」、「の間」及び「の上」等の用語とは、ある層の他層に対する相対位置である。ある層が他層「の上方」又は「の上」に位置し又は他層「に」接合されるような説明は、直接他層に接触したり、１つ又は複数の中間層を介して接触することを指す場合がある。ある層が複数層「の間」に位置するような説明は、直接前記複数層に接触したり、１つ又は複数の中間層を介して接触することを指す場合がある。
ここで使用される「マイクロ」素子、「マイクロ」ＰＮダイオード又は「マイクロ」発光ダイオード等の用語とは、本発明の実施形態に係るある素子又は構造の記述的サイズである。ここで使用される「マイクロ」素子又は構造の程度の範囲は、約１〜１００μｍである。しかしながら、理解すべきなのは、本発明は、これに限定されなく、且つこれら実施形態のある範疇がより大きく又はより小さい程度に適用されてもよい。
本発明のある実施形態では、ブロック状の発光ダイオード基材をマイクロ発光ダイオードのアレイとして処理する方法を説明し、マイクロ発光ダイオードは、ピックアップして受信基板に転移される。このような形態で、これらマイクロ発光ダイオードを統合して異質統合システム（ｈｅｔｅｒｏｇｅｎｅｏｕｓｌｙ ｉｎｔｅｇｒａｔｅｄ ｓｙｓｔｅｍ）に組み立てることが可能である。これらマイクロ発光ダイオードは、単独に、群として又はアレイ全体としてピックアップされて転移されてよい。これにより、アレイ内のマイクロ発光ダイオードは、高転位率でピックアップされて、例えば、表示基板の受信基板に転移されてよく、表示基板のサイズ範囲がマイクロディスプレイから大面積のディスプレイまでであってもよい。ある実施形態において、ピックアップして転移されるマイクロ発光ダイオードのアレイは、ファインピッチを有し、各マイクロ発光ダイオードが正八角形の形状を有し、且つピッチサイズ（ｐｉｔｃｈ ｓｉｚｅ）が約１０μｍであると説明される。これにより、４インチの発光ダイオードエピタキシャルウェーハ（ｅｐｉ ｗａｆｅｒ）は、２７００万超の素子を含むマイクロ発光ダイオードアレイに分割される。これにより、高密度で特定の機能性を持つプレハブマイクロ素子は、ピックアップして受信基板に転移される。
図１は、本発明の一実施形態によるマイクロ発光ダイオード１００Ａが受信基板３００に設けられる様子を示す断面側面図である。例としては、受信基板３００は、表示基板として例示され、且つ表示基板がマイクロ発光ダイオード１００Ａに接続される接合電極３１０を含む。受信基板３００の細部は、図１０及び以下のより詳しい説明を参照されたい。マイクロ発光ダイオード１００Ａは、マイクロＰＮダイオード１２０ａ、縁部隔離構造１３０、第１の導電層１４０及び第２の導電層１５０を含む。例としては、図１に示すマイクロ発光ダイオード１００Ａは、図２Ｃ〜図２Ｉで順次に示される操作によって製造される。
図２Ａを参照されたい。図２Ａは、本発明の一実施形態によるブロック状の発光ダイオード基材を示す断面側面図である。半導体素子層は、成長基材１１０に形成される。一実施形態において、半導体素子層は、完全な機能を有しなくてもよく、例としては、接点（例えば、陽極又は陰極）がまだ形成されていない。本発明の実施形態を簡略化して明らかにするために、以下、半導体素子層を、従来の異質成長条件（ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｇｒｏｗｔｈ ｃｏｎｄｉｔｉｏｎ）で成長基材１１０に成長するＰＮダイオード層１２０として説明する。
ＰＮダイオード層１２０は、スペクトルに対応する特定領域のエネルギーバンドを有する複合半導体を含んでもよい。例としては、ＰＮダイオード層１２０は、ＩＩ-ＶＩ族材料又はＩＩＩ-Ｖ族窒化物材料により一層又は多層を含んでもよい。ＩＩ-ＶＩ族材料は、例えば、セレン化亜鉛（ＺｎＳｅ）、酸化亜鉛（ＺｎＯ）等である。ＩＩＩ-Ｖ族窒化物材料は、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、リン化ガリウム（ＧａＰ）、リン化アルミニウムインジウムガリウム（ＡｌＩｎＧａＰ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）又はその合金である。成長基材１１０は、いかなる適切な材料を含んでもよいが、例えば、シリコン（ｓｉｌｉｃｏｎ）、炭化ケイ素（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）及びサファイア（Ａｌ２Ｏ３）に限定されない。
一実施形態において、成長基材１１０はサファイアであり、且つＰＮダイオード層１２０は窒化ガリウムからなる。サファイアは、大きな格子定数と熱膨張係数を有し窒化ガリウムとマッチングしないが、コストがかなり低くて広く得られ、且つその透明度がレーザリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ−Ｏｆｆ；ＬＬＯ）技術において交換性がある。別の実施形態において、窒化ガリウムのＰＮダイオード層１２０について、成長基材１１０の材料が炭化ケイ素であってもよい。サファイアと同じように、炭化ケイ素基材は透明であってもよい。ＰＮダイオード層１２０は、例えば有機金属化学気相成長（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ）技術のような数多くの成長技術で成長してもよい。
図２Ｂを参照されたい。図２Ｂは、図２ＡにおけるＰＮダイオード層１２０を示す拡大図である。ＰＮダイオード層１２０は、第１型半導体層１２２（例えば、ｐドープ層）、主動層１２３、第２型半導体層１２４（例えば、ｎドープ層）及びバッファブロック状窒化ガリウム層１２１を含んでもよい。ある実施形態において、バッファブロック状窒化ガリウム層１２１は、選択的にＰＮダイオード層１２０に形成されないため、後続きのバッファブロック状窒化ガリウム層１２１を取り外す操作（即ち、図２Ｇに示す操作）を省略してもよい。バッファブロック状窒化ガリウム層１２１は、シリコン又は酸素汚染によりｎドープとなり、又は故意にシリコンのようなドナー（ｄｏｎｏｒ）をドープする可能がある。第２型半導体層１２４は、同様にシリコンのようなドナーをドープでき、第１型半導体層１２２は、マグネシウムのような受容体（ａｃｃｅｐｔｏｒ）をドープできる。多種類の代替可能なＰＮダイオードの配置は、ＰＮダイオード層１２０を形成することに用いられてもよい。同様に、簡単なＰＮ接合（ｐ−ｎ ｊｕｎｃｔｉｏｎ）又は多種類の単一量子井戸（ｓｉｎｇｌｅ ｑｕａｎｔｕｍ Ｗｅｌｌ；ＳＱＷ）又は多重量子井戸（ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ；ＭＱＷ）の配置は、主動層１２３を形成することに用いられてもよい。また、多種類のバッファ層も状況に応じて含んでもよい。一実施形態において、サファイア成長基材１１０は、約１００μｍ〜約４００μｍの厚さを有し、バッファブロック状窒化ガリウム層１２１は、約３μｍ〜約５μｍの厚さを有し、第２型半導体層１２４は、約０．１μｍ〜約５μｍの厚さを有し、主動層１２３は、約１００〜４００ナノメートルよりも少ない厚さを有し、且つ第１型半導体層１２２は、約１００ナノメートル〜約１μｍの厚さを有する。
図２Ｃを参照されたい。図２Ｃは、本発明の一実施形態によるパターニングされた縁部隔離構造１３０が図２ＡにおけるＰＮダイオード層１２０に形成される断面側面図である。縁部隔離構造１３０は、接着によりＰＮダイオード層１２０の上方に形成されてもよく、且つ複数の通路１３１が縁部隔離構造１３０の中に形成される。本実施形態において、複数のマイクロ発光ダイオード１００Ａが製造された後（以下で説明する）、各マイクロ発光ダイオード１００Ａの何れも１つの通路１３１を有するが、本発明は、これに限定されない。ある実施形態において、複数のマイクロ発光ダイオード１００Ａが製造された後、各マイクロ発光ダイオード１００Ａの有する通路１３１の数は１よりも多い。
図２Ｄを参照されたい。図２Ｄは、本発明の一実施形態による第１の導電層１４０を図２Ｃにおけるパターニングされた縁部隔離構造１３０に形成する断面側面図である。第１の導電層１４０は、接着により縁部隔離構造１３０の上方に形成されてもよい。第１の導電層１４０は通路１３１を介してＰＮダイオード層１２０の第１型半導体層１２２の露出部分に電気的に結合される。第１の導電層１４０は、電極層とされてもよく、他層を含んでもよい。一実施形態において、第１の導電層１４０は、約０．１μｍ〜約１５μｍの厚さを有する。別の実施形態において、第１の導電層１４０が選択的に透明であってもよく、それは、第１の導電層１４０を非常に薄化してできる限りに光吸収を低減し、又は透明導電材料を使用することで実現できる。その代わりに、ある実施形態において、第１の導電層１４０は、パターニングされた縁部隔離構造１３０（図２Ｄに示すように）の上に形成されなく、予め受信基板３００に形成される。
図２Ｅ及び図２Ｆを参照されたい。図２Ｅは、本発明の一実施形態によるキャリア基板２００と接着層２１０を示す断面側面図である。図２Ｆは、本発明の一実施形態による図２Ｄに示す構造と図２Ｅに示す構造とが互いに接合している様子を示す断面側面図である。本発明のある実施形態によれば、スライスの前に、成長基材１１０に形成されるＰＮダイオード層１２０、縁部隔離構造１３０と第１の導電層１４０の組み合わせは続いてキャリア基板２００に転移され、以下、図２Ｆに示すようにより詳しく説明する。ある実施形態において、第１の導電層１４０とＰＮダイオード層１２０は、キャリア基板２００に転移される前にスライスすることができる。従って、本発明の実施形態は、受信基板３００に転移されるためのマイクロ発光ダイオード１００Ａアレイを形成する間に、多様に変化して実施することができる。
一実施形態において、接着層２１０は、約０．１μｍ〜約１００μｍの厚さを有してもよい。
接着層２１０は、例えばＵＶ硬化型接着剤又はシリカゲルのような接着能力を持つ有機又は非有機材料からなってもよい。接着層２１０は、ＰＮダイオード層１２０、縁部隔離構造１３０と第１の導電層１４０の組み合わせをキャリア基板２００に接着することができる材料からなってもよい。具体的に、接着層２１０の接着力は、電場、紫外線、電磁放射線、熱、超音波、機械力、圧力又はその任意の組み合わせにより調整又は減少することができる。図２Ｆに示すように、ＰＮダイオード層１２０、縁部隔離構造１３０と第１の導電層１４０の組み合わせとキャリア基板２００とは、接着層２１０により互いに接合してもよい。
図２Ｇを参照されたい。図２Ｇは、本発明の一実施形態による図２Ｆに示す接合構造から成長基材１１０を取り外してＰＮダイオード層１２０を薄化する様子を示す断面側面図である。成長基材１１０は、既に前記接合構造から取り外された。成長基材１１０は、例えばケミカルリフトオフ（ｃｈｅｍｉｃａｌ ｌｉｆｔ−ｏｆｆ）技術又はレーザリフトオフ（ＬＬＯ）技術のような適切な方法により取り外すことができる。レーザリフトオフ技術を使用する場合、窒化ガリウムのＰＮダイオード層１２０の界面は、レーザーのエネルギーを吸収して局所的に発熱して、更に界面の窒化ガリウムが液体ガリウム金属と窒素ガスに分解することを引き起こす。必要な領域全体が照射されると、透明なサファイア成長基材１１０は、ホットプレートで前記のガリウムを再溶融することにより取り外される。
図２Ｇに示すように、ＰＮダイオード層１２０は、続いて望ましい厚さに薄化される。図２Ｂに示す拡大ＰＮダイオード層１２０に戻して、所定量のバッファブロック状窒化ガリウム層１２１（Ｎ型かもしれない）又は第２型半導体層１２４の一つの箇所が取り外されるため、薄化した後で操作可能なＰＮダイオードを残すことができる。バッファブロック状窒化ガリウム層１２１は、完全にエッチングされてもよい。その代わりに、図１に示すように、バッファブロック状窒化ガリウム層１２１は、部分的にエッチングされてコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）を形成してもよく、第２型半導体層１２４は、コンタクトホールを介して第２の導電層１５０に電気的に結合されてもよい。ある実施形態において、バッファブロック状窒化ガリウム層１２１は、選択的にＰＮダイオード層１２０に形成されなくてもよいため、バッファブロック状窒化ガリウム層１２１を取り外す操作（即ち、図２Ｇに示す操作）を省略してもよい。異なる底層構造により、薄化プロセスは、適切な技術（例えば、乾式エッチング）で選択的に執行してバッファブロック状窒化ガリウム層１２１をエッチングすることができる。
図２Ｈを参照されたい。図２Ｈは、本発明の一実施形態による図２Ｇに示すＰＮダイオード層１２０と第１の導電層１４０をエッチングしてマイクロＰＮダイオード１２０ａを形成する様子を示す断面側面図である。複数のマイクロＰＮダイオード１２０ａは、接着層２１０の上方に位置する。本実施形態において、マイクロＰＮダイオード１２０ａは、垂直側壁を有する。例としては、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ；ＩＣＰ）は、塩素系（ｃｈｌｏｒｉｎｅ−ｂａｓｅｄ）化学エッチングであり、前記垂直側壁を得ることに用いられることができる。
図２Ｉは、本発明の一実施形態による移送ヘッド４００がマイクロ発光ダイオード１００’を図２Ｈに示すキャリア基板２００からピックアップしている様子を示す断面側面図である。例としては、図２Ｉにおけるマイクロ発光ダイオード１００’又はマイクロ発光ダイオード１００’アレイは、移送ヘッド４００によってピックアップして図１に示す受信基板３００に転移される。
ある実施形態において、接着層２１０のヤング係数（Ｙｏｕｎｇ’ｓ ｍｏｄｕｌｕｓ）は、３０Ｇｐａを超えない。従って、接着層２１０は、マイクロ発光ダイオード１００’がピックアップするプロセスで移送ヘッド４００に接触する衝撃力を吸収することができる。
また図２Ｈに戻して、キャリア基板２００のマイクロ発光ダイオード１００’アレイは、キャリア基板２００上に設けられる。各マイクロ発光ダイオード１００’は、マイクロＰＮダイオード１２０ａ、１つの通路１３１を少なくとも有する縁部隔離構造１３０及び第１の導電層１４０を少なくとも含んでもよく、第１の導電層１４０が縁部隔離構造１３０とキャリア基板２００における接着層２１０との間に位置する。マイクロ発光ダイオード１００’を図１に示す受信基板３００に転移するために、接着層２１０の接着力は、予め磁場、紫外線、電磁放射、熱、超音波、機械力、圧力又はその任意の組み合わせにより減少することができる。マイクロＰＮダイオード１２０ａ、縁部隔離構造１３０と第１の導電層１４０の組み合わせは、続いて移送ヘッド４００によってピックアップされ受信基板３００上に置かれる。
本発明の複数の実施形態において、各種類の適切な移送ヘッドは、ピックアップする置き操作に寄与することに用いられてもよい。例としては、マイクロ発光ダイオード１００’をピックアップするために、移送ヘッド４００は、真空、磁力、接着力又は静電気引力等の方式によりマイクロ発光ダイオード１００’にピックアップする圧力を与える。
また図１を戻して、マイクロ発光ダイオード１００Ａは、受信基板３００上に置かれる。本実施形態において、受信基板３００は、表示基板である。特定の実施形態において、図２Ｉに示すマイクロ発光ダイオード１００’は、受信基板３００における接合電極３１０上に置かれてもよい。第２の導電層１５０は、接着によりマイクロＰＮダイオード１２０ａの上方に形成されてもよく、これにより、図１に示すマイクロ発光ダイオード１００Ａを形成する。ある実施形態において、第２の導電層１５０は、例えばインジウムスズ酸化物（ＩＴＯ）のような透明な導電材料からなる。ある実施形態において、第２の導電層１５０は、ボンディングワイヤ（ｂｏｎｄｉｎｇ ｗｉｒｅ）の形式で呈する。
一実施形態において、マイクロＰＮダイオード１２０ａは、厚さが約０．１μｍ〜約５０μｍである第２型半導体層１２４、厚さが約５０ナノメートル〜約５μｍである主動層１２３（単一量子井戸又は多重量子井戸であってもよい）及び厚さが約５０ナノメートル〜約２０μｍである第１型半導体層１２２を含んでもよい。一実施形態において、第２型半導体層１２４の厚さは、約０．１μｍ〜約６μｍ（前記のバッファブロック状窒化ガリウム層１２１を含み又はそれに代わってもよい）であってもよい。
図３は、本発明の第１の実施形態による図１におけるマイクロ発光ダイオード１００Ａを示す拡大断面図である。マイクロ発光ダイオード１００Ａは、マイクロＰＮダイオード１２０ａ、縁部隔離構造１３０、第１の導電層１４０と第２の導電層１５０を含む。マイクロＰＮダイオード１２０ａは、第１型半導体層１２２、主動層１２３と第２型半導体層１２４を含む。第２型半導体層１２４は、第１型半導体層１２２に接続される。主動層１２３は、第１型半導体層１２２と第２型半導体層１２４との間に設けられる。縁部隔離構造１３０は、第１型半導体層１２２に接続される。縁部隔離構造１３０は、第１型半導体層１２２と第１の導電層１４０との間に形成される少なくとも１つの通路１３１を有する。第１の導電層１４０は部分的に縁部隔離構造１３０に接続され且つ縁部隔離構造１３０の通路１３１を介して第１型半導体層１２２に電気的に結合される。第２の導電層１５０は、第２型半導体層１２４に電気的に結合される。第１の導電層１４０と第２の導電層１５０との少なくとも一方は、少なくとも一部が透明である。
本実施形態において、第１の導電層１４０は、縁部隔離構造１３０の通路１３１を介して完全に第１型半導体層１２２の露出部分を覆うが、本発明は、これに限定されない。
図１と図３に示すように、本実施形態において、第１型半導体層１２２、主動層１２３、第２型半導体層１２４、縁部隔離構造１３０、第１の導電層１４０、第２の導電層１５０からなる組み合わせは、受信基板３００における接合電極３１０に接続され、更にマイクロ発光ダイオードディスプレイを形成する。本実施形態において、第１型半導体層１２２は受信基板３００に隣接し、第２型半導体層１２４は受信基板３００から離れ、且つ第２の導電層１５０は完全に透明である。
図４Ａを参照されたい。図４Ａは、本発明の一実施形態による縁部隔離構造１３０を示す上面図である。本実施形態において、第１型半導体層１２２の一縁部の第１の導電層１４０での垂直投影は、完全に第１の導電層１４０と重なり、且つ縁部隔離構造１３０は、完全に第１型半導体層１２２の前記縁部の垂直投影に位置する。即ち、図４Ａの縁部隔離構造１３０は、完全に第１型半導体層１２２の前記縁部と第１の導電層１４０との間に隔離されるが、本発明は、これに限定されない。また、図４Ａの縁部隔離構造１３０の通路１３１は、開口の形を呈するが、本発明は、これに限定されない。
図４Ｂを参照されたい。図４Ｂは、本発明の別の実施形態による縁部隔離構造１３０を示す上面図である。本実施形態において、縁部隔離構造１３０も完全に第１型半導体層１２２の前記縁部の垂直投影に位置する。図４Ａと図４Ｂとの差異は、図４Ｂにおける第１型半導体層１２２の前記縁部の垂直投影が正八角形であることにある。図４Ｂの他の細部は、図４Ａと同じであるため、ここで説明しない。
図４Ｃを参照されたい。図４Ｃは、本発明の別の実施形態による縁部隔離構造１３０を示す上面図である。図４Ｃの縁部隔離構造１３０と図４Ａの縁部隔離構造１３０との差異は、図４Ｃの縁部隔離構造１３０部分が第１型半導体層１２２の前記縁部の垂直投影に位置することにある。即ち、図４Ｃの縁部隔離構造１３０は、部分的に第１型半導体層１２２の前記縁部と第１の導電層１４０との間に隔離される。
図３に示すように、縁部隔離構造１３０の通路１３１は、第１の導電層１４０と第１型半導体層１２２との間の接触界面を定義する。マイクロ発光ダイオード１００Ａが順方向バイアスとなる場合、電荷キャリアは、第１の導電層１４０と第１型半導体層１２２との間の接触界面から第１型半導体層１２２と第２型半導体層１２４の接合面（即ち、主動層１２３）へ流れる。縁部隔離構造１３０が少なくとも部分的に第１型半導体層１２２の前記縁部と第１の導電層１４０との間に隔離されるため、マイクロ発光ダイオード１００Ａの側表面に散在される電荷キャリアは少なくなり又は殆どない。従って、マイクロ発光ダイオード１００Ａの側表面に発生する非発光再結合（ｎｏｎ−ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）を低減し、マイクロ発光ダイオード１００Ａの効率を向上させることができる。
ある実施形態において、マイクロ発光ダイオード１００Ａのサイズは、２５０μｍに２５０μｍ又は０．０６２５平方μｍを掛けることよりも小さい。
具体的に、マイクロ発光ダイオード１００Ａの側表面に発生する非発光再結合を低減するために、縁部隔離構造１３０を有するマイクロ発光ダイオード１００Ａは、一般的に以下の不等式に合致し、Ｌ／Ａ＞Ｌ’／Ａ’。その中に、Ｌは、第１型半導体層１２２に垂直な方向から見る時の第１型半導体層１２２の前記縁部の元のペリメーターであり、Ａは、前記方向から見る時の第１型半導体層１２２の元の面積であり、Ｌ’は、前記方向から見る時の第１型半導体層１２２の前記縁部が縁部隔離構造１３０に覆われないペリメーターであり、Ａ’は、前記方向から見る時の第１型半導体層１２２が縁部隔離構造１３０に覆われない面積である。
例としては、図４Ｃの第１型半導体層１２２のサイズは、１００μｍに１００μｍを掛けることであり、縁部隔離構造１３０のサイズは、１００μｍに３μｍを掛けることである。従って、Ｌ／Ａ＝（１００×４）／（１００×１００）＝０．０４、Ｌ’／Ａ’＝（１００＋９７×２）／（１００×９７）＝０．０３となり、ただし、Ｌ’／Ａ’は、Ｌ／Ａよりも小さい。これにより、図４Ｃのマイクロ発光ダイオード１００Ａにおける縁部隔離構造１３０は前記不等式に合致するため、マイクロ発光ダイオード１００Ａの側表面に発生する非発光再結合を低減することができる。
図４Ｄを参照されたい。図４Ｄは、本発明の別の実施形態による縁部隔離構造１３０を示す上面図である。本実施形態において、縁部隔離構造１３０も部分的に第１型半導体層１２２の前記縁部の垂直投影に位置する。図４Ｄと図４Ｃとの差異は、図４Ｄにおける第１型半導体層１２２の前記縁部の垂直投影が正八角形であることにある。図４Ｄの他の細部は、図４Ｃと同じであるため、ここで説明しない。
図４Ｅを参照されたい。図４Ｅは、本発明の別の実施形態による縁部隔離構造１３０を示す上面図である。同様に、図４Ｅの縁部隔離構造１３０と図４Ａの縁部隔離構造１３０との差異は、図４Ｅの縁部隔離構造１３０が部分的に第１型半導体層１２２の前記縁部の垂直投影に位置することにある。しかしながら、例としては、図４Ｅの第１型半導体層１２２のサイズは、１００μｍに１００μｍを掛けることであり、縁部隔離構造１３０が第１型半導体層１２２の片隅の以外の箇所を覆い、各覆われない片隅のサイズが１０μｍに１０μｍを掛けることである。従って、Ｌ’／Ａ’＝（１０×２×４）／（１０×１０×４）＝０．２となり、そしてＬ／Ａよりも大きい。この場合では、図４Ｅのマイクロ発光ダイオード１００Ａにおける縁部隔離構造１３０は、前記不等式に合致しないため、マイクロ発光ダイオード１００Ａの側表面に発生する非発光再結合を低減することができない。
ある実施形態において、第１型半導体層１２２の電流拡散長（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ ｌｅｎｇｔｈ）は、第２型半導体層１２４の電流拡散長よりも小さい。ある実施形態において、第２型半導体層１２４の電流拡散長は、第１型半導体層１２２の電流拡散長よりも約２０倍以上を超える。この配置において、第１型半導体層１２２における電荷キャリアは、第１型半導体層１２２の側表面及び／又は主動層１２３の側表面に散在されることがより難い。従って、マイクロ発光ダイオード１００Ａの側表面に発生する表面再結合（ｓｕｒｆａｃｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）とリーク電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）を低減することができる。
ダイオードの半導体層の横方向における電流拡散長は、以下の方程式で決められる。
Figure 2016219780
 ただし、Ｌｓは、ダイオードの半導体層の電流拡散長であり、ｔは、半導体層の厚さであり、ｎｉｄｅａｌは、ダイオードの理想係数（ｉｄｅａｌｉｔｙ ｆａｃｔｏｒ）であり、Ｋは、ボルツマン定数（Ｂｏｌｔｚｍａｎｎ ｃｏｎｓｔａｎｔ）であり、Ｔは、半導体層のケルビン温度スケールにおける温度であり、ρは、半導体層の抵抗率（ｒｅｓｉｓｔｉｖｉｔｙ）であり、Ｊ０は、半導体層とダイオードの電極との間の界面における電流密度であり、ｅは、プロトンの電気量である。
前記方程式（１）の確認により、ダイオードの半導体層の電流拡散長は、
Figure 2016219780
 と正比例をなす。従って、ある実施形態において、第１型半導体層１２２の抵抗率と厚さはそれぞれρ１とｔ１であり、第２型半導体層１２４の抵抗率と厚さはそれぞれρ２とｔ２であり、且つ
Figure 2016219780
 であり、これにより、第１型半導体層１２２の電流拡散長が第２型半導体層１２４の電流拡散長よりも小さい。
第１型半導体層１２２は、小さい電流拡散長を有するため、図３に示すように、大きな抵抗率と薄い厚さを有する。そして、縁部隔離構造１３０が小さい電流拡散長を有する第１型半導体層１２２に伴いキャリアを制限するため、マイクロ発光ダイオード１００Ａの側表面に散在されるキャリアが少なくなり又は殆どなく、且つマイクロ発光ダイオード１００Ａの側表面における格子欠陥に関わらず、マイクロ発光ダイオード１００Ａのリーク電流は減少され、これはマイクロ発光ダイオード１００Ａの後のマイクロ化に寄与する。
ある実施形態において、第１型半導体層１２２は、例えばｐドープ窒化ガリウム（ＧａＮ）又はｐドープリン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）からなる。第１型半導体層１２２の厚さの範囲は、約５０ナノメートル〜約２０μｍである。第１型半導体層１２２は、例えばエピタキシー（ｅｐｉｔａｘｙ）技術により形成される。
ある実施形態において、第１型半導体層１２２は、選択的にオーム性接触（ｏｈｍ ｃｏｎｔａｃｔ）層（未図示）を含んでもよくて、第１の導電層１４０と第１型半導体層１２２との間の接触抵抗を低減する。ある実施形態において、オーム性接触層と第１型半導体層１２２の余りの部分は、例えばｐドープ窒化ガリウム又はｐドープリン化アルミニウムガリウムインジウムからなり、オーム性接触層にドープされる量が第１型半導体層１２２の余りの部分にドープされる量よりも多い。その代わりに、オーム性接触層は、例えば窒化インジウムガリウム（ＩｎＧａＮ）からなり、第１型半導体層１２２の余りの部分は、例えばｐドープ窒化ガリウム又はｐドープリン化アルミニウムガリウムインジウムなる。オーム性接触層の厚さの範囲は、約５ナノメートル〜約２μｍである。第１型半導体層１２２の余りの部分の厚さの範囲は、約５０ナノメートル〜約２０μｍである。
ある実施形態において、第２型半導体層１２４は、例えばｎドープシリコン窒化ガリウム（ＧａＮ：Ｓｉ）からなる。第２型半導体層１２４の厚さの範囲は、約０．１μｍ〜約５０μｍである。第２型半導体層１２４は、例えばエピタキシー技術により形成される。
同様に、ある実施形態において、第２型半導体層１２４も選択的にオーム性接触層（未図示）を含んで、第２の導電層１５０と第２型半導体層１２４との間の接触抵抗を低減する。ある実施形態において、オーム性接触層と第２型半導体層１２４の余りの部分は、例えばｎドープシリコン窒化ガリウムからなり、オーム性接触層にドープされる量が第２型半導体層１２４の余りの部分にドープされる量よりも多い。オーム性接触層の厚さの範囲は、約５ナノメートル〜約２μｍである。第２型半導体層１２４の余りの部分の厚さの範囲は、約０．１μｍ〜約５０μｍである。
ある実施形態において、主動層１２３は、例えばヘテロ構造（ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）又は量子井構造からなる。主動層１２３の厚さの範囲は、約５０ナノメートル〜約５μｍである。主動層１２３は、例えばエピタキシー技術により形成される。
ある実施形態において、主動層１２３は、省略されてもよい。主動層１２３が省略されるため、第２型半導体層１２４は、直接第１型半導体層１２２に接続される。
図３におけるマイクロ発光ダイオード１００Ａの第２の導電層１５０の少なくとも一部は、第２型半導体層１２４に接続され、これにより第１型半導体層１２２、主動層１２３と第２型半導体層１２４が第１の導電層１４０と第２の導電層１５０との間に設けられるようになる。第１の導電層１４０と第２の導電層１５０の何れも導電材料からなり、例えば金属又はインジウムスズ酸化物（ＩＴＯ）のような透明導電材料である。第１の導電層１４０と第２の導電層１５０は、例えば物理気相成長（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＶＤ）技術又は化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）技術により形成されてもよい。
なお、本実施形態における第２の導電層１５０は、完全に第２型半導体層１２４に接触するが、本発明は、これに限定されない。ある実施形態において、第２の導電層１５０は、ボンディングワイヤの方式で現われ、部分的に第２型半導体層１２４に接触する。
ある実施形態において、第１型半導体層１２２、主動層１２３、第２型半導体層１２４と通路１３１を有する縁部隔離構造１３０の組み合わせは、少なくとも２つの平面を有する固体である。例としては、第１型半導体層１２２、主動層１２３、第２型半導体層１２４と通路１３１を有する縁部隔離構造１３０の組み合わせは、円柱体、多面体又は台形固体である。
ある実施形態において、縁部隔離構造１３０は、透明である。ある実施形態において、縁部隔離構造１３０は、単色で透明である。ある実施形態において、縁部隔離構造１３０は、反射するものである。実施形態において、縁部隔離構造１３０は、単色で反射するものである。
ある実施形態において、縁部隔離構造１３０は、例えば窒化ケイ素（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）又は二酸化ケイ素（ｓｉｌｉｃｏｎ ｄｉｏｘｉｄｅ）のような誘電体材料からなる誘電体層である。縁部隔離構造１３０の厚さの範囲は、約１ナノメートル〜約５μｍである。縁部隔離構造１３０は、例えば物理気相成長技術又は化学気相成長技術により形成される。しかしながら、本発明の縁部隔離構造１３０は、誘電体層に限定されない。
図５Ａを参照されたい。図５Ａは、本発明の第２の実施形態による図１におけるマイクロ発光ダイオード１００Ａを示す拡大断面図である。第１型半導体層１２２と第２型半導体層１２４は、第１のＰＮ接合（ｐ−ｎ ｊｕｎｃｔｉｏｎ）を形成する。縁部隔離構造１３０ａと第１型半導体層１２２は、第２のＰＮ接合を形成する。第１の導電層１４０と第２の導電層１５０は、第１のＰＮ接合に対して順方向バイアスとなり、第２のＰＮ接合に対して逆方向バイアスとなるように配置される。一実施形態において、第１型半導体層１２２は、Ｐ型半導体層であり、第２型半導体層１２４と縁部隔離構造１３０ａは、Ｎ型半導体層である。別の実施形態において、第１型半導体層１２２は、Ｎ型半導体層であり、第２型半導体層１２４と縁部隔離構造１３０ａは、Ｐ型半導体層である。従って、主動層１２３の縁部隔離構造１３０ａに対応する部分を通す電流がなく、これにより、縁部隔離構造１３０ａは電流がマイクロ発光ダイオード１００Ａの縁部に入ることを隔離して、更に縁部再結合を低減する目的を実現する。
図５Ａのマイクロ発光ダイオード１００Ａの他の細部は、図３のマイクロ発光ダイオード１００Ａと同じであるため、ここで説明しない。
図５Ｂを参照されたい。図５Ｂは、本発明の第３の実施形態による図１におけるマイクロ発光ダイオード１００Ａを示す拡大断面図である。第１型半導体層１２２と第２型半導体層１２４は、ＰＮ接合を形成する。縁部隔離構造１２２ａと第１型半導体層１２２は、ショットキー障壁（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ）を形成する。本実施形態において、例としては、第１型半導体層１２２は、大量のマグネシウム（Ｍｇ）をドープするｐドープ窒化ガリウム（例えば、厚さが３０ナノメートルでマグネシウムの体積が約２．２×１０２０ｃｍ３である）又はマグネシウムを適切にドープするｐドープ窒化ガリウム（例えば、厚さが１２０ナノメートルでマグネシウムの体積が約２．１×１０１９ｃｍ３である）であってもよい。縁部隔離構造１２２ａを製造するために、予定の作動圧力、高周波電源（ｒｆ ｐｏｗｅｒ）と予定のプロセス時間により第１型半導体層１２２でアルゴンイオンプラズマ処理（Ａｒ＋ ｐｌａｓｍａ ｔｒｅａｔｍｅｎｔ）をしてもよい。ショットキー障壁は、ニッケル／銀／白金（Ｎｉ／Ａｇ／Ｐｔ）のオームコンタクトを第１の導電層１４０として先に第１型半導体層１２２のプラズマ処理表面に製造する。明らかに分かるのは、第１型半導体層１２２のプラズマ処理表面に形成されるニッケル／銀／白金のオームコンタクトのバイアス電流（ｂｉａｓ ｃｕｒｒｅｎｔ）は、−１〜５ボルトの測量電圧範囲内で零となる傾向があり、第１型半導体層１２２のプラズマ処理表面にオーム挙動を示す。即ち、第１型半導体層１２２に対してアルゴンイオンプラズマ処理をして大きな障壁の高さ（ｂａｒｒｉｅｒ ｈｅｉｇｈｔ）を形成する。従って、主動層１２３の縁部隔離構造１２２ａに対応する部分を通す電流がなく、これにより、縁部隔離構造１２２ａは電流がマイクロ発光ダイオード１００Ａの縁部に入ることを隔離して、更に縁部再結合を低減する目的を実現する。
図５Ｂのマイクロ発光ダイオード１００Ａの他の細部は、図３のマイクロ発光ダイオード１００Ａと同じであるため、ここで説明しない。
別の実施形態において、第１型半導体層１２２の抵抗率は、ρ１であり、縁部隔離構造１３０の抵抗率は、ρｈであり、且つρｈ＞ρ１である。例としては、ρｈはρ１の１０倍以上を超えてもよいが、本発明は、これに限定されない。ある実施形態において、縁部隔離構造１３０は、第１型半導体層１２２よりも低い濃度をドープする半導体層、半金属（ｓｅｍｉ−ｍｅｔａｌ）層、セラミック層又は半絶縁（ｓｅｍｉ−ｉｎｓｕｌａｔｏｒ）層であってもよい。従って、縁部隔離構造１３０は、大部分の電流が縁部隔離構造１３０の通路１３１を通すようにガイドでき、これにより、できる限りに主動層１２３の発光面積を通路１３１に対応する部分に制限する。例としては、縁部隔離構造１３０の抵抗率ρｈが第１型半導体層１２２の抵抗率ρ１よりも１０倍大きい場合、少なくとも５０％の電流が比較的に小さい面積を有する通路１３１を通し、これにより縁部隔離構造１３０は、縁部再結合を低減する目的を実現する。
ある実施形態において、図５Ｂに示すように、第１型半導体層は、Ｐ型半導体層であり、第２型半導体層１２４は、Ｎ型半導体層であり、且つ縁部隔離構造１２２ａは、正孔ブロック層である。縁部隔離構造１２２ａの最高被占軌道（Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ；ＨＯＭＯ）のエネルギーレベルが第１型半導体層１２２の最高被占軌道のエネルギーレベルよりも少なくとも０．２ｅＶ高くなるため、電子が第１型半導体層１２２主動層１２３に伝送することを阻止する。従って、第１型半導体層１２２における電子は、縁部隔離構造１２２ａの通路１３１のみを介して主動層１２３に伝送するようになる。例としては、縁部隔離構造１２２ａの材料は、ＡｌｘＧａｙＮ（１−ｘ−ｙ）であってもよく且つ超格子構造（ｓｕｐｅｒｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅ）を有する。
また図１と図３を戻して、本実施形態において、縁部隔離構造１３０は、マイクロＰＮダイオード１２０ａの受信基板３００の接合電極３１０に隣接する一側に位置する。即ち、縁部隔離構造１３０の通路１３１は、受信基板３００に向かう。しかしながら、本発明は、これに限定されない。
図６Ａ及び図６Ｂを参照されたい。図６Ａは、本発明の一実施形態によるマイクロ発光ダイオード１００Ｂが受信基板３００に設けられる様子を示す断面図である。図６Ｂは、本発明の一実施形態による図６Ａにおけるマイクロ発光ダイオード１００Ｂを示す拡大断面図である。マイクロ発光ダイオード１００Ｂも、マイクロＰＮダイオード１２０ａ、縁部隔離構造１３０、第１の導電層１４０及び第２の導電層１５０を含む。第１型半導体層１２２、主動層１２３、第２型半導体層１２４、縁部隔離構造１３０、第１の導電層１４０、第２の導電層１５０からなる組み合わせは、受信基板３００における接合電極３１０に接続されて、マイクロ発光ダイオードディスプレイを形成する。図６Ａのマイクロ発光ダイオード１００Ｂと図３のマイクロ発光ダイオード１００Ａとの差異は、図６Ａにおける縁部隔離構造１３０がマイクロＰＮダイオード１２０ａの受信基板３００の接合電極３１０から離れる一側に位置し、且つ第２の導電層１５０は完全に透明であることにある。即ち、図６Ａの縁部隔離構造１３０の通路１３１は、受信基板３００に背を向ける。
図６Ａと図６Ｂに示すマイクロ発光ダイオード１００Ｂを製造するために、ＰＮダイオード層１２０とパターニングされた縁部隔離構造１３０は、順次に成長基材１１０（図２Ｃに示すように）に形成されてもよい。図６Ａのマイクロ発光ダイオード１００Ｂと図１のマイクロ発光ダイオード１００Ａとの製造差異は、マイクロ発光ダイオード１００Ｂの第１の導電層１４０の形成が、図２Ｃの構造〜図２Ｅの構造（図２Ｆに示す操作）を接合して成長基材１１０を取り外した後で行われることにある。第１の導電層１４０が薄化されたＰＮダイオード層１２０に形成されてから、第１の導電層１４０、薄化されたＰＮダイオード層１２０と縁部隔離構造１３０の組み合わせは、エッチングされて複数のマイクロＰＮダイオード１２０ａ（図２Ｈに示す操作）を形成する。その代わりに、ある実施形態において、第１の導電層１４０は、薄化されたＰＮダイオード層１２０上に形成されなく、先に受信基板３００上に形成される。ある実施形態において、第１の導電層１４０が省略されてもよい、且つＰＮダイオード層１２０は、直接受信基板３００における接合電極３１０に接続されてもよい。
次に、図６Ａの縁部隔離構造１３０の通路１３１が受信基板３００に背を向けるように、マイクロＰＮダイオード１２０ａは、他のキャリア基板２００に転移されてもよく、これにより、マイクロＰＮダイオード１２０ａを受信基板３００（図２Ｉに示す操作）に転移する前にマイクロＰＮダイオード１２０ａの方向を反転させる。マイクロＰＮダイオード１２０ａが後のキャリア基板２００を接合した後、前のキャリア基板２００における接着層２１０の接着力を低減し、マイクロＰＮダイオード１２０ａと前のキャリア基板２００を分離させることができる。その代わりに、ある実施形態において、マイクロＰＮダイオード１２０ａが順次に２つの移送ヘッドによってピックアップされてもよく、これにより、マイクロＰＮダイオード１２０ａを受信基板３００に転移する前にマイクロＰＮダイオード１２０ａの方向を反転させる。
注意すべきなのは、図６Ｂの縁部隔離構造１３０は、完全的に第１型半導体層１２２の前記縁部と第２の導電層１５０との間（図４Ａに示すように）に隔離され、又は、部分的に第１型半導体層１２２の前記縁部と第２の導電層１５０との間（図４Ｃに示すように）に隔離されてもよい。この配置で、マイクロ発光ダイオード１００Ｂの側表面に散在される電荷キャリアは少なくなり又は殆どない。従って、マイクロ発光ダイオード１００Ｂの側表面に発生する非発光再結合を低減し、マイクロ発光ダイオード１００Ｂの効率を向上させることができる。
図６Ｂのマイクロ発光ダイオード１００Ｂの他の細部は、図３のマイクロ発光ダイオード１００Ａと同じであるため、ここで説明しない。
図６Ｃを参照されたい。図６Ｃは、本発明の一実施形態による図６Ａにおけるマイクロ発光ダイオード１００Ｂを示す拡大断面図である。図６Ｃのマイクロ発光ダイオード１００Ｂと図６Ａのマイクロ発光ダイオード１００Ｂとの差異は、図６Ａのマイクロ発光ダイオード１００Ｂに第１の導電層１４０を形成する操作が省略されてもよく、且つ第１型半導体層１２２、主動層１２３、第２型半導体層１２４と縁部隔離構造１３０の組み合わせが直接受信基板３００の接合電極３１０に接合してもよいことにある。言い換えれば、接合電極３１０は、図６Ａのマイクロ発光ダイオード１００Ｂにおける第１の導電層１４０とされてもよい。
図６Ｃのマイクロ発光ダイオード１００Ｂの他の細部は、図６Ａのマイクロ発光ダイオード１００Ｂと同じであるため、ここで説明しない。
図７Ａ及び図７Ｂを参照されたい。図７Ａは、本発明の一実施形態によるマイクロ発光ダイオード１００Ｃが受信基板３００に設けられる様子を示す断面図である。図７Ｂは、本発明の一実施形態による図７Ａにおけるマイクロ発光ダイオード１００Ｃを示す拡大断面図である。マイクロ発光ダイオード１００Ｃも、マイクロＰＮダイオード１２０ａ、縁部隔離構造１３０、第１の導電層１４０及び第２の導電層１５０を含み、更に、他の縁部隔離構造１６０を含む。図７Ａのマイクロ発光ダイオード１００Ｃと図１のマイクロ発光ダイオード１００Ａとの差異は、マイクロ発光ダイオード１００Ｃが、受信基板３００の接合電極３１０から離れるマイクロＰＮダイオード１２０ａの一側に位置する縁部隔離構造１６０を更に含み、第２の導電層１５０が縁部隔離構造１６０の第２型半導体層１２４と第２の導電層１５０との間に形成される少なくとも１つの通路１６１を貫通するように延伸して第２型半導体層１２４に電気的に結合されることにある。即ち、図７Ａの縁部隔離構造１６０の通路１６１は、受信基板３００に背を向ける。
図７Ａと図７Ｂに示すマイクロ発光ダイオード１００Ｃを製造するために、順次に図２Ａ〜図２Ｇに示す操作を行ってもよい。図７Ａのマイクロ発光ダイオード１００Ｃと図１のマイクロ発光ダイオード１００Ａとの差異は、縁部隔離構造１６０が成長基材１１０を取り外した後で形成してもよいことにある。薄化されたＰＮダイオード層１２０上に縁部隔離構造１６０が形成された後、縁部隔離構造１６０、薄化されたＰＮダイオード層１２０、縁部隔離構造１３０と第１の導電層１４０の組み合わせはエッチングされて複数のマイクロＰＮダイオード１２０ａ（図２Ｈに示す操作）を形成する。次に、マイクロＰＮダイオード１２０ａ等は、ピックアップして受信基板３００に転移される（図２Ｉに示す操作）。
注意すべきなのは、図７Ｂの縁部隔離構造１３０は、完全に第１型半導体層１２２の前記縁部と第１の導電層１４０との間（図４Ａに示すように）に隔離され、又は、部分的に第１型半導体層１２２の前記縁部と第１の導電層１４０との間（図４Ｃに示すように）に隔離されてもよい。同様に、図７Ｂの縁部隔離構造１６０は、完全に第２型半導体層１２４の前記縁部と第２の導電層１５０との間（図４Ａに示すように）に隔離され、又は、部分的に第２型半導体層１２４の前記縁部と第２の導電層１５０との間（図４Ｃに示すように）に隔離されてもよい。この配置で、マイクロ発光ダイオード１００Ｃの側表面に散在される電荷キャリアは少なくなり又は殆どない。従って、マイクロ発光ダイオード１００Ｃの側表面に発生する非発光再結合を低減し、マイクロ発光ダイオード１００Ｃの効率を向上させることができる。
図７Ｂのマイクロ発光ダイオード１００Ｃの他の細部は、図３のマイクロ発光ダイオード１００Ａと同じであるため、ここで説明しない。
図８を参照されたい。図８は、本発明の別の実施形態によるマイクロ発光ダイオード１００Ａを示す拡大断面図である。図３における縁部隔離構造１３０のように、図８の縁部隔離構造１３０は、部分的に第１型半導体層１２２の第２型半導体層１２４から離れる主要表面を覆う。図８の縁部隔離構造１３０と図３の縁部隔離構造１３０との差異は、図８における縁部隔離構造１３０が更に少なくとも部分的に第１型半導体層１２２と主動層１２３の側表面を覆い、且つ縁部隔離構造１３０が必ず誘電体層であることにある。この配置で、第１型半導体層１２２と主動層１２３の側表面は、縁部隔離構造１３０により、湿気、プロセス汚染と機械的損傷等の影響から保護される。注意すべきなのは、縁部隔離構造がただ部分的に第１型半導体層１２２の側表面を覆うが主動層１２３の側表面を覆わないと、前記の縁部隔離構造のすべての実施形態（即ち、縁部隔離構造１３０、１３０ａと１２２ａ）の何れも適用される。
図８のマイクロ発光ダイオード１００Ａの他の細部は、図３のマイクロ発光ダイオード１００Ａと同じであるため、ここで説明しない。
図９Ａ及び図９Ｂを参照されたい。図９Ａは、本発明の一実施形態によるマイクロ発光ダイオード１００Ｄが受信基板３００に設けられる様子を示す断面図である。図９Ｂは、本発明の一実施形態による図９Ａにおけるマイクロ発光ダイオード１００Ｄを示す拡大断面図である。マイクロ発光ダイオード１００Ｄは、マイクロＰＮダイオード１２０ａ、マイクロＰＮダイオード１２０ａに設けられる縁部隔離構造１３０、第１の導電層１４０及び第２の導電層１５０を含む。マイクロＰＮダイオード１２０ａは、第１型半導体層１２２、主動層１２３及び第２型半導体層１２４を含む。第１型半導体層１２２は、Ｐ型半導体層である。第２型半導体層１２４は、Ｎ型半導体層である。第２型半導体層１２４は、第１型半導体層１２２に接続される。主動層１２３は、第１型半導体層１２２と第２型半導体層１２４との間に設けられる。縁部隔離構造１３０は、第１型半導体層１２２と主動層１２３との間に設けられ、少なくとも１つの通路１３１を有する。第１型半導体層１２２は、縁部隔離構造１３０の通路１３１を介して主動層１２３に電気的に結合される。第１の導電層１４０は、第１型半導体層１２２に電気的に結合される。第２の導電層１５０は、第２型半導体層１２４に電気的に結合される。ある実施形態において、第１の導電層１４０は、省略されてもよく、且つマイクロＰＮダイオード１２０ａは、直接受信基板３００における接合電極３１０に接続されてもよい。
注意すべきなのは、図９Ｂの縁部隔離構造１３０と図１の縁部隔離構造１３０との差異は、図９Ｂにおける縁部隔離構造１３０が第１型半導体層１２２と主動層１２３との間に設けられ、且つ縁部隔離構造１３０が主動層１２３に接触することにある。図９Ｂに示す第１型半導体層１２２と主動層１２３との間に設けられる縁部隔離構造１３０を持つマイクロ発光ダイオード１００Ｄを製造するために、図２Ａと図２Ｃに示す縁部隔離構造１３０を形成する操作を、図２Ｂに示す主動層１２３を形成する操作の後と第１型半導体層１２２を形成する操作の前に行ってもよい。
図９Ｃを参照されたい。図９Ｃは、本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオード１００Ｄを示す拡大断面図である。図９Ｃの縁部隔離構造１３０と図９Ｂの縁部隔離構造１３０との差異は、図９Ｃにおける縁部隔離構造１３０が主動層１２３に接触しないように、第１型半導体層１２２の中に設けられることにある。この配置で、第１型半導体層１２２は、縁部隔離構造１３０を製造する時に主動層１２３を保護することができる。
図９Ｃに示す第１型半導体層１２２に設けられる縁部隔離構造１３０を持つマイクロ発光ダイオード１００Ｄを製造するために、図２Ａと図２Ｃに示す縁部隔離構造１３０を形成する操作は、図２Ｂに示す第１型半導体層１２２を形成する操作期間内に行われてもよい。例としては、縁部隔離構造１３０は、第１型半導体層１２２の１０％を形成した後で形成されてもよく、余りの第１型半導体層１２２の９０％は、縁部隔離構造１３０を形成した後で引き続けて形成される。
図９Ｃのマイクロ発光ダイオード１００Ｄの他の細部は、図９Ｂのマイクロ発光ダイオード１００Ｄと同じであるため、ここで説明しない。
図９Ｄを参照されたい。図９Ｄは、本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオード１００Ｄを示す拡大断面図である。図９Ｄの縁部隔離構造１３０と図１の縁部隔離構造１３０との差異は、図９Ｄにおける縁部隔離構造１３０が第１型半導体層１２２と主動層１２３との間に設けられ、縁部隔離構造１３０が主動層１２３に接触し、第１型半導体層１２２がＮ型半導体層であり、且つ第２型半導体層１２４がＰ型半導体層であることにある。図９Ｄに示す第１型半導体層１２２と主動層１２３との間に設けられる縁部隔離構造１３０を持つマイクロ発光ダイオード１００Ｄを製造するために、図２Ａと図２Ｃに示す縁部隔離構造１３０を形成する操作を、図２Ｂに示す主動層１２３を形成する操作の前に行ってもよい。
本実施形態において、パターニングされた縁部隔離構造１３０が第１型半導体層１２２上に形成された後、主動層１２３は縁部隔離構造１３０の通路１３１から形成されるが、本発明は、これに限定されない。ある実施形態において、パターニングされた縁部隔離構造１３０が第１型半導体層１２２上に形成された後、縁部隔離構造１３０の通路１３１は、更に第１型半導体層１２２で充填されてもよい。
図９Ｄのマイクロ発光ダイオード１００Ｄの他の細部は、図９Ｂのマイクロ発光ダイオード１００Ｄと同じであるため、ここで説明しない。
図９Ｅを参照されたい。図９Ｅは、本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオード１００Ｄを示す拡大断面図である。図９Ｅの縁部隔離構造１３０と図９Ｄの縁部隔離構造１３０との差異は、図９Ｅにおける縁部隔離構造１３０が主動層１２３に接触しないように、第１型半導体層１２２の中に設けられることにある。
図９Ｅに示す第１型半導体層１２２に設けられる縁部隔離構造１３０を持つマイクロ発光ダイオード１００Ｄを製造するために、図２Ａと図２Ｃに示す縁部隔離構造１３０を形成する操作を、図２Ｂに示す第１型半導体層１２２を形成する操作期間内に行ってもよい。例としては、縁部隔離構造１３０は、第１型半導体層１２２の９０％を形成する後で形成されてもよく、余りの第１型半導体層１２２の１０％は、縁部隔離構造１３０を形成する後で引き続けて形成されてもよい。
図９Ｅのマイクロ発光ダイオード１００Ｄの他の細部は、図９Ｄのマイクロ発光ダイオード１００Ｄと同じであるため、ここで説明しない。
図９Ｆを参照されたい。図９Ｆは、本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオード１００Ｄを示す拡大断面図である。図９Ｆのマイクロ発光ダイオード１００Ｄと図９Ｂのマイクロ発光ダイオード１００Ｄとの差異は、図９Ｆにおけるマイクロ発光ダイオード１００Ｄが、縁部隔離構造１６０を更に含むことにある。縁部隔離構造１６０は、主動層１２３と第２型半導体層１２４との間に設けられる。即ち、縁部隔離構造１３０と縁部隔離構造１６０がそれぞれ主動層１２３の反対する両側に位置する。図９Ｆに示す第１型半導体層１２２と主動層１２３との間に設けられる縁部隔離構造１３０、及び第２型半導体層１２４と主動層１２３との間に設けられる縁部隔離構造１６０を持つマイクロ発光ダイオード１００Ｄを製造するために、縁部隔離構造１６０を形成する操作を、図２Ｂに示す第２型半導体層１２４を形成する操作の後と主動層１２３を形成する操作の前に行ってもよく、且つ図２Ａと図２Ｃに示す縁部隔離構造１３０を形成する操作を、図２Ｂに示す主動層１２３を形成する操作の後と第１型半導体層１２２を形成する操作の前に行ってもよい。同様に、ある実施形態において、縁部隔離構造１６０の通路１６１は、更に主動層１２３又は第２型半導体層１２４で充填されてもよい。
図９Ｆのマイクロ発光ダイオード１００Ｄの他の細部は、図９Ｂのマイクロ発光ダイオード１００Ｄと同じであるため、ここで説明しない。
図９Ｇを参照されたい。図９Ｇは、本発明の別の実施形態による図９Ａにおけるマイクロ発光ダイオード１００Ｄを示す拡大断面図である。図９Ｇの縁部隔離構造１３０、１６０と図９Ｆの縁部隔離構造１３０、１６０との差異は、図９Ｇにおける縁部隔離構造１３０が第１型半導体層１２２の中に設けられて主動層１２３に接触しなく、且つ図９Ｇにおける縁部隔離構造１６０が主動層１２３に接触しないように、第２型半導体層１２４の中に設けられることにある。この配置で、第１型半導体層１２２は、縁部隔離構造１３０を製造する時に主動層１２３を保護することができる。
ある実施形態において、縁部隔離構造１３０、１６０の一方が形成されてから主動層１２３に接触し、その他方が形成されてから主動層１２３に接触しない。
図９Ｇに示す第１型半導体層１２２の中に設けられる縁部隔離構造１３０、及び第２型半導体層１２４に設けられる縁部隔離構造１６０を持つマイクロ発光ダイオード１００Ｄを製造するために、縁部隔離構造１６０を形成する操作を、図２Ｂに示す第２型半導体層１２４を形成する操作期間内に行ってもよく、且つ図２Ａと図２Ｃに示す縁部隔離構造１３０を形成する操作を、図２Ｂに示す第１型半導体層１２２を形成する操作期間内に行ってもよい。例としては、縁部隔離構造１６０は、第２型半導体層１２４の９０％を形成した後で形成されてもよく、余りの第２型半導体層１２４の１０％は、縁部隔離構造１６０を形成した後で引き続けて形成されてもよい。例としては、縁部隔離構造１３０は、第１型半導体層１２２の１０％を形成した後で形成されてもよく、余りの第１型半導体層１２２の９０％は、縁部隔離構造１３０を形成した後で引き続けて形成されてもよい。
図９Ｇのマイクロ発光ダイオード１００Ｄの他の細部は、図９Ｆのマイクロ発光ダイオード１００Ｄと同じであるため、ここで説明しない。
ある実施形態において、縁部隔離構造１３０は、マイクロＰＮダイオード１２０ａの中（即ち、図９Ｆと図９Ｇに示すように第１型半導体層１２２の少なくとも一部と主動層１２３との間に位置する）に設けられ、且つ縁部隔離構造１６０は、マイクロＰＮダイオード１２０ａの外（即ち、図５Ｂに示すように第２型半導体層１２４と第２の導電層１５０との間に位置する）に設けられる。ある実施形態において、縁部隔離構造１３０は、マイクロＰＮダイオード１２０ａの外（即ち、図５Ｂに示すように第１型半導体層１２２と第１の導電層１４０との間に位置する）に設けられ、且つ縁部隔離構造１６０は、マイクロＰＮダイオード１２０ａの中（即ち、図９Ｆと図９Ｇに示すように第２型半導体層１２４の少なくとも一部と主動層１２３との間に位置する）に設けられる。
注意すべきなのは、図９Ｂ〜図９Ｇのマイクロ発光ダイオード１００Ｄにおいて、表面再結合を低減する目的を実現するために、縁部隔離構造１３０は、ある実施形態において誘電体層であるが、本発明は、これに限定されない。ある実施形態において、第１型半導体層１２２と第２型半導体層１２４は、第１のＰＮ接合を形成し、縁部隔離構造１３０と第１型半導体層１２２は、第２のＰＮ接合を形成し、且つ第１の導電層１４０と第２の導電層１５０は、第１のＰＮ接合に対して順方向バイアスとなり、第２のＰＮ接合に対して逆方向バイアスとなるように配置される。ある実施形態において、第１型半導体層１２２と第２型半導体層１２４は、ＰＮ接合を形成し、且つ縁部隔離構造１３０と第１型半導体層１２２は、ショットキー障壁を形成する。ある実施形態において、第１型半導体層１２２の抵抗率はρ１であり、縁部隔離構造１３０は抵抗率がρｈである高抵抗率層であり、且つρｈ＞ρ１である。ある実施形態において、第１型半導体層１２２はＰ型半導体層であり、第２型半導体層１２４はＮ型半導体層であり、且つ縁部隔離構造１３０は正孔ブロック層である。ある実施形態において、第１型半導体層１２２はＮ型半導体層であり、第２型半導体層１２４はＰ型半導体層であり、且つ縁部隔離構造１３０は電子ブロック層である。図９Ｆと図９Ｇの縁部隔離構造１６０のリーク電流メカニズムは、縁部隔離構造１３０の前記実施形態の中の１つと同じであるため、ここで説明しない。
図１０を参照されたい。図１０は、本発明の一実施形態による受信基板３００を示す断面図である。バッファ層３２０は、基材３０１上に形成される。グリッド絶縁層３３０は、基材３０１の半導体層３２５を有する表面全体上に形成される。グリッド３４０ａ、層間絶縁層３５０、ソース３４０ｂ及びドレイン３４０ｃは、グリッド絶縁層３３０上に設けられて上ゲート構造薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を構成する。パッシベーション層３６０と平坦化層３６５が順次に基材３０１の全体表面上又はその上方に形成され、且つ接合電極３１０が平坦化層３６５上に形成され、これにより接合電極３１０がパッシベーション層３６０と平坦化層３６５の貫通孔（未図示）を経由し貫通してソース３４０ｂ又はドレイン３４０ｃを電気的に接続する。画素定義層３７５は、次に平坦化層３６５及び／又は接合電極３１０の一部上又は上方に形成されて部分的に接合電極３１０（又はその一部を露出させる）を露出させる。
理解すべきなのは、図１０に示す受信基板３００と上ゲート構造薄膜トランジスタは例示だけである。図１１を参照されたい。図１１は、本発明の別の実施形態による受信基板３００を示す断面図である。本実施形態において、示される受信基板３００は、下ゲート構造薄膜トランジスタを含み、且つ受信基板３００を製造するためのフォトマスクの数がニーズに応じて変わる。ある実施形態において、各種類の適切な受信基板３００の薄膜トランジスタは、本発明に用いられることができる。
図１２を参照されたい。図１２は、本発明の一実施形態による２Ｔ１Ｃ回路のサブ画素を持つ回路図である。一実施形態において、図１２に示す回路は、図１０又は図１０に示す受信基板３００に適用されてもよく、これにより受信基板３００がアクティブマトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ）の表示基板となる。前記回路は、スイッチングトランジスタＴ１、駆動トランジスタＴ２、エネルギー蓄積コンデンサＣｓ及びマイクロ発光ダイオード１００を含む。スイッチングトランジスタＴ１と駆動トランジスタＴ２は、例えば薄膜トランジスタのようないかなる形式のトランジスタであってもよい。例としては、スイッチングトランジスタＴ１は、Ｎ型金属酸化物半導体（ｎ−ｔｙｐｅ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＮＭＯＳ）トランジスタであってもよく、駆動トランジスタＴ２は、Ｐ型金属酸化物半導体（ｐ−ｔｙｐｅ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＰＭＯＳ）トランジスタであってもよい。スイッチングトランジスタＴ１は、ゲート及び第１のソース／ドレインを有する。スイッチングトランジスタＴ１のゲートは走査線Ｖｓｅｌｅｃｔに接続され、且つスイッチングトランジスタＴ１の第１のソース／ドレインはデータ線Ｖｄａｔａの第１のソース／ドレインに接続される。駆動トランジスタＴ２は、ゲート及び第１のソース／ドレインを有する。駆動トランジスタＴ２のゲートはスイッチングトランジスタＴ１の第２のソース／ドレインに接続され、且つ駆動トランジスタＴ２の第１のソース／ドレインは電源Ｖｄｄに接続される。エネルギー蓄積コンデンサＣｓは、駆動トランジスタＴ２のゲートと第１のソース／ドレインとの間に接続される。マイクロ発光ダイオード１００は、陽極及び陰極を有する。マイクロ発光ダイオード１００の陽極は、駆動トランジスタＴ２の第２のソース／ドレインに接続され、且つマイクロ発光ダイオード１００の陰極は、アースＶｓｓに接続される。
操作する時に、一電圧レベル走査信号（ｖｏｌｔａｇｅ ｌｅｖｅｌ ｓｃａｎ ｓｉｇｎａｌ）はスイッチングトランジスタＴ１をＯＮにして、データ信号をエネルギー蓄積コンデンサＣｓに対して充電させる。エネルギー蓄積コンデンサＣｓに蓄積される電圧電位が駆動トランジスタＴ２を流れる電流の大きさを決めるため、マイクロ発光ダイオード１００はこの電流に基づき発光することができる。理解すべきなのは、前記２Ｔ１Ｃ回路は例示だけである。他の形式の回路又は典型的な２Ｔ１Ｃ回路の改良の何れも本発明の実施形態により想定される。例としては、駆動トランジスタとマイクロ素子に配られる電流又はそれらの不安定性を補償するために、より複雑な回路を使用してもよい。
図１３を参照されたい。図１３は、本発明の一実施形態によるサブ画素の回路図である。一実施形態において、図１３に示す回路が受信基板３００に用いられることにより、受信基板３００ｇはパッシブマトリクス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）の表示基板となる。
本発明を実施形態によって以上のように開示したが、これは本発明を限定するものではなく、当業者であれば、本発明の精神と範囲から逸脱しない限り、各種の変更及び修飾することができるため、本発明の保護範囲は、下記特許請求の範囲で指定した内容を基準とする。
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００’ マイクロ発光ダイオード
１１０ 成長基材
１２０ ＰＮダイオード層
１２０ａ マイクロＰＮダイオード
１２１ バッファブロック状窒化ガリウム層
１２２ 第１型半導体層
１２３ 主動層
１２４ 第２型半導体層
１２２ａ、１３０、１３０ａ、１６０ 縁部隔離構造
１３１、１６１ 通路
１４０ 第１の導電層
１５０ 第２の導電層
２００ キャリア基板
２１０ 接着層
３００ 受信基板
３０１ 基材
３１０ 接合電極
３２０ バッファ層
３２５ 半導体層
３３０ グリッド絶縁層
３４０ａ グリッド
３４０ｂ ソース
３４０ｃ ドレイン
３５０ 層間絶縁層
３６０ パッシベーション層
３６５ 平坦化層
３７５ 画素定義層
４００ 移送ヘッド
Ｃｓ エネルギー蓄積コンデンサ
Ｔ１ スイッチングトランジスタ
Ｔ２ 駆動トランジスタ
Ｖｄａｔａ データ線
Ｖｄｄ 電源
Ｖｓｅｌｅｃｔ 走査線
Ｖｓｓ アース

Claims (29)

  1. 第１型半導体層と、
    前記第１型半導体層に接続される第２型半導体層と、
    前記第１型半導体層に接続される第１の縁部隔離構造と、
    前記第１型半導体層に電気的に結合される第１の電極と、
    前記第２型半導体層に電気的に結合される第２の電極と、
    を含み、
    前記第１型半導体層の一縁部の前記第１の電極での垂直投影の少なくとも一部は、前記第１の電極と重なり、且つ前記第１の縁部隔離構造は、前記第１型半導体層の前記少なくとも一部に位置し、前記第１の電極と前記第２の電極との少なくとも一方は、少なくとも一部が透明であるマイクロ発光ダイオード（ｍｉｃｒｏ−ＬＥＤ）。
  2. 前記第１型半導体層の前記縁部の前記第１の電極での前記垂直投影は、完全に前記第１の電極と重なり、且つ前記第１の縁部隔離構造の少なくとも一部は、前記第１型半導体層の前記垂直投影に位置する請求項１に記載のマイクロ発光ダイオード。
  3. 前記第１型半導体層の前記縁部の前記第１の電極での前記垂直投影は、完全に前記第１の電極と重なり、且つ前記第１の縁部隔離構造は、完全に前記第１型半導体層の前記垂直投影に位置する請求項１又は２に記載のマイクロ発光ダイオード。
  4. 前記第１の縁部隔離構造は、誘電体層である請求項１〜３の何れか１項に記載のマイクロ発光ダイオード。
  5. 前記第１型半導体層と前記第２型半導体層とは第１のＰＮ接合（ｐ−ｎ ｊｕｎｃｔｉｏｎ）を形成し、前記第１の縁部隔離構造と前記第１型半導体層とは第２のＰＮ接合を形成し、且つ前記第１の電極と前記第２の電極とは、前記第１のＰＮ接合に対して順方向バイアスとなり、前記第２のＰＮ接合に対して逆方向バイアスとなるように配置される請求項１〜３の何れか１項に記載のマイクロ発光ダイオード。
  6. 前記第１型半導体層はＰ型半導体層であり、前記第２型半導体層と前記第１の縁部隔離構造はＮ型半導体層である請求項１〜３、５の何れか１項に記載のマイクロ発光ダイオード。
  7. 前記第１型半導体層はＮ型半導体層であり、前記第２型半導体層と前記第１の縁部隔離構造はＰ型半導体層である請求項１〜３、５の何れか１項に記載のマイクロ発光ダイオード。
  8. 前記第１型半導体層と前記第２型半導体層とはＰＮ接合を形成し、前記第１の縁部隔離構造と前記第１型半導体層とはショットキー障壁（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ）を形成する請求項１〜３の何れか１項に記載のマイクロ発光ダイオード。
  9. 前記第１の縁部隔離構造は、前記第１型半導体層のプラズマ処理（ｐｌａｓｍａ−ｔｒｅａｔｅｄ）箇所である請求項８に記載のマイクロ発光ダイオード。
  10. 前記第１型半導体層の抵抗率はρ１であり、前記第１の縁部隔離構造は、抵抗率がρｈである高抵抗率層であり、且つρｈ＞ρ１である請求項１〜９の何れか１項に記載のマイクロ発光ダイオード。
  11. 前記第１の縁部隔離構造は、電子ブロック層であり、且つ前記第１型半導体層はＮ型半導体層である請求項１〜３の何れか１項に記載のマイクロ発光ダイオード。
  12. 前記第１の縁部隔離構造は正孔ブロック層であり、且つ前記第１型半導体層はＰ型半導体層である請求項１〜３の何れか１項に記載のマイクロ発光ダイオード。
  13. 前記第１の電極と前記第２の電極との少なくとも一方は、完全に透明である請求項１〜１２の何れか１項に記載のマイクロ発光ダイオード。
  14. 前記第１の電極は、前記第１の縁部隔離構造の少なくとも１つの通路を介して前記第１型半導体層に電気的に結合され、前記第１の縁部隔離構造の前記少なくとも１つの通路は、前記第１型半導体層と前記第１の電極との間に形成される請求項１〜１３の何れか１項に記載のマイクロ発光ダイオード。
  15. 前記第１型半導体層の抵抗率と厚さはそれぞれρ１とｔ１であり、前記第２型半導体層の抵抗率と厚さはそれぞれρ２とｔ２であり、且つ
    Figure 2016219780
     である請求項１〜１４の何れか１項に記載のマイクロ発光ダイオード。
  16. 前記第２型半導体層に接続される第２の縁部隔離構造を更に含み、前記第２の電極は、前記第２の縁部隔離構造の少なくとも１つの通路を貫通するように延伸して前記第２型半導体層に電気的に結合され、前記第２の縁部隔離構造の前記少なくとも１つの通路は、前記第２型半導体層と前記第２の電極との間に形成される請求項１〜１５の何れか１項に記載のマイクロ発光ダイオード。
  17. 前記第１の電極は、前記第１の縁部隔離構造の前記少なくとも１つの通路を介して前記第１型半導体層の露出部分の少なくとも一部を覆う請求項１〜１６の何れか１項に記載のマイクロ発光ダイオード。
  18. 前記第２の電極の少なくとも一部は、前記第２型半導体層に接触する請求項１〜１７の何れか１項に記載のマイクロ発光ダイオード。
  19. 前記第１の電極の少なくとも一部は、前記第１型半導体層に接触する請求項１〜１８の何れか１項に記載のマイクロ発光ダイオード。
  20. 前記第１型半導体層と前記第２型半導体層との間に設けられる主動層を更に含み、前記第１の縁部隔離構造は、前記第１型半導体層の少なくとも一部と前記主動層との間に設けられる請求項１〜１５の何れか１項に記載のマイクロ発光ダイオード。
  21. 前記第１の縁部隔離構造は、前記主動層に接触する請求項２０に記載のマイクロ発光ダイオード。
  22. 前記第１の縁部隔離構造は、前記主動層に接触しないように、前記第１型半導体層中に設けられる請求項２０に記載のマイクロ発光ダイオード。
  23. 前記第２型半導体層の少なくとも一部と前記主動層との間に設けられる第２の縁部隔離構造を更に含む請求項２０に記載のマイクロ発光ダイオード。
  24. 前記第２型半導体層に接続される第２の縁部隔離構造を更に含み、前記第２の電極は、前記第２の縁部隔離構造の少なくとも１つの通路を貫通するように延伸して前記第２型半導体層に電気的に結合され、前記第２の縁部隔離構造の前記少なくとも１つの通路は、前記第２型半導体層と前記第２の電極との間に形成される請求項２０〜２３の何れか１項に記載のマイクロ発光ダイオード。
  25. 前記第１の縁部隔離構造の前記少なくとも１つの通路は、開口の形を呈する請求項１〜２４の何れか１項に記載のマイクロ発光ダイオード。
  26. 接合電極を有する基板と、
    少なくとも１つの請求項１〜２５の何れか１項に記載のマイクロ発光ダイオードと、を備え、
    前記第１型半導体層、前記第２型半導体層、前記第１の縁部隔離構造、前記第１の電極、前記第２の電極からなる組み合わせは、前記接合電極に接続され、前記第１型半導体層は、前記基板に隣接し、且つ前記第２型半導体層は、前記基板から離れるマイクロ発光ダイオードディスプレイ。
  27. 基板と、
    少なくとも１つの請求項１〜２５の何れか１項に記載のマイクロ発光ダイオードと、を備え、
    前記第１型半導体層、前記第２型半導体層、前記第１の縁部隔離構造、前記第１の電極、前記第２の電極からなる組み合わせは、前記基板に接続され、前記第１型半導体層は、前記基板に隣接し、前記第２型半導体層は、前記基板から離れ、且つ前記第１の電極は、前記基板の接合電極とされるマイクロ発光ダイオードディスプレイ。
  28. 接合電極を有する基板と、
    少なくとも１つの請求項１〜２５の何れか１項に記載のマイクロ発光ダイオードと、を備え、
    前記第１型半導体層、前記第２型半導体層、前記第１の縁部隔離構造、前記第１の電極、前記第２の電極からなる組み合わせは、前記接合電極に接続され、前記第１型半導体層は、前記基板から離れ、且つ前記第２型半導体層は、前記基板に隣接するマイクロ発光ダイオードディスプレイ。
  29. 基板と、
    少なくとも１つの請求項１〜２５の何れか１項に記載のマイクロ発光ダイオードと、を備え、
    前記第１型半導体層、前記第２型半導体層、前記第１の縁部隔離構造、前記第１の電極、前記第２の電極からなる組み合わせは、前記基板に接続され、前記第１型半導体層は、前記基板から離れ、前記第２型半導体層は、前記基板に隣接し、且つ前記第２の電極は、前記基板の接合電極とされるマイクロ発光ダイオードディスプレイ。
JP2016053936A 2015-05-21 2016-03-17 マイクロ発光ダイオード Pending JP2016219780A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/718,106 2015-05-21
US14/718,106 US9219197B1 (en) 2014-05-30 2015-05-21 Micro-light-emitting diode

Publications (1)

Publication Number Publication Date
JP2016219780A true JP2016219780A (ja) 2016-12-22

Family

ID=55446720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053936A Pending JP2016219780A (ja) 2015-05-21 2016-03-17 マイクロ発光ダイオード

Country Status (3)

Country Link
EP (1) EP3096363B1 (ja)
JP (1) JP2016219780A (ja)
CN (2) CN105405943A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021117357A (ja) * 2020-01-27 2021-08-10 株式会社ジャパンディスプレイ 表示装置
JPWO2020121904A1 (ja) * 2018-12-14 2021-11-18 国立大学法人大阪大学 表示装置およびその製造方法
US11476308B2 (en) 2019-03-22 2022-10-18 Nichia Corporation Method for manufacturing image display device and image display device
US11769855B2 (en) 2020-09-08 2023-09-26 Samsung Electronics Co., Ltd. Micro light emitting device and display apparatus having the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007025A (ko) 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
CN106898706A (zh) * 2017-02-24 2017-06-27 深圳市华星光电技术有限公司 发光二极管显示器及其制作方法
CN108538979A (zh) * 2017-03-06 2018-09-14 美科米尚技术有限公司 发光二极管及其制造方法
CN107017274B (zh) * 2017-03-28 2019-08-20 厦门市三安光电科技有限公司 一种led显示组件及其制作方法
CN109244204B (zh) * 2017-07-11 2021-08-03 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same
CN109786307B (zh) * 2017-11-15 2021-02-05 鸿富锦精密工业（深圳）有限公司 微型led显示面板的制备方法
US10340307B1 (en) * 2017-12-20 2019-07-02 Mikro Mesa Technology Co., Ltd. Light emitting diode having current confinement structure
TWI798308B (zh) 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
TWI724407B (zh) * 2018-04-12 2021-04-11 鴻海精密工業股份有限公司 微型發光二極體顯示面板及其製備方法
CN110580861B (zh) * 2018-06-08 2022-01-25 錼创显示科技股份有限公司 显示装置
WO2020215185A1 (en) * 2019-04-22 2020-10-29 Boe Technology Group Co., Ltd. Method of transferring a plurality of micro light emitting diodes to target substrate, array substrate, display apparatus, and transfer strip for transferring a plurality of micro light emitting diodes to target substrate
CN111341792B (zh) * 2020-03-12 2023-10-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板、显示面板及显示面板的制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194375A (ja) * 1987-02-09 1988-08-11 Fujitsu Ltd 半導体発光装置
JPH0974219A (ja) * 1995-09-04 1997-03-18 Nec Corp 面発光型ダイオード及びその製造方法
JP2000261042A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2001007443A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JP2001223384A (ja) * 2000-02-08 2001-08-17 Toshiba Corp 半導体発光素子
JP2002124699A (ja) * 2000-10-13 2002-04-26 Sharp Corp 発光素子およびその製造方法
JP2007189158A (ja) * 2006-01-16 2007-07-26 Seiko Epson Corp 光素子およびその製造方法
JP2009188249A (ja) * 2008-02-07 2009-08-20 Nanoteco Corp 発光ダイオードおよびその製造方法、発光ダイオードアレイ
JP2011211082A (ja) * 2010-03-30 2011-10-20 Sony Corp 発光ダイオードおよびその製造方法
JP2012089572A (ja) * 2010-10-15 2012-05-10 Sony Corp 発光装置および表示装置
JP2012182276A (ja) * 2011-03-01 2012-09-20 Sony Corp 発光ユニットおよび表示装置
JP2014090197A (ja) * 2009-12-21 2014-05-15 Lg Innotek Co Ltd 発光素子、発光素子の製造方法、発光素子パッケージ及び照明システム
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198838A (ja) * 1991-08-02 1993-08-06 Motorola Inc 小発光点発光ダイオード
US5903588A (en) * 1997-03-06 1999-05-11 Honeywell Inc. Laser with a selectively changed current confining layer
AU2001271279A1 (en) * 2000-05-31 2001-12-11 Sandia Corporation Long wavelength vertical cavity surface emitting laser
US6429460B1 (en) * 2000-09-28 2002-08-06 United Epitaxy Company, Ltd. Highly luminous light emitting device
JP4123828B2 (ja) * 2002-05-27 2008-07-23 豊田合成株式会社 半導体発光素子
JP2008047871A (ja) * 2006-07-18 2008-02-28 Mitsubishi Electric Corp 半導体発光ダイオード
US9088134B2 (en) * 2011-07-27 2015-07-21 Vixar Inc. Method and apparatus including improved vertical-cavity surface-emitting lasers
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
CN105552190B (zh) * 2015-04-30 2018-10-09 美科米尚技术有限公司 微型发光二极管

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194375A (ja) * 1987-02-09 1988-08-11 Fujitsu Ltd 半導体発光装置
JPH0974219A (ja) * 1995-09-04 1997-03-18 Nec Corp 面発光型ダイオード及びその製造方法
JP2000261042A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2001007443A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JP2001223384A (ja) * 2000-02-08 2001-08-17 Toshiba Corp 半導体発光素子
JP2002124699A (ja) * 2000-10-13 2002-04-26 Sharp Corp 発光素子およびその製造方法
JP2007189158A (ja) * 2006-01-16 2007-07-26 Seiko Epson Corp 光素子およびその製造方法
JP2009188249A (ja) * 2008-02-07 2009-08-20 Nanoteco Corp 発光ダイオードおよびその製造方法、発光ダイオードアレイ
JP2014090197A (ja) * 2009-12-21 2014-05-15 Lg Innotek Co Ltd 発光素子、発光素子の製造方法、発光素子パッケージ及び照明システム
JP2011211082A (ja) * 2010-03-30 2011-10-20 Sony Corp 発光ダイオードおよびその製造方法
JP2012089572A (ja) * 2010-10-15 2012-05-10 Sony Corp 発光装置および表示装置
JP2012182276A (ja) * 2011-03-01 2012-09-20 Sony Corp 発光ユニットおよび表示装置
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020121904A1 (ja) * 2018-12-14 2021-11-18 国立大学法人大阪大学 表示装置およびその製造方法
US11476308B2 (en) 2019-03-22 2022-10-18 Nichia Corporation Method for manufacturing image display device and image display device
JP2021117357A (ja) * 2020-01-27 2021-08-10 株式会社ジャパンディスプレイ 表示装置
US11769855B2 (en) 2020-09-08 2023-09-26 Samsung Electronics Co., Ltd. Micro light emitting device and display apparatus having the same

Also Published As

Publication number Publication date
EP3096363B1 (en) 2018-12-05
CN105679902B (zh) 2018-06-22
CN105679902A (zh) 2016-06-15
EP3096363A1 (en) 2016-11-23
CN105405943A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP2016219780A (ja) マイクロ発光ダイオード
US9219197B1 (en) Micro-light-emitting diode
CN106711301B (zh) 发光二极管与其制作方法
JP2016213441A (ja) マイクロ発光ダイオード
US9231153B2 (en) Micro-light-emitting diode
US9590137B2 (en) Light-emitting diode
US10297719B2 (en) Micro-light emitting diode (micro-LED) device
KR102380538B1 (ko) 비방사 측벽 재결합 감소를 위한 led 구조체
CN108155201B (zh) 显示装置
US10468361B2 (en) Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive
TWI542043B (zh) Semiconductor light emitting device
US20130015465A1 (en) Nitride semiconductor light-emitting device
US10020422B1 (en) Mesa shaped micro light emitting diode with bottom N-contact
US10586893B2 (en) Light emitting diode having decreased effective area of active layer, and manufacturing method thereof
US8835949B2 (en) Three-terminal light emitting device (LED) with built-in electrostatic discharge (ESD) protection device
KR20150142740A (ko) 발광소자 및 조명시스템
TW201312792A (zh) 發光二極體結構及其製造方法
US20230062456A1 (en) Semiconductor device, method of fabricating the same, and display device including the same
US20120319130A1 (en) Light emitting device and method of fabricating the same
US20180219126A1 (en) Ultraviolet light emitting diode and light emitting diode package
KR20160115217A (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102350784B1 (ko) 자외선 발광소자 및 조명시스템
KR102328477B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171024