CN106711301B - 发光二极管与其制作方法 - Google Patents

发光二极管与其制作方法 Download PDF

Info

Publication number
CN106711301B
CN106711301B CN201610867377.6A CN201610867377A CN106711301B CN 106711301 B CN106711301 B CN 106711301B CN 201610867377 A CN201610867377 A CN 201610867377A CN 106711301 B CN106711301 B CN 106711301B
Authority
CN
China
Prior art keywords
type semiconductor
semiconductor layer
layer
emitting diode
current control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610867377.6A
Other languages
English (en)
Other versions
CN106711301A (zh
Inventor
陈立宜
张珮瑜
詹志辉
张俊仪
林师勤
李欣薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/940,123 external-priority patent/US9590137B2/en
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN106711301A publication Critical patent/CN106711301A/zh
Application granted granted Critical
Publication of CN106711301B publication Critical patent/CN106711301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管与其制作方法，该发光二极管包含第一型半导体层、第二型半导体层、电流控制结构、第一电极及第二电极。第二型半导体层连接于第一型半导体层。电流控制结构连接于第一型半导体层，且在其内具有至少一个电流注入区域。第一电极通过电流控制结构的电流注入区域而电性连接至第一型半导体层。第二电极电性连接至第二型半导体层。通过电流注入区域限制第一型半导体层与第一电极之间的接触区域，使流入发光二极管的电流密度可获得提升。

Description

发光二极管与其制作方法
技术领域
本发明内容涉及一种发光二极管与其制作方法。
背景技术
近年来，发光二极管(light-emitting diode；LED)已经普遍使用在一般家庭和商业照明应用中。作为光源，发光二极管具有多方面的优点，包含低的能量消耗、长的寿命、小的尺寸以及快的开关速度，因此传统的照明光源，例如白炽灯，已逐渐被发光二极管光源所替换。在发光二极管中，当电子与空穴跨过半导体带隙而复合，复合能量会以光子的形式发射并产生光线。此复合机制就是所谓的辐射复合(radiative recombination)。
在使用发光二极管阵列的发光二极管显示器中，为了提供适当的亮度，例如500尼特(nit)至3000尼特，每个发光二极管的发射能量必须精准地控制。否则，发光二极管显示器的亮度将会太大。换言之，控制发射能量并维持显示器的效率与均匀性是重要的。
发明内容
本发明的目的在于提供一种可提升流入发光二极管电流密度的发光二极管与其制作方法。
本发明内容的部分实施方式提供一种发光二极管，该发光二极管包含第一型半导体层、第二型半导体层、电流控制结构、第一电极及第二电极。第二型半导体层连接于第一型半导体层。电流控制结构连接于第一型半导体层，且在其内具有至少一电流注入区域。第一电极通过电流控制结构的电流注入区域而电性连接至第一型半导体层。第二电极电性连接至第二型半导体层。
本发明内容的部分实施方式提供一种发光二极管的制作方法，包含以下步骤。在成长基材上形成发光二极管，其中形成发光二极管的步骤包含形成至少一个支撑层，且支撑层作为第一型半导体上的第一电极。通过黏合层，暂时性将支撑层与载体基板黏合，其中支撑层的杨氏系数大于黏合层的杨氏系数。从发光二极管结构上移除成长基材。
本发明提供的发光二极管与其制作方法，通过电流注入区域限制第一型半导体层与第一电极之间的接触区域，可以提升流入发光二极管的电流密度。
附图说明
图1为根据本发明内容的部分实施方式绘示微型发光二极管设置于接收基板上的剖面侧视图。
图2A为根据本发明内容的部分实施方式绘示块状发光二极管基材的剖面侧视图。
图2B为绘示图2A中的PN二极管层的放大图。
图2C为根据本发明内容的部分实施方式绘示将经图案化的电流控制层形成于图2A中的PN二极管层上的剖面侧视图。
图2D为根据本发明内容的部分实施方式绘示将第一导电层形成于图2C中的经图案化的电流控制层上的剖面侧视图。
图2E为根据本发明内容的部分实施方式绘示载体基板与黏合层的剖面侧视图。
图2F为根据本发明内容的部分实施方式绘示将图2D所示的结构与图2E所示的结构相互接合的剖面侧视图。
图2G为根据本发明内容的部分实施方式绘示由图2F所示的接合结构移除成长基材并薄化PN二极管层的剖面侧视图。
图2H为根据本发明内容的部分实施方式绘示蚀刻图2G所示的PN二极管层与第一导电层以形成微型PN二极管的剖面侧视图。
图2I为根据本发明内容的部分实施方式绘示转移头将微型发光二极管由图2H所示的载体基板拾起的剖面侧视图。
图3A为根据本发明内容第一实施方式绘示图1中的微型发光二极管的放大剖面图。
图3B为根据本发明内容第二实施方式绘示图1中的微型发光二极管的放大剖面图。
图3C为根据本发明内容第三实施方式绘示第1图中的微型发光二极管的放大剖面图。
图4A为根据本发明内容的部分实施方式绘示微型发光二极管设置在接收基板上的剖面侧视图。
图4B为根据本发明内容的部分实施方式绘示图4A中的微型发光二极管的放大剖面图。
图4C为根据本发明内容的部分实施方式绘示图4A中的微型发光二极管的放大剖面图。
图5A为根据本发明内容的部分实施方式绘示微型发光二极管设置在接收基板上的剖面侧视图。
图5B为根据本发明内容的部分实施方式绘示图5A中的微型发光二极管的放大剖面图。
图6为根据本发明内容另一实施方式绘示微型发光二极管的放大剖面图。
图7A为根据本发明内容的部分实施方式绘示微型发光二极管设置在接收基板上的剖面侧视图。
图7B为根据本发明内容的部分实施方式绘示图7A中的微型发光二极管的放大剖面图。
图7C为根据本发明内容另一实施方式绘示图7A中的微型发光二极管的放大剖面图。
图7D为根据本发明内容另一实施方式绘示图7A中的微型发光二极管的放大剖面图。
图7E为根据本发明内容另一实施方式绘示图7A中的微型发光二极管的放大剖面图。
图7F为根据本发明内容另一实施方式绘示图7A中的微型发光二极管的放大剖面图。
图7G为根据本发明内容另一实施方式绘示图7A中的微型发光二极管的放大剖面图。
图8A为根据本发明内容的部分实施方式绘示电流控制层的平面图。
图8B为根据本发明内容另一实施方式绘示电流控制层的平面图。
图8C为根据本发明内容另一实施方式绘示电流控制层的平面图。
图8D为根据本发明内容另一实施方式绘示电流控制层的平面图。
图9为根据本发明内容的部分实施方式绘示接收基板的剖面图。
图10为根据本发明内容另一实施方式绘示接收基板的剖面图。
图11为根据本发明内容的部分实施方式绘示主动矩阵显示(active matrixdisplay)中带有2T1C电路的子像素的电路。
图12为根据本发明内容的部分实施方式绘示子像素的电路图。
图13为根据本发明内容的部分实施方式绘示微型发光二极管的发光面积的电流密度－电压的JV曲线图。
图14为根据本发明内容的部分实施方式绘示微型发光二极管设置在接收基板上的剖面图。
图15为根据本发明内容的部分实施方式绘示图14中的微型发光二极管的放大剖面图。
图16A为根据本发明内容的一实施方式绘示边缘隔离结构的俯视图。
图16B为根据本发明内容另一实施方式绘示边缘隔离结构的俯视图。
图16C为根据本发明内容另一实施方式绘示边缘隔离结构的俯视图。
图16D为根据本发明内容另一实施方式绘示边缘隔离结构的俯视图。
图16E为根据本发明内容另一实施方式绘示边缘隔离结构的俯视图。
图17A为根据本发明内容的部分实施方式绘示微型发光二极管的放大剖面图。
图17B为根据本发明内容的部分实施方式绘示微型发光二极管的放大剖面图。
图18A为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图18B绘示图18A的发光二极管的第一型半导体层及电流控制结构的侧视剖面，其中X轴也绘示于其中。
图18C及图18D为根据本发明内容的部分实施方式绘示图18B的第一型半导体层及电流控制结构的中的电阻率与其X座标的关系图。
图18E绘示图18A的发光二极管的第一型半导体层及电流控制结构的侧视剖面，其中Z轴也绘示于其中。
图18F绘示图18E的第一型半导体层及电流控制结构的中的空穴浓度与其Z座标的关系图。
图19A至图19D为根据本发明内容的部分实施方式绘示图18A的发光二极管的平面图。
图20A至图20F为根据本发明内容的部分实施方式绘示发光二极管在其制造流程中的侧视剖面图。
图21A至图21B为根据本发明内容的部分实施方式绘示发光二极管在其制造流程中的侧视剖面图。
图22为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图23为根据本发明内容的部分实施方式绘示发光二极管在其制造流程中的侧视剖面图。
图24为根据本发明内容的部分实施方式绘示发光二极管于其制造流程中的侧视剖面图。
图25为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图26为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图27为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图28为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图29为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图30为根据本发明内容的部分实施方式绘示发光二极管的侧视剖面图。
图31为根据本发明内容的部分实施方式绘示发光二极管于其制造流程中的侧视剖面图。
图32为根据本发明内容的部分实施方式绘示发光二极管在其制造流程中的侧视剖面，其中图32所绘的制造流程为接续于图31。
具体实施方式
以下将以附图公开本发明内容的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明内容。也就是说，在本发明内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示之。
本发明内容的实施方式描述微型半导体元件以及用来转移至接收基板的微型半导体元件(例如微型发光二极管)阵列的形成方法。举例来说，接收基板可以是，但不限于，显示基板。
在不同的实施方式中，相关描述可参照附图。然而，某些实施方式可不依这些特定细节中的一个或多个而实施，或可结合其它已知方法或配置而实施。在以下描述中将对许多特定细节进行阐述，例如特定的配置、尺寸与工艺等，以供彻底理解本发明内容。于其它实施例中，公知的半导体工艺与制造技术不会特别详细描述，以免不必要地模糊本发明内容的技术特征。本说明书中通篇所记载的“一实施方式”指的是在所述实施方式中所描述的特定特征、结构、配置或特点可包含于本发明内容的至少一个实施方式中。因此，本说明书中通篇的不同地方出现的“在一实施方式中”的用词并不必然指向本发明内容的同一实施方式。并且，特定的特征、结构、配置或特点可以任何适当的方式结合在一个或多个实施方式中。
在此使用的“上方”、“至”、“之间”以及“上”等用词，指的是一层相对于其它层的相对位置。一层位于另一层“上方”或“上”或接合“至”另一层的描述，可能是直接接触另一层或隔着一个或多个中间层。一层位于多层“之间”的描述，可能是直接接触所述多层或隔着一个或多个中间层。
在此使用的“微型”元件、“微型”PN二极管或“微型”发光二极管等用词，指的是根据本发明内容的实施方式的某些元件或结构的描述性尺寸。在此使用的“微型”元件或结构指的是尺度的范围为约1至100微米。然而，应当理解的是，本发明内容并未以此为限，且这些实施方式的某些范畴可应用至更大或更小的尺度。
本发明内容的一些实施方式描述将块状发光二极管基材处理为微型发光二极管的阵列的方法，微型发光二极管是待拾取与转移至接收基板上。在这种方式之下，将这些微型发光二极管整合并组装进异质集成***(heterogeneously integrated system)是可能的。这些微型发光二极管可个别地、以群组的方式或以整个阵列的方式被拾取与转移。借此，阵列内的微型发光二极管可以较大的转移率被拾取并转移至例如显示基板的接收基板，而显示基板的尺寸范围可由微型显示器至大面积显示器。在一些实施方式中，待拾取与转移的微型发光二极管的阵列被描述为具有微细间距，每个微型发光二极管具有正八角形形状，且节距尺寸(pitch size)约为10微米。借此，4英吋的发光二极管磊晶晶圆(epiwafer)可分割为包含超过2700万个元件的微型发光二极管阵列。借此，有高密度且具有特定功能性的预制微型元件待拾取与转移至接收基板。
图1为根据本发明内容的部分实施方式绘示微型发光二极管100A设置于接收基板300上的剖面侧视图。举例来说，接收基板300被例示为显示基板，且显示基板包含连接微型发光二极管100A的接合电极310。接收基板300的细节可参照图9以及下文中更详细的描述。微型发光二极管100A包含微型PN二极管120a、电流控制层130、第一导电层140以及第二导电层150。举例来说，图1所示的微型发光二极管100A可根据图2C至图2I依序绘示的操作而制造。
请参照图2A，其为根据本发明内容的部分实施方式绘示块状发光二极管基材的剖面侧视图。半导体元件层形成于成长基材110上。在一实施方式中，半导体元件层可不具有完整的功能，举例来说，接点(例如，阳极或阴极)可能尚未形成。为了简明且不欲模糊本发明内容的实施方式，下文是有关于半导体元件层为PN二极管层120的说明，而PN二极管层120是根据公知的异质生长条件(heterogeneous growth condition)成长于成长基材110上。
PN二极管层120可包含复合半导体，此复合半导体具有对应至频谱的一特定区域的能带。举例来说，PN二极管层120可基于二六族材料或三五族氮化物材料而包含一个或多层。二六族材料例如为硒化锌(ZnSe)、氧化锌(ZnO)等。三五族氮化物材料例如为氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、磷化镓(GaP)、磷化铝铟镓(AlInGaP)、铝砷化镓(AlGaAs)或其合金。成长基材110可包含任何适合材料，例如，但不限于，硅(silicon)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)以及蓝宝石(Al2O3)。
在一实施方式中，成长基材110为蓝宝石，且PN二极管层120由氮化镓所制成。尽管蓝宝石具有较大的晶格常数与热膨胀系数相对于氮化镓不匹配，但蓝宝石成本相当低廉且可广泛地取得的，且其透明度是相容于激光剥离(Laser Lift-Off,LLO)技术的。在另一实施方式中，对于氮化镓PN二极管层120来说，成长基材110的材料可为碳化硅。如同蓝宝石，碳化硅基材可为透明的。PN二极管层120可利用许多成长技术来成长，例如金属有机化学气相沉积(metalorganic chemical vapor deposition,MOCVD)技术。
请参照图2B，其为绘示图2A中的PN二极管层120的放大图。PN二极管层120可包含第一型半导体层122(例如，p掺杂层)、有源层123、第二型半导体层124(例如，n掺杂层)以及缓冲块状氮化镓层121。在一些实施方式中，缓冲块状氮化镓层121可选择性地不形成于PN二极管层120中，因此后续移除缓冲块状氮化镓层121的操作(即图2G所示的操作)可省略。缓冲块状氮化镓层121可能由于硅或氧污染而为n掺杂，或有意地掺杂施体(donor)，例如硅。第二型半导体层124同样可掺杂例如硅的施体，而第一型半导体层122可掺杂例如镁的受体(acceptor)。有多种可替代的PN二极管配置可用来形成PN二极管层120。同样地，简单的PN接面(p-n junction)或多种单量子井(single quantum Well,SQW)或多重量子井(multiple quantum well,MQW)配置可用来形成有源层123。此外，多种缓冲层也可示情况包含于其中。在一实施方式中，蓝宝石成长基材110具有约100微米至约400微米的厚度，缓冲块状氮化镓层121具有约3微米至约5微米的厚度，第二型半导体层124具有约0.1微米至约5微米的厚度，有源层123具有少于约100至400纳米的厚度，且第一型半导体层122具有约100纳米至约1微米的厚度。
请参照图2C，其为根据本发明内容的部分实施方式绘示将经图案化的电流控制层130形成于图2A中的PN二极管层120上的剖面侧视图。电流控制层130可接着形成于PN二极管层120上方，且多个开口131形成于电流控制层130中。在本实施方式中，在多个微型发光二极管100A被制造之后(于下文中描述)，每一个微型发光二极管100A皆具有一个开口131，但本发明内容并不以此为限。在一些实施方式中，在多个微型发光二极管100A被制造之后，每一个微型发光二极管100A所具有的开口131的数量多在一个。
请参照图2D，其为根据本发明内容的部分实施方式绘示将第一导电层140形成于图2C中的经图案化的电流控制层130上的剖面侧视图。第一导电层140可接着形成于电流控制层130上方。第一导电层140经由开口131电性耦接PN二极管层120的第一型半导体层122的暴露部分。第一导电层140可作为电极层，也可包含其它层。在一实施方式中，第一导电层140具有约0.1微米至约15微米的厚度。在另一实施方式中，第一导电层140也可选择性地为透明的，其可通过使第一导电层140非常薄以尽量减少光吸收，或使用透明导电材料而达成。可替代地，在一些实施方式中，第一导电层140预先形成于接收基板300上，而非形成于经图案化的电流控制层130(如图2D所示)上。
请参照图2E以及图2F。图2E为根据本发明内容的部分实施方式绘示载体基板200与黏合层210的剖面侧视图。图2F为根据本发明内容的部分实施方式绘示将图2D所示的结构与图2E所示的结构相互接合的剖面侧视图。根据本发明内容的某些实施方式，在切片之前，形成于成长基材110上的PN二极管层120、电流控制层130与第一导电层140的一组合接着会被转移至载体基板200，如图2F所示且在下文中更详细地描述。在一些实施方式中，第一导电层140与PN二极管层120可在转移至载体基板200之前先切片。因此，本发明内容的实施方式在形成用以转移至接收基板300的微型发光二极管100A阵列期间，可以多种变化实施。
在一实施方式中，黏合层210可具有约0.1微米至约100微米的厚度。
黏合层210可由具黏合能力的有机或非有机材料所制成，例如紫外线固化胶或硅胶。黏合层210可由可将PN二极管层120、电流控制层130与第一导电层140的组合黏合至载体基板200的材料所制成。具体来说，黏合层210的黏合力可通过电场、紫外光线、电磁辐射、热、超音波、机械力、压力或其任意组合而调整或减少。如图2F所示，PN二极管层120、电流控制层130与第一导电层140的组合与载体基板200可通过黏合层210而互相接合。
请参照图2G，其为根据本发明内容的部分实施方式绘示由图2F所示的接合结构移除成长基材110并薄化PN二极管层120的剖面侧视图。成长基材110已由前述接合结构移除。成长基材110可通过适当的方法移除，例如化学剥离(chemical lift-off)技术或激光剥离(LLO)技术。当使用激光剥离技术时，氮化镓PN二极管层120的界面会吸收激光的能量而局部发热，进而导致界面的氮化镓分解为液态镓金属与氮气。一旦所需的区域都被照射，透明的蓝宝石成长基材110可通过在热盘上重熔前述的镓而移除。
如图2G所示，PN二极管层120接着被薄化至所希望的厚度。回到图2B所示的放大PN二极管层120，预定量的缓冲块状氮化镓层121(可能为N型)或第二型半导体层124的一部位被移除，因此在薄化后可留下可操作的PN二极管。缓冲块状氮化镓层121可被完全蚀刻掉。可替代地，缓冲块状氮化镓层121可被部分地蚀刻以形成接点孔(contact hole)，第二型半导体层124可经由接点孔电性耦接第二导电层150，如图1所示。在一些实施方式中，缓冲块状氮化镓层121可选择性地不形成于PN二极管层120中，因此移除缓冲块状氮化镓层121的操作(即图2G所示的操作)可省略。根据不同的底层结构，薄化工艺可利用适当的技术(例如，干蚀刻)可选择性地执行以蚀刻缓冲块状氮化镓层121。
请参照图2H，其为根据本发明内容的部分实施方式绘示蚀刻图2G所示的PN二极管层120与第一导电层140以形成微型PN二极管120a的剖面侧视图。多个微型PN二极管120a位于黏合层210上方。在本实施方式中，微型PN二极管120a具有铅直侧壁。举例来说，电感偶合式电浆(Inductively-Coupled Plasma,ICP)，其为氯基(chlorine-based)蚀刻化学，可用来获得前述铅直侧壁。
请参照图2I，其为根据本发明内容的部分实施方式绘示转移头400将微型发光二极管100’由图2H所示的载体基板200拾起的剖面侧视图。举例来说，图2I中的微型发光二极管100’或微型发光二极管100’阵列是待转移头400拾取与转移至图1所示的接收基板300。
在一些实施方式中，黏合层210的杨氏系数(Young’s modulus)小于或等于30Gpa。因此，黏合层210可吸收微型发光二极管100’在拾取工艺期间接触转移头400的冲击力量。
再回到图2H，微型发光二极管100’阵列设置于载体基板200上。每一个微型发光二极管100’可至少包含微型PN二极管120a、具有至少一个开口131的电流控制层130以及第一导电层140，其中第一导电层140位于电流控制层130与载体基板200上的黏合层210之间。为了将微型发光二极管100’转移至图1所示的接收基板300，黏合层210的黏合力可事先通过磁场、紫外光线、电磁辐射、热、超音波、机械力、压力或其任意组合而减少。微型PN二极管120a、电流控制层130与第一导电层140的组合接着由转移头400拾取并放置于接收基板300上。
在本发明内容的多个实施方式中，各种适合的转移头可用来帮助拾取与放置操作。举例来说，为了拾取微型发光二极管100’，转移头400可通过真空、磁力、黏合力或静电吸引等方式对微型发光二极管100’施加拾取压力。
再回到图1，其中微型发光二极管100A放置在接收基板300上。在本实施方式中，接收基板300为显示基板。在特定实施方式中，图2I中所示的微型发光二极管100’可放置在接收基板300的上的接合电极310上。第二导电层150可接着形成于微型PN二极管120a上方，借以形成图1所示的微型发光二极管100A。在一些实施方式中，第二导电层150由透明导电材料所制成，例如氧化铟锡(ITO)。在一些实施方式中，第二导电层150以接合线(bondingwire)的形式呈现。
在一实施方式中，微型PN二极管120a可包含厚度约0.1微米至约50微米的第二型半导体层124、厚度约50纳米至约5微米的有源层123(可为单量子井或多重量子井)以及厚度约50纳米至约20微米的第一型半导体层122。在一实施方式中，第二型半导体层124的厚度可为约0.1微米至约6微米(可包含或替换前述的缓冲块状氮化镓层121)。
请参照图3A，其为根据本发明内容第一实施方式绘示图1中的微型发光二极管100A的放大剖面图。微型发光二极管100A包含微型PN二极管120a、电流控制层130、第一导电层140与第二导电层150。微型PN二极管120a包含第一型半导体层122、有源层123与第二型半导体层124。第二型半导体层124连接第一型半导体层122。有源层123设置于第一型半导体层122与第二型半导体层124之间。电流控制层130连接第一型半导体层122。电流控制层130具有至少一开口131于其中，以暴露第一型半导体层122的至少一部分。第一导电层140部分连接电流控制层130且经由电流控制层130的开口131电性耦接第一型半导体层122。第二导电层150电性耦接第二型半导体层124。
如图1与图3A所示，于本实施方式中，第一型半导体层122、有源层123、第二型半导体层124、电流控制层130、第一导电层140与第二导电层150的组合连接接收基板300上的接合电极310，进而形成微型发光二极管显示器。在本实施方式中，第一型半导体层122邻近接收基板300，且第二型半导体层124远离接收基板300。
在本实施方式中，第一导电层140与第二导电层150中的至少一个具有透光部分。具体来说，在本实施方式中，电流控制层130在第一导电层140与第二导电层150中的前述至少一者上的垂直投影与透光部分重叠。透光部分为透明的或半透明的。
在一些实施方式中，电流控制层130的开口131在第一导电层140与图二导电层150中的前述至少一者上的垂直投影与透光部分重叠。
在一些实施方式中，具有透光部分之第一导电层140与第二导电层150中的前述至少一者为全透明的。
如图3A所示，电流控制层130的开口131定义了第一导电层140与第一型半导体层122之间的接触界面。当微型发光二极管100A正向偏压时，电荷载流子由第一导电层140与第一型半导体层122之间的接触界面流动至第一型半导体层122与第二型半导体层124的接面(即有源层123)。
应注意的是，设置于公知的发光二极管内的公知电流阻挡层是用来避免电流流过发光二极管的电极的不透明部位。也就是说，电流阻挡层的位置是恰好对齐发光二极管的电极的不透明部位。为了更好地利用发光二极管的整个发光面积，电流阻挡层的面积必须尽可能地小。
相反地，本发明内容的微型发光二极管100A利用电流控制层130限制微型发光二极管100A的发光面积。相较于公知的电流阻挡层，本发明内容的电流控制层130在第一导电层140与第二导电层150中的前述至少一者上的垂直投影，系进一步与第一导电层140与第二导电层150中的前述至少一个的透光部分重叠。由于开口131限制电流流入微型发光二极管100A的面积，因此微型发光二极管100A的发光面积内的电流密度将增加且更均匀，借以增加微型发光二极管100A的操作稳定性与效率。
进一步来说，由于电流控制层130的开口131使得微型发光二极管100A的发光面积小于微型发光二极管100A的尺寸，因此继续缩小微型发光二极管100A的发光面积将有其可行性，同时也可维持微型发光二极管100A的尺寸，借以在制造微型发光二极管100A时可保有可接受的良率(yield rate)。举例来说，具有尺寸为2微米乘以2微米的开口的尺寸为20微米乘以20微米的微型发光二极管100A，可呈现与尺寸为2微米乘以2微米的理想微型发光二极管相似的光输出特性。
在一些实施方式中，微型发光二极管100A的尺寸小于100微米乘以100微米。
一般来说，由垂直于电流控制层130的方向观看，开口131的面积占据有源层123的全部面积的1％至95％。若开口131的所占据的面积少于有源层123的全部面积的1％，则开口131可能太小，因此可能需要复杂的光刻(photolithography)工艺。若开口131的所占据的面积多于有源层123的全部面积的95％，则缩小发光面积的功能将无法达成。
在一些实施方式中，第一型半导体层122的电流扩散长度(current spreadinglength)小于第二型半导体层124的电流扩散长度。在一些实施方式中，第二型半导体层124的电流扩散长度超过第一型半导体层122的电流扩散长度约20倍以上。在此配置中，第一型半导体层122中的电荷载流子更难以散布至第一型半导体层122的侧表面及/或有源层123的侧表面。因此，发光面积(或区域)可受到良好的控制。
二极管的半导体层在横向方向上的电流扩散长度可由以下方程式所决定：
Figure GDA0001793066400000151
其中Ls为二极管的半导体层的电流扩散长度，t为半导体层的厚度，nideal为二极管的理想因子(ideality factor)，K为波兹曼常数(Boltzmann constant)，T为半导体层在凯氏温标下温度，ρ为半导体层的电阻率(resistivity)，J0为在半导体层与二极管的电极之间的界面处的电流密度，而e为质子的电量。
经由前述方程式(1)的确认，二极管的半导体层的电流扩散长度正比于
Figure GDA0001793066400000152
因此，在一些实施方式中，第一型半导体层122的电阻率与厚度分别为ρ1与t1，图二型半导体层124的电阻率与厚度分别为ρ2与t2，且
Figure GDA0001793066400000153
借以使第一型半导体层122的电流扩散长度小于第二型半导体层124的电流扩散长度。
请参照图13，其为根据本发明内容的部分实施方式绘示微型发光二极管的发光面积的电流密度－电压的JV曲线图。在中/低功率操作时(亦即，在图13中圆形虚线所标示的区域)，公知的微型发光二极管的操作接近于其Vf(阈值电压)，这将造成不同微型发光二极管之间的可靠性问题或非均匀特性。
因此，在一些实施方式中，具有开口131之电流控制层130连接至具有较小的电流扩散长度的第一型半导体层122。由于第一型半导体层122具有较小的电流扩散长度，因此如图3所示，第一型半导体层122具有较大的电阻率与较薄的厚度。并且，由于电流控制层130的开口131伴随着具有较小的电流扩散长度的第一型半导体层122限制了载流子进入微型发光二极管100A，因此微型发光二极管100A的发光面积可减少得比有源层123的面积还小，进而提供适当的亮度，且微型发光二极管100A的发光面积内的电流密度可增加。由于微型发光二极管100A的电流密度增加，因此微型发光二极管100A可***作于线性功率操作中(亦即，在图13中椭圆形虚线所标示的区域)。这将使得微型发光二极管100A具有较佳的可靠度与较佳的均匀特性。
在一些实施方式中，第一型半导体层122例如由p掺杂氮化镓(GaN)或p掺杂磷化铝镓铟(AlGaInP)所制成。第一型半导体层122的厚度范围为约50纳米至约20微米。第一型半导体层122例如通过磊晶(epitaxy)技术所形成。
在一些实施方式中，第一型半导体层122可包含可选择的欧姆接触(ohm contact)层(图未示)，以减少第一导电层140与第一型半导体层122之间的接触电阻。在一些实施方式中，欧姆接触层与第一型半导体层122的剩余部分例如由p掺杂氮化镓或p掺杂磷化铝镓铟所制成，而欧姆接触层所掺杂的量比第一型半导体层122的剩余部分所掺杂的量还多。可替代地，欧姆接触层例如由氮化铟镓(InGaN)所制成，而第一型半导体层122的剩余部分例如由p掺杂氮化镓或p掺杂磷化铝镓铟所制成。欧姆接触层的厚度范围为约5纳米至约2微米。第一型半导体层122的的剩余部分的厚度范围为约50纳米至约20微米。
在一些实施方式中，第二型半导体层124例如由n掺杂硅基氮化镓(GaN:Si)所制成。第二型半导体层124的厚度范围为约0.1微米至约50微米。图二型半导体层124例如通过磊晶技术所形成。
同样地，在一些实施方式中，第二型半导体层124也包含可选择的欧姆接触层(图未示)，以减少第二导电层150与第二型半导体层124之间的接触电阻。在一些实施方式中，欧姆接触层与第二型半导体层124的剩余部分例如由n掺杂硅基氮化镓所制成，而欧姆接触层所掺杂的量比第二型半导体层124的剩余部分所掺杂的量还多。欧姆接触层的厚度范围为约5纳米至约2微米。第二型半导体层124的的剩余部分的厚度范围为约0.1微米至约50微米。
在一些实施方式中，有源层123例如由异质结构(heterostructure)或量子井结构所制成。有源层123的厚度范围为约50纳米至约5微米。有源层123例如通过磊晶技术所形成。
在一些实施方式中，有源层123可被省略。由于有源层123被省略，第二型半导体层124直接连接第一型半导体层122。
图3A中的微型发光二极管100A的第二导电层150至少部分连接第二型半导体层124，使得第一型半导体层122、有源层123与第二型半导体层124设置于第一导电层140与第二导电层150之间。第一导电层140与第二导电层150皆由导电材料所制成，例如金属或如氧化铟锡(ITO)的透明导电材料。第一导电层140与第二导电层150可通过例如物理气相沉积(physical vapor deposition,PVD)技术或化学气相沉积(chemical vapor deposition,CVD)技术所形成。
另外，本实施方式中的第二导电层150完全接触第二型半导体层124，但本发明内容并不以此为限。在一些实施方式中，第二导电层150是以接合线的方式呈现，并部分地接触第二型半导体层124。
在一些实施方式中，第一型半导体层122、有源层123、第二型半导体层124与具有开口131之电流控制层130的组合为具有至少两平面的固体。举例来说，第一型半导体层122、有源层123、第二型半导体层124与具有开口131的电流控制层130的组合为圆柱体、多面体或梯形固体。
在一些实施方式中，电流控制层130为透明的。在一些实施方式中，电流控制层130为单色透明的。在一些实施方式中，电流控制层130为反射的。在一些实施方式中，电流控制层130为单色反射的。
在一些实施方式中，电流控制层130为介电层。此介电层由介电材料所制成，例如氮化硅(silicon nitride)或二氧化硅(silicon dioxide)。电流控制层130的厚度范围为约1纳米至约5微米。电流控制层130例如通过物理气相沉积技术或化学气相沉积技术所形成。然而，本发明内容的电流控制层130并不限于为介电层。
请参照图3B，其为根据本发明内容第二实施方式绘示图1中的微型发光二极管100A的放大剖面图。第一型半导体层122与第二型半导体层124形成第一PN接面(p-njunction)。电流控制层130a与第一型半导体层122形成第二PN接面。第一导电层140与第二导电层150配置以正向偏压第一PN接面，并反向偏压第二PN接面。在一实施方式中，第一型半导体层122为P型半导体层，而第二型半导体层124与电流控制层130a为N型半导体层。在另一实施方式中，第一型半导体层122为N型半导体层，而第二型半导体层124与电流控制层130a为P型半导体层。因此，没有电流会通过有源层123对应至电流控制层130a的部分，进而可避免有源层123的前述部分发光。
图3B的微型发光二极管100A的其它细节与图3A的微型发光二极管100A相同，因此在此不再赘述。
请参照图3C，其为根据本发明内容第三实施方式绘示图1中的微型发光二极管100A的放大剖面图。第一型半导体层122与第二型半导体层124形成PN接面。电流控制层122a与第一型半导体层122形成萧特基阻障(Schottky barrier)。于本实施方式中，举例来说，第一型半导体层122可由大量掺杂镁(Mg)的p掺杂氮化镓(例如，厚度为30纳米且镁的体积约为2.2x 1020立方公分)或适当掺杂镁的p掺杂氮化镓(例如，厚度为120纳米且镁的体积约为2.1x1019立方公分)。为了制造电流控制层122a，可以预定的工作压力、高频电源(rfpower)与预定工艺时间在第一型半导体层122上进行氩离子电浆处理(Ar+plasmatreatment)。萧特基阻障利用镍/银/铂(Ni/Ag/Pt)欧姆接点作为第一导电层140而先制造于第一型半导体层122的电浆处理表面上。显而易见的是，形成于第一型半导体层122的电浆处理表面上的镍/银/铂欧姆接点的偏压电流(bias current)，在-1至5伏特的量测电压范围内趋近于零，而第一型半导体层122的电浆处理表面显示欧姆行为。亦即，对第一型半导体层122进行氩离子电浆处理将形成大的阻障高度(barrier height)。因此，没有电流会通过有源层123对应至电流控制层122a的部分，进而可避免有源层123的前述部分发光。
图3C的微型发光二极管100A的其它细节与图3A的微型发光二极管100A相同，因此在此不再赘述。
在一些实施方式中，第一型半导体层122的电阻率为ρ1，电流控制层130的电阻率为ρh，且ρh>ρ1。举例来说，ρh可超过ρ1的10倍以上，但本发明内容并不以此为限。在一些实施方式中，电流控制层130可为比第一型半导体层122掺杂较低浓度的或未掺杂的半导体层、半金属(semi-metal)层、陶瓷层或半绝缘(semi-insulator)层。因此，电流控制层130可控制大部分的电流通过电流控制层130的开口131，借以尽可能地将有源层123的发光面积限制在对应至开口131的部分。举例来说，在电流控制层130的电阻率ρh大于第一型半导体层122的电阻率ρ1的10倍的情况之下，至少50％的电流会通过具有相对小面积的开口131。借此，相较于其它区域，开口131区域的电流密度会较大。
在一些实施方式中，如图3B图所示，第一型半导体层为P型半导体层，第二型半导体层124为N型半导体层，且电流控制层130为空穴阻挡层。电流控制层130的最低占据分子轨域(Lowest Unoccupied Molecular Orbital,LUMO)能量水平低于第一型半导体层122的最低占据分子轨域能量水平至少0.2eV，从而阻挡空穴由第一型半导体层122传输至有源层123。因此，第一型半导体层122中的空穴只能经由电流控制层130的开口131传输至有源层123。举例来说，电流控制层130的材料可为AlxGayN(1-x-y)且具有超晶格结构(superlattice structure)。
在一些实施方式中，如图3B所示，第一型半导体层为N型半导体层，第二型半导体层124为P型半导体层，且电流控制层130为电子阻挡层。电流控制层130的最高占据分子轨域(Highest Occupied Molecular Orbital,HOMO)能量水平高于第一型半导体层122的最高占据分子轨域能量水平至少0.2eV，从而阻挡电子由第一型半导体层122传输至有源层123。因此，第一型半导体层122中的电子只能经由电流控制层130的开口131传输至有源层123。举例来说，电流控制层130的材料可为AlxGayN(1-x-y)且具有超晶格结构(superlattice structure)。
再回到图1与图3A，于本实施方式中，电流控制层130位于微型PN二极管120a邻近接收基板300的接合电极310的一侧。亦即，电流控制层130的开口131面向接收基板300。然而，本发明内容并不以此为限。
请参照图4A以及图4B。图4A为根据本发明内容的部分实施方式绘示微型发光二极管100B设置于接收基板300上的剖面侧视图。图4B为根据本发明内容的部分实施方式绘示图4A中的微型发光二极管100B的放大剖面图。微型发光二极管100B也包含微型PN二极管120a、电流控制层130、第一导电层140以及第二导电层150。第一型半导体层122、有源层123、第二型半导体层124、电流控制层130、第一导电层140与第二导电层150的组合连接接收基板300上的接合电极310，以形成微型发光二极管显示器。图4A的微型发光二极管100B与图3A的微型发光二极管100A的差异，在于图4A中的电流控制层130位于微型PN二极管120a远离接收基板300的接合电极310的一侧。亦即，图4A的电流控制层130的开口131背对接收基板300。
为了制造图4A与图4B所示的微型发光二极管100B，PN二极管层120与经图案化的电流控制层130可依序形成于成长基材110(如图2C所示)上。制造图4A的微型发光二极管100B与图1图的微型发光二极管100A的差异，在于微型发光二极管100B的第一导电层140的形成，是在接合图2C的结构至图2E的结构(如图2F所示的操作)以及移除成长基材110之后进行的。在第一导电层140形成于经薄化的PN二极管层120之后，第一导电层140、经薄化的PN二极管层120与电流控制层130的组合被蚀刻而形成多个微型PN二极管120a(如图2H所示的操作)。可替代地，在一些实施方式中，第一导电层140事先形成于接收基板300上，而非形成于经薄化的PN二极管层120上。在一些实施方式中，第一导电层140可被省略，且PN二极管层120可直接连接接收基板300上的接合电极310。
接着，为了使图4A的电流控制层130的开口131背对接收基板300，微型PN二极管120a可被转移至另一个载体基板200，以在将微型PN二极管120a转移至接收基板300(如图2I所示的操作)之前反转微型PN二极管120a的方向。在微型PN二极管120a接合后一个载体基板200之后，可减少前一个载体基板200上的黏合层210的黏合力，从而使微型PN二极管120a与前一个载体基板200分离。可替代地，在一些实施方式中，微型PN二极管120a可依序被两个转移头拾取，以在将微型PN二极管120a转移至接收基板300之前反转微型PN二极管120a的方向。图4A的微型发光二极管100B的其它细节与图1的微型发光二极管100A相同，因此在此不再赘述。
请参照图4C，其为根据本发明内容的部分实施方式绘示图4A中的微型发光二极管100B的放大剖面图。图4C的微型发光二极管100B与图4A的微型发光二极管100B的差异，在于图4A的微型发光二极管100B中形成第一导电层140的操作可被省略，且第一型半导体层122、有源层123、第二型半导体层124与电流控制层130的组合可直接接合接收基板300的接合电极310。换句话说，接合电极310可作为图4A的微型发光二极管100B中的第一导电层140。
图4C的微型发光二极管100B的其它细节与图4A的微型发光二极管100B相同，因此在此不再赘述。
请参照图5A以及图5B。图5A为根据本发明内容的部分实施方式绘示微型发光二极管100C设置在接收基板300上的剖面侧视图。图5B为根据本发明内容的部分实施方式绘示图5A中的微型发光二极管100C的放大剖面图。微型发光二极管100C也包含微型PN二极管120a、电流控制层130、第一导电层140以及第二导电层150，并进一步包含另一个电流控制层160。图5A的微型发光二极管100C与图1的微型发光二极管100A的差异，在于微型发光二极管100C进一步包含电流控制层160，其位于微型PN二极管120a远离接收基板300的接合电极310的一侧，其中电流控制层160具有至少一个开口161于其内，且第二导电层150延伸穿过电流控制层160的开口161以电性耦接图二型半导体层124。亦即，图5A的电流控制层160的开口161背对接收基板300。
为了制造图5A与图5B所绘示的微型发光二极管100C，可依序进行图2A至图2G所示的操作。图5A的微型发光二极管100C与图1的微型发光二极管100A的差异，在于电流控制层160可在移除成长基材110之后形成。在形成电流控制层160在经薄化的PN二极管层120上之后，电流控制层160、经薄化的PN二极管层120、电流控制层130与第一导电层140的组合被蚀刻而形成多个微型PN二极管120a(如图2H所示的操作)。接着，微型PN二极管120a等待拾取并转移至接收基板300(如图2I所示的操作)。图5A的微型发光二极管100C的其它细节与图1的微型发光二极管100A相同，因此在此不再赘述。
请参照图6，其为根据本发明内容另一实施方式绘示微型发光二极管100A的放大剖面图。如同图3A中的电流控制层130，图6图的电流控制层130部分覆盖第一型半导体层122远离第二型半导体层124的主要表面。图6的电流控制层130与图3A的电流控制层130的差异，在于图6中的电流控制层130进一步至少部分覆盖第一型半导体层122与有源层123的侧表面，且电流控制层130必须为介电层。在此配置之下，第一型半导体层122与有源层123的侧表面可受到电流控制层130保护而免于湿气、工艺污染与机械损坏等影响。应注意的是，若电流控制层只部分覆盖第一型半导体层122的侧表面而未覆盖有源层123的侧表面，则前述的电流控制层的所有实施方式(即电流控制层130、130a与122a)皆可应用。
图6的微型发光二极管100A的其它细节与图3A的微型发光二极管100A相同，因此在此不再赘述。
请参照图7A以及图7B。图7A为根据本发明内容的部分实施方式绘示微型发光二极管100D设置在接收基板300上的剖面侧视图。图7B为根据本发明内容的部分实施方式绘示图7A中的微型发光二极管100D的放大剖面图。微型发光二极管100D包含微型PN二极管120a、设置于微型PN二极管120a中的电流控制层130、第一导电层140以及图二导电层150。微型PN二极管120a包含第一型半导体层122、有源层123以及第二型半导体层124。第一型半导体层122为P型半导体层。第二型半导体层124为N型半导体层。第二型半导体层124连接第一型半导体层122。有源层123设置于第一型半导体层122与第二型半导体层124之间。电流控制层130设置于第一型半导体层122与有源层123之间，并具有至少一开口131。第一型半导体层122经由电流控制层130的开口131电性耦接至有源层123。第一导电层140电性耦接至第一型半导体层122。第二导电层150电性耦接至第二型半导体层124。在一些实施方式中，第一导电层140可被省略，且微型PN二极管120a可直接连接接收基板300上的接合电极310。
应注意的是，图7B的电流控制层130与图1的电流控制层130的差异，在于图7B中的电流控制层130设置于第一型半导体层122与有源层123之间，且电流控制层130接触有源层123。为了制造图7B所示带有电流控制层130设置于第一型半导体层122与有源层123之间的微型发光二极管100D，图2A与图2C所示的形成电流控制层130的操作，可移到图2B所示的形成有源层123的操作之后与形成第一型半导体层122的操作之前进行。
请参照图7C，其为根据本发明内容另一实施方式绘示图7A中的微型发光二极管100D的放大剖面图。图7C的电流控制层130与图7B的电流控制层130的差异，在于图7C中的电流控制层130设置于第一型半导体层122中而未接触有源层123。在此配置之下，第一型半导体层122可在制造电流控制层130时保护有源层123。
为了制造图7C所示带有电流控制层130设置于第一型半导体层122中的微型发光二极管100D，图2A与图2C所示的形成电流控制层130的操作，可在图2B所示的形成第一型半导体层122的操作期间进行。举例来说，电流控制层130可在形成10％的第一型半导体层122之后形成，而剩余的90％第一型半导体层122在形成电流控制层130之后再继续形成。
图7C的微型发光二极管100D的其它细节与图7B的微型发光二极管100D相同，因此在此不再赘述。
请参照图7D，其为根据本发明内容另一实施方式绘示图7A中的微型发光二极管100D的放大剖面图。图7D的电流控制层130与图1的电流控制层130的差异，在于图7D中的电流控制层130设置于第一型半导体层122与有源层123之间，电流控制层130接触有源层123，第一型半导体层122为N型半导体层，且第二型半导体层124为P型半导体层。为了制造图7D所示带有电流控制层130设置于第一型半导体层122与有源层123之间的微型发光二极管100D，图2A与图2C所示的形成电流控制层130的操作，可移到图2B所示的形成有源层123的操作之前进行。
在本实施方式中，在经图案化的电流控制层130形成于第一型半导体层122上之后，有源层123由电流控制层130的开口131开始形成，但本发明内容并不以此为限。在一些实施方式中，在经图案化的电流控制层130形成于第一型半导体层122上之后，电流控制层130的开口131可进一步以第一型半导体层122填充。
图7D的微型发光二极管100D的其它细节与图7B的微型发光二极管100D相同，因此在此不再赘述。
请参照图7E，其为根据本发明内容另一实施方式绘示图7A中的微型发光二极管100D的放大剖面图。图7E的电流控制层130与图7D的电流控制层130的差异，在于图7E中的电流控制层130设置于第一型半导体层122中而未接触有源层123。
为了制造图7E所示带有电流控制层130设置于第一型半导体层122中的微型发光二极管100D，图2A与图2C所示的形成电流控制层130的操作，可在图2B所示的形成第一型半导体层122的操作期间进行。举例来说，电流控制层130可在形成90％的第一型半导体层122之后形成，而剩余的10％第一型半导体层122在形成电流控制层130之后再继续形成。
图7E的微型发光二极管100D的其它细节与图7D的微型发光二极管100D相同，因此在此不再赘述。
请参照图7F，其为根据本发明内容另一实施方式绘示图7A中的微型发光二极管100D的放大剖面图。图7F的微型发光二极管100D与图7B的微型发光二极管100D的差异，在于图7F中的微型发光二极管100D进一步包含电流控制层160。电流控制层160设置于有源层123与图二型半导体层124之间。亦即，电流控制层130与电流控制层160分别位于有源层123的相反两侧。为了制造图7图所示带有电流控制层130设置于第一型半导体层122与有源层123之间以及带有电流控制层160设置于第二型半导体层124与有源层123之间的微型发光二极管100D，形成电流控制层160的操作可移到图2B所示的形成第二型半导体层124的操作之后与形成有源层123的操作之前进行，且图2A与图2C所示的形成电流控制层130的操作，可移到图2B所示的形成有源层123的操作之后与形成第一型半导体层122的操作之前进行。同样地，在一些实施方式中，电流控制层160的开口161可进一步以有源层123或第二型半导体层124填充。
图7F的微型发光二极管100D的其它细节与图7B的微型发光二极管100D相同，因此在此不再赘述。
请参照图7G，其为根据本发明内容另一实施方式绘示图7A中的微型发光二极管100D的放大剖面图。图7G的电流控制层130和160与图7F的电流控制层130和160的差异，在于图7G中的电流控制层130设置于第一型半导体层122中而未接触有源层123，且第7G图中的电流控制层160设置于第二型半导体层124中而未接触有源层123。在此配置之下，第一型半导体层122可在制造电流控制层130时保护有源层123。
在一些实施方式中，电流控制层130和160只有其中一者在形成后与有源层123接触，而电流控制层130和160中的另一者在形成后未与有源层123接触。
为了制造图7G所示带有电流控制层130设置于第一型半导体层122中以及带有电流控制层160设置于第二型半导体层124中的微型发光二极管100D，形成电流控制层160的操作可在图2B所示的形成第二型半导体层124的操作期间进行，且图2A与图2C所示的形成电流控制层130的操作，可在图2B所示的形成第一型半导体层122的操作期间进行。举例来说，电流控制层160可在形成90％的第二型半导体层124之后形成，而剩余的10％第二型半导体层124在形成电流控制层160之后再继续形成。举例来说，电流控制层130可在形成10％的第一型半导体层122之后形成，而剩余的90％第一型半导体层122在形成电流控制层130之后再继续形成。
图7G的微型发光二极管100D的其它细节与图7F的微型发光二极管100D相同，因此在此不再赘述。
在一些实施方式中，电流控制层130设置于微型PN二极管120a中(即，如图7F与图7G所示位于第一型半导体层122的至少一部分与有源层123之间)，且电流控制层160设置于微型PN二极管120a外(即，如图5B所示位于第二型半导体层124与第二导电层150之间)。在一些实施方式中，电流控制层130设置于微型PN二极管120a外(即，如图5B图所示位于第一型半导体层122与第一导电层140之间)，且电流控制层160设置于微型PN二极管120a中(即，如图7F与图7G所示位于第二型半导体层124的至少一部分与有源层123之间)。
应注意的是，在图7B至图7G的微型发光二极管100D中，为了达到控制电流的目的，电流控制层130在一些实施方式中为介电层，但本发明内容并不以此为限。在一些实施方式中，第一型半导体层122与第二型半导体层124形成第一PN接面，电流控制层130与第一型半导体层122形成第二PN接面，且第一导电层140与第二导电层150配置以正向偏压第一PN接面，并反向偏压第二PN接面。在一些实施方式中，第一型半导体层122与第二型半导体层124形成PN接面，且电流控制层130与第一型半导体层122形成萧特基阻障。在一些实施方式中，第一型半导体层122的电阻率为ρ1，电流控制层130为电阻率为ρh的高电阻率层，且ρh>ρ1。在一些实施方式中，第一型半导体层122为P型半导体层，第二型半导体层124为N型半导体层，且电流控制层130为空穴阻挡层。在一些实施方式中，第一型半导体层122为N型半导体层，第二型半导体层124为P型半导体层，且电流控制层130为电子阻挡层。图7F与图7G的电流控制层160的电流控制机制可与电流控制层130的前述实施方式其中之一相同，因此在此不再赘述。
请参照图8A，其为根据本发明内容的部分实施方式绘示电流控制层130或电流控制层160的平面图。电流控制层130中仅具有一个开口131，或电流控制层160中仅具有一个开口161。具体来说，图8A的开口131或开口161为圆形。然而，本发明内容并不以此为限。
请参照图8B，其为根据本发明内容另一实施方式绘示电流控制层130或电流控制层160的平面图。电流控制层130中具有多个开口131，或电流控制层160中具有多个开口161。开口131或开口161具有不同的形状。在另一实施方式中，开口131或开口161可具有相同形状，且开口131或开口161可排列成阵列。
请参照图8C，其为根据本发明内容另一实施方式绘示电流控制层130或电流控制层160的平面图。图8C的电流控制层130或电流控制层160与图8A的电流控制层130或电流控制层160的差异，在于图8C的开口131或开口161为非封闭开口。也就是说，图8C的开口131或开口161不需与微型发光二极管的边缘隔离。举例来说，开口131或开口161经由至少一个沟槽连接至微型发光二极管的边缘。图8C的电流控制层130或电流控制层160的其它细节与图8A的电流控制层130或电流控制层160相同，因此在此不再赘述。
请参照图8D，其为根据本发明内容另一实施方式绘示电流控制层130或电流控制层160的平面图。图8D的电流控制层130或电流控制层160与图8B的电流控制层130或电流控制层160的差异，在于图8D的开口131或开口161为非封闭开口。也就是说，图8D的开口131或开口161不需与微型发光二极管的边缘隔离。举例来说，开口131或开口161经由至少一沟槽连接至微型发光二极管的边缘。图8D的电流控制层130或电流控制层160的其它细节与图8B图的电流控制层130或电流控制层160相同，因此在此不再赘述。
另外，请回到图3A，第一导电层140完全覆盖电流控制层130的开口131，但本发明内容并不以此为限。在一些实施方式中，第一导电层140部分地覆盖电流控制层130的开口131。举例来说，第一导电层140覆盖开口131而未覆盖沟槽。相同地，请回到图5B，第二导电层150完全覆盖电流控制层160的开口161，但本发明内容并不以此为限。在一些实施方式中，第二导电层150部分地覆盖电流控制层160的开口161。举例来说，第二导电层150覆盖开口161而未覆盖沟槽。
请参照图9，其为根据本发明内容的部分实施方式绘示接收基板300的剖面图。缓冲层320形成于基材301上。栅极绝缘层330形成于基材301具有半导体层325的整个表面上。栅极340a、层间绝缘层350、源极340b以及漏极340c形成于栅极绝缘层330上以构成上栅极结构薄膜晶体管(Thin-Film Transistor,TFT)。钝化层360与平坦化层365依序形成于基材301的整个表面上或上方，且接合电极310形成于平坦化层365上，致使接合电极310经由穿过钝化层360与平坦化层365的通孔(图未示)电性连接源极340b或漏极340c。像素定义层375接着形成于平坦化层365及/或接合电极310的一部分上或上方以部分暴露出接合电极310(或暴露其一部分)。
应当理解的是，图9所示的接收基板300与上栅极结构薄膜晶体管仅为示例。请参照图10，其为根据本发明内容另一实施方式绘示接收基板300的剖面图。在本实施方式中，所绘示的接收基板300包含下栅极结构薄膜晶体管，且用以制造接收基板300的光罩的数量随需求而改变。在一些实施方式中，各种适合的接收基板300的薄膜晶体管可使用在本本发明内容中。
请参照图11，其为根据本发明内容的部分实施方式绘示主动矩阵显示(activematrix display)中带有2T1C电路的子像素的电路图。在一实施方式中，图11所示的电路可应用于图9或图10所绘示的接收基板300中，使得接收基板300成为主动矩阵(activematrix)显示基板。前述电路包含开关晶体管T1、驱动晶体管T2、储能电容Cs以及微型发光二极管100。开关晶体管T1与驱动晶体管T2可为任何形式的晶体管，例如薄膜晶体管。举例来说，开关晶体管T1可为N型金属氧化物半导体(n-type metal-oxide semiconductor,NMOS)晶体管，驱动晶体管T2可为P型金属氧化物半导体(p-type metal-oxidesemiconductor,PMOS)晶体管。开关晶体管T1具有栅极以及第一源极/漏极。开关晶体管T1的栅极连接至扫描线Vselect，且开关晶体管T1的第一源极/漏极连接至资料线Vdata的第一源极/漏极。驱动晶体管T2具有栅极以及第一源极/漏极。驱动晶体管T2的栅极连接至开关晶体管T1的第二源极/漏极，且驱动晶体管T2的第一源极/漏极连接至电源Vdd。储能电容Cs连接于驱动晶体管T2的栅极与第一源极/漏极之间。微型发光二极管100具有阳极以及阴极。微型发光二极管100的阳极连接至驱动晶体管T2的第二源极/漏极，且微型发光二极管100的阴极连接至地线Vss。
在操作时，一个电压电平扫描信号(voltage level scan signal)开启开关晶体管T1，使得资料讯号对储能电容Cs充电。储存于储能电容Cs的电压电位决定流过驱动晶体管T2的电流的大小，因此微型发光二极管100可基于此电流发光。应当理解的是，前述2T1C电路仅为示例。其它形式的电路或典型的2T1C电路的改良皆可根据本发明内容的实施方式而设想到。举例来说，为了补偿分配至驱动晶体管与微型元件的电流或它们的不稳定性，还可使用更复杂的电路。
请参照图12，其为根据本发明内容的部分实施方式绘示子像素的电路图。在一实施方式中，图12所示的电路使用于接收基板300中会使得接收基板300成为被动矩阵(passive matrix)显示基板。
图14图为根据本发明内容的部分实施方式绘示微型发光二极管100E设置于接收基板300上的剖面图。图15为根据本发明内容的部分实施方式绘示图14中的微型发光二极管100E的放大剖面图。举例来说，接收基板300被例示为显示基板，且显示基板包含连接微型发光二极管100E的接合电极310。接收基板300的细节可参照图9以及前文所阐。微型发光二极管100E包含微型PN二极管120a、边缘隔离结构132、第一导电层140以及第二导电层150。举例来说，图14所示的微型发光二极管100E可根据图2A至图2I依序绘示的操作而制造。
微型发光二极管100E包含微型PN二极管120a、边缘隔离结构132、第一导电层140与第二导电层150。微型PN二极管120a包含第一型半导体层122、有源层123与第二型半导体层124。第二型半导体层124连接第一型半导体层122。有源层123设置于第一型半导体层122与第二型半导体层124之间。边缘隔离结构132连接第一型半导体层122。边缘隔离结构132具有至少一通道134，且通道134形成于第一型半导体层122与第一导电层140之间。第一导电层140部分连接边缘隔离结构132且经由边缘隔离结构132的通道134电性耦接第一型半导体层122。第二导电层150电性耦接第二型半导体层124。第一导电层140与第二导电层150中的至少一者为至少部分透明的。
在部分实施方式中，第一导电层140经由边缘隔离结构132的通道134完全覆盖第一型半导体层122的暴露部分，但本发明内容并不以此为限。
在部分实施方式中，第一型半导体层122、有源层123、第二型半导体层124、边缘隔离结构132、第一导电层140与第二导电层150的组合体连接接收基板300上的接合电极310，进而形成微型发光二极管显示器。在本实施方式中，第一型半导体层122邻近接收基板300，第二型半导体层124远离接收基板300，且第二导电层150为完全透明的。
图16A为根据本发明内容的一实施方式绘示边缘隔离结构132的俯视图。如图16A所示，在本实施方式中，第一型半导体层122的一边缘在第一导电层140上的垂直投影完全与第一导电层140重叠，且边缘隔离结构132完全位于第一型半导体层122的前述边缘的垂直投影上。亦即，图16A的边缘隔离结构132完全隔离于第一型半导体层122的前述边缘与第一导电层140之间，但本发明内容并不以此为限。此外，图16的边缘隔离结构132的通道134以开口的形式呈现，但本发明内容并不以此为限。
图16B为根据本发明内容另一实施方式绘示边缘隔离结构132的俯视图。如图16B所示，在本实施方式中，边缘隔离结构132也是完全位于第一型半导体层122的前述边缘的垂直投影上。图16B与图16A的差异，在于图16B中的第一型半导体层122的前述边缘的垂直投影为八角型。图16B的其它细节与图16A相同，因此在此不再赘述。
图16C为根据本发明内容另一实施方式绘示边缘隔离结构132的俯视图。请参照图16C，图16C的边缘隔离结构132与图16A的边缘隔离结构132的差异，在于图16C的边缘隔离结构132部分位于第一型半导体层122的前述边缘的垂直投影上。亦即，图16C的边缘隔离结构132部分地隔离于第一型半导体层122的前述边缘与第一导电层140之间。
如图15所示，边缘隔离结构132的通道134定义了第一导电层140与第一型半导体层122之间的接触界面。当微型发光二极管100E正向偏压时，电荷载流子由第一导电层140与第一型半导体层122之间的接触界面流动至第一型半导体层122与第二型半导体层124的接面(即有源层123)。由于边缘隔离结构132至少部分地隔离于第一型半导体层122的前述边缘与第一导电层140之间，因此很少或几乎没有电荷载流子会散布至微型发光二极管100E的侧表面。因此，可减少发生在微型发光二极管100E的侧表面的非辐射复合(non-radiative recombination)，从而增加微型发光二极管100E的效率。
在一些实施方式中，微型发光二极管100E的尺寸小于250微米乘以250微米或0.0625平方微米。
具体来说，为了减少非辐射复合发生在微型发光二极管100E的侧表面，具有边缘隔离结构132的微型发光二极管100E一般来说符合不等式：L/A>L’/A’。其中，L为由垂直于第一型半导体层122的方向观看时第一型半导体层122的前述边缘的原周长，A为由前述方向观看时第一型半导体层122的原面积，L’为由前述方向观看时第一型半导体层122的前述边缘未被边缘隔离结构132覆盖的周长，而A’为由前述方向观看时第一型半导体层122未被边缘隔离结构132覆盖的面积。
举例来说，图16C的第一型半导体层122的尺寸为100微米乘以100微米，而边缘隔离结构132的尺寸为100微米乘以3微米。因此，L/A＝(100X4)/(100X100)＝0.04，而L’/A’＝(100+97X2)/(100X97)＝0.03，其中L’/A’小于L/A。据此，图16C的微型发光二极管100E中的边缘隔离结构132符合前述不等式，因此即可减少非辐射复合发生在微型发光二极管100E的侧表面。
图16D为根据本发明内容另一实施方式绘示边缘隔离结构132的俯视图。如图16D所示，在本实施方式中，边缘隔离结构132也是部分位于第一型半导体层122的前述边缘的垂直投影上。图16D与图16C的差异，在于图16D中的第一型半导体层122的前述边缘的垂直投影为八角型。图16D的其它细节与图16C相同，因此在此不再赘述。
图16E为根据本发明内容另一实施方式绘示边缘隔离结构的俯视图。如图16E所示，图16E的边缘隔离结构132与图16A的边缘隔离结构132的差异，在于图16E的边缘隔离结构132部分位于第一型半导体层122的前述边缘的垂直投影上。然而，举例来说，图16E的第一型半导体层122的尺寸为100微米乘以100微米，边缘隔离结构132覆盖第一型半导体层122的角落以外的部位，每个未被覆盖的角落的尺寸为10微米乘以10微米。因此，L’/A’＝(10X2X4)/(10X10X4)＝0.2，其大于L/A。在此情况之下，图16E的微型发光二极管100E中的边缘隔离结构132违反前述不等式，因此并无法减少非辐射复合发生在微型发光二极管100A的侧表面。
再者，由于第一型半导体层122具有较小的电流扩散长度，因此如图15所示，第一型半导体层122具有较大的电阻率与较薄的厚度。并且，由于边缘隔离结构132伴随着具有较小的电流扩散长度的第一型半导体层122限制了载流子，因此很少或几乎没有载流子会散布至微型发光二极管100E的侧表面，且不管微型发光二极管100E的侧表面上的晶格缺陷，微型发光二极管100E的漏电流可被减少，这有助于微型发光二极管100E继续微型化。
在部分实施方式中，边缘隔离结构132为透明的。在部分实施方式中，边缘隔离结构132为单色透明的。在部分实施方式中，边缘隔离结构132为反射的。在部分实施方式中，边缘隔离结构132为单色反射的。
在部分实施方式中，边缘隔离结构132为介电层，此介电层由介电材料所制成，例如氮化硅(silicon nitride)或二氧化硅(silicon dioxide)。边缘隔离结构132的厚度范围为约1纳米至约5微米。边缘隔离结构132例如通过物理气相沉积技术或化学气相沉积技术所形成。然而，本发明内容的边缘隔离结构132并不限于为介电层。
图17A为根据本发明内容的部分实施方式绘示微型发光二极管100F的放大剖面图。如图17A所示，第一型半导体层122与第二型半导体层124形成第一PN接面(p-njunction)。边缘隔离结构132a与第一型半导体层122形成第二PN接面。第一导电层140与第二导电层150配置以正向偏压第一PN接面，并反向偏压第二PN接面。在一实施方式中，第一型半导体层122为P型半导体层，而第二型半导体层124与边缘隔离结构132a为N型半导体层。在另一实施方式中，第一型半导体层122为N型半导体层，而第二型半导体层124与边缘隔离结构132a为P型半导体层。因此，没有电流会通过有源层123对应至边缘隔离结构132a的部分，使得边缘隔离结构132a可隔离电流进入微型发光二极管100A的边缘，进而达到减少边缘复合的目的。
图17A的微型发光二极管100F的其它细节与图15的微型发光二极管100E相同，因此在此不再赘述。
图17B为根据本发明内容的部分实施方式绘示微型发光二极管100G的放大剖面图。如图17B所示，第一型半导体层122与第二型半导体层124形成PN接面。边缘隔离结构132a与第一型半导体层122形成萧特基阻障(Schottky barrier)。在本实施方式中，举例来说，第一型半导体层122可由大量掺杂镁(Mg)的p掺杂氮化镓(例如，厚度为30纳米且镁的体积约为2.2x1020立方公分)或适当掺杂镁的p掺杂氮化镓(例如，厚度为120纳米且镁的体积约为2.1x1019立方公分)。为了制造边缘隔离结构132a，可以预定的工作压力、高频电源(rfpower)与预定工艺时间在第一型半导体层122上进行氩离子电浆处理(Ar+plasmatreatment)。萧特基阻障利用镍/银/铂(Ni/Ag/Pt)欧姆接点作为第一导电层140而先制造于第一型半导体层122的电浆处理表面上。显而易见的是，形成于第一型半导体层122的电浆处理表面上的镍/银/铂欧姆接点的偏压电流(bias current)，在-1至5伏特的量测电压范围内趋近于零，而第一型半导体层122的电浆处理表面显示欧姆行为。亦即，对第一型半导体层122进行氩离子电浆处理将形成大的阻障高度(barrier height)。因此，没有电流会通过有源层123对应至边缘隔离结构132a的部分，使得边缘隔离结构132a可隔离电流进入微型发光二极管100G的边缘，进而达到减少边缘复合的目的。
图17B的微型发光二极管100G的其它细节与图15的微型发光二极管100E相同，因此在此不再赘述。
在另一实施方式中，第一型半导体层122的电阻率为ρ1，边缘隔离结构132的电阻率为ρh，且ρh>ρ1。举例来说，ρh可超过ρ1的10倍以上，但本发明内容并不以此为限。在一些实施方式中，边缘隔离结构132可为比第一型半导体层122掺杂较低浓度的半导体层、半金属(semi-metal)层、陶瓷层或半绝缘(semi-insulator)层。因此，边缘隔离结构132可引导大部分的电流通过边缘隔离结构132的通道134，借以尽可能地将有源层123的发光面积限制在对应至通道134的部分。举例来说，在边缘隔离结构132的电阻率ρh大于第一型半导体层122的电阻率ρ1的10倍的情况之下，至少50％的电流会通过具有相对小面积的通道134，借此边缘隔离结构132可达到减少边缘复合的目的。
在部分实施方式中，如图17B所示，第一型半导体层122为P型半导体层，第二型半导体层124为N型半导体层，且边缘隔离结构132为空穴阻挡层。边缘隔离结构132的最低占据分子轨域(Lowest Unoccupied Molecular Orbital,LUMO)能量水平低于第一型半导体层122的最低占据分子轨域能量水平至少0.2eV，从而阻挡空穴由第一型半导体层122传输至有源层123。因此，第一型半导体层122中的空穴只能经由边缘隔离结构132的通道134传输至有源层123。举例来说，边缘隔离结构132的材料可为AlxGayN(1-x-y)且具有超晶格结构(superlattice structure)。
在部分实施方式中，如图17B所示，第一型半导体层为N型半导体层，图二型半导体层124为P型半导体层，且边缘隔离结构132为电子阻挡层。边缘隔离结构132的最高占据分子轨域(Highest Occupied Molecular Orbital,HOMO)能量水平高于第一型半导体层122的最高占据分子轨域能量水平至少0.2eV，从而阻挡电子由第一型半导体层122传输至有源层123。因此，第一型半导体层122中的电子只能经由边缘隔离结构132的通道134传输至有源层123。举例来说，边缘隔离结构132a的材料可为AlxGayN(1-x-y)且具有超晶格结构(superlattice structure)。
根据前述所提之微型发光二极管100E至100G，在部分实施方式中，边缘隔离结构132位于微型PN二极管120a邻近接收基板300(请见图14)的接合电极310(请见图14)的一侧。亦即，边缘隔离结构132的通道134面向接收基板300(请见图14)。然而，本发明内容并不以此为限。
如前所述，微型发光二极管可通过具有的电流控制层及其开口，定义导电层与半导体层之间的接触区域。在下述实施方式中，接触区域可由至少一个电流注入区域定义，其中电流注入区域为用以形成自导电层至半导体层的至少一个电流注入路径。在下述的实施方式中，电流注入区域将应用至发光二极管结构，而以下叙述将说明包含电流注入区域的二级体结构之变化态样。
在本本发明的一个或多个实施方式中，通过形成电流控制结构，其中电流控制结构具有至少一个电流注入区域在发光二极管结构之中，可限制流入发光二极管的电流之区域，使得发光二极管的发光区域的电流密度提升。再者，由于电流注入区域可限制流入发光二极管的电流之区域，故发光二极管的发光区域的电流密度除提升外也可更均匀，借以提升发光二极管的效率。对此，当流入半导体层的电流落于电流注入区域的边界内时，电流将倾向于沿垂直方向流动，并被控制为具有较小的横向扩散电流。除此之外，电流控制结构包含至少一非活化区，其中非活化区位于半导体层与电极之间，以将其至少部分地隔离，因此扩散至发光二极管侧表面的带电载流子将趋近于无或是甚少。
图18A为根据本发明内容的部分实施方式绘示发光二极管100H的侧视剖面图。图18A所绘的发光二极管100H与前述所提的发光二极管的其中一者的至少一个差异为，电流注入区域使用于发光二极管结构之中，以定义导电层与半导体层之间的接触区域。亦即，绘于图18A的发光二极管100H包含电流控制结构230，其中电流控制结构230用以作为前述所提的电流控制层，且电流控制结构230具有至少一个电流注入区域232，以定义导电层与半导体层之间的接触区域。
除此之外，前述所提的电流控制层为通过其中的开口定义接触面积，即电流可通过电流控制层流入半导体之中，其中电流控制层可视作二维度的结构。本实施方式中，由于接触面积是由具有电流注入区域232的电流控制结构230定义，故流入半导体层的电流是由电流控制结构230控制及限制，其中电流控制结构230可视作三维度的结构。通过此三维度的结构，于电流注入区域232内流动的电流可以被控制，以降低其横向扩散。再者，此三维度的结构可进一步改善电流于注入区域的横向扩散。对此，以下叙述将说明与此三维度的电流注入区域有关的细节。
如图18A所示，发光二极管100H包含第一型半导体层122、第二型半导体层124、有源层123、电流控制结构230、第一电极240及第二电极242。第二型半导体层124连接于第一型半导体层122。有源层123设置于第一型半导体层122与第二型半导体层124之间。电流控制结构230连接于第一型半导体层122，并具有电流注入区域232于其内。第一电极240透过电流控制结构230之电流注入区域232而电性连接至第一型半导体层122。第二电极242电性连接至第二型半导体层124。此外，第一电极240及第二电极242作为如前述所提之导电层。
在部分实施方式中，电流控制结构230具有至少一个非活化区234，其中第一型半导体层122至少由非活化区234围绕。非活化区234所具有的电阻率大于第一型半导体层122的电阻率，且电流控制结构230的电流注入区域232可由非活化区234的较高电阻率之部分定义。
在理想情况下，电流注入区域232的边界可由第一型半导体层122与电流控制结构230的非活化区234之间的电阻率差异定义。通过第一型半导体层122与电流控制结构230的非活化区234之间的电阻率差异，电流控制结构230可于第一型半导体层122提供入口予至少一条的电流注入路径。
实务上，电流注入区域232的边界可以是具有电阻率在横向(水平方向)上具有显著变化之区域。请参照图18B至图18D，其中图18B绘示图18A图的发光二极管100H的第一型半导体层122及电流控制结构230的侧视剖面图，其中X轴也绘示于其中，且绘示于图18B的X轴标记有座标X0、X1、X2及X3，图18C及图18D为根据本发明内容的部分实施方式绘示图18B的第一型半导体层122及电流控制结构230的中的电阻率与其X座标的关系图，其中关系图的水平座标对应图18B的X轴的X座标，而纵向座标对应电阻率，且X座标及电阻率可为任意单位(arbitrary unit)。此外，绘示于图18C及图18D图的图形表示第一型半导体层122及电流控制结构230沿图18B虚线R的电阻率。
请看到图18B及图18C，在沿着X轴的正向上，图形示出第一型半导体层122及电流控制结构230的电阻率会于前半先减少而于后半再增加。换言之，于自座标X0至座标X1的区间内的电阻率为减少，于自座标X1至座标X2的区间内的电阻率为于前半先减少而于后半再增加，于自座标X2至座标X3的区间内的电阻率为增加。除此之外，图18C中，电阻率的最大值处标记为ρH，而电阻率的最小值处标记为ρL。在此配置下，在第一型半导体层122内流动的电流将因较小的电阻率，而被限制以于对应座标X1至座标X2之间的区域内流动，因此，由非活化区234所定义的电流注入区域232可被建立于此区域。在部分实施方式中，流动在第一型半导体层122的电流会倾向于对应电阻率小于(ρH+ρL)/2的区域内流动，因此，由非活化区234所定义的电流注入区域232可被建立于此区域。
请再看到图18B及图18D，其中图18C及图18D所绘的图形的差异为，图18D所绘的图形于座标X1及座标X2之间的形状较图18C所绘的图形于座标X1及座标X2之间的形状陡峭，然而，在第一型半导体层122内流动的电流仍将因较小的电阻率，而被限制以于对应座标X1至座标X2之间的区域内流动，故由非活化区234所定义的电流注入区域232仍可被建立于此区域。
换句话说，依据前述所论述，即使图形对应不同的电阻率关系，在第一型半导体层122及电流控制结构230的电阻率会沿X轴正向于前半先减少而于后半再增加的情况下，流于第一型半导体层122的电流会被局限于电阻率较小的区域。亦即，一旦第一型半导体层122及电流控制结构230的电阻率于沿X轴正向是呈现于前半先减少而于后半再增加的情况，电流注入区域232将可因非活化区234的较高电阻率而由非活化区234定义。此外，落于电流注入区域232之中的第一型半导体层122的电阻率为其电阻率的最小值，且位于电流注入区域232边缘之第一型半导体层122的电阻率自电流注入区域232的外部至电流注入区域232的内部渐降低。
请回到图18A。依据前述所论述，电流注入区域232可由电阻率的差异而建立。换言之，由于电流控制结构230为三维度的结构，电流注入区域232也会是三维度的结构。通过三维度的电流注入区域232，在电流自第一电极240通过电流注入区域232流入第一型半导体层122后，于第一型半导体层122之中的至少一部分的电流流动路径会落入电流注入区域232之中。再者，由于电流注入区域232边界外的电阻率大于其边界内的电阻率，于电流注入区域232之中，在其边界内流动的电流将会受到横向的局限。
亦即，通过此配置，当于第一型半导体层122内流动的电流落于电流注入区域232的边界内时，电流将倾向于沿垂直方向(即自第一型半导体层122指向第二型半导体层124)流动，使得电流扩散至水平方向的流动可被抑止(即抑止了横向扩散电流)。因此，于第一型半导体层122中，对于在电流注入区域232边界内流动的电流而言，由于其受到横向抑止，故可抑止横向电流的产生。也因此，有源层的电流注入区域也由此而定义。
换言之，电流控制结构230可提供的功效为定义进入第一型半导体层122的电流入口，并控制于电流注入区域232边界内流动的电流，以抑止横向的电流扩散。因此，可以提升于电流注入区域232边内界的电流密度，且电流扩散方向中的水平分量被抑止，以防止横向电流的产生。再者，在防止了横向电流产生的情况下，第一型半导体层122的电流扩散长度也会被抑止。
根据上述，电流注入区域232可提供的效果类似前述所提的电流控制层的开口所提供的效果，因此前述所提之电流控制层的开口可由电流注入区域232取代。举例而言，由于电流控制结构230可提供定义流入第一型半导体层122的电流入口，故电流注入区域232可定义第一电极240与第一型半导体层122之间的接触区域。对此，类似于绘于图1及图3A的配置，第一电极240可具有透光部分，且电流控制结构230的电流注入区域232至第一电极240的垂直投影与第一电极240的透光部分至少部分重叠。此外，第一电极240的透光部分可以是透明的或是半透明的，或者，在部分实施方式中，第一电极240的透光部分为全透明的。
在此配置下，当发光二极管100H被施予正向偏压时，由于电流控制结构230定义了第一电极240与第一型半导体层122之间的接触区域，且控制了于电流注入区域232边界内流动的电流方向，故带电载流子可由第一电极240与第一型半导体层122之间的接触区域进入有源层123。于有源层123之中，电子与空穴会跨过半导体带隙而复合，使得有源层123可发出光线。具体而言，由于电流控制结构230可限制电流进入发光二极管100H的区域，故有源层123的发光区域A可以形成于电流控制结构230的电流注入区域232之下。因此，由于电流控制结构230限制了电流进入发光二极管100H的区域，且控制了于电流注入区域232边界内流动的电流方向，有源层123的发光区域A内的电流密度受到提升，借以增加发光二极管100H的操作稳定性与效率。
同前所述，在部分实施方式中，电流控制结构230包含非活化区234。非活化区234位于第一型半导体层122之中，且定义出电流注入区域232。在部分实施方式中，电流注入区域232为导电通道，且此导电通道自第一型半导体层122之朝向第一电极240的表面朝第一型半导体层122的远离第一电极240的另一表面延伸。在部分实施方式中，第一型半导体层包含至少一活化区125。活化区125位于电流注入区域232之中，其中活化区125的电阻率小于非活化区234的电阻率。
在部分实施方式中，活化区125的一部分位于第一型半导体层122的中央处之中，而活化区125的另一部分位于有源层123与电流控制结构230的非活化区234之间。亦即，活化区125的一部分自第一电极240延伸至有源层123，且活化区125的另一部分自非活化区234延伸至有源层123。通过此配置，绘示于图18A的第一型半导体层122的活化区125为类似倒T字形，且非活化区234与活化区125之皆朝向第一电极240的表面为共平面。此外，第一型半导体层122之倒T字形的活化区125与电流控制结构230的非活化区234之间的界面可视作电流注入区域232的边界。此外，倒T字形的活化区125的上表面可视作为进入第一型半导体层122之至少一条的电流注入路径的入口。
除此之外，如图18C及图18D所提的叙述内容，由于电流注入区域232可由电阻率的差异建立，故电流注入区域232可被定义为位于第一型半导体层122的一部分之中，且此第一型半导体层122的一部分的电阻率小于非活化区234的电阻率并被非活化区234围绕。亦即，在部分实施方式中，一但非活化区234形成，电阻率小于非活化区234且由非活化区234所围绕之区域将定义为电流注入区域232。
于此配置下，当发光二极管100H被施予正向偏压时，由于活化区125所具有的电阻率小于非活化区234的电阻率，当电流自第一电极240进入第一型半导体层122时，在第一型半导体层122内流动的电流会被限制在活化区125之内，而抑止了横向的电流扩散。因此，当电流于由非活化区234围绕的活化区125内时，自第一型半导体层122流向第二型半导体层124的电流会被控制为倾向于沿垂直方向流动，使得可能流至非活化区234的横向电流将被抑止。
在部分实施方式中，第一型半导体层122的活化区125所具有的电阻率小于电流控制结构230的非活化区234可归因于其内的氮空位(nitrogen vacancies)差异，其中活化区125具有的氮空位密度小于非活化区234具有的氮空位密度。对此，由于电流控制结构230的非活化区234的导电能力会受到其内的氮空位影响，故电流控制结构230的非活化区234的导电能力将会小于第一型半导体层122的活化区125的导电能力。换言之，活化区125与非活化区234的电阻率差异可通过其氮空位密度的差异造成。
在部分实施方式中，第一型半导体层122的活化区125所具有的电阻率小于电流控制结构230的非活化区234可归因于其内的载流子浓度(carrier concentration)差异，其中活化区125具有的载流子浓度大于非活化区234具有的载流子浓度。对此，由于活化区125具有的载流子浓度大于非活化区234具有的载流子浓度，第一型半导体层122的活化区125所具有的导电能力会大于电流控制结构230的非活化区234所具有的导电能力。换言之，活化区125与非活化区234的电阻率差异可通过其载流子浓度密度的差异造成。除此之外，于活化区125与非活化区234的电阻率差异是通过其载流子浓度密度的差异所造成的部分实施方式中，载流子浓度可以是空穴浓度，或者，载流子浓度也可以是电子浓度。
在部分实施方式中，电流控制结构230可由半导体材料形成。在部分实施方式中，第一型半导体层122及电流控制结构230可由同种类却具有不同电阻率的半导体材料形成。在部分实施方式中，第一型半导体层122及电流控制结构230为P型半导体层，且其具有的电阻率不同，而第二型半导体层124为N型半导体层。
在部分实施方式中，第一型半导体层122的材料可包含例如像是p掺杂氮化铝镓(p-doped AlGaN)、p掺杂氮化铟镓(p-doped InGaN)或p掺杂氮化镓(p-doped GaN)。第一型半导体层122的厚度可介于50纳米至20微米之间，且第一型半导体层122可通过例如像是磊晶(epitaxy)技术形成。
在部分实施方式中，第二型半导体层124的材料可包含例如像是n掺杂硅基氮化镓(GaN:Si)。第二型半导体层124的厚度可介于0.1微米至50微米之间，且第二型半导体层124可通过例如像是磊晶(epitaxy)技术形成。
在部分实施方式中，有源层123的材料包含异质结构或量子井结构。有源层123的厚度可介于50纳米至5微米，且有源层123可通过例如像是磊晶(epitaxy)技术形成。在部分实施方式中，有源层123可以被省略，而于有源层123被省略的实施方式中，第一型半导体层122可直接形成在第二型半导体层124上。
在部分实施方式中，活化区125的自第一电极240延伸至有源层123的一部分具有电阻率ρ1，而活化区125的自非活化区234延伸至有源层123的另一部分具有电阻率ρ2，而非活化区具有电阻率为ρ3，其中ρ3＞ρ2≧ρ1。在部分实施方式中，活化区125的自第一电极240延伸至有源层123的一部分所具有的电阻率ρ1为小于10欧姆-公分(Ω-cm)，而活化区125的自非活化区234延伸至有源层123的另一部分所具有的电阻率ρ2为小于10欧姆-公分，而非活化区所具有的电阻率为ρ3为大于102欧姆-公分。
在部分实施方式中，非活化区234具有厚度t1，而活化区125的自非活化区234延伸至有源层123的另一部分具有厚度t2。在部分实施方式中，第一型半导体层122的厚度为厚度t1与厚度t2的总和，且活化区125之自第一电极240延伸至有源层123的一部分的厚度为厚度t1与厚度t2的总和。此外，由于非活化区234具有厚度t1，由非活化区234所定义之电流注入区域232可被视作长度等同厚度t1的导电通道。
如前所述的方程式(1)可知，二极管中的半导体层的电流扩散长度会正比于
Figure GDA0001793066400000421
在部分实施方式中，第一型半导体层122的电流扩散长度与厚度t1及厚度t2的其中至少一者有关。在部分实施方式中，第一型半导体层122的电流扩散长度可通过调整厚度t1及厚度t2之间的关系而改变。举例而言，在厚度t1及厚度t2的总和维持定值的情况下，增加厚度t1且减少厚度t2可降低第一型半导体层122的电流扩散长度。
在部分实施方式中，非活化区234的电阻率ρ3及活化区125的自非活化区234延伸至有源层123的另一部分的电阻率ρ2的其中至少一个为非均匀的，其中至少一项电阻率为沿着自非活化区234及第一电极240之间界面指向有源层123的方向渐减少。在部分实施方式中，非活化区234的电阻率ρ3及活化区125的自非活化区234延伸至有源层123的另一部分的电阻率ρ2为非均匀的，且为沿着自非活化区234及第一电极240之间界面指向有源层123的方向渐减少，其中非活化区的电阻率ρ3与活化区125之另一部分的电阻率ρ2的数值于其两者界面处为连续的。
于非活化区的电阻率ρ3与活化区125之另一部分的电阻率ρ2为非均匀的部分实施方式中，活化区125及非活化区234之中的其中至少一种载流子浓度为非均匀的。举例而言，于沿着自非活化区234及第一电极240之间界面指向有源层123的方向上，活化区125及非活化区234的空穴浓度为增加的。与此相关的说明将在后配合图18E及图18F叙述。
此外，在部分实施方式中，电流控制结构230所包含的一部份位于第一型半导体层122之中，其中第一型半导体层122具有电阻率ρa，且电阻率ρa小于10欧姆-公分，而电流控制结构230的一部份具有电阻率ρb，且电阻率ρb大于102欧姆-公分。在此条件下，第一型半导体层122具有厚度ta而电流控制结构230的一部份具有厚度tb，且其中厚度tb与厚度ta的比值为介于0.05至1。
图18E绘示图18A的发光二极管100H的第一型半导体层122及电流控制结构230的侧视剖面图，其中Z轴也绘示于其中。绘示于图18E的Z轴的正向方向为点Z0指向Z1，如其箭头方向所示。图18F绘示图18E的第一型半导体层122及电流控制结构230之中的空穴浓度与其Z座标的关系图，其中关系图的横轴对应绘示于图18E的Z轴，纵轴对应空穴浓度，且其中Z轴座标与空穴浓度皆为任意单位。此外，标记C1为对应位于第一型半导体层122中央处的活化区125沿Z轴的空穴浓度，标记C2为对应非活化区234及位于非活化区234与有源层123(请见图18A)之间的活化区125沿Z轴的空穴浓度。
于被标记C1的空穴浓度，其在Z轴方向上之空穴浓度自点Z0至点Z1实质上为常数。而于被标记C2的空穴浓度，其在Z轴方向上之空穴浓度自点Z0至点Z1实质上为非均匀德。亦即，非活化区234及位于非活化区234与有源层123(请见图18A)之间的活化区125的空穴浓度为逐渐增加，其中被标记C2的空穴浓度为连续的。在部分实施方式中，由于被标记C2的空穴浓度为连续的，介于活化与非活化的缓冲区会存在于非活化区234与活化区125之间。
图19A至图19D为根据本发明内容的部分实施方式绘示图18A的发光二极管100H的平面图。如图19A至图19D所示，绘示于图18A的电流控制结构的电流注入区域232的数量及形状可依据本发明内容的部分实施方式做变化。
如图18A及图19A所示，电流控制结构230的电流注入区域232的数量为一个，其中电流注入区域232由非活化区234定义。在部分实施方式，电流注入区域232通过电流控制结构230的非活化区234而与第一型半导体层122的边缘126隔开。换言之，绘示于图19A的电流注入区域232可被视作为封闭区域。
如图19B所示，电流控制结构230的电流注入区域232的数量为三个。换言之，在部分实施方式中，电流控制结构230的电流注入区域232的数量可以是多个。在部分实施方式中，电流控制结构230的电流注入区域232具有相同或不相同的形状，其中电流注入区域232的其中至少一个可以是圆形、三角形、矩形或多边形。同样地，绘示于图19B的电流注入区域232可被视作为封闭区域。
如图18A及图19C所示，电流控制结构230的电流注入区域232的数量为类似于一个。除此之外，电流注入区域232毗邻于绘示于图19C的第一型半导体层122的边缘126。换言之，绘示于图19C的电流注入区域232可视作开放式的区域。
如图18A及图19D所示，电流控制结构230的电流注入区域232的数量为类似于三个，且绘示于图19D的电流注入区域232可视作开放式的区域。
请回到图18A。根据图19A至图19D所提的配置，在部分实施方式中，位于第一型半导体层122与第一电极240之间的电流控制结构230的非活化区234至少部分隔离于第一型半导体层122的边缘126与第一电极240之间，因此因此很少或几乎没有电荷载流子会散布至发光二极管100H的侧表面。也因此，可减少发生在发光二极管100H的侧表面的非辐射复合(non-radiative recombination)，从而增加发光二极管100H的效率。也就是说，电流控制结构230可作为前述所提的边缘隔离结构。
在部分实施方式中，包含电流控制结构230的发光二极管100H可由多种方式制作。接着，制作包含电流控制结构的发光二极管的其中一种方法将配合绘示于图20A至图20F的制作流程说明，其中图20A至图20F为根据本发明内容的部分实施方式绘示发光二极管于其制造流程中的侧视剖面图。
如图20A所示，缓冲层112可形成于成长基材上。在部分实施方式中，缓冲层112可利用许多成长技术来成长，例如金属有机化学气相沉积(metalorganic chemical vapordeposition,MOCVD)、分子束磊晶法(molecular beam epitaxy；MBE)、氢化物气相磊晶法(hydride vapor phase epitaxy；HVPE)及液态磊晶法(liquid phase epitaxy；LPE)。
在部分实施方式中，成长基材110可以是蓝宝石块材(Al2O3)。或是，成长基材110也可由其它适宜的材料形成，像是硅(Si)、氮化镓(GaN)、碳化硅(SiC)或氧化锌(ZnO)。在部分实施方式中，缓冲层112的材料可以是与成长基材110相同或是与成长基材110不相同。缓冲层112可以是三五族半导体材料，像是氮化镓(GaN)、氮化铟(InN)、氮化铝(AlN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝铟镓(InAlGaN)或其组合。
接着，第二型半导体层124形成于缓冲层112上，有源层123形成于第二型半导体层124上，而第一型半导体层形成于有源层123及第二型半导体层124上。在部分实施方式中，第一型半导体层122、有源层123及第二型半导体层124可通过像是金属有机化学气相沉积而形成。
如图20B所示，第一遮罩250可形成于第一型半导体层122上。第一遮罩250具有开口252于其内，以暴露至少一部份的第一型半导体层122。在部分实施方式中，第一遮罩250为由钛金属制成的金属层，其中第一遮罩250的可行的形成方式包含沉积技术。
如图20C所示，可施行加热程序。在第一型半导体层122的材料为氮化铝镓/氮化铟镓/氮化镓的部分实施方式中至少一种元素会掺杂至第一型半导体层122之中，以形成p掺杂氮化镓，举例来说，可将镁掺杂至第一型半导体层122之中，以形成p掺杂氮化铝镓/氮化铟镓/氮化镓。由于在形成第一型半导体层122的工艺中会使用氢气，故氢分子将可能会存在于第一型半导体层122之中。对此，由于掺杂至第一型半导体层122的镁的其中至少一个空穴可能会被氢气的至少一个电子占据，故第一型半导体层122的导电能力将会因此现象而受影响。
通过加热程序，在第一型半导体层122内的氢气可被移除，使得第一型半导体层122被活化，且依据部分实施方式内容，加热程序可被视作为活化程序。在部分实施方式中，于执行活化程序后，可以增加第一型半导体层122的导电能力。于执行加热程序的部分实施方式中，对第一型半导体层122的加热范围为介于大致600℃至大致800℃。
在第一型半导体层122的材料为氮化铝镓/氮化铟镓/氮化镓且第一遮罩250的材料为钛的部分实施方式中，在执行加热程序后，涉及氮空位的反应会作用于第一遮罩250及由第一遮罩250所覆盖的第一型半导体层122之间。对此，由于位于第一遮罩250内的钛会倾向与第一型半导体层122内的氮结合并形成氮化钛(TiNx)，位于第一型半导体层122内的氮将会被取出，使得在第一型半导体层122内形成氮空位。由于第一型半导体层122的导电能力会受到氮空位影响而下降，而其中由第一遮罩250覆盖的第一型半导体层122所具有的氮空位密度大于第一型半导体层122的其它部分所具有的氮空位密度。
同前所述，活化区125与非活化区234的电阻率差异可通过其氮空位密度差异达成，因此，在加热程序执行完毕之后，在第一型半导体层122内，至少有一部份的电阻率高于其它部分，且此一部分将会转化为包含非活化区234的电流控制结构230，而第一型半导体层122的其它部分将会被活化，以形成至少一活化区125。
也就是说，活化区125与电流控制结构230的非活化区234可由同一加热程序形成。电流控制结构230为通过降低受第一遮罩250覆盖的第一型半导体层122的导电能力而形成，而活化区125为通过提升第一型半导体层122的其它部分的导电能力而形成。
除此之外，由于第一遮罩250具有开口252于其内，非活化区234可围绕所具有之电阻率小于非活化区234的至少一个区域。因此，在将非活化区234形成于第一型半导体层122内之后，此区域可提供做为第一型半导体层122内的至少一个电流注入路径的入口，且此区域也因此被定义作为电流注入区域232。在部分实施方式中，电流注入区域232的尺寸可由第一遮罩250的开口252尺寸决定。在部分实施方式中，第一遮罩250的开口252至第一型半导体层122的垂直投影会雷同于电流注入区域232的尺寸范围。
如图20D所示，第一电极240形成于第一型半导体层122与电流控制结构230上，其中第一电极240可通过电流控制结构230的电流注入区域232而电性连接至第一型半导体层122。在部分实施方式中，第一电极240具有的厚度大致为1微米至15微米之间。在部分实施方式中，第一电极240形成于金属制的第一遮罩250上，而第一电极240与第一遮罩250的结合体可做为导电层。在部分实施方式中，第一遮罩250可被移除，而第一电极240的形成制程会接续于移除第一遮罩250之后。
如图20E所示，第一型半导体层122、有源层123、第二型半导体层124、电流控制结构230及第一电极240的组合体可被转移至载体基板200。除此之外，载体基板200上具有黏合层210，其中上述的组合体可通过黏合层210而与载体基板200接合。在部分实施方式中，在部分实施方式中，黏合层210可具有约0.1微米至约100微米的厚度。黏合层210可由具黏合能力的有机或非有机材料所制成，例如紫外线固化胶或硅胶。黏合层210可由将第一型半导体层122、有源层123、第二型半导体层124、电流控制结构230及第一电极240之组合体黏合至载体基板200的材料所制成。具体来说，黏合层210的黏合力可通过电场、紫外光线、电磁辐射、热、超音波、机械力、压力或其任意组合而调整或减少。
如图20F所示，成长基材110与缓冲层112以自图20E所绘的结构移除。在部分实施方式中，成长基材110与缓冲层112可通过适当的方法移除，例如激光剥离(laser lift-off；LLO)技术。此外，可移除预定量值的第二型半导体层124，以成为预设定的厚度，而可操作的p-n界面仍在薄化后留存。在部分实施方式中，在薄化第二型半导体层124之后，可执行图18A所提的第二电极242的工艺。在形成第二电极242的过程中，第二电极242可先形成于接收基板(未绘示)。接着，类似图2I所进行的程序，绘示于图20F的不包含载体基板200及黏合层210的结构可被转移至其它基板，例如，转移至具有第二电极242的接收基板上。在部分实施方式中，在图20F所绘示的结构被转移至具有第二电极242的接收基板上之后，第二电极242可连接于第二型半导体层124。于是，包含电流控制结构230的发光二极管制作完成，其中电流控制结构230具有电流注入区域232。
除此之外，上述所提之发光二极管的制作方法虽通过了多道工艺完成单一发光二极管，然而，在部分实施方式中，也可形成包含电流控制结构的发光二极管阵列，其中电流控制结构具有电流注入区域。举例而言，可以在第一型半导体层122上形成多个第一遮罩250，使得有多个电流注入区域232对应地形成。接着，类似图20F所绘的结构，在薄化后，结构将会被切片(chipping)，以形成多个发光二极管，且多个发光二极管会位于黏合层210上方。
在部分实施方式中，包含电流控制结构且电流控制结构具有电流注入区域的发光二极管可以通过不同方法制作而成，即异于图20A至图20F所绘的工艺。对此，包含电流控制结构的发光二极管可依序通过根据图21A至图21B所绘的程序制作完成，其中图21A至图21B为根据本发明内容的部分实施方式绘示发光二极管于其制造流程中的侧视剖面图。图21A至图21B所绘的工艺与图20A至图20F所绘的工艺的差异在于，用以活化第一型半导体层122的加热程序为执行于组合体形成之后。此外，在图21A之前所进行的制作程序为相似于图20A，故在此不再赘述。
如图21A所示，先形成成长基材110、缓冲层112、第二型半导体层124、有源层123及第一型半导体层122的组合体。接着，执行加热程序，使得大部份的第一型半导体层122可被活化。
如图21B图所示，第二遮罩254形成于第一型半导体层122上，其中依据部分实施方式，第二遮罩254为镍所形成的金属层。于形成第二遮罩254之后，至少一部分的第一型半导体层122会被第二遮罩覆盖，而其它部分的第一型半导体层122将会暴露出来。接着，至少一部分的反活化媒介256将被导入，以反活化暴露出来的已活化之第一型半导体层122，即导入反活化媒介可视作为一种反活化程序。在部分实施方式中，反活化媒介256包含氨气。在反活化程序期间，形成于第一型半导体层122上的第二遮罩254将作为保护层。在反活化程序之后，暴露而出的已活化的第一型半导体层122会被反活化，使得其电阻率提升，而受第二遮罩254覆盖的第一型半导体层122的电阻率会维持原值。
换言之，在执行反活化程序之后，暴露而出的第一型半导体层122所具有之电阻率会大于由第二遮罩254所覆盖的第一型半导体层122。因此，在执行反活化程序之后，暴露而出的第一型半导体层122会被转化为具有非活化区234的电流控制结构230，而受第二遮罩254覆盖的已活化之第一型半导体层122会维持原样，并成为至少一个活化区125。也因此，在第一型半导体层122之中的活化区125及非活化区234可由加热程序及反活化程序形成，其中反活化程序为接续于加热程序。
除此之外，如前所阐述，通过依序进行的加热程序及反活化程序，活化区125所具有的载流子浓度会大于非活化区234的载流子浓度，其中载流子浓度可以是空穴浓度或是电子浓度。
此外，在第一型半导体层122之中，由于其受第二遮罩254所覆盖之部分的电阻率可维持原值，由非活化区234所围绕之至少一部分的区域所具有的电阻率会小于非活化区234的电阻率。在非活化区234形成于第一型半导体层122之后，此区域可提供做为第一型半导体层122内的至少一个电流注入路径的入口，且此区域也因此被定义作为电流注入区域232。在部分实施方式中，电流注入区域232的尺寸可由第二遮罩254的尺寸决定。在部分实施方式中，第二遮罩254至第一型半导体层122的垂直投影会雷同于电流注入区域232的尺寸范围。
接着，在将活化区125及非活化区234形成于第一型半导体层122之后，第一电极(即前述所提的第一电极240)可形成于第一型半导体层122上，其中第一电极可通过电流注入区域232而电性连接至第一型半导体层122。在部分实施方式中，第一电极形成于金属制的第二遮罩254上，而第一电极与第二遮罩254的结合体可做为导电层。在部分实施方式中，第二遮罩254可被移除，而第一电极的形成工艺会接续于移除第二遮罩254之后。
图22为根据本发明内容的部分实施方式绘示发光二极管100I的侧视剖面图。图22所绘的发光二极管与图18A所绘的发光二极管的差异在于，电流控制结构230所具有的非活化区234延伸至第一型半导体层122之朝向第二型半导体层124的表面。
在部分实施方式中，电流控制结构230的相对上下表面与第一型半导体层122的相对上下表面会共平面。此外，第一型半导体层122之大部分的活化区125会由非活化区234围绕，亦即，大部分的活化区125会位于电流注入区域232之中。在部分实施方式中，非活化区234延伸至第一型半导体层122之朝向第二型半导体层124的表面并与有源层123接触。根据前述方程式(1)所提，二极管中的半导体层的电流扩散长度会正比于
Figure GDA0001793066400000511
通过上述配置，由于第一型半导体层122与电流控制结构230可具有相同厚度，故于第22图所绘的发光二极管100I之中，图18A所提之厚度t2会趋近于零。因此，第一型半导体层122的电流扩散长度可进一步被抑止。
也就是说，由于由非活化区234围绕的活化区125会位于电流注入区域232之中，在第一型半导体层122内的电流流动路径也会位于电流注入区域之中。通过此配置，当电流流入第一型半导体层122之中的时候，电流的横向会被控制住，以抑止横向电流的产生，并抑止第一型半导体层122的电流扩散长度。
包含电流控制结构且其中电流控制结构可延伸穿过第一型半导体层122的发光二极管100I可由多种方式制作。在部分实施方式中，图22所绘的发光二极管100I的制作方式可参考绘示于图20A至图20F及图21A至图21B的制作程序，并变化其中的工艺参数，例如像是加热程序或反活化程序的执行时间。在部分实施方式中，延长加热程序或反活化程序的执行时间将可以增加非活化区234的厚度。再者，在部分实施方式中，在图20C所绘的加热程序之中，增加第一遮罩250的厚度将可以增加非活化区234的厚度。
在部分实施方式中，包含电流控制结构且电流控制结构延伸穿过第一型半导体层的发光二极管可通过根据图23所绘的程序制作完成，其中图23为根据本发明内容的部分实施方式绘示发光二极管于其制造流程中的侧视剖面图。此外，在图23之前所进行的制作程序为相似于图20A，故在此不再赘述。图23所绘的制作程序与图20A至图20F所绘的制作程序的差异在于，第一型半导体层122的活化是通过导入活化辐射262而完成。
如图23所示，先形成成长基材110、缓冲层112、第二型半导体层124、有源层123及第一型半导体层122的组合体。接着，第三遮罩258形成于第一型半导体层122上，其中第三遮罩258内具有开口260。
在形成第三遮罩258之后，至少一部分的第一型半导体层122会被第三遮罩258覆盖，且其它部分的第一型半导体层122会被暴露出来。在部分实施方式中，第三遮罩258可由光阻材料或是介电材料形成，像是氮化硅或二氧化硅。接着，活化辐射262被导入，以活化第一型半导体层122通过遮罩层之暴露出的部分。在部分实施方式中，活化放射物包含电子束、激光、紫外光或是其组合。
通过此配置，在第一型半导体层122之中，由第三遮罩258的开口260所暴露而出的部分会被活化，且其所具有的载流子浓度会大于由第三遮罩258所覆盖的部分。因此，在第一型半导体层122之中，暴露部分所具有的导电能力会大于被覆盖部分，而使得暴露部分所具有的电阻率会小于被覆盖部分。也因此，第一型半导体层122之由第三遮罩258的开口260暴露而出的部分会被转化为至少一个活化区125，而第一型半导体层122之由第三遮罩258覆盖的部分会被转化为非活化区234，其中活化区125及非活化区234是由同一半导体层转化而成。
同前所述，由于第三遮罩258内具有开口260，在活化区125及非活化区234形成后，活化区125会由具有较高电阻率的非活化区234围绕。亦即，由于由非活化区234围绕的活化区125可提供做为第一型半导体层122内的至少一个电流注入路径的入口，其中此电流注入路径为通至有源层，故电流注入区域232可通过非活化区234形成及定义。
接着，在将活化区125及非活化区234形成之后，第一电极(即前述所提的第一电极240)可形成于第一型半导体层122上。在部分实施方式中，第三遮罩258可被移除，且第一电极的形成工艺会接续于移除第三遮罩258之后。在部分实施方式中，由于设置于非活化区234上的第三遮罩258不会遮蔽电流注入区域232，故第三遮罩258可留存，且第一电极为直接形成于第一型半导体层122及第三遮罩258上。无论是哪一种方式，形成于第一型半导体层122上的第一电极都可通过电流注入区域232而电性连接至第一型半导体层122。
然而，绘示于图23的制作程序是为形成包含电流控制结构且其中电流控制结构延伸穿过第一型半导体层的发光二极管的其中一种方式。接着，另一种形成包含电流控制结构且其中电流控制结构延伸穿过第一型半导体层的发光二极管可依据图24所绘的制作程序形成，其中图24为根据本发明内容的部分实施方式绘示发光二极管于其制造流程中的侧视剖面图。由于图24之前所进行的制作程序为相似于图20A，故在此不再赘述。图24所绘的制作程序与图23所绘的制作程序的差异在于，第一型半导体层122的活化是通过至少一个触煤层而完成。
如图24所示，先形成成长基材110、缓冲层112、第二型半导体层124、有源层123及第一型半导体层122的组合体。接着，第四遮罩264形成于第一型半导体层122上，其中根据部分实施方式，第四遮罩264是由镍制成的触媒层。
在形成第四遮罩264之后，至少一部分的第一型半导体层122会由第四遮罩264覆盖，而其它部分的第一型半导体层122会被暴露出来。接着，执行加热程序，以至少移除存于第一型半导体层122之中的氢，使得第一型半导体层122可被活化。通过做为触媒层的第四遮罩264，活化由第四遮罩264所覆盖之第一型半导体层122的一部分的活化温度会小于活化第一型半导体层122的暴露部分的活化温度。
在部分实施方式中，由第四遮罩264所覆盖的第一型半导体层122的一部分可在加热程序的第一温度之下活化，而第一型半导体层122的暴露部分可在加热程序的第二温度之下活化，其中第一温度小于第二温度。在所执行的加热程序的加热温度范围介于第一温度与第二温度之间时，由第四遮罩264所覆盖之第一型半导体层122的一部分可被活化，而第一型半导体层122的暴露部分将维持原样。
因此，在第一型半导体层122之中，受覆盖部分所具有的导电能力会大于暴露而出的部分，而使得受覆盖部分所具有的电阻率会小于暴露而出的部分。也因此，第一型半导体层122之由第四遮罩264的部分会被转化为至少一个活化区125，而第一型半导体层122之暴露而出的部分会维持原样，并因较高的电阻率而可视为非活化区234。
除此之外，在活化区125形成后，活化区125会由具有较高电阻率的非活化区234围绕。亦即，由于由非活化区234围绕的活化区125可提供做为第一型半导体层122内的至少一个电流注入路径的入口，其中此电流注入路径为通至有源层，故电流注入区域232可通过非活化区234形成及定义。
接着，在将活化区125及非活化区234形成之后，第一电极(即前述所提的第一电极240)可形成于第一型半导体层122上。在部分实施方式中，第四遮罩264可被移除，且第一电极的形成工艺会接续于移除第四遮罩264之后。在部分实施方式中，第四遮罩264可留存，而第一电极直接形成于第一型半导体层122及第四遮罩264上。无论是哪一种方式，形成于第一型半导体层122上的第一电极都可通过电流注入区域232而电性连接至第一型半导体层122。
请再看到图25，其中图25为根据本发明内容的部分实施方式绘示发光二极管100J的侧视剖面图。如图25所示，发光二极管100J包含第一型半导体层122、第二型半导体层124、有源层123、电流控制结构230、第一电极240及第二电极242。第二型半导体层124连接于第一型半导体层122，且有源层123设置于第一型半导体层122与第二型半导体层124之间。
电流控制结构230连接第一型半导体层122，并具有至少一个电流控制层236，其中电流控制层236具有至少一个开口238，以形成电流注入区域232。第一电极240通过电流控制结构230的电流控制层236而电性连接至第一型半导体层122。第二电极242电性连接至第二型半导体层124。
在部分实施方式中，前述所提的非活化区被省略，而电流注入区域232可由电流控制层236的开口238定义，如前所述。在部分实施方式中，电流控制结构230可通过包含非活化区与电流控制层236的开口238之其中一个而去定义电流注入区域232。在部分实施方式中，电流控制结构230可通过同时包含非活化区与电流控制层236的开口238两者而去定义电流注入区域232。在后述的实施方式中，将会对电流控制结构230同时具有非活化区与与电流控制层236的开口238两者的变化做进一步说明。
图26为根据本发明内容的部分实施方式绘示发光二极管100K的侧视剖面图。图26所绘的发光二极管与图18及图25所绘的发光二极管的差异在于，发光二极管100K所包含的电流控制结构230包含至少一个非活化区234及具有至少一个开口238的电流控制层236。
如图26所示，发光二极管100K包含第一型半导体层122、第二型半导体层124、有源层123、电流控制结构230、第一电极240及第二电极242。第二型半导体层124连接于第一型半导体层122，且有源层123设置于第一型半导体层122与第二型半导体层124之间。电流控制结构230连接第一型半导体层122，其中电流控制结构230位于第一型半导体层122之远离有源层123的一侧。
在图26所绘之发光二极管100K的配置中，电流控制结构230包含至少一个非活化区234及电流控制层236。非活化区234位于第一型半导体层122之中，且非活化区234定义电流注入区域232。电流控制层236位于非活化区234的远离第一型半导体层122的一侧。电流控制层236内具有至少一个开口238，其中开口238至非活化区234的垂直投影与电流注入区域232至少部分重叠。
除此之外，第一型半导体层122包含至少一个活化区125，且活化区125位于电流注入区域232之中，其中活化区125所具有的载流子浓度大于非活化区。第一电极240通过电流注入区域232及电流控制层236的开口238而电性连接至第一型半导体层122。第二电极242电性连接至第二型半导体层124。
同前所述，电流注入区域232可由非活化区234或是电流控制层236的开口238定义，其中电流注入区域可限制导电层与半导体层之间的接触区域(例如第一电极240与第一型半导体层122之间的接触区域)，借以提升发光二极管100K的效率。
在图26所绘的发光二极管100K之中，由于二极管100K同时包含电流注入区域232及开口238，电流注入区域232及开口238所提供的功效可增强。举例而言，第一型半导体层122的电流扩散长度可进一步再被抑制，并借以使扩散至发光二极管100K测表面的带电载流子趋近于很少或没有。
在部分实施方式中，图26所绘的发光二极管100K可由似于图2A至图2I所绘及图20A至图24所绘的制作程序形成。在部分实施方式中，图26所绘的发光二极管100K可依据图20A至图24所绘的制作程序的其中至少一个而形成非活化区234及活化区125，而接着再依据图2A至图2I所绘的制作程序在其内形成具有开口238的电流控制层236。接着，在电流控制层236形成后，一电极240及第二电极242再分别形成。
此外，在部分实施方式中，电流控制层236也可形成于第二型半导体层124的远离第一型半导体层122的表面，即电流控制层236会位于第二型半导体层124与第二电极242之间。在电流控制层236位于第二型半导体层124与图二电极242之间的部分实施方式中，电流控制层236为形成于移除成长基材110之后。
请再看到图27，图27为根据本发明内容的部分实施方式绘示发光二极管100L的侧视剖面图。绘示于图27的发光二极管100L与绘示于图26的发光二极管100K之间的差异为，在其内具有开口238的电流控制层236设置于第一型半导体层122之中。
在绘示于图27的发光二极管100L，在其内具有开口238的电流控制层236设置于第一型半导体层122与有源层123之间，其中电流控制层236接触于有源层123。在制作如图27的发光二极管100L且其中电流控制层236设置于第一型半导体层122与有源层123之间的工艺之中，电流控制层236的工艺可调动至有源层123及第一型半导体层122的工艺之间。亦即，电流控制层236为设置于第一型半导体层122的至少一部分之中。
请再看到图28，其中图28为根据本发明内容的部分实施方式绘示发光二极管100M的侧视剖面图。绘示于图28的发光二极管100M与绘示于图27的发光二极管100L之间的差异为，在其内具有开口238的电流控制层236是设置于第一型半导体层122之中，然而电流控制层236未与有源层123接触。亦即，具有开口238的电流控制层236会通过第一型半导体层122的其中至少一部分而与有源层123隔开。
通过此配置，第一型半导体层122可于制作电流控制层236的期间保护有源层123。在制作如图28的发光二极管100M其中具有开口238的电流控制层236设置于第一型半导体层122内的工艺之中，电流控制层236的工艺可调动至第一型半导体层122的工艺之中。举例而言，电流控制层236的制作步骤可于第一型半导体层122的制作程序进行10％时加入，而剩余的90％的第一型半导体层122的制作程序可于电流控制层236的制作步骤完成后继续执行。
图29为根据本发明内容的部分实施方式绘示发光二极管100N的侧视剖面图。绘示于图29的发光二极管100N与绘示于图26的发光二极管100K之间的差异为，在其内具有开口238的电流控制层236设置于第二型半导体层124的远离第一型半导体层122的表面上，其中第二电极242通过开口238而电性连接至图二型半导体层124。除此之外，开口238至非活化区234的垂直投影与电流注入区域232至少部分重叠。
在制作如图29的发光二极管100N的工艺之中，绘示于图2A至图2G的制作程序可先依序执行，其中绘示于图29的发光二极管100N的工艺与绘示于图2A至图2G的工艺的差异为电流控制层236的工艺为执行于移除成长基材110之后，且其中电流控制层为形成在第二型半导体层124上。
图30为根据本发明内容的部分实施方式绘示发光二极管100O的侧视剖面图。绘示于图30的发光二极管100O与绘示于图29的发光二极管100N之间的差异为，设置于第二型半导体层124之中的电流控制层236未接触于有源层123。亦即，具有开口238的电流控制层236为位于第二型半导体层124与有源层123之间。也就是说，具有开口238的电流控制层236可通过第二型半导体层124的至少一部分而与有源层123隔开。
虽绘示于图30的电流控制层236为设置于第二型半导体层124之中并且未与有源层123接触，然而，在其它实施方式中，电流控制层236可设置于第二型半导体层124之中并与有源层123接触。也就是说，电流控制层236的设置方式可似于图27或图28所绘示的电流控制层236。
除此之外，在部分实施方式中，电流控制层236的数量为两个，且此两个电流控制层236为分别位于有源层123的相对两侧。在部分实施方式中，电流控制结构230的配置包含两个电流控制层236，且此两个电流控制层236可以上述的实施方式做变化。举例而言，其中一个的电流控制层236为设置于第一型半导体层122之中，而其中另一个的电流控制层为设置于第二型半导体层124之中。在电流控制层236的至少其中之一设置于半导体层内的部分实施方式中，设置于半导体层内的电流控制层可接触有源层123或通过半导体层的其中至少一部分而与有源层123隔开。
除此之外，依据图2A至图2I所描述之制造发光二极管的方法之中，其中一道程序为移除成长基材。对此，当利用激光剥离或激光剥离与化学剥离的组合进行移除程序时，可能会在成长基材与缓冲层之间的介面产生纵波与横波。横波包含多个震荡，其实质上垂直于移除的能量传递方向产生，且可能实质上造成发光二极管结构的破坏与裂损。因此，以下叙述将对发光二极管结构于移除程序期间防止所造成的破坏与裂损做进一步说明。
图31为根据本发明内容的部分实施方式绘示发光二极管于其制造流程中的侧视剖面图。此外，由于图31之前所进行的制作程序为相似于图2A至图2D及图20A至图24，故在此不再赘述，即不再赘述形成发光二极管结构及形成电流控制结构230的程序。在下列叙述之中，用语“发光二极管结构”至少包含缓冲层112、第一型半导体层122、第二型半导体层124、有源层123及电流控制结构230，其中发光二极管结构标记为100P。
如图31所示，支撑层294形成在发光二极管结构100P的远离成长基材110的表面上，其中发光二极管结构100P及支撑层294通过黏合层210而与载体基板200接合。支撑层294可通过由至少一个非活化区234所定义的至少一个电流注入区域232而电性连接至第一型半导体层122。此外，黏合层210暂时性地将支撑层294黏合至载体基板200，其中支撑层294所具有的杨氏系数大于黏合层210的杨氏系数。
在部分实施方式中，支撑层294可作为发光二极管结构100P的电极层，即支撑层294可视为发光二极管结构100P的一部分。在部分实施方式中，支撑层294的厚度可大于或大约等于2微米。支撑层294可以由金属、合金或透明导电材料所形成。举例而言，支撑层294可以由钛、钨、镍、金、铂、钯、铑、钼、铝、铜或其组合所形成。在部分实施方式中，支撑层294也可具有反射能力。在部分实施方式中，多个支撑层可共同堆迭，且多个支撑层可由相同或不同材料所形成。
在移除程序期间，成长基材110可通过适当的方法从发光二极管结构100P移除，例如激光剥离、激光剥离与化学剥离的组合或激光剥离与机械剥离的组合。当使用激光剥离技术时，氮化镓发光二极管结构100P会在成长基材110与发光二极管结构100P之间的界面S1吸收能量，而使界面局部发热，进而导致界面的氮化镓分解为液态镓金属与氮气。一旦所需的区域被照射，可轻松地移除透明的蓝宝石成长基材110。
详细而言，在激光脉冲L照射发光二极管结构100P的一部分后，发光二极管结构100P的这一部分会快速地离子化而形成具有高温与高压的电浆P。急剧膨涨的电浆P的会产生朝向发光二极管结构100P前进的震荡波。震荡波在垂直与横向方向以相同速率球面性地扩散。在此照射范围的中央，此震荡波的波前可以是一个平面，且纵波LW主宰而造成横向的破裂，此有助于成长基材110与发光二极管结构100P在其间界面S1的分离。然而，在此照射范围的***，此震荡波的波前可能是球面的，产生的横波TW与纵波LW共同运作，而可能破坏与裂损发光二极管结构100P。亦即，同前所述，横波TW包含多个震荡，其实质上垂直于移除的能量传递方向产生，且可能实质上造成发光二极管结构100P的破坏与裂损。
在省略支撑层294且其中支撑层294所具有的杨氏系数大于黏合层210的杨氏系数的情况下，激光剥离技术所产生的震荡波倾向于被黏合层210(软性的)反射而在发光二极管结构100P中传递。据此，在部分实施方式中，支撑层294可做为吸收器，其吸收并降低发光二极管结构100P中传递的震荡波(尤其是横波TW)，借以防止发光二极管结构100P遭受破坏与裂损。
在部分实施方式中，支撑层294是由刚性材料所形成。同前阐述，支撑层294可被设计为其所具有的杨氏系数大于黏合层210的杨氏系数。因此，支撑层294能帮助吸收震荡波且降低横波TW，以免横波TW反射回发光二极管结构100P。支撑层294还可以对发光二极管结构100P贡献机械强度。因此，可避免发光二极管结构100P裂损。同前所述，支撑层294可具有高于或等于大约2微米的厚度，借以吸收震荡波。
在部分实施方式中，激光脉冲L的切削深度为从成长基材110与发光二极管结构100P的界面S1起大约20纳米。此外，图31中的电浆P、激光脉冲L以及电流控制结构230的相对尺寸不应限制本发明内容的范围。激光脉冲L的光点大小或电浆P至界面S1的垂直投影可以小于或大于电流控制结构230至界面S1的垂直投影。另一方面，激光剥离技术仅用以作为范例性的移除方法，但不应此限制本发明内容的范围。其它各种移除程序也可以应用在本本发明内容的实施方式之中。
图32为根据本发明内容的部分实施方式绘示发光二极管在其制造流程中的侧视剖面图，其中图32所绘的制造流程为接续于图31。如图32所示，于将成长基材110(请见图31图)从发光二极管结构100P上移除且发光二极管结构100P也被薄化之后，发光二极管结构100P可被切片成多个发光二极管，其中此切片程序可延伸至支撑层294。多个具有电流控制结构230以及支撑层294的发光二极管为放置于黏合层210上。在部分实施方式中，发光二极管可具有垂直侧壁。在部分实施方式中，在切片后，多个发光二极管的其中至少一个可被转移头(未绘示)转移至其它基板。在部分实施方式中，黏合层210的杨氏系数小于或等于30Gpa。通过此配置，黏合层210可吸收在转移程序期间的转移头接触发光二极管时所产生的机械冲击力量。
在支撑层294形成于第一型半导体层122的远离第二型半导体层124的表面上的部分实施方式中，过渡性发光二极管结构包含载体基板200及至少一个发光二极管结构100P。载体基板200上具有黏合层210，以暂时性地将支撑层294黏合至载体基板200，其中支撑层294所具有的杨氏系数大于黏合层210的杨氏系数。依据绘示在图18A的发光二极管100H的结构，支撑层294可做为第一电极240。
根据上述，绘示在图32的发光二极管结构100P可进一步包含支撑层294，其中支撑层294做为吸收机械波的吸收器，且支撑层294可吸收并抑止于移除程序中传入至发光二极管结构100P的震荡波。另一方面，由于发光二极管结构100P包含电流控制结构230，且电流控制结构230包含非活化区234以定义电流注入区域232，同前阐述内容，发光二极管的效率可通过电流注入区域232提升。亦即，在移除程序期间，支撑层294将可防止可能破坏与裂损发光二极管结构100P的状况。接着，当发光二极管的工艺完成后，发光二极管的效率将可因电流注入区域232而提升。
虽然本发明内容已以多种实施方式公开如上，然其并非用以限定本发明内容，任何本领域中的一般技术人员，在不脱离本发明内容的精神和范围内，当可作各种的改动与润饰，因此本发明内容的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种尺寸小于100微米乘以100微米的微型发光二极管，其特征在于，包含：
第一型半导体层；
第二型半导体层，连接于所述第一型半导体层，所述第一型半导体层的电流扩散长度小于所述第二型半导体层的电流扩散长度；
电流控制结构，连接于所述第一型半导体层，且在其内具有至少一个电流注入区域，所述电流控制结构为边缘隔离结构，并符合不等式：L/A>L’/A’，其中L为由垂直于所述第一型半导体层的方向观看时所述第一型半导体层的边缘的原周长，A为由所述方向观看时所述第一型半导体层的原面积，L’为由所述方向观看时所述第一型半导体层的所述边缘未被所述边缘隔离结构覆盖的周长，而A’为由所述方向观看时所述第一型半导体层未被所述边缘隔离结构覆盖的面积；
第一电极，通过所述电流控制结构的所述电流注入区域而电性连接至所述第一型半导体层；以及
第二电极，电性连接至所述第二型半导体层。
2.如权利要求1所述的发光二极管，其特征在于，所述电流控制结构包含：
至少一个非活化区，位于所述第一型半导体层中，且定义出所述电流注入区域；
其中所述第一型半导体层包含：
至少一个活化区，位于所述电流注入区域中，其中所述活化区的电阻率小于所述非活化区的电阻率。
3.如权利要求2所述的发光二极管，其特征在于，所述第一型半导体层具有表面，且所述第一型半导体层的所述表面朝向所述第二型半导体层，其中所述非活化区延伸至所述第一型半导体层的所述表面。
4.如权利要求2所述的发光二极管，其特征在于，所述第一型半导体层的一部分的电阻率小于所述非活化区的电阻率，且所述第一型半导体层的所述部分位于所述非活化区与所述第二型半导体层之间。
5.如权利要求4所述的发光二极管，其特征在于，位于所述非活化区与所述第二型半导体层之间的所述第一型半导体层的所述部分的电阻率大于所述活化区的电阻率。
6.如权利要求2所述的发光二极管，其特征在于，所述非活化区的表面及所述活化区的表面朝向所述第一电极，且所述非活化区的所述表面及所述活化区的所述表面为实质上共平面。
7.如权利要求2所述的发光二极管，其特征在于，所述电流注入区域为导电通道，且所述导电通道自所述第一型半导体的朝向所述第一电极的表面朝所述第一型半导体的远离所述第一电极的另一表面延伸。
8.如权利要求1所述的发光二极管，其特征在于，所述第一型半导体层具有电阻率，且落于所述电流注入区域之中的所述第一型半导体层的电阻率为其电阻率的最小值，且位于所述电流注入区域边缘的所述第一型半导体层的电阻率自所述电流注入区域的外部至所述电流注入区域的内部逐渐降低。
9.如权利要求1所述的发光二极管，其特征在于，所述电流控制结构包含：
至少一个非活化区，位于所述第一型半导体层中，且定义出所述电流注入区域；
其中所述第一型半导体层包含：
至少一个活化区，位于所述电流注入区域之中，所述活化区的氮空位密度小于所述非活化区的氮空位密度。
10.如权利要求1所述的发光二极管，其特征在于，所述电流控制结构包含：
至少一个非活化区，位于所述第一型半导体层中，且定义出所述电流注入区域；
其中所述第一型半导体层包含：
至少一个活化区，位于所述电流注入区域中，其中所述活化区的载流子浓度大于所述非活化区的载流子浓度。
11.如权利要求10所述的发光二极管，其特征在于，所述非活化区的载流子浓度的其中至少一个为空穴浓度及电子浓度的其中一个。
12.如权利要求10所述的发光二极管，其特征在于，所述非活化区的载流子浓度自所述电流控制结构与所述第一电极之间的界面至所述第二型半导体层逐渐增加。
13.如权利要求1所述的发光二极管，其特征在于，所述第一型半导体层及所述电流控制结构为P型半导体层，而所述第二型半导体层为N型半导体层。
14.如权利要求1所述的发光二极管，其特征在于，所述电流控制结构包含至少一个电流控制层，且所述电流控制层具有至少一个开口，以形成所述电流注入区域。
15.如权利要求1所述的发光二极管，其特征在于，所述电流控制结构包含：
至少一个非活化区，位于所述第一型半导体层中，且定义出所述电流注入区域；
至少一个电流控制层，具有至少一个开口，且所述开口至所述非活化区的垂直投影与所述电流注入区域至少部分重叠；以及
其中所述第一型半导体层包含：
至少一个活化区，位于所述电流注入区域中，其中所述活化区的载流子浓度大于所述非活化区的载流子浓度。
16.如权利要求15所述的发光二极管，其特征在于，所述电流控制层位于所述非活化区及所述活化区的远离所述第二型半导体层的表面，且所述第一电极通过所述开口及所述电流注入区域而电性连接至所述第一型半导体层。
17.如权利要求15所述的发光二极管，其特征在于，还包含：
有源层，设置于所述第一型半导体层与第二型半导体层之间，其中所述电流控制层位于所述非活化区与所述有源层之间。
18.如权利要求15所述的发光二极管，其特征在于，所述电流控制层位于所述第二型半导体层的远离所述第一型半导体层的表面，且所述第二电极通过所述开口而电性连接至所述第二型半导体层。
19.如权利要求15所述的发光二极管，其特征在于，还包含：
有源层，设置于所述第一型半导体与所述第二型半导体之间，其中所述电流控制层位于所述第二型半导体层与所述有源层之间。
20.一种发光二极管的制作方法，其特征在于，包含：
在成长基材上形成如权利要求1的发光二极管除了所述第二电极的部分，其中形成所述发光二极管的步骤包含形成至少一个支撑层，且所述支撑层作为所述第一型半导体上的所述第一电极；
通过黏合层，暂时性将所述支撑层与载体基板黏合，其中所述支撑层的杨氏系数大于所述黏合层的杨氏系数；以及
从所述发光二极管结构上移除所述成长基材。
CN201610867377.6A 2015-11-12 2016-09-29 发光二极管与其制作方法 Active CN106711301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/940,123 US9590137B2 (en) 2014-05-30 2015-11-12 Light-emitting diode
US14/940,123 2015-11-12

Publications (2)

Publication Number Publication Date
CN106711301A CN106711301A (zh) 2017-05-24
CN106711301B true CN106711301B (zh) 2020-10-27

Family

ID=57178362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610867377.6A Active CN106711301B (zh) 2015-11-12 2016-09-29 发光二极管与其制作方法

Country Status (2)

Country Link
EP (1) EP3168884A1 (zh)
CN (1) CN106711301B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297581B2 (en) 2015-07-07 2019-05-21 Apple Inc. Quantum dot integration schemes
CN108538979A (zh) * 2017-03-06 2018-09-14 美科米尚技术有限公司 发光二极管及其制造方法
US10340307B1 (en) * 2017-12-20 2019-07-02 Mikro Mesa Technology Co., Ltd. Light emitting diode having current confinement structure
TW202405777A (zh) 2017-12-25 2024-02-01 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
US11404400B2 (en) 2018-01-24 2022-08-02 Apple Inc. Micro LED based display panel
US20190237644A1 (en) * 2018-01-30 2019-08-01 Mikro Mesa Technology Co., Ltd. Light emitting device with multi-layer isolation structure
TWI685129B (zh) 2018-12-17 2020-02-11 財團法人工業技術研究院 紫外光c發光二極體
CN109817781A (zh) * 2019-01-31 2019-05-28 深圳第三代半导体研究院 一种正装集成单元发光二极管
CN111933768B (zh) * 2019-04-25 2022-05-06 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN110931610B (zh) * 2019-05-08 2022-09-20 深圳第三代半导体研究院 一种正装集成单元二极管芯片
CN110931614B (zh) * 2019-05-08 2021-08-13 深圳第三代半导体研究院 一种正装集成单元二极管芯片
TWI741854B (zh) * 2020-10-26 2021-10-01 錼創顯示科技股份有限公司 微型半導體元件
CN112289901A (zh) * 2020-10-28 2021-01-29 錼创显示科技股份有限公司 微型发光元件及微型发光元件显示装置
CN113594329A (zh) * 2021-07-29 2021-11-02 河北工业大学 一种抑制SRH非辐射复合的Micro LED器件及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790138A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 一种GaN基薄膜芯片的生产方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001271279A1 (en) * 2000-05-31 2001-12-11 Sandia Corporation Long wavelength vertical cavity surface emitting laser
EP1623467B1 (en) * 2003-05-09 2016-12-07 Cree, Inc. LED fabrication via ion implant isolation
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
US9105813B1 (en) * 2014-05-30 2015-08-11 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790138A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 一种GaN基薄膜芯片的生产方法

Also Published As

Publication number Publication date
EP3168884A1 (en) 2017-05-17
CN106711301A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN106711301B (zh) 发光二极管与其制作方法
US9590137B2 (en) Light-emitting diode
US9219197B1 (en) Micro-light-emitting diode
EP3096363B1 (en) Micro-light-emitting diode
US9231153B2 (en) Micro-light-emitting diode
EP3089225B1 (en) Micro-light-emitting diode
JP5167127B2 (ja) オプトエレクトロニクス半導体チップ
US20170062683A1 (en) Micro-light emitting diode (micro-led) device
US20060163586A1 (en) LED with current confinement structure and surface roughening
KR20140103337A (ko) 전류 저감 구조물들을 갖는 발광 소자들 및 전류 저감 구조물들을 갖는 발광 소자들을 형성하는 방법
KR20190019955A (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
US9948062B2 (en) Solid-state lighting structure with light modulation control
KR20150142740A (ko) 발광소자 및 조명시스템
TW201312792A (zh) 發光二極體結構及其製造方法
KR102426781B1 (ko) 반도체 소자 및 이를 구비한 발광 모듈
KR20080033721A (ko) 발광 소자의 제조 방법
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR20160115217A (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20160086603A (ko) 발광 소자
KR102181429B1 (ko) 발광소자 및 조명시스템
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR102192601B1 (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
KR20180018095A (ko) 자외선 발광소자 및 조명시스템
KR20170071906A (ko) 자외선 발광소자 및 발광소자 패키지
KR102328477B1 (ko) 발광 소자 및 이를 구비한 라이트 유닛

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant