JP2016217817A - 分周回路、分周回路の制御方法およびアナログ電子時計 - Google Patents

Abstract

【課題】誤動作を防止することが可能な分周回路を提供する。
【解決手段】発振回路１１が発生する基準信号を分周する第１の分周回路２１と、第１の分周回路２１の出力信号を、外部へ出力する入出力端子と、入出力端子に出力される信号と入出力端子から入力される信号とのいずれか一方の信号である第１の中間信号１と、第１の分周回路２１の出力信号である第２の中間信号２とのいずれか一方を中間信号として出力する選択回路２４と、中間信号を分周する第２の分周回路２５と、分周回路１２起動後の所定時間をカウントして、所定時間の経過後、選択回路２４が出力する中間信号を第１の中間信号１から第２の中間信号２に切り替える切り替え時間カウント回路２６と、を備える。
【選択図】図１

Description

本発明は、分周回路、分周回路の制御方法およびアナログ電子時計に関する。

アナログ電子時計に用いる分周回路は、水晶振動子の精度を測定するために、分周段の途中において、上段分周回路の出力信号を外部に出力するモニタ端子を有している。また、モニタ端子には、下段分周回路のテスト（加速試験）を行うため、外部から信号が下段分周回路に入力される（図８参照）。

しかし、同一モニタ端子により入出力を兼ねているため、外部よりモニタ端子に静電気等のノイズが飛び込んだ場合、下段分周回路の動作が乱され、時間がずれてしまうという現象や、動作不能という現象が発生した。
これを解決するために、他の入力端子からの信号を制御信号としてモニタ端子の入出力機能を切り替える方式が考えられる（特許文献１参照）。

特開２００７−１１４０３１号公報

しかし、この方式だと、新たに入力端子として制御端子ＳＥＬＥＣＴを設けなければならない（図９参照）。ＩＣの入力端子は、パッド部だけではなく、入力保護ダイオードや、電流制限の抵抗などが必要になり、１端子の占める面積はＩＣ全体の面積に影響する。
また、新たに設けた制御端子によりモニタ端子を出力端子としていても、制御端子に静電気等ノイズが飛び込むとモニタ端子が入力端子として機能し、静電気等のノイズにより、分周回路の動作を乱してしまうという課題があった。

そこで、本発明は、上記のような問題点を解決するためになされたものであり、誤動作を防止することの可能な分周回路を提供することにある。

上記の課題を解決するために、本発明の分周回路は、発振回路が発生する基準信号を分周する第１の分周回路と、前記第１の分周回路の出力信号を、外部へ出力する入出力端子と、前記入出力端子に出力される信号と前記入出力端子から入力される信号とのいずれか一方の信号である第１の中間信号と、前記第１の分周回路の出力信号である第２の中間信号とのいずれか一方を中間信号として出力する選択回路と、前記中間信号を分周する第２の分周回路と、分周回路起動後の所定時間をカウントして、前記所定時間の経過後、前記選択回路が出力する前記中間信号を前記第１の中間信号から前記第２の中間信号に切り替える切り替え時間カウント回路と、を備えることを特徴とする。

また、本発明の分周回路において、前記第２の分周回路は入力信号の周波数を二分の一にして出力信号を出力する分周器を、複数直列に接続した分周器群を有する分周回路であって、前記切り替え時間カウント回路は前記分周器群のうちのいずれか一つの分周器の出力信号に基づいて前記所定時間をカウントすることを特徴とする。

また、本発明の分周回路は、前記第１の中間信号のうち前記入出力端子から入力される信号の周波数は前記第２の中間信号の周波数より高いことを特徴とする。

本発明の分周回路の制御方法は、発振回路が発生する基準信号を分周する第１の分周回路と、前記第１の分周回路の出力信号を、外部へ出力する入出力端子と、前記入出力端子に出力される信号と前記入出力端子から入力される信号とのいずれか一方の信号である第１の中間信号と、前記第１の分周回路の出力信号である第２の中間信号とのいずれか一方を中間信号として出力する選択回路と、前記中間信号を分周する第２の分周回路と、切り替え時間カウント回路と、を備えた分周回路の制御方法であって、前記切り替え時間カウント回路は、分周回路起動後の所定時間をカウントして、前記所定時間の経過後、前記選択回路が出力する前記中間信号を前記第１の中間信号から前記第２の中間信号に切り替える、ことを特徴とする。

本発明のアナログ電子時計は、時刻指針を回転駆動するステッピングモータと、前記ステッピングモータにモータ駆動パルスを出力するステッピングモータ駆動回路と、前記分周回路が出力する分周信号に同期した前記モータ駆動パルスを前記ステッピングモータ駆動回路に出力させる制御回路と、を備えることを特徴とする。

本発明によれば、第１の分周回路の出力信号を２系統に分け、１系統は、出力信号としてモニタ端子（入出力端子）を介して外部に出力するとともに、モニタ端子に外部から入力する信号により、中間信号以後の第２の分周回路の動作を加速させる第１の中間信号とする。他の系統は、第２の中間信号とし、第１の中間信号と第２の中間信号のどちらの中間信号を中間信号以後の第２の分周回路に入力するか選択する選択回路を設ける。切り替え時間カウント回路は、分周回路起動後の所定時間をカウントして、所定時間の経過後、選択回路が出力する中間信号を第１の中間信号から第２の中間信号に切り替える。第２の中間信号は、第１の中間信号のようにモニタ端子からの静電気等のノイズの影響を受けることがない信号である。従って、本発明によれば、誤動作を防止することが可能な分周回路を提供することができる。

本実施形態におけるアナログ電子時計の構成を示すブロック図である。 選択回路２４の回路図の一例を示す図である。 選択回路２４の回路図の他の例を示す図である。 下段分周回路２５が入力される１２８Ｈｚを分周して分周信号を出力する動作を示すタイミングチャートである。 下段分周回路２５が入力される３２７６８Ｈｚを分周して分周信号を出力する動作を示すタイミングチャートである。 本実施形態における切り替え時間カウント回路２６の制御動作を示すフローチャートである。 切り替え時間の間、モニタ端子から加速する発振信号が入力される場合の切り替え時間カウント回路２６が行う制御動作を示すタイミングチャートである。 従来のアナログ電子時計の構成を示すブロック図である。 従来のアナログ電子時計の構成を示すブロック図である。

以下、本発明の実施形態について図面を参照しながら説明する。

［第１の実施形態］
図１は、本実施形態におけるアナログ電子時計の構成を示すブロック図である。
図１に示すように、アナログ電子時計１０は、発振回路１１、分周回路１２、制御回路１３、ステッピングモータ駆動回路１４を備える。

発振回路１１は、水晶振動子を有し、基準信号を発生する。基準信号は、本実施形態にいて、周波数３２７６８Ｈｚの信号である。
分周回路１２は、発振回路１１が出力する基準信号を分周し、分周信号を制御回路１３へ出力する。
制御回路１３は、分周回路１２が出力する分周信号に同期したモータ駆動パルスをステッピングモータ駆動回路１４に出力させる。
ステッピングモータ駆動回路１４は、アナログ電子時計１０の時刻指針を回転駆動するステッピングモータに対してモータ駆動パルスを出力する。

分周回路１２は、上段分周回路２１、バッファ回路２２、バッファ回路２３、選択回路２４、下段分周回路２５、切り替え時間カウント回路２６を備える。
上段分周回路２１は、本実施形態において、入力信号の周波数を二分の一に出力する分周器を、８個直列に接続した分周器群を有する分周回路である。上段分周回路２１は、発振回路１１が出力する基準信号を分周して、１２８Ｈｚの中間信号２（第２の中間信号）を選択回路２４に出力する。なお、この中間信号２を、本実施形態においてＱ１２８と呼ぶことがある。
バッファ回路２２は、Ｑ１２８を波形整形し、モニタ端子（入出力端子）へ出力する。
バッファ回路２３は、モニタ端子に出力される信号とモニタ端子から入力される信号とのいずれか一方の信号である中間信号１（第１の中間信号）を選択回路２４に出力する。

選択回路２４は、切り替え時間カウント回路２６から入力される信号ｃ（選択制御信号）に基づいて、信号ａ（中間信号１）と信号ｂ（中間信号２）とのいずれか一方の信号を信号ｄ（中間信号）として下段分周回路２５に出力する。
ここで、図２および図３を参照して選択回路２４の回路構成について説明する。

図２は、選択回路２４の回路図の一例を示す図である。選択回路２４は、回路２０１と回路２０２とから構成される。回路２０１は、信号ｃ（選択制御信号）がロウ（Ｌ）レベルのとき信号ａ（中間信号１）を信号ｄ（中間信号）として出力する。回路２０２は、信号ｃがハイ（Ｈ）レベルのとき信号ｂ（中間信号２）を信号ｄとして出力する。
すなわち、選択回路２４は、切り替え時間カウント回路２６から入力される選択制御信号に基づいて、中間信号１と中間信号２とのいずれか一方の信号を中間信号として下段分周回路２５に出力する。

図３は、選択回路２４の回路図の他の例を示す図である。選択回路２４は、回路２１１と回路２１２とから構成される。回路２１１は、インバータ回路であり、信号ｃがＬレベルのときＨレベルの信号を出力し、信号ｃがＨレベルのときＬレベルの信号を出力する。回路２１２は、回路２１１の出力がＨレベルのとき、信号ａを信号ｄとして出力する。回路２１２は、回路２１１の出力がＬレベルのとき、信号ｂを信号ｄとして出力する。
すなわち、選択回路２４は、切り替え時間カウント回路２６から入力される選択制御信号に基づいて、中間信号１と中間信号２とのいずれか一方の信号を中間信号として下段分周回路２５に出力する。

図１に戻って、下段分周回路２５は、本実施形態において、入力信号の周波数を二分の一に出力する分周器を、７個直列に接続した分周器群を有する分周回路である。
ここで、図４および図５を参照して、モニタ端子に出力される信号とモニタ端子から入力される信号とのいずれか一方の信号である中間信号１から分周信号を生成する場合について説明する。モニタ端子に出力される信号とは、バッファ回路２２により波形整形されたＱ１２８（１２８Ｈｚの信号）である。一方、モニタ端子から入力される信号とは、発振源からモニタ端子へ入力される３２７６８Ｈｚの信号である。

図４は、下段分周回路２５が入力される１２８Ｈｚを分周して分周信号を出力する動作を示すタイミングチャートである。なお、図４において、Ｑ６４は、下段分周回路２５の複数直列接続された分周器群の初段の分周器の出力信号である。以下、Ｑ３２、Ｑ１６，Ｑ８、Ｑ４、Ｑ２、Ｑ１は、それぞれ分周器群の２段、３段、４段、５段、６段、７段の分周器の出力信号である。
上段分周回路２１は、発振回路１１の出力信号（３２７６８Ｈｚ）を分周し、分周出力をＱ１２８（１２８Ｈｚの信号）としてバッファ回路２２を介してモニタ端子に出力する。
モニタ端子に出力されるＱ１２８は、水晶振動子の精度を測定するために用いられる。また、モニタ端子に出力されるＱ１２８は、バッファ回路２３を介し下段分周回路２５に入力され、Ｑ６４＝６４Ｈｚ、Ｑ３２＝３２Ｈｚ、Ｑ１６＝１６Ｈｚ、Ｑ８＝８Ｈｚ、Ｑ４＝４Ｈｚ、Ｑ２＝２Ｈｚと分周され、分周信号であるＱ１＝１Ｈｚ（１ｓｅｃ）信号まで分周される。なお、機器によっては、１Ｈｚ以下の信号まで分周されることもある。
ここで、１ｓｅｃ間隔で時計の秒針を動かすためには、制御回路１３は、上記のような１ｓｅｃの分周信号に同期してモータ駆動パルスをステッピングモータ駆動回路１４からステッピングモータに出力させ、アナログ電子時計１０のモータを駆動させる必要がある。

ところで、時計の製造工程では、上記のような１秒間隔のモータ駆動パルスが正しく出力されているか検査する必要があるが、１秒間隔であるため、実動作時間を１秒経過しなければ検査できない。さらに１秒以上の間隔でしか出力されないパルスや動作を検査する場合もある。製造工程では、検査時間の短縮が製造数量の増加に影響し、コストに多大の影響を及ぼし、検査時間の短縮が望まれている。
そこで、モニタ端子へ、出力インピーダンスが十分低い発振源を接続し、信号をモニタ端子から入力すれば、下段分周回路２５の入力信号は、上段分周回路２１の出力であるＱ１２８ではなく、モニタ端子から入力される発振源の信号となる。例えば、発振源からモニタ端子に入力する信号を３２７６８Ｈｚの信号とすると、下段分周回路２５へは１２８Ｈｚの代わりに高い周波数の３２７６８Ｈｚの信号を入力するので、３２７６８／１２８＝２５６倍の時間加速をすることができる。

図５は、下段分周回路２５が入力される３２７６８Ｈｚを分周して分周信号を出力する動作を示すタイミングチャートである。なお、図５において、Ｑ６４は、下段分周回路２５の複数直列接続された分周器群の初段の分周器の出力信号である。以下、Ｑ３２、Ｑ１６，Ｑ８、Ｑ４、Ｑ２、Ｑ１は、それぞれ分周器群の２段、３段、４段、５段、６段、７段の分周器の出力信号である。
モニタ端子に入力される３２７６８Ｈｚの信号はバッファ回路２３を介し、下段分周回路２５に入力され、Ｑ６４＝１６３８４Ｈｚ、Ｑ３２＝８１９２Ｈｚ、Ｑ１６＝４０９６Ｈｚ、Ｑ８＝２０４８Ｈｚ、Ｑ４＝１０２４Ｈｚ、Ｑ２＝５１２Ｈｚと分周され、分周信号であるＱ１＝２５６Ｈｚ（３．９０６２５ｍｓｅｃ）信号まで分周される。
つまり、図４でＱ１＝１Ｈｚだった信号は、図５において２５６Ｈｚとなり、１秒を３．９０６２５ｍｓｅｃに短縮できる。

その後、選択回路２４に入力する選択制御信号をＬレベルからＨレベルに変化させることにより、モニタ端子からの入力信号（中間信号１）を停止し、上段分周回路２１からの信号であるＱ１２８＝１２８Ｈｚ信号（中間信号２）を下段分周回路２５に入力する。このようにすれば、中間信号２を下段分周回路２５に入力するタイミング、すなわちモータ駆動パルスを出力するタイミングまでは、中間信号１を下段分周回路２５により加速し、検査時間を短縮することが可能となる。そして、中間信号２を下段分周回路２５に入力するタイミング以降は、モータ駆動パルスを実時間パルス（１秒ごとにモータを駆動させるパルス）とすることができる。

図１に戻って、切り替え時間カウント回路２６は、電源印加や、システムのリセット解除といった分周回路起動後の所定時間をカウントして、所定時間の経過後、選択回路２４が出力する中間信号を中間信号１（第１の中間信号）から中間信号２（第２の中間信号）に切り替える。切り替え時間カウント回路２６は、下段分周回路２５の分周器群のうちのいずれか一つの分周器の出力信号（本実施形態においてはＱ１とする）に基づいて所定時間をカウントする。

ここで、図６を用いて、切り替え時間カウント回路２６が行う制御動作について説明する。図６は、本実施形態における切り替え時間カウント回路２６の制御動作を示すフローチャートである。
なお、本実施形態において、電源印加や、システムのリセット解除といった分周回路起動後では、選択回路２４に入力する選択制御信号はＬレベルにあるものとする。
また、ここでは、モニタ端子へは、発振源を接続せず、上段分周回路２１の出力信号が信号をモニタ端子へ出力する場合について、すなわち下段分周回路２５の入力信号がＱ１２８である場合について説明する。
電源印加や、システムのリセット解除により、発振回路１１および分周回路１２が動作する。
下段分周回路２５に入力する中間信号を中間信号１に設定する（ステップＳＴ１）。
切り替え時間カウント回路２６はＬレベルの選択制御信号を、選択回路２４に出力する。
これにより、選択回路２４は、中間信号１を選択し、下段分周回路２５には、上段分周回路２１が出力するＱ１２８＝１２８Ｈｚの信号がバッファ回路２２およびバッファ回路２３を介して入力される。

続いて、切り替え時間カウント処理を行う（ステップＳＴ２）。
切り替え時間カウント回路２６では、下段分周回路２５の分周出力、たとえばＱ１＝１Ｈｚをカウントする。

切り替え時間に到達したか否かを判定する（ステップＳＴ３）。
所望のカウント時間（所定時間）を切り替え時間１０ｓｅｃとすると、切り替え時間カウント回路２６は、１０ｓｅｃ間カウントするまで切り替え時間に到達したか否かの判定処理を行う。
切り替え時間に到達しない場合、切り替え時間カウント回路２６は、ステップＳＴ２に戻る（ステップＳＴ３−Ｎｏ）。切り替え時間カウント回路２６は、選択回路２４の選択する信号が中間信号１となるようにＬレベルの選択制御信号を、選択回路２４に出力し続ける。
一方、切り替え時間に到達した場合、切り替え時間カウント回路２６は、ステップＳＴ４に進む（ステップＳＴ３−Ｙｅｓ）。

選択回路の出力を中間信号２に設定する（ステップＳＴ４）。
切り替え時間カウント回路２６はＨレベルの選択制御信号を、選択回路２４に出力する。
これにより、選択回路２４は、中間信号２を選択し、下段分周回路２５には、上段分周回路２１が出力するＱ１２８＝１２８Ｈｚの信号が入力される。すなわち、切り替え時間１０ｓｅｃの間、モニタ端子から加速する発振信号が入力されなければ、中間信号は中間信号１から中間信号２に切り替わってもＱ１２８＝１２８Ｈｚ信号のままである。

中間信号２でシステム動作を継続する（ステップＳＴ５）。
発振回路１１および分周回路１２が動作している間、切り替え時間カウント回路２６はＨレベルの選択制御信号を、選択回路２４に出力し続ける。
この動作により、選択回路２４が中間信号１を選択中は、モニタ端子からの加速入力を下段分周回路２５に入力することができるが、中間信号２に切り替わった後は、モニタ端子からの加速入力を下段分周回路２５に入力することは出来なくなる。

また、図７を用いて、切り替え時間カウント回路２６が行う制御動作について説明する。図７は、切り替え時間の間、モニタ端子から加速する発振信号が入力される場合の切り替え時間カウント回路２６が行う制御動作を示すタイミングチャートである。
図７は、モニタ端子へ、出力インピーダンスが十分低い発振源を接続し、発振源からモニタ端子に入力する信号を３２７６８Ｈｚの信号とする場合について示している。
切り替え時間カウント回路２６はＬレベルの選択制御信号を、選択回路２４に出力する。
これにより、選択回路２４は、中間信号１を選択し、下段分周回路２５には、モニタ端子から入力される３２７６８Ｈｚの信号が入力される。
切り替え時間カウント回路２６では、下段分周回路２５の分周出力、たとえばＱ１＝２５６Ｈｚをカウントする。
切り替え時間カウント回路２６は、所定時間をカウントするまで切り替え時間に到達したか否かの判定処理を行う。
切り替え時間に到達しない場合、切り替え時間カウント回路２６は、選択回路２４の選択する信号が中間信号１となるようにＬレベルの選択制御信号を、選択回路２４に出力し続ける。
一方、切り替え時間に到達した場合、切り替え時間カウント回路２６は、Ｈレベルの選択制御信号を、選択回路２４に出力する。

これにより、選択回路２４は、中間信号２を選択し、下段分周回路２５には、上段分周回路２１が出力するＱ１２８＝１２８Ｈｚの信号が入力される。すなわち、切り替え時間の間、モニタ端子から加速する発振信号が入力されていても、中間信号は中間信号１から中間信号２に切り替わってＱ１２８＝１２８Ｈｚ信号となる。
発振回路１１および分周回路１２が動作している間、切り替え時間カウント回路２６はＨレベルの選択制御信号を、選択回路２４に出力し続ける。
この動作により、選択回路２４が中間信号１を選択中は、モニタ端子からの加速入力を下段分周回路２５に入力することができるが、中間信号２に切り替わった後は、モニタ端子からの加速入力を下段分周回路２５に入力することは出来なくなる。
なお、図７において、Ｑ１＝２５６Ｈｚの信号を、切り替え時間がカウントＵＰ（選択制御信号をＬレベルからＨレベルに変化）するまで分周信号として出力させている。しかし、実際のところは、モータ駆動パルスを実時間パルス（１秒ごとにモータを駆動させるパルス）とした場合をテストするため、切り替え時間がカウントＵＰする直前においてはモニタ端子に接続される発振源の出力信号の周波数を低くして、分周信号をＱ１＝１Ｈｚに近い信号としている。

以上説明したように、本発明によれば、上段分周回路２１（第１の分周回路）の出力信号を２系統に分け、１系統は、出力信号としてモニタ端子を介して外部に出力するとともに、モニタ端子に外部から入力する信号により、中間信号以後の下段分周回路２５（第２の分周回路）の動作を加速させる中間信号１（第１の中間信号）とする。他の系統は、中間信号２（第２の中間信号）とし、中間信号１と中間信号２のどちらの中間信号を中間信号以後の下段分周回路２５に入力するか選択する選択回路２４を設ける。切り替え時間カウント回路２６は、分周回路起動後の所定時間をカウントして、所定時間の経過後、選択回路２４が出力する中間信号を中間信号１から中間信号２に切り替える。中間信号２は、中間信号１のようにモニタ端子からの静電気等のノイズの影響を受けることがない信号である。従って、本発明によれば、誤動作を防止することが可能な分周回路を提供することができる。

以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
例えば、実施形態の説明では、上段分周回路２１の段数を８段、下段分周回路２５の段数を７段としたが、この段数に限られるものではない。また、分周回路１２が出力する分周信号を１信号として説明したが、分周信号は複数あってもよい。

１０…アナログ電子時計、１１…発振回路、１２…分周回路、１３…制御回路、１４…ステッピングモータ駆動回路、２１…上段分周回路、２２，２３…バッファ回路、２４…選択回路、２５…下段分周回路、２６…切り替え時間カウント回路

Claims (5)

1. 発振回路が発生する基準信号を分周する第１の分周回路と、
   前記第１の分周回路の出力信号を、外部へ出力する入出力端子と、
   前記入出力端子に出力される信号と前記入出力端子から入力される信号とのいずれか一方の信号である第１の中間信号と、前記第１の分周回路の出力信号である第２の中間信号とのいずれか一方を中間信号として出力する選択回路と、
   前記中間信号を分周する第２の分周回路と、
   分周回路起動後の所定時間をカウントして、前記所定時間の経過後、前記選択回路が出力する前記中間信号を前記第１の中間信号から前記第２の中間信号に切り替える切り替え時間カウント回路と、
   を備えることを特徴とする分周回路。
2. 前記第２の分周回路は入力信号の周波数を二分の一にして出力信号を出力する分周器を、複数直列に接続した分周器群を有する分周回路であって、前記切り替え時間カウント回路は前記分周器群のうちのいずれか一つの分周器の出力信号に基づいて前記所定時間をカウントすることを特徴とする請求項１に記載の分周回路。
3. 前記第１の中間信号のうち前記入出力端子から入力される信号の周波数は前記第２の中間信号の周波数より高いことを特徴とする請求項１または請求項２に記載の分周回路。
4. 発振回路が発生する基準信号を分周する第１の分周回路と、
   前記第１の分周回路の出力信号を、外部へ出力する入出力端子と、
   前記入出力端子に出力される信号と前記入出力端子から入力される信号とのいずれか一方の信号である第１の中間信号と、前記第１の分周回路の出力信号である第２の中間信号とのいずれか一方を中間信号として出力する選択回路と、
   前記中間信号を分周する第２の分周回路と、
   切り替え時間カウント回路と、を備えた分周回路の制御方法であって、
   前記切り替え時間カウント回路は、分周回路起動後の所定時間をカウントして、前記所定時間の経過後、前記選択回路が出力する前記中間信号を前記第１の中間信号から前記第２の中間信号に切り替える、
   ことを特徴とする分周回路の制御方法。
5. 請求項１から請求項３のいずれか一項に記載の分周回路と、
   時刻指針を回転駆動するステッピングモータと、
   前記ステッピングモータにモータ駆動パルスを出力するステッピングモータ駆動回路と、
   前記分周回路が出力する分周信号に同期した前記モータ駆動パルスを前記ステッピングモータ駆動回路に出力させる制御回路と、
   を備えることを特徴とするアナログ電子時計。

Images