JP2016217817A - 分周回路、分周回路の制御方法およびアナログ電子時計 - Google Patents
分周回路、分周回路の制御方法およびアナログ電子時計 Download PDFInfo
- Publication number
- JP2016217817A JP2016217817A JP2015101396A JP2015101396A JP2016217817A JP 2016217817 A JP2016217817 A JP 2016217817A JP 2015101396 A JP2015101396 A JP 2015101396A JP 2015101396 A JP2015101396 A JP 2015101396A JP 2016217817 A JP2016217817 A JP 2016217817A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000010355 oscillation Effects 0.000 claims abstract description 24
- 230000004913 activation Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Control Of Stepping Motors (AREA)
- Electric Clocks (AREA)
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】発振回路11が発生する基準信号を分周する第1の分周回路21と、第1の分周回路21の出力信号を、外部へ出力する入出力端子と、入出力端子に出力される信号と入出力端子から入力される信号とのいずれか一方の信号である第1の中間信号1と、第1の分周回路21の出力信号である第2の中間信号2とのいずれか一方を中間信号として出力する選択回路24と、中間信号を分周する第2の分周回路25と、分周回路12起動後の所定時間をカウントして、所定時間の経過後、選択回路24が出力する中間信号を第1の中間信号1から第2の中間信号2に切り替える切り替え時間カウント回路26と、を備える。
【選択図】図1
Description
これを解決するために、他の入力端子からの信号を制御信号としてモニタ端子の入出力機能を切り替える方式が考えられる(特許文献1参照)。
また、新たに設けた制御端子によりモニタ端子を出力端子としていても、制御端子に静電気等ノイズが飛び込むとモニタ端子が入力端子として機能し、静電気等のノイズにより、分周回路の動作を乱してしまうという課題があった。
図1は、本実施形態におけるアナログ電子時計の構成を示すブロック図である。
図1に示すように、アナログ電子時計10は、発振回路11、分周回路12、制御回路13、ステッピングモータ駆動回路14を備える。
分周回路12は、発振回路11が出力する基準信号を分周し、分周信号を制御回路13へ出力する。
制御回路13は、分周回路12が出力する分周信号に同期したモータ駆動パルスをステッピングモータ駆動回路14に出力させる。
ステッピングモータ駆動回路14は、アナログ電子時計10の時刻指針を回転駆動するステッピングモータに対してモータ駆動パルスを出力する。
上段分周回路21は、本実施形態において、入力信号の周波数を二分の一に出力する分周器を、8個直列に接続した分周器群を有する分周回路である。上段分周回路21は、発振回路11が出力する基準信号を分周して、128Hzの中間信号2(第2の中間信号)を選択回路24に出力する。なお、この中間信号2を、本実施形態においてQ128と呼ぶことがある。
バッファ回路22は、Q128を波形整形し、モニタ端子(入出力端子)へ出力する。
バッファ回路23は、モニタ端子に出力される信号とモニタ端子から入力される信号とのいずれか一方の信号である中間信号1(第1の中間信号)を選択回路24に出力する。
ここで、図2および図3を参照して選択回路24の回路構成について説明する。
すなわち、選択回路24は、切り替え時間カウント回路26から入力される選択制御信号に基づいて、中間信号1と中間信号2とのいずれか一方の信号を中間信号として下段分周回路25に出力する。
すなわち、選択回路24は、切り替え時間カウント回路26から入力される選択制御信号に基づいて、中間信号1と中間信号2とのいずれか一方の信号を中間信号として下段分周回路25に出力する。
ここで、図4および図5を参照して、モニタ端子に出力される信号とモニタ端子から入力される信号とのいずれか一方の信号である中間信号1から分周信号を生成する場合について説明する。モニタ端子に出力される信号とは、バッファ回路22により波形整形されたQ128(128Hzの信号)である。一方、モニタ端子から入力される信号とは、発振源からモニタ端子へ入力される32768Hzの信号である。
上段分周回路21は、発振回路11の出力信号(32768Hz)を分周し、分周出力をQ128(128Hzの信号)としてバッファ回路22を介してモニタ端子に出力する。
モニタ端子に出力されるQ128は、水晶振動子の精度を測定するために用いられる。また、モニタ端子に出力されるQ128は、バッファ回路23を介し下段分周回路25に入力され、Q64=64Hz、Q32=32Hz、Q16=16Hz、Q8=8Hz、Q4=4Hz、Q2=2Hzと分周され、分周信号であるQ1=1Hz(1sec)信号まで分周される。なお、機器によっては、1Hz以下の信号まで分周されることもある。
ここで、1sec間隔で時計の秒針を動かすためには、制御回路13は、上記のような1secの分周信号に同期してモータ駆動パルスをステッピングモータ駆動回路14からステッピングモータに出力させ、アナログ電子時計10のモータを駆動させる必要がある。
そこで、モニタ端子へ、出力インピーダンスが十分低い発振源を接続し、信号をモニタ端子から入力すれば、下段分周回路25の入力信号は、上段分周回路21の出力であるQ128ではなく、モニタ端子から入力される発振源の信号となる。例えば、発振源からモニタ端子に入力する信号を32768Hzの信号とすると、下段分周回路25へは128Hzの代わりに高い周波数の32768Hzの信号を入力するので、32768/128=256倍の時間加速をすることができる。
モニタ端子に入力される32768Hzの信号はバッファ回路23を介し、下段分周回路25に入力され、Q64=16384Hz、Q32=8192Hz、Q16=4096Hz、Q8=2048Hz、Q4=1024Hz、Q2=512Hzと分周され、分周信号であるQ1=256Hz(3.90625msec)信号まで分周される。
つまり、図4でQ1=1Hzだった信号は、図5において256Hzとなり、1秒を3.90625msecに短縮できる。
なお、本実施形態において、電源印加や、システムのリセット解除といった分周回路起動後では、選択回路24に入力する選択制御信号はLレベルにあるものとする。
また、ここでは、モニタ端子へは、発振源を接続せず、上段分周回路21の出力信号が信号をモニタ端子へ出力する場合について、すなわち下段分周回路25の入力信号がQ128である場合について説明する。
電源印加や、システムのリセット解除により、発振回路11および分周回路12が動作する。
下段分周回路25に入力する中間信号を中間信号1に設定する(ステップST1)。
切り替え時間カウント回路26はLレベルの選択制御信号を、選択回路24に出力する。
これにより、選択回路24は、中間信号1を選択し、下段分周回路25には、上段分周回路21が出力するQ128=128Hzの信号がバッファ回路22およびバッファ回路23を介して入力される。
切り替え時間カウント回路26では、下段分周回路25の分周出力、たとえばQ1=1Hzをカウントする。
所望のカウント時間(所定時間)を切り替え時間10secとすると、切り替え時間カウント回路26は、10sec間カウントするまで切り替え時間に到達したか否かの判定処理を行う。
切り替え時間に到達しない場合、切り替え時間カウント回路26は、ステップST2に戻る(ステップST3−No)。切り替え時間カウント回路26は、選択回路24の選択する信号が中間信号1となるようにLレベルの選択制御信号を、選択回路24に出力し続ける。
一方、切り替え時間に到達した場合、切り替え時間カウント回路26は、ステップST4に進む(ステップST3−Yes)。
切り替え時間カウント回路26はHレベルの選択制御信号を、選択回路24に出力する。
これにより、選択回路24は、中間信号2を選択し、下段分周回路25には、上段分周回路21が出力するQ128=128Hzの信号が入力される。すなわち、切り替え時間10secの間、モニタ端子から加速する発振信号が入力されなければ、中間信号は中間信号1から中間信号2に切り替わってもQ128=128Hz信号のままである。
発振回路11および分周回路12が動作している間、切り替え時間カウント回路26はHレベルの選択制御信号を、選択回路24に出力し続ける。
この動作により、選択回路24が中間信号1を選択中は、モニタ端子からの加速入力を下段分周回路25に入力することができるが、中間信号2に切り替わった後は、モニタ端子からの加速入力を下段分周回路25に入力することは出来なくなる。
図7は、モニタ端子へ、出力インピーダンスが十分低い発振源を接続し、発振源からモニタ端子に入力する信号を32768Hzの信号とする場合について示している。
切り替え時間カウント回路26はLレベルの選択制御信号を、選択回路24に出力する。
これにより、選択回路24は、中間信号1を選択し、下段分周回路25には、モニタ端子から入力される32768Hzの信号が入力される。
切り替え時間カウント回路26では、下段分周回路25の分周出力、たとえばQ1=256Hzをカウントする。
切り替え時間カウント回路26は、所定時間をカウントするまで切り替え時間に到達したか否かの判定処理を行う。
切り替え時間に到達しない場合、切り替え時間カウント回路26は、選択回路24の選択する信号が中間信号1となるようにLレベルの選択制御信号を、選択回路24に出力し続ける。
一方、切り替え時間に到達した場合、切り替え時間カウント回路26は、Hレベルの選択制御信号を、選択回路24に出力する。
発振回路11および分周回路12が動作している間、切り替え時間カウント回路26はHレベルの選択制御信号を、選択回路24に出力し続ける。
この動作により、選択回路24が中間信号1を選択中は、モニタ端子からの加速入力を下段分周回路25に入力することができるが、中間信号2に切り替わった後は、モニタ端子からの加速入力を下段分周回路25に入力することは出来なくなる。
なお、図7において、Q1=256Hzの信号を、切り替え時間がカウントUP(選択制御信号をLレベルからHレベルに変化)するまで分周信号として出力させている。しかし、実際のところは、モータ駆動パルスを実時間パルス(1秒ごとにモータを駆動させるパルス)とした場合をテストするため、切り替え時間がカウントUPする直前においてはモニタ端子に接続される発振源の出力信号の周波数を低くして、分周信号をQ1=1Hzに近い信号としている。
例えば、実施形態の説明では、上段分周回路21の段数を8段、下段分周回路25の段数を7段としたが、この段数に限られるものではない。また、分周回路12が出力する分周信号を1信号として説明したが、分周信号は複数あってもよい。
Claims (5)
- 発振回路が発生する基準信号を分周する第1の分周回路と、
前記第1の分周回路の出力信号を、外部へ出力する入出力端子と、
前記入出力端子に出力される信号と前記入出力端子から入力される信号とのいずれか一方の信号である第1の中間信号と、前記第1の分周回路の出力信号である第2の中間信号とのいずれか一方を中間信号として出力する選択回路と、
前記中間信号を分周する第2の分周回路と、
分周回路起動後の所定時間をカウントして、前記所定時間の経過後、前記選択回路が出力する前記中間信号を前記第1の中間信号から前記第2の中間信号に切り替える切り替え時間カウント回路と、
を備えることを特徴とする分周回路。 - 前記第2の分周回路は入力信号の周波数を二分の一にして出力信号を出力する分周器を、複数直列に接続した分周器群を有する分周回路であって、前記切り替え時間カウント回路は前記分周器群のうちのいずれか一つの分周器の出力信号に基づいて前記所定時間をカウントすることを特徴とする請求項1に記載の分周回路。
- 前記第1の中間信号のうち前記入出力端子から入力される信号の周波数は前記第2の中間信号の周波数より高いことを特徴とする請求項1または請求項2に記載の分周回路。
- 発振回路が発生する基準信号を分周する第1の分周回路と、
前記第1の分周回路の出力信号を、外部へ出力する入出力端子と、
前記入出力端子に出力される信号と前記入出力端子から入力される信号とのいずれか一方の信号である第1の中間信号と、前記第1の分周回路の出力信号である第2の中間信号とのいずれか一方を中間信号として出力する選択回路と、
前記中間信号を分周する第2の分周回路と、
切り替え時間カウント回路と、を備えた分周回路の制御方法であって、
前記切り替え時間カウント回路は、分周回路起動後の所定時間をカウントして、前記所定時間の経過後、前記選択回路が出力する前記中間信号を前記第1の中間信号から前記第2の中間信号に切り替える、
ことを特徴とする分周回路の制御方法。 - 請求項1から請求項3のいずれか一項に記載の分周回路と、
時刻指針を回転駆動するステッピングモータと、
前記ステッピングモータにモータ駆動パルスを出力するステッピングモータ駆動回路と、
前記分周回路が出力する分周信号に同期した前記モータ駆動パルスを前記ステッピングモータ駆動回路に出力させる制御回路と、
を備えることを特徴とするアナログ電子時計。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101396A JP6498031B2 (ja) | 2015-05-18 | 2015-05-18 | 分周回路、分周回路の制御方法およびアナログ電子時計 |
US15/072,749 US10180661B2 (en) | 2015-05-18 | 2016-03-17 | Frequency division circuit, method of controlling frequency division circuit, and analog electronic timepiece |
CN201610324527.9A CN106168751B (zh) | 2015-05-18 | 2016-05-17 | 分频电路、分频电路的控制方法以及模拟电子钟表 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101396A JP6498031B2 (ja) | 2015-05-18 | 2015-05-18 | 分周回路、分周回路の制御方法およびアナログ電子時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016217817A true JP2016217817A (ja) | 2016-12-22 |
JP6498031B2 JP6498031B2 (ja) | 2019-04-10 |
Family
ID=57324421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015101396A Active JP6498031B2 (ja) | 2015-05-18 | 2015-05-18 | 分周回路、分周回路の制御方法およびアナログ電子時計 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10180661B2 (ja) |
JP (1) | JP6498031B2 (ja) |
CN (1) | CN106168751B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN211909144U (zh) | 2020-05-13 | 2020-11-10 | 深圳市原泽电子有限公司 | 一种集成分频电路的喇叭 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5570777A (en) * | 1978-11-22 | 1980-05-28 | Seiko Instr & Electronics Ltd | Test circuit for electronic watch |
JP2000338186A (ja) * | 1999-05-25 | 2000-12-08 | Seiko Clock Inc | 分周テスト機能付集積回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5614007B2 (ja) * | 1974-08-19 | 1981-04-01 | ||
US4293939A (en) * | 1977-07-08 | 1981-10-06 | Citizen Watch Company Limited | Electronic timepiece having an alarm system |
DE2949947C2 (de) * | 1979-12-12 | 1982-06-24 | Braun Ag, 6000 Frankfurt | Schaltungsanordnung zum Steuern und Regeln eines kollektorlosen Elektromotors mit einem permanentmagnetischen Läufer |
US6587811B2 (en) * | 2000-11-28 | 2003-07-01 | Scientific Technologies Incorporated | System and method for delay line testing |
JP2007114031A (ja) * | 2005-10-20 | 2007-05-10 | Seiko Epson Corp | 半導体装置及びそれを備える電子機器 |
TW200801550A (en) * | 2006-01-06 | 2008-01-01 | Koninkl Philips Electronics Nv | IC testing methods and apparatus |
JP4731414B2 (ja) * | 2006-06-26 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびそのテスト方法 |
JP5184680B2 (ja) * | 2010-09-15 | 2013-04-17 | シャープ株式会社 | 分周回路およびそれを備えたpll回路並びに半導体集積回路 |
JP5630510B2 (ja) * | 2013-02-05 | 2014-11-26 | カシオ計算機株式会社 | アナログ電子時計 |
-
2015
- 2015-05-18 JP JP2015101396A patent/JP6498031B2/ja active Active
-
2016
- 2016-03-17 US US15/072,749 patent/US10180661B2/en active Active
- 2016-05-17 CN CN201610324527.9A patent/CN106168751B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5570777A (en) * | 1978-11-22 | 1980-05-28 | Seiko Instr & Electronics Ltd | Test circuit for electronic watch |
JP2000338186A (ja) * | 1999-05-25 | 2000-12-08 | Seiko Clock Inc | 分周テスト機能付集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US10180661B2 (en) | 2019-01-15 |
JP6498031B2 (ja) | 2019-04-10 |
CN106168751A (zh) | 2016-11-30 |
US20160342139A1 (en) | 2016-11-24 |
CN106168751B (zh) | 2019-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180336B2 (en) | Glitch-free clock switching apparatus | |
JP6320705B2 (ja) | 初期位相可変リング発振器 | |
US9310773B2 (en) | Analog electronic timepiece | |
JP6498031B2 (ja) | 分周回路、分周回路の制御方法およびアナログ電子時計 | |
US20080012605A1 (en) | Glitch-free clock switcher | |
US8841954B2 (en) | Input signal processing device | |
JP5154901B2 (ja) | 信号生成回路 | |
US20150102862A1 (en) | Oscillator | |
JPH1198007A (ja) | 分周回路 | |
WO2011108186A1 (ja) | Pll回路 | |
US4526475A (en) | Analog display electronic timepiece with multi-speed hand movement | |
CN109981085B (zh) | 时钟监控电路 | |
US7456763B2 (en) | Semiconductor device having an A/D conversion circuit | |
JP6853093B2 (ja) | カウンタ回路 | |
JP2009152886A (ja) | クロック生成回路およびその使用方法 | |
KR100238208B1 (ko) | 동기식 직렬 입출력 회로 | |
JP2009071160A (ja) | 測定システム及び測定回路 | |
US8841939B2 (en) | Switching control circuit and switching device | |
JP2006525750A (ja) | 波形グリッチ防止方法 | |
KR910009811B1 (ko) | 주파수 카운터 | |
KR101634674B1 (ko) | 분주 신호 생성 방법과 이를 위한 주파수 분주기 | |
JP2020169825A (ja) | 電子時計 | |
KR920003854B1 (ko) | 고속클럭 발생기 | |
JP2007114031A (ja) | 半導体装置及びそれを備える電子機器 | |
JP2014165623A (ja) | 周波数調整回路および周波数調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6498031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |