JP2016213253A - Through electrode substrate and interposer using through electrode substrate and semiconductor device - Google Patents
Through electrode substrate and interposer using through electrode substrate and semiconductor device Download PDFInfo
- Publication number
- JP2016213253A JP2016213253A JP2015093383A JP2015093383A JP2016213253A JP 2016213253 A JP2016213253 A JP 2016213253A JP 2015093383 A JP2015093383 A JP 2015093383A JP 2015093383 A JP2015093383 A JP 2015093383A JP 2016213253 A JP2016213253 A JP 2016213253A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode substrate
- substrate
- tangent
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置に関する。開示される一実施形態は、貫通電極基板に形成された貫通孔の側壁の形状に関する。 The present invention relates to a through electrode substrate, an interposer using the through electrode substrate, and a semiconductor device. One disclosed embodiment relates to a shape of a side wall of a through hole formed in a through electrode substrate.
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。このような集積回路には、回路動作のために必要な電源やロジック信号を外部装置(チップ)から入力するための接続端子が配置されている。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、チップの接続端子のピッチと比較して数倍から数十倍程度小さい。 In recent years, integrated circuits have become more miniaturized and complicated with higher performance of integrated circuits. In such an integrated circuit, a connection terminal for inputting a power supply and a logic signal necessary for circuit operation from an external device (chip) is arranged. However, the connection terminals on the integrated circuit are arranged at a very narrow pitch due to the miniaturization and complexity of the integrated circuit, which is several to several tens of times smaller than the pitch of the connection terminals of the chip.
上記のように、各々の接続端子のピッチが異なる集積回路とチップとを接続する場合に、接続端子のピッチサイズを変換するための仲介基板となるインターポーザが用いられる。インターポーザでは、基板の一方の面に配置された配線には集積回路が実装され、他方の面に配置された配線にはチップが実装され、基板の両面にそれぞれ配置された配線同士は当該基板を貫通する貫通電極によって接続されている。 As described above, an interposer serving as an intermediary substrate for converting the pitch size of connection terminals is used when an integrated circuit and a chip having different connection terminal pitches are connected. In the interposer, an integrated circuit is mounted on the wiring arranged on one surface of the substrate, a chip is mounted on the wiring arranged on the other surface, and the wiring arranged on both sides of the substrate is connected to the substrate. They are connected by penetrating through electrodes.
また、インターポーザとしては、シリコン基板を使用した貫通電極基板であるTSV(Through-Silicon Via)やガラス基板を使用した貫通電極基板であるTGV(Through-Glass Via)が開発されている(例えば、特許文献1)。特に、TGVの場合、例えば4.5世代と呼ばれる、ガラス基板の縦横サイズが730mm×920mmの大型のガラス基板を使用して製造することができるため、製造コストを下げることができる点で有利である。また、TGVの場合、ガラス基板の特性である透明性を利用した部品への展開を図ることができる点で有利である。 As interposers, TSV (Through-Silicon Via), which is a through electrode substrate using a silicon substrate, and TGV (Through-Glass Via), which is a through electrode substrate using a glass substrate, have been developed (for example, patents). Reference 1). In particular, in the case of TGV, for example, it can be manufactured using a large glass substrate having a vertical and horizontal size of 730 mm × 920 mm called the 4.5th generation, which is advantageous in that the manufacturing cost can be reduced. is there. Moreover, in the case of TGV, it is advantageous at the point which can expand | deploy to the components using the transparency which is the characteristic of a glass substrate.
しかし、集積回路の微細化・複雑化に伴い、TSVやTGVにおいて貫通孔のアスペクト比(孔径に対する孔の深さ)が大きくなると、貫通孔に充填される貫通電極の埋め込み性又は貫通電極に用いられる薄膜の付き回り性が悪くなってしまう。貫通電極の埋め込み性又は付き回り性が悪くなると、上記の基板の両面にそれぞれ配置された配線同士の電気的接続を確保することができなくなる。又は、当該配線同士の電気的接続がかろうじて確保された場合であっても、貫通電極が貫通孔の一部の領域にしか形成できなくなってしまう。このような場合、貫通孔の一部の領域に形成された貫通電極に電流が集中するため、過剰な自己発熱による貫通電極の破壊などの問題が発生してしまう。つまり、上記のように、貫通電極の埋め込み性又は付き回り性が悪いと、貫通電極基板としての信頼性が悪化することが問題となる。 However, when the aspect ratio of the through hole (hole depth with respect to the hole diameter) in TSV or TGV increases with the miniaturization and complexity of the integrated circuit, it is used for the embedding property of the through electrode filled in the through hole or the through electrode. As a result, the throwing power of the thin film is deteriorated. If the penetrating property of the through electrode or the throwing power of the through electrode is deteriorated, it becomes impossible to ensure electrical connection between the wirings arranged on both surfaces of the substrate. Or even if it is a case where the electrical connection of the said wiring is barely ensured, a penetration electrode will be able to be formed only in the one part area | region of a through-hole. In such a case, current concentrates on the through electrode formed in a partial region of the through hole, which causes problems such as destruction of the through electrode due to excessive self-heating. In other words, as described above, when the penetrating electrode is poorly embedded or attached, the reliability of the penetrating electrode substrate deteriorates.
本発明は、そのような課題に鑑みてなされたものであり、信頼性の高い貫通電極基板を提供することを目的とする。 The present invention has been made in view of such a problem, and an object thereof is to provide a highly reliable through electrode substrate.
本発明の一実施形態に係る貫通電極基板は、上面、下面、及び上面と下面とを貫通する貫通孔の内部に位置し、頭頂部を備える凸形状の側壁を有する基板と、貫通孔に配置され、上面側に配置された配線と下面側に配置された配線とを電気的に接続する貫通電極と、を有する。 A through electrode substrate according to an embodiment of the present invention is located in a through hole penetrating an upper surface, a lower surface, and an upper surface and a lower surface, and is disposed in the through hole. And a through electrode that electrically connects the wiring arranged on the upper surface side and the wiring arranged on the lower surface side.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above-described through electrode substrate, it is possible to obtain good coverage of the through electrode with respect to the through hole.
また、別の態様において、互いに対向する頭頂部は、貫通孔の孔径が他よりも小さい位置に設けられていてもよい。 Moreover, in another aspect, the top parts which mutually oppose may be provided in the position where the hole diameter of a through-hole is smaller than another.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above-described through electrode substrate, it is possible to obtain good coverage of the through electrode with respect to the through hole.
また、別の態様において、互いに対向する側壁の間隔は、上面及び下面から頭頂部に向かって徐々に狭くなっていてもよい。 Moreover, in another aspect, the space | interval of the mutually opposing side wall may become narrow gradually toward the crown from the upper surface and the lower surface.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができ、上面に配置された配線と下面に配置された配線とを確実に接続することができる。 According to the above-described through-electrode substrate, it is possible to obtain good coverage of the through-electrode with respect to the through-hole, and it is possible to reliably connect the wiring arranged on the upper surface and the wiring arranged on the lower surface.
また、別の態様において、側壁は直線形状を有してもよい。 In another aspect, the side wall may have a linear shape.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができ、貫通孔の側壁の位置による貫通電極の膜厚のムラを抑制することができる。 According to the above-described through-electrode substrate, it is possible to obtain good coverage of the through-electrode with respect to the through-hole, and it is possible to suppress unevenness in the thickness of the through-electrode due to the position of the side wall of the through-hole.
また、別の態様において、側壁は、貫通孔の開口端部から頭頂部に向かって凹形状を有してもよい。 In another aspect, the side wall may have a concave shape from the open end of the through hole toward the crown.
上記の貫通電極基板によれば、貫通電極材料が届きにくい頭頂部付近の側壁に対して、貫通電極材料を成膜しやすくすることができる。 According to the above-described through electrode substrate, the through electrode material can be easily formed on the side wall near the top where the through electrode material is difficult to reach.
また、別の態様において、側壁は、貫通孔の開口端部から頭頂部に向かって凸形状を有してもよい。 In another aspect, the side wall may have a convex shape from the open end of the through hole toward the top of the head.
上記の貫通電極基板によれば、基板の一方から飛来した貫通電極材料が頭頂部を越えて頭頂部よりも基板の他方側に成膜しやすくすることができる。 According to the above through electrode substrate, the through electrode material flying from one side of the substrate can be more easily deposited on the other side of the substrate than the top part beyond the top part.
また、別の態様において、互いに対向する頭頂部を結ぶ長さL1の線分を基準として、上下方向に対称な正方形の角に位置する基準点から、基準点に対向する側の貫通孔の開口端部に位置し、基準点からの鉛直方向の距離がL2である第1接点を通って延びる第1接線と、平面視において基準点から第1接線とは反対方向に延び、側壁又は開口端部に位置する第2接点を通る第2接線と、を仮定した場合、第1接線の鉛直方向に対する角度θ1と第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
となる関係を満たすように各々の角度が設定されてもよい。
Further, in another aspect, the opening of the through hole on the side facing the reference point from the reference point positioned at the corner of the square symmetrical in the vertical direction with reference to the line segment of the length L1 connecting the tops facing each other. A first tangent line that extends through a first contact point that is positioned at the end and has a vertical distance L2 from the reference point, and extends in a direction opposite to the first tangent line from the reference point in plan view, and has a side wall or an open end Assuming that the second tangent line passing through the second contact point located in the section, the angle θ 1 with respect to the vertical direction of the first tangent line and the angle θ 2 with respect to the vertical direction of the second tangent line are θ 1 + θ 2 ≧ 26.5 °
Each angle may be set so as to satisfy the following relationship.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得つつ、貫通孔の開口端部の広がりを抑制することができる。 According to said through-electrode board | substrate, the expansion of the opening edge part of a through-hole can be suppressed, obtaining the favorable covering property of the through-electrode with respect to a through-hole.
また、別の態様において、互いに距離L1で離隔して対向する頭頂部から、頭頂部に対向する側の貫通孔の開口端部に位置し、頭頂部からの鉛直方向の距離がL2である第1接点を通って延びる第1接線と、平面視において頭頂部から第1接線とは反対方向に延び、側壁又は開口端部に位置する第2接点を通る第2接線と、を仮定した場合、第1接線の鉛直方向に対する角度θ1と第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
となる関係を満たすように各々の角度が設定されてもよい。
Moreover, in another aspect, it is located in the opening edge part of the through-hole on the side which opposes a parietal part from the parietal part which mutually opposes apart by the distance L1, and the distance of the perpendicular direction from a parietal part is L2. Assuming a first tangent extending through one contact and a second tangent extending in a direction opposite to the first tangent from the top in a plan view and passing through a second contact located at a side wall or an open end, The angle θ 1 with respect to the vertical direction of the first tangent and the angle θ 2 with respect to the vertical direction of the second tangent are θ 1 + θ 2 ≧ 26.5 °
Each angle may be set so as to satisfy the following relationship.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得つつ、貫通孔の開口端部の広がりを抑制することができる。 According to said through-electrode board | substrate, the expansion of the opening edge part of a through-hole can be suppressed, obtaining the favorable covering property of the through-electrode with respect to a through-hole.
本発明の一実施形態に係る貫通電極基板は、上面、下面、及び上面と下面とを貫通する貫通孔の内部に位置し、凸形状の側壁を有する基板と、貫通孔に配置され、上面側に配置された配線と下面側に配置された配線とを電気的に接続する貫通電極と、を有する貫通電極基板であって、平面視において貫通孔の孔径が最も小さい箇所を示す線分を基準として、上下方向に対称な正方形の角に位置する基準点から、基準点に対向する側の貫通孔の内部に接する第1接線と、平面視において基準点から第1接線とは反対方向に延び、貫通孔の内部に接する第2接線と、を仮定した場合、第1接線の鉛直方向に対する角度θ1と第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
を満たす。
A through electrode substrate according to an embodiment of the present invention is disposed in a through hole penetrating the upper surface, the lower surface, and the upper surface and the lower surface, and is disposed in the through hole and a substrate having a convex side wall. A through electrode substrate having a through electrode electrically connecting the wiring arranged on the lower surface side and the wiring arranged on the lower surface side, and a line segment indicating a portion where the hole diameter of the through hole is the smallest in a plan view A first tangent line that is in contact with the inside of the through hole on the side facing the reference point, and a reference point that extends in the opposite direction from the reference point in plan view Assuming that the second tangent is in contact with the inside of the through hole, the angle θ 1 with respect to the vertical direction of the first tangent and the angle θ 2 with respect to the vertical direction of the second tangent are θ 1 + θ 2 ≧ 26.5 °
Meet.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above-described through electrode substrate, it is possible to obtain good coverage of the through electrode with respect to the through hole.
本発明の一実施形態に係る貫通電極基板は、上面、下面、及び上面と下面とを貫通する貫通孔の内部に位置し、凸形状の側壁を有する基板と、貫通孔に配置され、上面側に配置された配線と下面側に配置された配線とを電気的に接続する貫通電極と、を有する貫通電極基板であって、平面視において貫通孔の孔径が最も小さい箇所を示す線分の一端における基準点から、基準点に対向する側の貫通孔の内部に接する第1接線と、平面視において基準点から第1接線とは反対方向に延び、貫通孔の内部に接する第2接線と、を仮定した場合、第1接線の鉛直方向に対する角度θ1と第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
を満たす。
A through electrode substrate according to an embodiment of the present invention is disposed in a through hole penetrating the upper surface, the lower surface, and the upper surface and the lower surface, and is disposed in the through hole and a substrate having a convex side wall. A through electrode substrate having a through electrode electrically connecting the wiring arranged on the lower surface side and the wiring arranged on the lower surface side, and one end of a line segment indicating a position where the hole diameter of the through hole is the smallest in plan view A first tangent that is in contact with the inside of the through hole on the side facing the reference point from the reference point, a second tangent that extends in a direction opposite to the first tangent from the reference point in plan view and is in contact with the inside of the through hole, Assuming that the angle θ 1 with respect to the vertical direction of the first tangent and the angle θ 2 with respect to the vertical direction of the second tangent are θ 1 + θ 2 ≧ 26.5 °
Meet.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above-described through electrode substrate, it is possible to obtain good coverage of the through electrode with respect to the through hole.
本発明の一実施形態に係るインターポーザは、上記の貫通電極基板と、貫通電極基板の上面側に配置された配線に接続された第1配線構造体と、貫通電極基板の下面側に配置された配線に接続された第2配線構造体と、を有する。 An interposer according to an embodiment of the present invention is arranged on the lower electrode side of the through electrode substrate, the first wiring structure connected to the wiring arranged on the upper surface side of the through electrode substrate, and the through electrode substrate. A second wiring structure connected to the wiring.
上記のインターポーザによれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above interposer, good throwing power of the through electrode with respect to the through hole can be obtained.
本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板に並んで配置された他の基板またはチップを有する。 A semiconductor device according to an embodiment of the present invention includes the above-described through electrode substrate and another substrate or a chip arranged side by side with the through electrode substrate.
上記の半導体装置によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above semiconductor device, it is possible to obtain a good throwing power of the through electrode with respect to the through hole.
本発明の一実施形態に係る貫通電極基板の製造方法は、上面及び下面を有する基板に上面及び下面から基板の内部に向かって径が小さくなる変質層を形成し、変質層をエッチングして、上面側の第1側壁及び下面側の第2側壁によって囲まれた貫通孔を形成し、上面側から第1側壁に第1シード層を形成し、下面側から第2側壁に第2シード層を形成し、第1シード層及び第2シード層上にめっき層を形成する。 In the method for manufacturing a through electrode substrate according to an embodiment of the present invention, an altered layer having a diameter that decreases from the upper surface and the lower surface toward the inside of the substrate is formed on a substrate having an upper surface and a lower surface, and the altered layer is etched. A through hole surrounded by a first sidewall on the upper surface side and a second sidewall on the lower surface side is formed, a first seed layer is formed on the first sidewall from the upper surface side, and a second seed layer is formed on the second sidewall from the lower surface side. A plating layer is formed on the first seed layer and the second seed layer.
上記の貫通電極基板の製造方法によれば、貫通孔内部の側壁に対するシード層の付き回り性を向上させることができる。 According to the above method for manufacturing a through electrode substrate, the throwing power of the seed layer with respect to the side wall inside the through hole can be improved.
また、別の態様において、第1シード層及び第2シード層をスパッタリング法によって形成してもよい。 In another embodiment, the first seed layer and the second seed layer may be formed by a sputtering method.
上記の貫通電極基板の製造方法によれば、従来の成膜装置及び成膜プロセスを用いてシード層を形成することができる。 According to the above method for manufacturing the through electrode substrate, the seed layer can be formed using a conventional film forming apparatus and film forming process.
また、別の態様において、第1側壁と第2側壁との間に他の領域よりも突出した頭頂部が設けられるように貫通孔を形成し、第1シード層を頭頂部よりも上面側の第1端部まで形成し、第2シード層を頭頂部よりも下面側の第2端部まで形成し、めっき層を第1端部及び第2端部の各々から頭頂部に向けて形成してもよい。 In another aspect, a through hole is formed between the first side wall and the second side wall so that a top portion protruding from the other region is provided, and the first seed layer is located on the upper surface side of the top portion. The first seed portion is formed, the second seed layer is formed to the second end portion on the lower surface side than the top portion, and the plating layer is formed from each of the first end portion and the second end portion toward the top portion. May be.
上記の貫通電極基板の製造方法によれば、アスペクト比が高い貫通孔に対して上下電極を安定して接続する貫通電極を得ることができる。 According to the above method for manufacturing a through electrode substrate, it is possible to obtain a through electrode that stably connects the upper and lower electrodes to a through hole having a high aspect ratio.
本発明によれば、信頼性の高い貫通電極基板を提供することができる。 According to the present invention, a highly reliable through electrode substrate can be provided.
以下、図面を参照して本発明に係る貫通電極基板、貫通電極基板の製造方法、並びに貫通電極基板を用いたインターポーザ及び半導体装置について説明する。但し、本発明の貫通電極基板、貫通電極基板の製造方法、並びに貫通電極基板を用いたインターポーザ及び半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、説明の便宜上、上方又は下方という語句を用いて説明するが、上下方向が逆転してもよい。 Hereinafter, a through electrode substrate, a manufacturing method of a through electrode substrate, an interposer using the through electrode substrate, and a semiconductor device according to the present invention will be described with reference to the drawings. However, the through electrode substrate, the manufacturing method of the through electrode substrate, the interposer and the semiconductor device using the through electrode substrate of the present invention can be implemented in many different modes, and the description of the embodiments described below It is not construed as limited to. Note that in the drawings referred to in this embodiment, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted. In addition, for convenience of explanation, the description will be made using the terms “upper” or “lower”, but the vertical direction may be reversed.
〈実施形態1〉
図1乃至図8を用いて、本発明の実施形態1に係る貫通電極基板10の構成、貫通電極基板10の側壁120の形状、基準点320、及び角度θ1及び角度θ2の導出方法について説明する。
<
1 to 8, the configuration of the through
[貫通電極基板10の構成]
図1及び図2を用いて、貫通電極基板10の構成について説明する。図1は、本発明の一実施形態に係る貫通電極基板の概要を示す平面図である。また、図2は、本発明の一実施形態に係る貫通電極基板のA−A’断面図である。図1に示すように、本発明の実施形態1に係る貫通電極基板10では、基板100に貫通孔110が設けられている。また、図2に示すように、貫通電極基板10は、基板100及び貫通電極200を有する。
[Configuration of Through Electrode Substrate 10]
The configuration of the through
基板100は、上面102及び下面104を有する。また、基板100には、上面102と下面104とを貫通する貫通孔110が設けられており、基板100は貫通孔110内部に上面102と下面104とを接続する側壁120を有する。
The
側壁120は、貫通孔110の開口端部126から基板100の上面102に平行な方向(基板100の平面方向)に突出し、頭頂部124を備える凸形状122を有している。つまり、貫通孔110の孔径は上面102又は下面104から頭頂部124に向かって徐々に小さくなる直線形状を有している。換言すると、互いに対向する側壁120の間隔は、上面102及び下面104から頭頂部124に向かって徐々に狭くなっている。
The
凸形状122の頭頂部124における貫通孔110の孔径は、他の箇所よりも小さい。つまり、互いに対向する頭頂部124は、貫通孔110の孔径が他の箇所よりも小さい位置に設けられている。図1に示す貫通孔110では、平面視において、頭頂部124は貫通孔110における最も小さい孔径(内径)に相当する。ここで、図2では、頭頂部124がある一点を示す構造を例示したが、この構造に限定されない。例えば、後述するように、互いに対向する側壁120が平行となる領域を頭頂部124ということもできる。
The hole diameter of the through-
貫通電極200は貫通孔110に配置され、上面102に配置された配線210と下面104に配置された配線220とを電気的に接続する。貫通電極基板10において、貫通電極200はシード層202及びめっき層204を有する。貫通電極200と同様に、配線210はシード層212及びめっき層214を有する。また、配線220はシード層222及びめっき層224を有する。
The through
図2では、シード層202及びめっき層204の厚さが開口端部126から頭頂部124に向かって徐々に薄くなっている。上面102側の側壁120及び下面104側の側壁120の各々に形成されたシード層202は頭頂部124において接続されていてもよく、逆に頭頂部124付近で途切れていてもよい。一方、上面102側の側壁120及び下面104側の側壁120の各々に形成されためっき層204は頭頂部124において互いに接続されている。つまり、めっき層204は頭頂部124において一定上の膜厚で形成されている。
In FIG. 2, the thickness of the
[貫通電極基板10の側壁120の形状]
図3を用いて、配線210及び配線220を安定して接続する貫通電極200を得るための側壁120の形状(貫通孔110の形状)について説明する。つまり、貫通電極200の良好な付き回り性を得るための側壁120の条件について説明する。
[Shape of the
The shape of the side wall 120 (the shape of the through hole 110) for obtaining the through
まず、貫通孔110において、互いに対向する頭頂部124を結ぶ長さL1の線分310を基準として、上下方向に対称な正方形300を仮定する。正方形300の1辺の長さはL1である。次に、正方形300の1つの角を基準点320として定義する。そして、基準点320から貫通孔110の外側、つまり基準点320から頭頂部124の反対方向に向けて延長する直線のうち、貫通孔110の基準点320に対向する側壁120側の開口端部126に位置する第1接点330を通って延びる第1接線340を定義する。換言すると、第1接線340は、基準点320から基準点320に対向する側壁120側の貫通孔110内部に接する、ということもできる。ここで、第1接点330と基準点320との鉛直方向の距離はL2である。
First, in the through-
また、図1に示すように、平面視において基準点320から第1接線340とは反対方向に延びて開口端部126に位置する第2接点360を通る第2接線370を定義する。換言すると、第2接線370は、平面視において第1接線340とは反対方向に延び、貫通孔110内部に接する、ということもできる。上記では、貫通孔110内部として貫通孔110の開口端部126を指しているが、これに限定されない。例えば、後述するように、貫通孔110内部が側壁120であってもよい。
In addition, as shown in FIG. 1, a second
上記のように、第1接線340の鉛直方向350に対する角度をθ1と定義し、第2接線370の鉛直方向350に対する角度をθ2と定義する。これらの角度θ1及び角度θ2は、例えばスパッタリング法などの成膜方法によってシード層202を形成する際に、貫通孔110に対して斜め方向から入射されたスパッタリング原子が基準点320に到達し得る角度に相当する。
As described above, the angle of the
角度θ1及び角度θ2が小さく、アスペクト比(貫通孔110の孔径に対する貫通孔110の深さの比率)が過剰に大きい場合、シード層202の付き回り性が悪くなってしまう。つまり、配線210及び配線220の安定した電気的接続(以降、「上下配線の安定した電気的接続」という)を得ることが難しくなり、最悪の場合、配線210と配線220とが絶縁状態になってしまう。したがって、上下配線の安定した電気的接続を確保するためには、角度θ1及び角度θ2の合計を一定以上の角度にする必要がある。一方で、角度θ1及び角度θ2が大きい場合、上面102及び下面104における貫通孔110の孔径が大きくなる。つまり、アスペクト比が小さくなり、微細パターンを形成することが困難になる。したがって、上下配線の安定した電気的接続に加え、微細化を実現するためには、角度θ1及び角度θ2を一定の範囲内にすることが好ましい。
When the angle θ 1 and the angle θ 2 are small and the aspect ratio (ratio of the depth of the through
そこで、発明者らが上下配線の安定した電気的接続と微細化との両立を鋭意検討した結果、角度θ1及び角度θ2を以下に示す範囲にすることで、上下配線の安定した電気的接続と微細化との両立が実現することを見出した。つまり、貫通電極材料の付き回り性が良好な高アスペクト比の貫通孔を得ることができることを見出した。より具体的には、角度θ1及び角度θ2を[数1]に示す範囲にすることで上下配線の安定した電気的接続を実現することができ、角度θ1及び角度θ2を[数2]に示す範囲にすることで、さらに微細化を実現することができる。ここで、上下配線の安定した電気的接続を実現することを目的とする場合は、少なくとも角度θ1及び角度θ2を[数1]に示す範囲にすればよい。 Therefore, as a result of the intensive study of the stable electrical connection and miniaturization of the upper and lower wirings by the inventors, the angle θ 1 and the angle θ 2 are set to the ranges shown below, so that the stable electrical connection of the upper and lower wirings can be achieved. It has been found that both connection and miniaturization can be realized. That is, it has been found that a through hole having a high aspect ratio in which the through electrode material has a good throwing power can be obtained. More specifically, the angle theta 1 and the angle theta 2 to be able to achieve a stable electrical connection of the upper and lower wiring by the range shown in Equation 1], the angle theta 1 and the angle theta 2 Number By making the range shown in 2], further miniaturization can be realized. Here, for the purpose of realizing stable electrical connection between the upper and lower wirings, at least the angle θ 1 and the angle θ 2 may be in the range shown in [Equation 1].
[数1]
θ1+θ2≧26.5°
[数2]
θα≦θ1<26.5°
[Equation 1]
θ 1 + θ 2 ≧ 26.5 °
[Equation 2]
θα ≦ θ 1 <26.5 °
ここで、θαは互いに対向する頭頂部124間の距離L1と、基準点320と第1接点330との鉛直方向の距離L2と、を用いて以下の式で表される。
[数3]
θα=tan-1(L1/L2)
Here, θα is expressed by the following equation using a distance L1 between the tops 124 facing each other and a vertical distance L2 between the
[Equation 3]
θα = tan −1 (L1 / L2)
なお、線分310は、平面視における貫通孔110の中心(又は、平面視において頭頂部124によって描かれる環状形状の中心)を含む任意の断面において、互いに対向する側壁120の距離(基板100の面方向の距離)が他よりも短い箇所における線分に相当していてもよい。又は、線分310は、平面視において環状に描かれる頭頂部124の中心を通り、当該中心を基準に対向する頭頂部124を結ぶ線分のうち、他よりも短い線分に相当していてもよい。又は、線分310は、平面視における貫通孔110の中心を含む任意の断面において、最も孔径が狭い箇所の距離を示す線分に相当してもよい。
Note that the
また、線分310を基準として、上下方向に対称な正方形300は、線分310が正方形300の面積を2等分するように左右方向(基板100の面方向)に正方形300を貫通する、ということもできる。又は、正方形300は線分310によって長辺の長さがL1、短辺の長さが(L1)/2の長方形に分断される、ということもできる。
Further, a square 300 that is symmetrical in the vertical direction with respect to the
ここで、図1に示す平面視において、第1接線340は上記の線分310と重畳している。ただし、第1接線340と線分310とは必ずしも平面視において重畳する必要はなく、第1接線340が線分310とずれて定義されてもよい。また、図3では、第1接点330が下面104と側壁120との境界付近に位置する構造を例示したが、この構造に限定されない。第1接点330は、基準点320が定義された側の側壁120に対向する側壁120上に定義されてもよい。図3では、頭頂部124に対して下面104側に位置する基準点320から、下面104側の開口端部126に位置する第1接点330に延びる第1接線340を例示したが、上面102側に対しても上記と同様の手法で基準点、接点、及び接線を定義することができる。
Here, in the plan view shown in FIG. 1, the first
[基準点320について]
図4乃至図7を用いて、貫通電極基板10の基準点320について説明する。ここでは、基準点320の説明の便宜上、図3に示す貫通孔110とは異なる形状の貫通孔110Aに対して貫通電極を形成する場合について例示する。ただし、貫通孔110Aの互いに対向する頭頂部124A間の距離は貫通孔110と同様にL1である。図4及び図5は、本発明の一実施形態に係る貫通電極基板において、貫通電極基板の一方及び他方の面側からシード層を形成する工程を示す断面図である。また、図6は、本発明の一実施形態に係る貫通電極基板において、シード層上にめっき層を形成する工程を示す断面図である。また、図7は、本発明の一実施形態に係る貫通電極基板において、貫通電極が完成した状態を示す断面図である。
[Regarding the reference point 320]
The
図4に示すように、貫通孔110Aが形成された基板100に対して、下面104側からスパッタリング法によりシード層202A、222を形成する。シード層202A、222は貫通孔110Aの下面104側の側壁120A及び下面104に形成される。図4に示す断面視において、シード層202Aはシード層端部229まで形成される。
As shown in FIG. 4, seed layers 202 </ b> A and 222 are formed on the
次に、図5に示すように、貫通孔110Aが形成された基板100に対して、上面102側からスパッタリング法によりシード層202B、212を形成する。シード層202B、212は貫通孔110Aの上面102側の側壁120B及び上面102に形成される。図5に示す断面視において、シード層202Bはシード層端部228まで形成される。
Next, as shown in FIG. 5, seed layers 202 </ b> B and 212 are formed on the
次に、図6に示すように、シード層202(202A及び202B)、212、222上にめっき層204(204A及び204B)、214、224を形成する。めっき層204、214、224の形成はシード層202、212、222に通電する電解めっき法によって行われる。めっき層204、214、224はシード層202、212、222から等方的に形成される。つまり、めっき層204Aはシード層端部229からD1方向及びD2方向に等方的に形成され、めっき層204Bはシード層端部228からD3方向及びD4方向に等方的に形成される。なお、シード層端部228、229はシード層の膜厚が薄いため側壁120A、120Bの面方向の抵抗値が高くなり、特にめっき形成初期において形成速度が遅くなる。したがって、シード層端部228、229を起点としためっき層204A、204Bの形成速度は、上面102及び下面104にそれぞれ形成されたシード層212、222を起点としためっき層214、224の形成速度に比べて遅くなる。
Next, plating layers 204 (204A and 204B), 214, and 224 are formed on the seed layers 202 (202A and 202B), 212, and 222 as shown in FIG. The plating layers 204, 214, and 224 are formed by an electrolytic plating method in which the seed layers 202, 212, and 222 are energized. The plating layers 204, 214, 224 are isotropically formed from the seed layers 202, 212, 222. That is, the
ここで、めっき層204AがD1方向に進んでシード層端部229に対向する側壁120Aから成長するめっき層204Aに到達し、めっき層204BがD3方向に進んでシード層端部228に対向する側壁120Bから成長するめっき層204Bに到達すると、貫通孔110Aがめっき層204A及び204Bによって塞がれてしまう。貫通孔110Aがめっき層204によって塞がれてしまうと、めっき層204で塞がれた箇所の内部には新たなめっき液が供給されず、めっき層204の成長が進まなくなる。
Here, the
ここで、上下配線の安定した電気的接続を実現する貫通電極200を得るためには、上記のように貫通孔110Aがめっき層204によって塞がれてしまう前に、シード層端部229からD2方向に成長するめっき層204Aと、シード層端部228からD4方向に成長するめっき層204Bと、が接続される必要がある。つまり、シード層端部228、229間の距離をL1以下にする必要がある。換言すると、シード層端部228、229の位置が図3に示す基準点320の位置と一致する、又はシード層端部228、229の位置が基準点320よりも頭頂部124側に位置する場合に、貫通孔110Aがめっき層204によって塞がれてしまう前にめっき層204Aとめっき層204Bとを接続することができる。
Here, in order to obtain the through
上記のように少なくともシード層202を基準点320まで形成することで、図7に示すように上下配線の安定した電気的接続を実現する貫通電極200を得ることができる。ここで、図4乃至図7に示すように、互いに対向する側壁120A、120Bの頭頂部124Aが平行である場合、線分310は平行な頭頂部124の中点に位置するように仮定されてもよい。
By forming at least the
[角度θ1及び角度θ2の導出方法]
上記の[数1]及び[数2]における角度θ1及び角度θ2の導出方法について説明する。ここで、従来の貫通電極基板において、スパッタリング法によって形成されたシード層の薄膜の付き回り性を示す断面図を図35に示す。図35に示すように、基板900の上面902及び下面904に対して直交する従来の貫通孔910に対して、一般的なスパッタリング法を用いてシード層912、922を形成すると、成膜条件によって多少の変動はあるものの、シード層912、922が形成されるシード層端部929の深さL4は概ね貫通孔910の孔径L3に対して約2倍であることが判っている。つまり、一般的なスパッタリング法によると、アスペクト比が2の付き回り性を得ることが判明していた。図35において、本発明の接線に相当する線の鉛直方向に対する角度θ2αは以下の式から求められる。
[Derivation method of angle θ 1 and angle θ 2 ]
A method for deriving the angle θ 1 and the angle θ 2 in the above [Equation 1] and [Equation 2] will be described. Here, FIG. 35 shows a cross-sectional view showing the throwing power of the thin film of the seed layer formed by the sputtering method in the conventional through electrode substrate. As shown in FIG. 35, when seed layers 912 and 922 are formed using a general sputtering method for a conventional through-
[数4]
θ2α=tan-1(1/2)≒26.5°
[Equation 4]
θ 2 α = tan −1 (1/2) ≈26.5 °
つまり、一般的なスパッタリング法では、基板に対してさまざまな角度を有するスパッタリング原子(成膜材料)が飛来するが、貫通孔における成膜端部(成膜限界)は上記の条件によって制限される。つまり、貫通孔内部のある基準点にスパッタリング原子を到達させるためには、基準点から互いに対向する2つの開口端部へ延びる2つの接線のなす角(例えば、図3に示すθ1+θ2)が26.5°以上であればよい。ここで、従来の構造よりも高いアスペクト比を得るためには、少なくともθ1を26.5°未満にすることが好ましい。同様に、高いアスペクト比を得るためには、θ1をθα以上にすることが好ましい。 That is, in a general sputtering method, sputtering atoms (film formation material) having various angles with respect to the substrate fly, but the film formation end (film formation limit) in the through hole is limited by the above conditions. . That is, in order to allow sputtering atoms to reach a reference point inside the through hole, an angle formed by two tangents extending from the reference point to two opening ends facing each other (for example, θ 1 + θ 2 shown in FIG. 3) May be 26.5 ° or more. Here, in order to obtain an aspect ratio higher than that of the conventional structure, it is preferable that at least θ 1 be less than 26.5 °. Similarly, in order to obtain a high aspect ratio, it is preferable that θ 1 be greater than or equal to θα.
以上のように、本発明の実施形態1に係る貫通電極基板10によると、上下配線の安定した電気的接続を実現する貫通電極200を得ることができるため、信頼性の高い貫通電極基板を提供することができる。
As described above, according to the through
図8は、本発明の一実施形態に係る貫通電極基板において、側壁の形状を説明するための断面図である。図3では、正方形300の角の基準点320に基づいて角度θ1及び角度θ2の導出した。一方で、図8では、第1接線340は頭頂部124から第1接点330を通って延びており、第2接線370は頭頂部124から第2接点360を通って延びている。また、図8では、第2接線370は側壁120に沿って頭頂部124から開口端部126へ延びているが、開口端部126に第2接点360を定義した。
FIG. 8 is a cross-sectional view for explaining the shape of the side wall in the through electrode substrate according to the embodiment of the present invention. In FIG. 3, the angle θ 1 and the angle θ 2 are derived based on the
図8に示すように、頭頂部124に基づいて角度θ1及び角度θ2の導出を行うことで、シード層202を頭頂部124まで形成することができるため、より安定した上下配線の電気的接続を得ることができる。ここで、図8では、頭頂部124がある一点を示す構造を例示したが、この構造に限定されない。例えば、図4乃至図7に示すように、互いに対向する側壁120が平行となる領域を頭頂部124ということもできる。図4乃至図7に示すように、互いに対向する側壁120A、120Bの頭頂部124Aが平行である場合、第1接線340及び第2接線370は、それぞれ平行な頭頂部124の中点(基準点)と第1接点330及び第2接点360とを通る直線として定義される。
As shown in FIG. 8, the angle θ 1 and the angle θ 2 are derived based on the
〈実施形態1の変形例〉
図9乃至図11を用いて実施形態1の変形例について説明する。実施形態1の変形例では、実施形態1とは異なる側壁120の形状及び角度θ1及び角度θ2の導出方法について説明する。
<Modification of
A modification of the first embodiment will be described with reference to FIGS. 9 to 11. In the modification of the first embodiment, a method for deriving the shape of the
図9は、本発明の一実施形態の変形例に係る貫通電極基板の断面図である。図9に示すように、貫通電極基板11の側壁120Cは開口端部126Cから頭頂部124Cに向かって貫通孔110Cの内部の方向に凹形状を有している。つまり、側壁120Cは、開口端部126Cから頭頂部124Cに向かって鉛直方向に対する傾斜角が大きくなっている。貫通電極基板11は図9に示すような側壁120Cを有することで、スパッタリング原子が届きにくい頭頂部124C付近の側壁120Cに対して、スパッタリング原子が成膜されやすくなる。貫通孔110Cに対して直進性が非常に高い一部のスパッタリング原子は、貫通孔110Cを通過してしまうが、貫通電極基板11によると、頭頂部124C付近の側壁120Cは鉛直方向に対して傾斜角が大きいため、上記の直進性が高いスパッタリング原子を頭頂部124C付近の側壁120Cに成膜することができる。したがって、上面102C側のシード層202Cと下面104側のシード層202Dとを近づけることができるため、より安定した上下配線の電気的接続を得ることができる。
FIG. 9 is a cross-sectional view of a through electrode substrate according to a modification of one embodiment of the present invention. As shown in FIG. 9, the
図10は、本発明の一実施形態の他の変形例に係る貫通電極基板の断面図である。図10に示すように、貫通電極基板12の側壁120Eは開口端部126Eから頭頂部124Eに向かって貫通孔110Eの内部の方向に凸形状を有している。つまり、側壁120Eは、開口端部126Eから頭頂部124Eに向かって鉛直方向に対する傾斜角が小さくなっている。また、貫通電極基板12では、シード層202E、202Fが頭頂部124E付近にも形成されている。貫通電極基板12は図10に示すような側壁120Eを有することで、例えば上面102側から飛来したスパッタリング原子が頭頂部124Eを越えて頭頂部124Eよりも下面104E側に成膜されやすくなる。したがって、シード層202Eとシード層202Fとが頭頂部124Eで途切れることが抑制され、シード層202E、202Fを頭頂部124E付近に形成することができる。
FIG. 10 is a cross-sectional view of a through electrode substrate according to another modification of the embodiment of the present invention. As shown in FIG. 10, the
図11は、図10に示す貫通電極基板において、側壁の形状を説明するための断面図である。図3では、第2接点360が開口端部126に位置していた。一方で図11では、第2接点360Gは側壁120Gに位置している。図11に示す場合でも、まず貫通孔110Gにおいて、互いに対向する頭頂部124Gを結ぶ長さL5の線分310Gを基準として、上下方向に対称な正方形300Gを仮定する。正方形300Gの1辺の長さはL5である。次に、正方形300Gの1つの角を基準点320Gとして定義する。
FIG. 11 is a cross-sectional view for explaining the shape of the sidewall in the through electrode substrate shown in FIG. In FIG. 3, the
そして、基準点320Gから貫通孔110Gの外側、つまり基準点320Gから頭頂部124Gの反対方向に向けて延長する直線のうち、貫通孔110Gの基準点320Gに対向する側壁120G側の開口端部126Gに位置する第1接点330Gを通って延びる第1接線340Gを定義する。ここで、第1接点330Gと基準点320Gとの鉛直方向の距離はL6である。また、図3に示す実施形態1と同様に、平面視において基準点320Gから第1接線340Gとは反対方向に延びて側壁120Gに位置する第2接点360Gを通る第2接線370Gを定義する。第1接線340Gの鉛直方向350Gに対する角度をθ1と定義し、第2接線370Gの鉛直方向350Gに対する角度をθ2と定義する。
Of the straight lines extending from the
上記のように、第2接点360Gは開口端部126Gだけでなく、側壁120Gに位置していてもよい。また、第2接点360Gと同様に、第1接点330Gも開口端部126Gに限定されず、側壁120Gに位置していてもよい。
As described above, the
図12乃至図29を用いて、本発明の実施形態2に係るインターポーザ20の構成及び製造方法について説明する。実施形態2では、インターポーザ20の貫通電極基板として実施形態1で説明した貫通電極基板10を用いた例について説明する。
A configuration and a manufacturing method of the
図12は、本発明の一実施形態に係るインターポーザの概要を示す平面図である。また、図13は、本発明の一実施形態に係るインターポーザのB−B’断面図である。図12及び図13に示すように、本発明の実施形態2に係るインターポーザ20は、上面501及び下面502を有し、上面501と下面502とを貫通する貫通孔520が設けられた基板500と、貫通孔520の内部に配置され、上面501と下面502とを接続する貫通電極510とを有する。
FIG. 12 is a plan view showing an outline of an interposer according to an embodiment of the present invention. FIG. 13 is a B-B ′ sectional view of an interposer according to an embodiment of the present invention. As shown in FIGS. 12 and 13, the
図13において、貫通電極510はシード層511及びめっき層512を含み、シード層511は貫通孔520の側壁504上に配置され、めっき層512はシード層511上に配置される。めっき層512を電解めっき法で形成する場合、シード層511に通電することでめっき層512を形成する。また、シード層511はめっき層512が基板100中に拡散することを抑制する材料を用いる。貫通孔520の形状は図2に示す貫通孔110と同様に、貫通孔520の開口端部506から側壁504に備えられた頭頂部508に向かって徐々に孔径が小さくなる形状である。貫通孔520の形状には、図7に示す貫通孔110A、図9に示す貫通孔110C、又は図10に示す貫通孔110Eの形状を適用することができる。
In FIG. 13, the through
基板500の上面501側には、第1絶縁層540と第1配線550とが配置されている。第1絶縁層540には、基板500の上面501及び貫通電極510の一部の上に配置され、貫通電極510の一部を露出する開口部541が設けられている。つまり、第1絶縁層540は、少なくとも一部が貫通電極510に接し、他の一部が外部に露出されるように配置されている。第1配線550は、第1絶縁層540上及び開口部541内部に配置され、貫通電極510と電気的に接続される。また、第1配線550は、第1絶縁層540上及び貫通電極510上に配置されたシード層551と、シード層551上に配置されためっき層552とを含む。ここで、第1絶縁層540及び第1配線550を第1配線構造体ということもできる。
A first insulating
また、基板500の下面502側にも上面501側と同様に、第2絶縁層560と第2配線570とが配置されている。第2絶縁層560には、基板500の下面502及び貫通電極510の一部の上に配置され、貫通電極510の一部を露出する開口部561が設けられている。つまり、第2絶縁層560は、少なくとも一部が貫通電極510に接し、他の一部が外部に露出されるように配置されている。第2配線570は、第2絶縁層560上及び開口部561内部に配置され、貫通電極510と電気的に接続される。また、第2配線570は、第2絶縁層560上及び貫通電極510上に配置されたシード層571と、シード層571上に配置されためっき層572とを含む。ここで、第2絶縁層560及び第2配線570を第2配線構造体ということもできる。
Further, the second insulating
基板500としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が2×10-6[/K]以上17×10-6[/K]以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。基板500の厚さは、特に制限はないが、例えば、100μm以上800μm以下の厚さの基板を使用することができる。基板100の厚さは、より好ましくは、200μm以上400μm以下であるとよい。上記の基板の厚さの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。また、上記の基板の厚さの上限よりも基板が厚くなると貫通孔の形成工程が長くなる。その影響で、製造工程が長期化し、製造コストも上昇してしまう。
As the
シード層511は、下地の基板500と密着性がよい導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層512が銅(Cu)を含む場合、シード層511は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。ここで、シード層511の厚さは、特に制限はないが、例えば、50nm以上400nm以下の範囲で適宜選択することができる。
The
めっき層512は、シード層511との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。めっき層512は貫通孔520内部の側壁504に沿って配置されている。つまり、貫通孔520の内部には空洞が設けられている。ただし、上記の構造に限定されることはなく、貫通孔520内部がめっき層512によって充填されていてもよい。又は側壁504に沿って配置されためっき層512の内側の領域に樹脂材料などの充填材料が配置されていてもよい。
For the
第1絶縁層540及び第2絶縁層560は、ガスや水分を透過する性質を有する樹脂層を使用することができる。樹脂層としては、上記のポリイミドの他に、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR−4、FR−5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記の樹脂は単体で用いられてもよく、2種類以上の樹脂を組み合わせて用いられてもよい。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。ここで、第1絶縁層540及び第2絶縁層560に使用する樹脂は、応力緩和を目的として、常温にて1×109[dyne/cm2]以下のヤング率を有する樹脂を使用してもよい。
As the first insulating
また、第1絶縁層540及び第2絶縁層560は樹脂層に限定されず、無機絶縁層を使用することもできる。無機絶縁層としては、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸化アルミニウム(Al2O3)、窒化アルミニウム(AlN)、シリコンカーバイト(SiC)、窒化シリコンカーバイト(SiCN)、炭素添加シリコンオキサイド(SiOC)などを使用することができる。ここで、第1絶縁層540及び第2絶縁層560として、上記の無機絶縁層を単層で使用してもよく、積層で使用してもよい。また、第1絶縁層540及び第2絶縁層560として、樹脂層と無機絶縁層とを積層してもよい。
In addition, the first insulating
また、第1絶縁層540及び第2絶縁層560として、フィルム状樹脂を用いることができる。フィルム状樹脂とは、1μm以上100μm以下のフィルムであり、基板に形成する前からフィルム状となっている樹脂である。フィルム状樹脂は、シート状樹脂又はラミネート状樹脂ということもできる。
Further, as the first insulating
シード層551、571は、下地の第1絶縁層540及び第2絶縁層560と密着性がよい導電材料を使用することができる。例えば、シード層511と同様に、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層552、572が銅(Cu)を含む場合、シード層551、571は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。ここで、シード層551、571の厚さは、特に制限はないが、例えば、20nm以上1μm以下の範囲で適宜選択することができる。また、シード層551、571の厚さは、より好ましくは100nm以上300nm以下であるとよい。
The seed layers 551 and 571 can be formed using a conductive material having good adhesion to the first insulating
めっき層552、572は、シード層551、571との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、めっき層512と同様に、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。
For the plating layers 552 and 572, a conductive material having good adhesion to the seed layers 551 and 571 and high electrical conductivity can be used. For example, as with the
以上のように、実施形態2に係るインターポーザ20によると、上下配線の安定した電気的接続を実現する貫通電極510を得ることができるため、信頼性の高いインターポーザを提供することができる。また、第1絶縁層540及び第2絶縁層560がガスや水分を透過するため、貫通孔520内部の空洞に含まれるガスや水分を外部に放出しやすくなる。したがって、貫通電極510の酸化を抑制することができ、インターポーザ20を構成する材料から放出されるガスが充満し、貫通孔520内部の内圧が上昇することに起因する破裂などの問題を抑制することができる。
As described above, according to the
[貫通電極基板の製造方法]
図14乃至図29を用いて、本発明の実施形態2に係るインターポーザ20の製造方法を説明する。図14乃至図29において、図13に示す要素と同じ要素には同一の符号を付した。ここで、貫通電極基板としてガラス基板を使用したガラスインターポーザの製造方法について説明する。
[Method of manufacturing through electrode substrate]
A method for manufacturing the
図14は、本発明の一実施形態に係るインターポーザの製造方法において、基板内部にレーザ光を照射する工程を示す断面図である。図14では、フェムト秒レーザを基板500に照射することで、貫通孔を形成したい領域の基板の材料を変質させ、エッチングする方法について説明する。ここで、光源600から出射されたレーザ光601は基板500の上面501側から入射され、基板500の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光601が焦点を結んだ位置では、高いエネルギーが基板500に供給され、基板の材料が変質する。例えば、図13に示すように、開口端部506から側壁504に備えられた頭頂部508に向かって徐々に孔径が小さくなる形状の貫通孔520を形成したい場合、レーザ光601の焦点サイズを変化させながら光源600を基板の板厚方向に走査すればよい。
FIG. 14 is a cross-sectional view showing a step of irradiating a substrate with laser light in the method of manufacturing an interposer according to an embodiment of the present invention. FIG. 14 illustrates a method of etching by changing the material of the substrate in a region where a through hole is to be formed by irradiating the
上記では、変質層を形成する方法としてフェムト秒レーザを用いた製造方法を例示したが、フェムト秒レーザ以外の方法で変質層を形成することができる。例えば、波長λのパルスレーザをレンズで集光することで変質層を形成してもよい。 In the above, the manufacturing method using the femtosecond laser is exemplified as the method for forming the deteriorated layer, but the deteriorated layer can be formed by a method other than the femtosecond laser. For example, the altered layer may be formed by condensing a pulse laser having a wavelength λ with a lens.
上記のレーザのパルス幅、波長、及びエネルギー等は、基板に用いられる材質の組成及び吸収係数等に応じて適宜設定される。例えば、ガラス基板に変質層を形成する場合、パルスレーザのパルス幅は1ナノ秒(nsec)以上200nsec以下の範囲とするとよい。パルス幅が下限よりも短いと、高価なレーザ発振器が必要となり、パルス幅が上限よりも長いと、レーザパルスの尖頭値が低下して加工性が低下するという問題が生じる。また、パルスレーザの波長λは、535nm以下とするとよい。波長λが上限よりも長いと、照射スポットが大きくなるため、微小孔を形成することが困難になる、及び熱の影響で照射スポットの周囲が割れやすくなるという問題が生じる。 The pulse width, wavelength, energy, and the like of the laser are appropriately set according to the composition of the material used for the substrate, the absorption coefficient, and the like. For example, when an altered layer is formed on a glass substrate, the pulse width of the pulse laser is preferably in the range of 1 nanosecond (nsec) to 200 nsec. When the pulse width is shorter than the lower limit, an expensive laser oscillator is required, and when the pulse width is longer than the upper limit, the peak value of the laser pulse is lowered and the workability is lowered. The wavelength λ of the pulse laser is preferably 535 nm or less. When the wavelength λ is longer than the upper limit, the irradiation spot becomes large, so that it becomes difficult to form a microhole, and the surroundings of the irradiation spot are likely to be broken due to heat.
図15は、本発明の一実施形態に係るインターポーザの製造方法において、基板内部に変質領域を形成する工程を示す断面図である。図15に示すように、上記のレーザ照射によって基板500には上面501及び下面502から基板500の内部に向かって径が小さくなる変質領域503が形成される。変質領域503は所望の貫通孔の形状に合わせて、適宜形状を変更することができる。ここで、変質領域503の領域が後の貫通孔520になるため、所望の貫通孔520の大きさに合わせて変質領域を調整すればよい。
FIG. 15 is a cross-sectional view showing a process for forming a denatured region inside a substrate in the method of manufacturing an interposer according to an embodiment of the present invention. As shown in FIG. 15, an altered
ここで、変質領域について詳しく説明する。上記のように、ガラス基板のレーザ光が照射された領域では、光化学的な反応が起きる。その結果、レーザ光が照射された領域では、E´センターや非架橋酸素などの欠陥、及び/又は、レーザ照射による急熱・急冷によって発生した、高温度域における疎なガラス構造が生成される。上記の欠陥及び疎なガラス構造は、レーザ光の照射を行っていない領域のガラス基板に比べて所定のエッチング液に対してエッチングされやすくなる。 Here, the altered region will be described in detail. As described above, a photochemical reaction occurs in the region of the glass substrate irradiated with the laser light. As a result, in the region irradiated with the laser beam, defects such as E ′ center and non-bridging oxygen, and / or a sparse glass structure in a high temperature range generated by rapid heating / cooling due to laser irradiation are generated. . The defect and the sparse glass structure are more easily etched with a predetermined etching solution than a glass substrate in a region where laser light irradiation is not performed.
図16は、本発明の一実施形態に係るインターポーザの製造方法において、薬液を使用して基板の変質領域をエッチングする工程を示す断面図である。基板500を薬液611に浸漬させると、変質領域503には微小な孔や微小な溝が形成されるため、変質領域503は変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板500全体を薬液611に浸漬させることで変質領域503が選択的に又は変質していない領域に比べて早い速度でエッチングされる。図16では、容器610に入れられた薬液611に基板500を浸漬することで上面501側及び下面502側の両面側からエッチングを行う方法を示す。
FIG. 16 is a cross-sectional view showing a process of etching a denatured region of a substrate using a chemical solution in the method of manufacturing an interposer according to an embodiment of the present invention. When the
ここで、エッチングに使用する薬液611は、変質領域503以外の領域に対して変質領域503を選択的又は早いエッチングレートでエッチングできる薬液を用いる。例えば、基板500がガラス基板であれば、フッ酸(HF)、バッファードフッ酸(BHF)、界面活性剤添加バッファードフッ酸(LAL)などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。スピンコート式のエッチングを行う場合は、片面ずつ処理を行う。ここで、エッチング液、エッチング時間、エッチング処理温度については、形成された変質領域503の形状や、目的とする貫通孔の加工形状に応じて適宜選択されてもよい。
Here, as the
図17は、本発明の一実施形態に係るインターポーザの製造方法において、基板に貫通孔を形成する工程を示す断面図である。上記の薬液611を使用したエッチングによって変質領域503を除去することで、上面501側の第1側壁504A及び下面502側の第2側壁504Bによって囲まれた貫通孔520を形成する。図17に示すように、第1側壁504Aと第2側壁504Bとの間に他の領域よりも突出した頭頂部508が設けられている。ここで、貫通孔520の平面視における形状には特に制限はなく、例えば円形でもよく、それ以外にも矩形や多角形であってもよい。もちろん、角に丸みを帯びた矩形や多角形であってもよい。
FIG. 17 is a cross-sectional view showing a process of forming a through hole in a substrate in the method of manufacturing an interposer according to an embodiment of the present invention. By removing the altered
ここで、図14乃至図17では、基板500において貫通孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで貫通孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板500に照射し、基板を融解することで貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはCO2レーザなどを使用することができる。
Here, in FIG. 14 to FIG. 17, the method of forming a through hole by irradiating a laser beam to a region where a through hole is to be formed in the
図18は、本発明の一実施形態に係るインターポーザの製造方法において、基板の一方の面側から貫通孔内部にシード層を形成する工程を示す断面図である。図18に示すように、基板500の設けられた貫通孔520に対して、上面501及び第1側壁504Aに第1シード層511Aを形成する。ここで、図13に示すシード層511のうち、上面501及び第1側壁504Aに形成されるシード層511を第1シード層511Aという。
FIG. 18 is a cross-sectional view showing a step of forming a seed layer in the through hole from one surface side of the substrate in the method of manufacturing an interposer according to an embodiment of the present invention. As shown in FIG. 18, a
第1シード層511Aは、例えば、Cu、Ti、Ta、W等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタリング法等のPVD法により形成することができる。第1シード層511Aに使用する材料は、後に第1シード層511A上に形成するめっき層512と同じ材質を選択することができる。ここで、第1シード層511Aは、好ましくは20nm以上1μm以下の膜厚で形成するとよい。また、第1シード層511Aは、より好ましくは100nm以上300nm以下の膜厚で形成するとよい。
The
図19は、本発明の一実施形態に係るインターポーザの製造方法において、基板の他方の面側から貫通孔内部にシード層を形成する工程を示す断面図である。図19に示すように、基板500の設けられた貫通孔520に対して、下面502及び第2側壁504Bに第2シード層511Bを形成する。ここで、図13に示すシード層511のうち、下面502及び第2側壁504Bに形成されるシード層511を第2シード層511Bという。
FIG. 19 is a cross-sectional view showing a step of forming a seed layer in the through hole from the other surface side of the substrate in the method of manufacturing an interposer according to an embodiment of the present invention. As shown in FIG. 19, the
第2シード層511Bは、第1シード層511Aと同様に、Cu、Ti、Ta、W等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタリング法等のPVD法により形成することができる。第2シード層511Bに使用する材料は、後に第2シード層511B上に形成するめっき層512と同じ材質を選択することができる。つまり、第1シード層511Aと同様の材料を選択することができる。ここで、第2シード層511Bは、好ましくは20nm以上1μm以下の膜厚で形成するとよい。また、第2シード層511Bは、より好ましくは100nm以上300nm以下の膜厚で形成するとよい。
Similarly to the
ここで、第1シード層511A及び第2シード層511Bは、頭頂部508に形成されていなくてもよい。つまり、第1シード層511Aを頭頂部508よりも上面501側の第1端部まで形成し、第2シード層511Bを頭頂部508よりも下面502側の第2端部まで形成してもよい。このとき、第1シード層511A及び第2シード層511Bから露出された頭頂部508の側壁に沿った長さ、つまり、第1端部から第2端部までの側壁に沿った長さが、互いに対向する頭頂部508間の距離よりも短くなるように第1シード層511A及び第2シード層511Bを形成する。この場合、以下で説明するめっき層512が第1端部及び第2端部の各々から頭頂部508に向かって形成されることで、第1シード層511A及び第2シード層511Bは電気的に接続される。
Here, the
図20は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。図20に示すように、まず、第1シード層511A及び第2シード層511B(以降、両者を併せてシード層511という)上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン630を形成する。レジストパターン630は、少なくとも貫通孔520を露出するように形成される。次に、シード層511に通電することで電解めっきを行い、レジストパターン630から露出しているシード層511上にめっき層512を形成する。
FIG. 20 is a cross-sectional view showing a step of forming a plating layer on the seed layer in the method of manufacturing an interposer according to one embodiment of the present invention. As shown in FIG. 20, first, a photoresist is applied on the
図21は、本発明の一実施形態に係るインターポーザの製造方法において、レジストマスクを除去する工程を示す断面図である。図21に示すように、めっき層512を形成した後に、レジストパターン630を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
FIG. 21 is a cross-sectional view showing a step of removing the resist mask in the method of manufacturing an interposer according to one embodiment of the present invention. As shown in FIG. 21, after forming the
図22は、本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図22に示すように、レジストパターン630によって覆われ、めっき層512が形成されなかった領域のシード層511を除去する。
FIG. 22 is a cross-sectional view showing a step of etching the seed layer exposed from the plating layer in the method of manufacturing an interposer according to one embodiment of the present invention. As shown in FIG. 22, the
ここで、図20乃至図22の工程において、貫通孔520の内部に形成される貫通電極510及び貫通電極510に接続された上面501及び下面502上の配線とは電気的に独立した配線を上面501及び下面502上に形成することもできる。具体的には、貫通電極510から電気的に独立した配線を形成したい領域が開口されたレジストパターン630を形成し、その領域のシード層511を露出させ、めっき層512を形成し、めっき層512が形成されていない領域のシード層511を除去する。これによって、図20乃至図22の工程で形成された貫通電極510と同じ工程で配線を形成することができる。
Here, in the process of FIGS. 20 to 22, the through
図23は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の上面に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。ここで、第1絶縁層540として、感光性ポリイミドを使用した方法について説明する。図23に示すように、第1絶縁層540として感光性ポリイミドをスピンコート法等の塗布法を使用して基板500の上面501上に塗布し、フォトマスクを用いて露光し、現像することで、貫通電極510の少なくとも一部を露出する開口部541を形成する。
FIG. 23 is a cross-sectional view showing a process of forming an insulating layer provided with an opening exposing a wiring formed on the upper surface of the through electrode substrate in the method of manufacturing an interposer according to the embodiment of the present invention. Here, a method using photosensitive polyimide as the first insulating
開口部541を形成した後に、塗布した第1絶縁層540を硬化させるために熱硬化処理を行う。熱硬化処理は、使用する第1絶縁層540のガラス転移温度以下に設定することが好ましい。ガラス転移温度を越す温度で硬化させると、開口部541の形状が変形してしまい、設計寸法よりも開口径が大きくなるなどの問題が発生するからである。例えば、第1絶縁層540として感光性ポリイミドを使用した場合、感光性ポリイミドのガラス転移温度が280℃であれば、250℃で熱処理を行うことが好ましく、例えば、250℃、1時間、窒素雰囲気下で熱処理を行うとよい。なお、熱硬化の処理に限らず、この工程以降の熱処理は、感光性ポリイミドのガラス転移温度を越えないようにして行うことが好ましい。
After the
ここで、第1絶縁層540として塗布法によって樹脂材料を形成する絶縁層の代わりに、フィルム状樹脂を貼り付けることで得られる絶縁層を用いてもよい。フィルム状樹脂は基板に形成する前からフィルム状の形状を保持しているため、貫通孔520上に形成しても樹脂が貫通孔520内部にほとんど落ち込むことなく貫通孔520の端部を覆って中空構造を形成することができる。第1絶縁層540としてフィルム状樹脂を用いた場合、フォトリソグラフィ工程及びエッチング工程によって開口部541を形成することができる。又は、レーザ等のエネルギー線を用いて樹脂を昇華させることで開口部541を形成してもよい。
Here, an insulating layer obtained by attaching a film-like resin may be used as the first insulating
図24は、本発明の一実施形態に係るインターポーザの製造方法において、絶縁層及び開口部に露出された配線上にシード層を形成する工程を示す断面図である。図24に示すように、第1絶縁層540上及び開口部541の内部で露出された貫通電極510上に、シード層551を形成する。シード層551は、例えば、Cu、Ti、Ta、W等の金属またはこれらを用いた合金の単層または積層を使用することができ、PVD法(真空蒸着法およびスパッタリング法等)又はCVD法等により形成することができる。シード層551に使用する材料は、後にシード層551上に形成するめっき層552と同じ材質を選択することができる。ここで、シード層551は、好ましくは20nm以上1μm以下の膜厚で形成するとよい。また、シード層551は、より好ましくは100nm以上300nm以下の膜厚で形成するとよい。
FIG. 24 is a cross-sectional view showing a step of forming a seed layer on the insulating layer and the wiring exposed in the opening in the method for manufacturing the interposer according to the embodiment of the present invention. As shown in FIG. 24, a
図25は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。図25に示すように、シード層551上にフォトレジストを塗布した後に、露光及び現像を行うことにより配線パターンを形成したい領域が開口されたレジストパターン680を形成する。次に、シード層551に通電することで電解めっきを行い、レジストパターン680から露出しているシード層551上にめっき層552を形成する。
FIG. 25 is a cross-sectional view showing a step of forming a plating layer on the seed layer in the method of manufacturing an interposer according to one embodiment of the present invention. As shown in FIG. 25, after applying a photoresist on the
図26は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。図26に示すように、めっき層552を形成した後に、レジストパターン680を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
FIG. 26 is a cross-sectional view showing a step of removing the resist mask on the seed layer in the method of manufacturing the interposer according to the embodiment of the present invention. As shown in FIG. 26, after forming the
図27は、本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図27に示すように、レジストパターン680によって覆われ、めっき層552が形成されなかった領域のシード層551を除去(エッチング)することで、各々の配線を電気的に分離する。シード層551のエッチングによって、めっき層552の表面もエッチングされて薄膜化されるため、この薄膜化の影響を考慮してめっき層552の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。また、この工程によって、貫通電極510上及び第1絶縁層540上にシード層551及びめっき層552を含む第1配線550が形成される。
FIG. 27 is a cross-sectional view showing a step of etching the seed layer exposed from the plating layer in the method of manufacturing an interposer according to one embodiment of the present invention. As shown in FIG. 27, by removing (etching) the
図28は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。図28に示す第2絶縁層560は、第1絶縁層540と同じ材料及び方法で形成することができる。開口部541と同様にして、第2絶縁層560には、貫通電極510の少なくとも一部を露出する開口部561が形成される。
FIG. 28 is a cross-sectional view showing a process of forming an insulating layer provided with an opening exposing a wiring formed on the lower surface of the through electrode substrate in the method of manufacturing an interposer according to an embodiment of the present invention. The second
図29は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面側にシード層及びめっき層を形成する工程を示す断面図である。ここでは、図24乃至図27に示す工程と同じ処理を行うことで、基板500の下面502側に第2配線570を形成する。
FIG. 29 is a cross-sectional view showing a step of forming a seed layer and a plating layer on the lower surface side of the through electrode substrate in the method of manufacturing an interposer according to one embodiment of the present invention. Here, the
以上のように、実施形態2に係るインターポーザ20の製造方法によると、貫通孔520内部の側壁504に対するシード層511の付き回り性を向上させることができる。したがって、貫通孔側壁に対する付き回り性を向上させるためにシード層の形成方法を工夫する必要がなくなり、従来の成膜装置及び成膜プロセスを用いてシード層を形成することができる。
As described above, according to the manufacturing method of the
〈実施形態3〉
実施形態3では、実施形態1に示す貫通電極基板10又は実施形態2に示すインターポーザ20を用いて製造される半導体装置について説明する。以下の説明では、実施形態1に示す貫通電極基板10を用いた半導体装置について説明するが、貫通電極基板10をインターポーザ20に置き換えてもよい。
<Embodiment 3>
In the third embodiment, a semiconductor device manufactured using the through
図30は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、第1配線550、第2配線570等で形成された接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
FIG. 30 is a cross-sectional view showing a semiconductor device using a through electrode substrate according to an embodiment of the present invention. In the
なお、貫通電極基板を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。 In addition, when laminating | stacking a through-electrode board | substrate, not only three layers but two layers may be sufficient, and also four or more layers may be sufficient. Further, the connection between the through-electrode substrate and another substrate is not limited to using bumps, and other bonding techniques such as eutectic bonding may be used. Alternatively, polyimide, epoxy resin, or the like may be applied and baked to bond the through electrode substrate and another substrate.
図31は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図31に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通電極基板1300が積層され、LSI基板1400に接続されている。
FIG. 31 is a cross-sectional view showing another example of a semiconductor device using a through electrode substrate according to an embodiment of the present invention. A
半導体チップ1410と半導体チップ1420との間に貫通電極基板1300が配置され、バンプ1640、1650により接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700により接続されている。この例では、貫通電極基板1300は、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
A through
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板1300に形成してもよい。
When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier, and the like may also be formed on the semiconductor chip or the through
図32は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。上記2つの例(図30、図31)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図32に示す例では、LSI基板1400には、6つの貫通電極基板1310、1320、1330、1340、1350、1360が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
FIG. 32 is a cross-sectional view showing still another example of a semiconductor device using a through electrode substrate according to an embodiment of the present invention. The above two examples (FIGS. 30 and 31) are three-dimensional implementations, but in this example, they are examples applied to the combined implementation of two dimensions and three dimensions (sometimes referred to as 2.5 dimensions). . In the example shown in FIG. 32, six through
図32の例では、LSI基板1400上に貫通電極基板1310、1350が接続され、貫通電極基板1310上に貫通電極基板1320、1340が接続され、貫通電極基板1320上に貫通電極基板1330が接続され、貫通電極基板1350上に貫通電極基板1360が接続されている。なお、図32に示す例のように、貫通電極基板1300を複数の半導体チップを接続するためのインターポーザとして用いても、このよう2次元と3次元との併用実装が可能である。例えば、貫通電極基板1330、1340、1360などが半導体チップに置き換えられてもよい。
In the example of FIG. 32, the through
上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
The
以下、本発明の実施形態1に係る貫通電極基板及びその比較例の貫通電極基板を作製し、貫通電極の付き回り性を評価した結果について具体的に説明する。ここで、表1乃至表6に示す実施例は、実施形態1に係る貫通電極基板のさまざまな形状の実施例における貫通電極の付き回り性の評価結果であり、比較例は実施形態1に類似し、各実施例に対応した形状の貫通電極基板における貫通電極の付き回り性の評価結果である。なお、実施例では、貫通電極基板として板厚が400μmのガラス基板を用いた。
Hereinafter, the through electrode substrate according to
以下に示す実施例1乃至実施例3では、実施形態1に係る貫通電極基板と同様の貫通孔110に対して形成しためっき層の付き回り性を評価した結果を表1乃至表3に示す。ここで、表1乃至表3に示す各パラメータについて図33を用いて説明する。点Pは図8における頭頂部124に相当する。点Cは、図8における第1接点330に相当する。点Aは、図8における第2接点360に相当する。点Oは、点Pから鉛直方向に延びる直線と線分AC(点A及び点Cを結ぶ線分)との交差点に相当する。点Bは、点Pに対向する頭頂部124から鉛直方向に延びる直線と線分ACとの交差点に相当する。また、角APOの角度をθ1とし、角CPOの角度をθ2とした。
In Examples 1 to 3 shown below, Tables 1 to 3 show the results of evaluating the throwing power of the plating layer formed on the through
ここで、点Aが開口端部126付近に存在しない場合、つまり第2接点360が貫通孔110内部の側壁120に位置する場合は、頭頂部124から第2接点360を通過して延びる直線(第2接線370)と基板100の上面102(又は下面104)との交差点を点Aと定義した。また、点Aと同様に、点Cが開口端部126付近に存在しない場合、つまり第1接点330が貫通孔110内部の側壁120に位置する場合は、頭頂部124から第1接点330を通過して延びる直線(第1接線340)と基板100の上面102(又は下面104)との交差点を点Cと定義した。
Here, when the point A does not exist in the vicinity of the opening
表1乃至表3に実施例及び比較例に対して、実施形態1に示す方法でシード層及びめっき層を形成し、めっき層の付き回り性を評価した結果を示す。表1乃至表3における各パラメータについて、図33を用いて説明する。
Tables 1 to 3 show the results of forming seed layers and plating layers by the method shown in
深さPOは線分POの長さを示し、貫通孔110の開口端部126から頭頂部124までの鉛直方向の距離を示す。貫通孔110が上下に対称な形状を有している場合は、深さPOは貫通孔110の深さの半分に相当する。開口端径ACは線分ACの長さを示し、貫通孔110の開口端部126における孔径に相当する。拡張径AOは線分AOの長さを示し、貫通孔110の側壁120を角度θ1だけ傾けることによって拡張された開口端部126の長さに相当する。中心幅OBは線分OBの長さを示し、貫通孔110の互いに対向する頭頂部124の距離に相当する。ここで、頭頂部124が基板100の板厚方向にずれた位置に存在する場合、貫通孔110の径が最も小さい箇所を中心幅OBとした。角度θは角APCの角度を示し、上記で定義したθ1とθ2とを合計した角度である。
The depth PO indicates the length of the line segment PO, and indicates the distance in the vertical direction from the
めっき層付き回り性の評価は、シード層をスパッタリング法で約1.1μm形成し、シード層上にめっき層を電解めっき法で約8μm形成したサンプルに対して行われた。めっき層付き回り性の評価はX線透過検査によって得られたX線透過像を観察することで行われた。めっき層付き回り性の評価において、『○』は貫通孔110の側壁120の全域にめっき層が形成されていることを意味する。また、『△』は貫通孔110の側壁120の一部にめっき層が形成されていない領域が存在するが、実使用上問題がないレベルの付き回り性が得られていることを意味する。また、『×』はめっき層が貫通孔110の内部で上下方向に途切れてしまっている、又はかろうじて上下方向につながっているが実使用において信頼性上問題が発生し得るレベルの付き回り性であることを意味する。
The evaluation of the roundness with a plating layer was performed on a sample in which a seed layer was formed with a thickness of about 1.1 μm by a sputtering method, and a plating layer was formed on the seed layer with a thickness of about 8 μm by an electrolytic plating method. Evaluation of the roundness with a plating layer was performed by observing an X-ray transmission image obtained by an X-ray transmission inspection. In the evaluation of the roundness with the plating layer, “◯” means that the plating layer is formed on the
めっき層付き回り性の『○』、『△』、又は『×』の判定は、同一形状の貫通孔110を有する同一基板に形成された100個の貫通孔110に対してX線透過検査を行い、観察者が最も付き回り性が悪いと判断した貫通孔110に対する判定結果である。
The determination of “○”, “Δ”, or “×” of the circulatory property with the plating layer is performed by performing X-ray transmission inspection on 100 through
なお、実施例1乃至実施例3において、シード層及びめっき層の形成条件は以下の通りである。
[シード層形成のスパッタリング条件]
シード層は、Ti層及びCu層の積層構造である。Ti層は、基板100との密着性を向上させる役割をもつ。Ti層及びCu層の形成条件はそれぞれ下記の通りである。
Ti層の形成条件:
スパッタリングガス:Ar
スパッタリング圧力:0.5Pa
スパッタリングガス流量:30sccm
スパッタリング電力:3.0W/cm2
ターゲット−基板間距離:60mm
膜厚:100nm
Cu層の形成条件:
スパッタリングガス:Ar
スパッタリング圧力:0.3Pa
スパッタリングガス流量:30sccm
スパッタリング電力:5.0W/cm2
ターゲット−基板間距離:60mm
膜厚:1μm
[めっき層形成の電解めっき条件]
めっき層はCu層の単層構造である。めっき層は上記のシード層に下記の条件で通電を行うことで形成した。
電流密度 1A/dm2 給電時間2900sec
膜厚:8μm
In Examples 1 to 3, the formation conditions of the seed layer and the plating layer are as follows.
[Sputtering conditions for seed layer formation]
The seed layer has a laminated structure of a Ti layer and a Cu layer. The Ti layer has a role of improving adhesion with the
Ti layer formation conditions:
Sputtering gas: Ar
Sputtering pressure: 0.5 Pa
Sputtering gas flow rate: 30 sccm
Sputtering power: 3.0 W / cm 2
Target-substrate distance: 60mm
Film thickness: 100nm
Conditions for forming the Cu layer:
Sputtering gas: Ar
Sputtering pressure: 0.3 Pa
Sputtering gas flow rate: 30 sccm
Sputtering power: 5.0 W / cm 2
Target-substrate distance: 60mm
Film thickness: 1μm
[Electrolytic plating conditions for plating layer formation]
The plating layer has a single layer structure of a Cu layer. The plating layer was formed by energizing the seed layer under the following conditions.
Current density 1A / dm 2 Power supply time 2900sec
Film thickness: 8μm
[実施例1]
実施例1及び比較例1のサンプルに対してめっき層付き回り性を評価した結果を表1に示す。実施例1では、中心幅OBの設計値を61.5μmに固定し、開口端径ACの設計値を90.0μm、95.0μm、98.0μm、100.0μmとして形成した貫通孔110に対してめっき層付き回り性を評価した。ここで、開口端径ACが大きくなるほど、θ(θ1+θ2)が大きくなる。
[Example 1]
Table 1 shows the results of evaluating the turnability with a plating layer for the samples of Example 1 and Comparative Example 1. In Example 1, the design value of the center width OB is fixed to 61.5 μm, and the design value of the opening end diameter AC is set to 90.0 μm, 95.0 μm, 98.0 μm, and 100.0 μm. Thus, the turnability with the plating layer was evaluated. Here, θ (θ 1 + θ 2 ) increases as the opening end diameter AC increases.
表1に示すように、角度θが26.2°以上の実施例1−1、1−2、1−3において、良好なめっき層の付き回り性が確認された。特に、角度θが[数1]の条件を満たす場合、具体的には実施例1−1、1−2では、側壁120及び頭頂部124の全域にめっき層が形成されており、非常に良好なめっき層の付き回り性が確認された。一方で、角度θが24.8°であり、[数1]の条件から1°以上角度θが小さい比較例1−1では、めっき層が貫通孔110の内部で上下方向に途切れてしまっていた。
As shown in Table 1, in Examples 1-1, 1-2, and 1-3 in which the angle θ is 26.2 ° or more, good throwing power of the plating layer was confirmed. In particular, when the angle θ satisfies the condition of [Equation 1], specifically, in Examples 1-1 and 1-2, the plating layer is formed over the entire region of the
ここで、めっき層の付き回り性において、『△』と『○』との境界条件である実施例1−2の基板におけるシード層及びめっき層の膜厚は以下に示す通りである。基板100の上面102及び下面104に形成されたシード層は約1.1μmであった。また、貫通孔110内部において最もシード層の膜厚が薄い箇所(図33における頭頂部124付近)のシード層の膜厚は約100nmであった。基板100の上面102及び下面104に形成されためっき層は約8μmであった。また、貫通孔110内部の頭頂部124におけるめっき層の膜厚は、上面102及び下面104に形成されためっき層に比べて若干薄い程度だった。
Here, regarding the throwing power of the plating layer, the film thickness of the seed layer and the plating layer on the substrate of Example 1-2, which is a boundary condition between “Δ” and “◯”, is as follows. The seed layer formed on the
[実施例2]
実施例2及び比較例2のサンプルに対してめっき層付き回り性を評価した結果を表2に示す。実施例2では、中心幅OBの設計値を24.2μmに固定し、開口端径ACの設計値を90.0μm、93.0μm、95.0μm、98.0μmとして形成した貫通孔110に対してめっき層付き回り性を評価した。
[Example 2]
Table 2 shows the results of evaluating the turnability with the plating layer for the samples of Example 2 and Comparative Example 2. In Example 2, the design value of the center width OB is fixed to 24.2 μm, and the design value of the opening end diameter AC is set to 90.0 μm, 93.0 μm, 95.0 μm, and 98.0 μm. Thus, the turnability with the plating layer was evaluated.
表2に示すように、角度θが26.1°以上の実施例2−1、2−2、2−3において、良好なめっき層の付き回り性が確認された。特に、角度θが[数1]の条件を満たす場合、具体的には実施例2−1、2−2では、側壁120及び頭頂部124の全域にめっき層が形成されており、非常に良好なめっき層の付き回り性が確認された。一方で、角度θが25.3°であり、[数1]の条件から1°以上角度θが小さい比較例2−1では、めっき層が貫通孔110の内部でかろうじて上下方向につながっているが実使用において信頼性上問題が発生し得るレベルであった。
As shown in Table 2, in Examples 2-1, 2-2, and 2-3 in which the angle θ was 26.1 ° or more, good throwing power of the plating layer was confirmed. In particular, when the angle θ satisfies the condition of [Equation 1], specifically, in Examples 2-1 and 2-2, the plating layer is formed over the
[実施例3]
実施例3及び比較例3のサンプルに対してめっき層付き回り性を評価した結果を表3に示す。実施例3では、中心幅OBの設計値を2.1μmに固定し、開口端径ACの設計値を90.0μm、93.0μm、95.0μmとして形成した貫通孔110に対してめっき層付き回り性を評価した。
[Example 3]
Table 3 shows the results of evaluating the turnability with a plating layer for the samples of Example 3 and Comparative Example 3. In Example 3, the design value of the center width OB is fixed to 2.1 μm, and the plated hole is attached to the through-
表3に示すように、角度θが26.2°以上の実施例3−1、3−2において、良好なめっき層の付き回り性が確認された。特に、角度θが[数1]の条件を満たす場合、具体的には実施例3−1では、側壁120及び頭頂部124の全域にめっき層が形成されており、非常に良好なめっき層の付き回り性が確認された。一方で、角度θが25.4°であり、[数1]の条件から1°以上角度θが小さい比較例3−1では、めっき層が貫通孔110の内部でかろうじて上下方向につながっているが実使用において信頼性上問題が発生し得るレベルであった。
As shown in Table 3, in Examples 3-1 and 3-2 in which the angle θ is 26.2 ° or more, good throwing power of the plating layer was confirmed. In particular, when the angle θ satisfies the condition of [Equation 1], specifically, in Example 3-1, the plating layer is formed over the entire region of the
以下に示す実施例4乃至実施例6では、実施例1乃至実施例3とは形状の異なる貫通孔110Aに対して形成しためっき層の付き回り性を評価した結果を表4乃至表6に示す。ここで、表4乃至表6に示す各パラメータについて図34を用いて説明する。図34は図33と類似しているが、互いに対向する頭頂部124Aがシード層端部228からシード層端部229にかけて平行な形状を有しており、点Pがシード層端部228に定義されている点において、図33と相違する。つまり、図34は図4乃至図7に示す貫通孔110Aと同様の形状である。ここで、図34において、シード層端部228からシード層端部229までの距離は線分OBの長さと同じになるように設定された。図34は、点Pがシード層端部228に定義されていることを除いては図33と同様なので、詳細な説明は省略する。
In Examples 4 to 6 shown below, Tables 4 to 6 show the results of evaluating the throwing power of the plating layer formed on the through
[実施例4]
実施例4及び比較例4のサンプルに対してめっき層付き回り性を評価した結果を表4に示す。実施例4では、中心幅OBの設計値を61.5μmに固定し、開口端径ACの設計値を90.0μm、95.0μm、98.0μm、100.0μmとして形成した貫通孔110Aに対してめっき層付き回り性を評価した。
[Example 4]
Table 4 shows the results of evaluating the turnability with the plating layer for the samples of Example 4 and Comparative Example 4. In Example 4, the design value of the center width OB is fixed to 61.5 μm, and the design value of the opening end diameter AC is set to 90.0 μm, 95.0 μm, 98.0 μm, and 100.0 μm. Thus, the turnability with the plating layer was evaluated.
表4に示すように、角度θが26.2°以上の実施例4−1、4−2、4−3において、良好なめっき層の付き回り性が確認された。特に、角度θが[数1]の条件を満たす場合、具体的には実施例4−1、4−2では、側壁120A、120B、及び頭頂部124Aの全域にめっき層が形成されており、非常に良好なめっき層の付き回り性が確認された。一方で、角度θが24.8°であり、[数1]の条件から1°以上角度θが小さい比較例4−1では、めっき層が貫通孔110Aの内部で上下方向に途切れてしまっていた。
As shown in Table 4, in Examples 4-1, 4-2, and 4-3 in which the angle θ is 26.2 ° or more, good throwing power of the plating layer was confirmed. In particular, when the angle θ satisfies the condition of [Equation 1], specifically, in Examples 4-1 and 4-2, a plating layer is formed over the
[実施例5]
実施例5及び比較例5のサンプルに対してめっき層付き回り性を評価した結果を表5に示す。実施例5では、中心幅OBの設計値を24.2μmに固定し、開口端径ACの設計値を90.0μm、93.0μm、95.0μm、98.0μmとして形成した貫通孔110Aに対してめっき層付き回り性を評価した。
[Example 5]
Table 5 shows the results of evaluating the turnability with the plating layer for the samples of Example 5 and Comparative Example 5. In Example 5, the design value of the center width OB is fixed to 24.2 μm, and the design value of the opening end diameter AC is set to 90.0 μm, 93.0 μm, 95.0 μm, and 98.0 μm. Thus, the turnability with the plating layer was evaluated.
表5に示すように、角度θが26.1°以上の実施例5−1、5−2、5−3において、良好なめっき層の付き回り性が確認された。特に、角度θが[数1]の条件を満たす場合、具体的には実施例5−1、5−2では、側壁120A、120B、及び頭頂部124Aの全域にめっき層が形成されており、非常に良好なめっき層の付き回り性が確認された。一方で、角度θが25.3°であり、[数1]の条件から1°以上角度θが小さい比較例5−1では、めっき層が貫通孔110Aの内部でかろうじて上下方向につながっているが実使用において信頼性上問題が発生し得るレベルであった。
As shown in Table 5, in Examples 5-1, 5-2, and 5-3 in which the angle θ is 26.1 ° or more, good throwing power of the plating layer was confirmed. In particular, when the angle θ satisfies the condition of [Equation 1], specifically, in Examples 5-1 and 5-2, a plating layer is formed on the
[実施例6]
実施例6及び比較例6のサンプルに対してめっき層付き回り性を評価した結果を表6に示す。実施例6では、中心幅OBの設計値を2.1μmに固定し、開口端径ACの設計値を90.0μm、93.0μm、95.0μmとして形成した貫通孔110Aに対してめっき層付き回り性を評価した。
[Example 6]
Table 6 shows the results of evaluating the turnability with the plating layer for the samples of Example 6 and Comparative Example 6. In Example 6, the design value of the center width OB is fixed to 2.1 μm, and the plated hole is attached to the through-
表6に示すように、角度θが26.2°以上の実施例6−1、6−2において、良好なめっき層の付き回り性が確認された。特に、角度θが[数1]の条件を満たす場合、具体的には実施例6−1では、側壁120A、120B、及び頭頂部124Aの全域にめっき層が形成されており、非常に良好なめっき層の付き回り性が確認された。一方で、角度θが25.4°であり、[数1]の条件から1°以上角度θが小さい比較例6−1では、めっき層が貫通孔110Aの内部でかろうじて上下方向につながっているが実使用において信頼性上問題が発生し得るレベルであった。
As shown in Table 6, in Examples 6-1 and 6-2 in which the angle θ is 26.2 ° or more, good throwing power of the plating layer was confirmed. In particular, when the angle θ satisfies the condition of [Equation 1], specifically, in Example 6-1, the plating layers are formed over the
以上のように、実施例1乃至実施例6に示しためっき層付き回り性の評価結果からも、本発明の実施形態1に係る貫通電極基板において、貫通電極となるめっき層の良好な付き回り性が得られることが確認された。したがって、実施例1乃至実施例6に示した貫通電極基板によると、上下配線の安定した電気的接続を実現する貫通電極を得ることができるため、信頼性の高い貫通電極基板を提供することができる。
As described above, also from the evaluation result of the plating layer attached property shown in Example 1 to Example 6, in the through electrode substrate according to
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 Note that the present invention is not limited to the above-described embodiment, and can be modified as appropriate without departing from the spirit of the present invention.
10、11、12、1300、1310、1320、1330、1340、1350、1360:貫通電極基板、 20:インターポーザ、 100、500、900:基板、 102、501、902:上面、 104、502、904:下面、 110、520、910:貫通孔、 120、504:側壁、 122:凸形状、 124、508:頭頂部、 126、506:開口端部、 200、510:貫通電極、 202、212、222、511、551、571、912、922:シード層、 204、214、224、512、552、572:めっき層、 210、220:配線、 228、229、929:シード層端部、 300:正方形、 310:線分、 320:基準点、 330:第1接点、 340:第1接線、 350:鉛直方向、 360:第2接点、 370:第2接線、 503:変質領域、 504A:第1側壁、 504B:第2側壁、 511A:第1シード層、 511B:第2シード層、 540:第1絶縁層、 541、561:開口部、 550:第1配線、 560:第2絶縁層、 570:第2配線、 600:光源、 601:レーザ光、 610:容器、 611:薬液、 630、680:レジストパターン、 1000:半導体装置、 1400:LSI基板、 1410、1420:半導体チップ、 1500、1511、1512、1521、1522、1532:接続端子、 1610、1620、1630、1640、1650:バンプ、 1700:ワイヤ 10, 11, 12, 1300, 1310, 1320, 1330, 1340, 1350, 1360: through electrode substrate, 20: interposer, 100, 500, 900: substrate, 102, 501, 902: upper surface, 104, 502, 904: Bottom surface, 110, 520, 910: through-hole, 120, 504: side wall, 122: convex shape, 124, 508: top of head, 126, 506: open end, 200, 510: through electrode, 202, 212, 222, 511, 551, 571, 912, 922: Seed layer, 204, 214, 224, 512, 552, 572: Plating layer, 210, 220: Wiring, 228, 229, 929: Seed layer edge, 300: Square, 310 : Line segment, 320: reference point, 330: first contact point, 340: first tangent, 350: vertical direction, 360: second contact, 370: second tangent, 503: altered region, 504A: first side wall, 504B: second side wall, 511A: first seed layer, 511B: first 2 seed layer, 540: first insulating layer, 541, 561: opening, 550: first wiring, 560: second insulating layer, 570: second wiring, 600: light source, 601: laser light, 610: container, 611: Chemical solution, 630, 680: Resist pattern, 1000: Semiconductor device, 1400: LSI substrate, 1410, 1420: Semiconductor chip, 1500, 1511, 1512, 1521, 1522, 1532: Connection terminal, 1610, 1620, 1630, 1640 1650: Bump, 1700: Wire
Claims (15)
前記貫通孔に配置され、前記上面側に配置された配線と前記下面側に配置された配線とを電気的に接続する貫通電極と、
を有する貫通電極基板。 An upper surface, a lower surface, and a substrate having a convex-shaped side wall that is located in a through-hole penetrating the upper surface and the lower surface, and includes a top portion;
A through electrode that is disposed in the through hole and electrically connects the wiring disposed on the upper surface side and the wiring disposed on the lower surface side;
A through electrode substrate.
前記第1接線の鉛直方向に対する角度θ1と前記第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
を満たすことを特徴とする請求項3に記載の貫通電極基板。 Positioned at the opening end of the through hole on the side facing the reference point from a reference point positioned at the corner of a square symmetrical in the vertical direction with reference to a line segment of length L1 connecting the tops facing each other A first tangent extending through the first contact having a vertical distance L2 from the reference point, and extending in a direction opposite to the first tangent from the reference point in plan view, the side wall or the opening Assuming a second tangent passing through the second contact located at the end,
The angle θ 1 with respect to the vertical direction of the first tangent and the angle θ 2 with respect to the vertical direction of the second tangent are θ 1 + θ 2 ≧ 26.5 °
The through electrode substrate according to claim 3, wherein:
前記第1接線の鉛直方向に対する角度θ1と前記第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
を満たすことを特徴とする請求項3に記載の貫通電極基板。 A first contact that is located at the opening end of the through hole on the side facing the parietal portion from the parietal portion facing and spaced apart from each other by a distance L1, and the vertical distance from the parietal portion is L2. Assuming a first tangent extending through and a second tangent extending in a direction opposite to the first tangent from the top in plan view and passing through a second contact located at the side wall or the opening end,
The angle θ 1 with respect to the vertical direction of the first tangent and the angle θ 2 with respect to the vertical direction of the second tangent are θ 1 + θ 2 ≧ 26.5 °
The through electrode substrate according to claim 3, wherein:
前記貫通孔に配置され、前記上面側に配置された配線と前記下面側に配置された配線とを電気的に接続する貫通電極と、を有する貫通電極基板において、
平面視において前記貫通孔の孔径が最も小さい箇所を示す線分を基準として、上下方向に対称な正方形の角に位置する基準点から、前記基準点に対向する側の前記貫通孔の内部に接する第1接線と、平面視において前記基準点から前記第1接線とは反対方向に延び、前記貫通孔の内部に接する第2接線と、を仮定した場合、
前記第1接線の鉛直方向に対する角度θ1と前記第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
を満たすことを特徴とする貫通電極基板。 An upper surface, a lower surface, and a substrate having a convex side wall located in a through-hole penetrating the upper surface and the lower surface;
In a through electrode substrate having a through electrode disposed in the through hole and electrically connecting the wiring disposed on the upper surface side and the wiring disposed on the lower surface side,
With reference to a line segment indicating the smallest hole diameter of the through hole in plan view, a reference point located at a corner of a square symmetrical in the vertical direction contacts the inside of the through hole on the side facing the reference point. Assuming a first tangent and a second tangent that extends in a direction opposite to the first tangent from the reference point in plan view and touches the inside of the through hole,
The angle θ 1 with respect to the vertical direction of the first tangent and the angle θ 2 with respect to the vertical direction of the second tangent are θ 1 + θ 2 ≧ 26.5 °
A through electrode substrate characterized by satisfying:
前記貫通孔に配置され、前記上面側に配置された配線と前記下面側に配置された配線とを電気的に接続する貫通電極と、を有する貫通電極基板において、
平面視において前記貫通孔の孔径が最も小さい箇所を示す線分の一端における基準点から、前記基準点に対向する側の前記貫通孔の内部に接する第1接線と、平面視において前記基準点から前記第1接線とは反対方向に延び、前記貫通孔の内部に接する第2接線と、を仮定した場合、
前記第1接線の鉛直方向に対する角度θ1と前記第2接線の鉛直方向に対する角度θ2とが
θ1+θ2≧26.5°
を満たすことを特徴とする貫通電極基板。 An upper surface, a lower surface, and a substrate having a convex side wall located in a through-hole penetrating the upper surface and the lower surface;
In a through electrode substrate having a through electrode disposed in the through hole and electrically connecting the wiring disposed on the upper surface side and the wiring disposed on the lower surface side,
From a reference point at one end of a line segment indicating the smallest hole diameter of the through hole in plan view, a first tangent line that contacts the inside of the through hole on the side facing the reference point, and from the reference point in plan view Assuming a second tangent line extending in a direction opposite to the first tangent line and in contact with the inside of the through hole,
The angle θ 1 with respect to the vertical direction of the first tangent and the angle θ 2 with respect to the vertical direction of the second tangent are θ 1 + θ 2 ≧ 26.5 °
A through electrode substrate characterized by satisfying:
前記貫通電極基板の前記上面側に配置された前記配線に接続された第1配線構造体と、
前記貫通電極基板の前記下面側に配置された前記配線に接続された第2配線構造体と、
を有することを特徴とするインターポーザ。 The through electrode substrate according to any one of claims 1 to 10,
A first wiring structure connected to the wiring disposed on the upper surface side of the through electrode substrate;
A second wiring structure connected to the wiring disposed on the lower surface side of the through electrode substrate;
An interposer characterized by comprising:
前記貫通電極基板に並んで配置された他の基板またはチップを有することを特徴とする半導体装置。 The through electrode substrate according to any one of claims 1 to 10,
A semiconductor device comprising another substrate or a chip arranged side by side with the through electrode substrate.
前記変質層をエッチングして、前記上面側の第1側壁及び前記下面側の第2側壁によって囲まれた貫通孔を形成し、
前記上面側から前記第1側壁に第1シード層を形成し、
前記下面側から前記第2側壁に第2シード層を形成し、
前記第1シード層及び前記第2シード層上にめっき層を形成することを特徴とする貫通電極基板の製造方法。 Forming a deteriorated layer having a diameter that decreases from the upper surface and the lower surface toward the inside of the substrate on a substrate having an upper surface and a lower surface;
Etching the altered layer to form a through hole surrounded by the first side wall on the upper surface side and the second side wall on the lower surface side,
Forming a first seed layer on the first sidewall from the upper surface side;
Forming a second seed layer on the second side wall from the lower surface side;
A method of manufacturing a through electrode substrate, comprising forming a plating layer on the first seed layer and the second seed layer.
前記第1シード層を前記頭頂部よりも前記上面側の第1端部まで形成し、
前記第2シード層を前記頭頂部よりも前記下面側の第2端部まで形成し、
前記めっき層を前記第1端部及び前記第2端部の各々から前記頭頂部に向けて形成することを特徴とする請求項13に記載の貫通電極基板の製造方法。 Forming the through hole so that a top portion protruding from the other region is provided between the first side wall and the second side wall;
Forming the first seed layer from the top to the first end on the upper surface side;
Forming the second seed layer from the top to the second end on the lower surface side;
The method of manufacturing a through electrode substrate according to claim 13, wherein the plating layer is formed from each of the first end and the second end toward the top.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015093383A JP6596906B2 (en) | 2015-04-30 | 2015-04-30 | Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015093383A JP6596906B2 (en) | 2015-04-30 | 2015-04-30 | Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016213253A true JP2016213253A (en) | 2016-12-15 |
JP6596906B2 JP6596906B2 (en) | 2019-10-30 |
Family
ID=57549910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015093383A Active JP6596906B2 (en) | 2015-04-30 | 2015-04-30 | Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6596906B2 (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107240579A (en) * | 2017-05-23 | 2017-10-10 | 华进半导体封装先导技术研发中心有限公司 | The RDL methods in package shape of pinboard |
WO2018043106A1 (en) * | 2016-09-05 | 2018-03-08 | 大日本印刷株式会社 | Method for manufacturing through electrode substrate, through electrode substrate, and semiconductor device |
JP2018195661A (en) * | 2017-05-16 | 2018-12-06 | 大日本印刷株式会社 | Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate |
JP2019007760A (en) * | 2017-06-21 | 2019-01-17 | 大日本印刷株式会社 | Through electrode substrate, through electrode substrate manufacturing method and dynamic quantity sensor |
JP2019059078A (en) * | 2017-09-26 | 2019-04-18 | コニカミノルタ株式会社 | Ink jet head, manufacturing method of the ink jet head, and image forming device |
CN110678977A (en) * | 2017-05-25 | 2020-01-10 | 康宁股份有限公司 | Silicon dioxide containing substrate with axially variable sidewall taper hole and method of forming the same |
CN110709987A (en) * | 2017-05-25 | 2020-01-17 | 康宁股份有限公司 | Article comprising via having geometric properties and method of making the same |
KR20210056433A (en) * | 2019-03-07 | 2021-05-18 | 에스케이씨 주식회사 | Packaging substrate and semiconductor device including the same |
US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
JP2022031792A (en) * | 2016-12-27 | 2022-02-22 | 大日本印刷株式会社 | Perforated substrate and mounting substrate |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154187A (en) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | Structure of through hole wiring board and manufacture thereof |
JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
JP2015082598A (en) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | Semiconductor substrate and semiconductor substrate manufacturing method |
-
2015
- 2015-04-30 JP JP2015093383A patent/JP6596906B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154187A (en) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | Structure of through hole wiring board and manufacture thereof |
JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
JP2015082598A (en) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | Semiconductor substrate and semiconductor substrate manufacturing method |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US10847444B2 (en) | 2016-09-05 | 2020-11-24 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
WO2018043106A1 (en) * | 2016-09-05 | 2018-03-08 | 大日本印刷株式会社 | Method for manufacturing through electrode substrate, through electrode substrate, and semiconductor device |
US11728243B2 (en) | 2016-09-05 | 2023-08-15 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
JP2022031792A (en) * | 2016-12-27 | 2022-02-22 | 大日本印刷株式会社 | Perforated substrate and mounting substrate |
JP7279769B2 (en) | 2016-12-27 | 2023-05-23 | 大日本印刷株式会社 | Perforated substrate and mounting substrate |
JP2018195661A (en) * | 2017-05-16 | 2018-12-06 | 大日本印刷株式会社 | Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate |
CN107240579A (en) * | 2017-05-23 | 2017-10-10 | 华进半导体封装先导技术研发中心有限公司 | The RDL methods in package shape of pinboard |
CN107240579B (en) * | 2017-05-23 | 2019-12-24 | 华进半导体封装先导技术研发中心有限公司 | RDL packaging forming method of adapter plate |
KR20200013701A (en) * | 2017-05-25 | 2020-02-07 | 코닝 인코포레이티드 | Silica-containing substrates having vias with sidewall tapers that are variable in the axial direction and methods of forming the same |
US11972993B2 (en) | 2017-05-25 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
CN110709987B (en) * | 2017-05-25 | 2023-10-20 | 康宁股份有限公司 | Article comprising vias having geometric properties and method of making same |
CN110678977B (en) * | 2017-05-25 | 2023-10-20 | 康宁股份有限公司 | Silicon dioxide-containing substrate having axially variable sidewall taper holes and method of forming the same |
JP2020521332A (en) * | 2017-05-25 | 2020-07-16 | コーニング インコーポレイテッド | Silica-containing substrate with vias having axially variable sidewall taper and method of forming same |
CN110709987A (en) * | 2017-05-25 | 2020-01-17 | 康宁股份有限公司 | Article comprising via having geometric properties and method of making the same |
JP7182839B2 (en) | 2017-05-25 | 2022-12-05 | コーニング インコーポレイテッド | Silica-containing substrate with vias having axially variable sidewall taper and method of forming same |
KR102491595B1 (en) * | 2017-05-25 | 2023-01-25 | 코닝 인코포레이티드 | Silica-Containing Substrates with Vias with Axially Variable Sidewall Tapers and Methods of Forming The Same |
CN110678977A (en) * | 2017-05-25 | 2020-01-10 | 康宁股份有限公司 | Silicon dioxide containing substrate with axially variable sidewall taper hole and method of forming the same |
JP2019007760A (en) * | 2017-06-21 | 2019-01-17 | 大日本印刷株式会社 | Through electrode substrate, through electrode substrate manufacturing method and dynamic quantity sensor |
JP2019059078A (en) * | 2017-09-26 | 2019-04-18 | コニカミノルタ株式会社 | Ink jet head, manufacturing method of the ink jet head, and image forming device |
US11201109B2 (en) | 2018-04-09 | 2021-12-14 | Corning Incorporated | Hermetic metallized via with improved reliability |
US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
KR102564761B1 (en) | 2019-03-07 | 2023-08-07 | 앱솔릭스 인코포레이티드 | Packaging substrate and semiconductor device including the same |
KR102412292B1 (en) * | 2019-03-07 | 2022-06-22 | 앱솔릭스 인코포레이티드 | Packaging substrate and semiconductor apparatus comprising same |
KR20210119545A (en) * | 2019-03-07 | 2021-10-05 | 에스케이씨 주식회사 | Packaging substrate and semiconductor apparatus comprising same |
KR20210056433A (en) * | 2019-03-07 | 2021-05-18 | 에스케이씨 주식회사 | Packaging substrate and semiconductor device including the same |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
Also Published As
Publication number | Publication date |
---|---|
JP6596906B2 (en) | 2019-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6596906B2 (en) | Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate | |
JP5471268B2 (en) | Through electrode substrate and manufacturing method thereof | |
JP5644242B2 (en) | Through electrode substrate and manufacturing method thereof | |
JP2016063114A (en) | Through electrode substrate and manufacturing method of the same | |
US20150083469A1 (en) | Wiring board | |
JP5568357B2 (en) | Semiconductor device and manufacturing method thereof | |
TW201919457A (en) | Through-electrode substrate, semiconductor device using through-electrode substrate, and through-electrode substrate manufacturing method | |
TWI508240B (en) | Laminated wiring board | |
JPWO2011002031A1 (en) | Device mounting substrate and semiconductor module | |
CN106664795A (en) | Structural body and method for manufacturing same | |
JP2008053430A (en) | Semiconductor device and manufacturing method thereof | |
JP4900508B2 (en) | Through electrode substrate and manufacturing method thereof | |
JP2018085412A (en) | Through electrode substrate and manufacturing method thereof | |
JP2009021433A (en) | Wiring substrate, and manufacturing method thereof | |
JP2016072433A (en) | Through electrode substrate and method of manufacturing the same | |
JP6690142B2 (en) | Through electrode substrate, method of manufacturing through electrode substrate, and interposer using through electrode substrate | |
JP2019016733A (en) | Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate | |
JP7435635B2 (en) | Through electrode board | |
JP2016225360A (en) | Through electrode substrate, and interposer and semiconductor device using the same | |
JP6369653B1 (en) | Through electrode substrate and semiconductor device | |
JP6658846B2 (en) | Through-electrode substrate | |
JP2019114734A (en) | Through electrode substrate, method of manufacturing the same, and semiconductor device using the same | |
JP6435893B2 (en) | Method for manufacturing through electrode substrate | |
JP2017069411A (en) | Through electrode substrate, and interposer and semiconductor device using the same | |
JP6341245B2 (en) | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6596906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |