JP2016197945A - スイッチング電源及び画像形成装置 - Google Patents
スイッチング電源及び画像形成装置 Download PDFInfo
- Publication number
- JP2016197945A JP2016197945A JP2015076284A JP2015076284A JP2016197945A JP 2016197945 A JP2016197945 A JP 2016197945A JP 2015076284 A JP2015076284 A JP 2015076284A JP 2015076284 A JP2015076284 A JP 2015076284A JP 2016197945 A JP2016197945 A JP 2016197945A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- time
- switching
- reference voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】 スイッチング電源の省電力化を実現し、且つ、急激な負荷変動が発生した場合の出力電圧の低下を抑制する。【解決手段】 スイッチング電源において、トランスの一次巻線に接続されたスイッチング素子と、トランスの一次側に流れる電流に応じた信号を検出する検出手段と、トランスの二次側の二次巻線から出力される電圧に応じた信号を一次側にフィードバックするフィードバック手段と、フィードバック手段の信号の変化量を検出する変化量検出手段と、フィードバック手段からの信号と基準値を比較し、比較結果に従ってスイッチング素子のオン時間を制限する時間決定部と、を有し、時間決定部は変化量検出手段によって検出した変化量が所定値以上の場合、スイッチング素子のオン時間の制限を解除する。【選択図】 図1
Description
本発明は、スイッチング電源に関し、特に、スイッチング動作を一定期間停止させるバーストモードを備えたスイッチング電源に関する。
電子機器の低圧電源としてICを用いて出力電圧を制御するスイッチング電源が知られている。近年、電子機器の動作が待機している状態における消費電力を一層低減する流れがあり、スイッチング電源そのものの消費電力を低減することが求められている。スイッチング電源の消費電力を低減する構成として、例えば、特許文献1に、スイッチング電源の負荷状態が軽負荷時においてオン期間を短くしてオフ期間を長くするようにスイッチング動作(以下、バースト動作という)を制御する方式が提案されている。
スイッチング電源の動作状態としては、例えば、適用される装置が稼働中の状態である重負荷状態がある。そして、装置が稼働しておらず、消費電力の低減のために、その一部が停止している状態である軽負荷状態、また、いつでも稼働開始できるように待機している状態である中負荷状態がある。この中負荷状態において、従来は連続的なスイッチング動作を行っていた。しかしながら、消費電力を一層低減するためには、バースト動作を行うことが有効である。
スイッチング電源において中負荷時にバースト動作を行うことは消費電力の低減には有効となるが、バースト動作を行っている間に負荷電流が急激に増加すると、一時的に負荷に電力を十分に供給できなくなる可能性がある。
本発明は、上記課題を解決するためになされたものであり、スイッチング電源の省電力化を実現し、且つ、急激な負荷変動が発生した場合の出力電圧の低下を抑制することを目的とする。
上記の目的を達成するため、本発明のスイッチング電源は、一次側と二次側が絶縁され、前記一次側に一次巻線を有するトランスと、前記一次巻線に接続されたスイッチング素子と、前記トランスの一次側に流れる電流に応じた信号を検出する検出手段と、前記二次側の二次巻線から出力される電圧に応じた信号を前記一次側にフィードバックするフィードバック手段と、前記フィードバック手段の信号の変化量を検出する変化量検出手段と、前記フィードバック手段からの信号と基準値を比較し、比較結果に従って前記スイッチング素子のオン時間を制限する時間決定部と、を有し、前記時間決定部は前記変化量検出手段によって検出した変化量が所定値以上の場合、前記スイッチング素子のオン時間の制限を解除することを特徴とする。
また、本発明の画像形成装置は、画像形成手段と、前記画像形成装置に電力を供給するスイッチング電源とを有し、前記スイッチング電源は、一次側と二次側が絶縁され、前記一次側に一次巻線を有するトランスと、前記一次巻線に接続されたスイッチング素子と、前記トランスの一次側に流れる電流に応じた信号を検出する検出手段と、前記二次側の二次巻線から出力される電圧に応じた信号を前記一次側にフィードバックするフィードバック手段と、前記フィードバック手段の信号の変化量を検出する変化量検出手段と、前記フィードバック手段からの信号と基準値を比較し、比較結果に従って前記スイッチング素子のオン時間を制限する時間決定部と、を有し、前記時間決定部は前記変化量検出手段によって検出した変化量が所定値以上の場合、前記スイッチング素子のオン時間の制限を解除することを特徴とする。
以上説明したように、本発明によれば、スイッチング電源の省電力化を実現し、且つ、急激な負荷変動が発生した場合の出力電圧の低下を抑制することが可能となる。
以下、図面を用いて本発明の実施形態について説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態で説明されている特徴の組み合わせ全てが発明の解決手段に必須のものとは限らない。
まず、本発明の前提となるスイッチング電源の構成及び動作について説明する。
以下、図9を用いて、各負荷状態における一般的なスイッチング電源の構成と動作について説明する。図9は、一般的なスイッチング電源の構成を表す図であり、図10は、スイッチング電源の重負荷時のスイッチング動作を表す図であり、図11(a)は、スイッチング電源の重負荷時の連続的な動作状態を表す図である。
図9において、10は、商用交流電源である。10から入力された交流電圧はダイオードブリッジ11によって整流され、一次電解コンデンサ101によって平滑化され、概略一定の電圧Vhとなる。一方、これと同時に、電源IC103の起動用のVH端子103hに抵抗素子102を介して電圧が供給されて電源ICはFET105をオンする。FET105がオンすると、一次側と二次側が絶縁された絶縁トランス104の一次側の一次巻線104pを介して、FET105にドレイン電流Idが流れる(図10のt10の期間)。この期間t10において、スイッチングFET105に流れる電流Idは、時間の経過とともに直線的に上昇していく。電流Idは、電流検出抵抗106によって電圧Visに変換され、電源IC103の電流検出用のIS端子103iに供給される。
一方、電源IC103のフィードバック用FB端子103fには、絶縁トランス104の二次側から一次側に二次側の電圧に応じた信号をフィードバックするためのフォトカプラ109が接続される。そして、電源IC内部のVccから抵抗308を介して電圧Vfbが供給されている。Vfbは、スイッチング電源の出力電圧の誤差増幅信号であり、出力電圧が規定値(基準値)よりも大きい場合には低下し、出力電圧が規定値(基準値)よりも小さい場合には上昇する。電源IC103は、Visが上昇し、Vfbよりもわずかに大きくなった時点で、FET105をオフする(図10のt11のタイミング)。FET105がオフされると、Idは瞬時に零となる。すると、FET105のドレインソース間電圧Vdsは上昇し、概ね一定の電圧Vh+Vlとなる(図10のt12の期間)。
トランスT1には、一次巻線104pの他に、二次巻線104sおよび補助巻線104hが巻かれている。104sおよび104hは、104pに対して巻方向を異に構成されている(所謂、フライバック結合と呼ばれる)。FET105がオフされて以降(図10のt12期間)、104sおよび104hには正のパルス電圧が誘起される。104sに誘起されたパルス電圧は、二次整流ダイオード121および二次平滑コンデンサ122によって整流平滑され、概ね一定の出力電圧Voutとなる。このとき、ダイオード121の順方向電圧をVf121とし、一次巻線104pと二次巻線104sの巻数をそれぞれNp、Nsとすると、前述の電圧Vlは、Voutを用いて概ね次式(1)で表される。
一方、104hに誘起される正のパルス電圧をV104hとするとV104hは、補助巻線104hの巻数をNhとするとVoutを用いて概ね次式(2)で表される。
104sに流れる電流Ifは直線的に減少し、やがて零になる。すると、Vdsは下降を始める。さて、Vdsは補助巻線104hの端子電圧V104hと相似形となる。V104hは、電源IC103のBTM端子103bに供給されている。電源IC103は、V104hが立ち下がりエッジで、且つ零となった時刻(図10のタイミングt13)を検出し、FET105をオンする。以降、t10〜t13を繰り返す動作となり、図10の期間t14で再びFET105がオンされると、再度、絶縁トランス104の一次巻線104pを介して、FET105にドレイン電流Idが流れはじめる。
このような動作によって重負荷時は図11(a)で示す通り、FET105が連続発振するのでスイッチングパルスが連続的に出力され、フィードバック電圧(FB端子電圧)が基準電圧304を超えた状態及び出力電圧が規定値に維持された状態が継続される。
次に、電源IC103の動作について詳細に説明する。
以下、図11(a)の重負荷時における動作時の電源IC103の動作について、図9に示す電源IC103の内部ブロック図及び図10を参照しながら詳細に説明する。
図9においてIS端子103iに入力された電圧Visと、FB端子103fに入力された電圧Vfbは、FET105の駆動時間を決定するためのパルス幅決定部302(時間決定部ともいう)の比較部302cによって比較される。前述の図10のとおり、FET105がオンしている状態ではVfb>Visであり、比較部302cの出力はLレベル(Lowレベル)である。したがって、パルス幅決定部302後段のセット・リセットフリップフロップ310のリセット入力はLレベルであり、310のQ出力は、それまでの出力状態(Hレベル:Highレベル)を維持する。Q出力は電源IC103のOUT端子103oに接続されており、FET105のゲート電圧VgとしてFET105にゲート抵抗107を介して供給される。よって、FET105はオンを維持する(図10の期間t10)。
Idの上昇に伴い、Visが上昇してVfbよりもわずかに大きくなった時点で、比較部302cの出力はHレベルとなる。したがって、フリップフロップ310はリセットされ、Q出力はLレベルとなる。よって、OUT端子103oはLレベルとなり、FET105はオフする(図10のタイミングt11)。
次に、104sに流れる電流Ifが減少して零になると、V104hは下降して負電圧となる。V104hは、BTM端子103bに供給されている。電源IC103内部のボトム検出回路307の出力は、V104hが立下りエッジで且つ零となった際、それまでのLowレベル(Lレベル)からHighレベル(Hレベル)に反転、その後Hレベルを維持する。
ボトム検出回路307の出力は、論理積回路309に入力される。論理積回路309の他の入力には、後述のHレベルが入力されているから、論理積回路309の出力はHレベルとなる。これを受けて、フリップフロップ310はセットされ、Q出力はHレベルとなる。よって、OUT端子103oはHレベルとなり、FET105はオンする(図10の期間t14)。
ボトム検出回路307の出力は、比較部302cの出力がHレベルとなった際、すなわち、Visが上昇し、Vfbよりもわずかに大きくなり、FET105がオフされた際にクリアされ、HレベルからLレベルに戻る(t15)。
次に、スイッチング電源の中負荷時(前述した重負荷時に対して負荷が小さい)の動作を説明する。図11(b)は、スイッチング電源の中負荷時の動作を示している。図11(b)は図11(a)の状態に対してスイッチングが停止する期間(連続的にパルスが出力されない期間)が存在する。
図11(b)のような中負荷の場合、t103の期間で図10のt10〜t13を繰り返す動作を行うと、絶縁トランス104を介して供給した電力よりも、二次側で消費する電力の方が小さい。そのため、Vfbが基準電圧304を下回る(図11(b)のタイミングt104)。すると、電源IC103内の負荷状態判断部303の出力はLレベルとなる。303の出力は、論理積回路309に入力されている。従って、303の出力がLレベルである間は、ボトム検出回路307の出力レベルによらず、論理積回路309の出力はLレベルとなり、フリップフロップ310のQ出力は、それまでのLレベルを継続する。よって、OUT端子103oはLベルとなり、FET105はオフ状態を継続する(図11(b)の期間t105)。このとき、絶縁トランス104を介した二次側への電力供給は、一時的に停止している。
FET105がオフ状態を継続しているとき、ボトム検出回路307の出力は、104sに流れるIfが零となった時点で、Hレベルとなる(図10のt13)。Vfbは二次側への電力供給を一時的に停止しているため、緩やかに上昇し、パルス停止電圧304を超えた際に、負荷状態判断部303の出力はHレベルとなる(図11(b)のタイミングt106)。この時点で、フリップフロップ310のQ出力は、Hレベルとなる。また、この時点でのVfbとVisの関係はFET105がオフ状態を継続しているため、Vfb>Visとなっている。よって、OUT端子はHベルとなり、FET105はオンする。そして、再びVfbがパルス停止電圧304を下回るまでt10〜t13(図10)のスイッチング動作を繰り返す(t107)。
以上のように、中負荷時には、FET105のスイッチング動作を強制的に停止する制御(所謂、バースト動作と呼ばれる)が行われている。これにより、FET105のスイッチングによる損失を低減して機器の消費電力を低減することができる。
次に、軽負荷時の動作について詳細に説明する。昨今、電子機器の待機電力の低減が強く求められている。スイッチング電源においては、軽負荷時の消費電力が、この待機電力に相当する。
図11(c)は、軽負荷時の動作を示している。軽負荷時においては、期間t203の、FET105強制オフ時間が、図11(b)で示した中負荷時の期間t105の時間よりも長くなる。これはトランスの二次側での負荷電流が小さく、出力電圧の降下が緩やかなためである。また、二次側での消費電力が小さいため、FET105をオンしている期間(期間t201、単位時間あたりオン回数、1パルスの時間)は図11(b)で示したt103よりも短い。従って、軽負荷時のバースト動作周波数Fbst_lowは、中負荷時のバースト動作周波数Fbst_midよりも低下することとなり、FET105のスイッチングによる損失を低減して機器の消費電力をさらに低減することができる。
上述のように、中負荷時のバースト周波数Fbst_mid(バースト動作の周波数)軽負荷時のバースト周波数Fbst_low(バースト動作の周波数)には、一般に下式の関係が成り立つ。
Fbst_mid>Fbst_low ・・・(3)
Fbst_mid>Fbst_low ・・・(3)
次に、出力負荷条件とFET105のパルス幅およびスイッチング回数の関係について説明する。上述した、軽負荷時において消費電力を低減させるには、FET105のスイッチング周波数を低下させることに加えて、スイッチング回数を減らすことも重要である。なぜならスイッチング回数が多くなると、スイッチングFET105のオン時、オフ時に発生するスイッチング損失が増加し、消費電力を増加させてしまうためである。
前述したように、電源IC103はフィードバック端子103fの端子電圧Vfbと基準電圧304を比較することで、連続したスイッチング回数を決定する。また、IS端子103iに入力された電圧Visと、フィードバック端子103fに入力された電圧Vfbを比較することでスイッチングFET105のパルス幅を決定する。すなわち、連続したスイッチング回数は、フィードバック端子103fの端子電圧Vfbが基準電圧304を下回るまで継続されるため、概ね負荷電流が大きいほどスイッチング回数が多くなる。
従って、中負荷時の連続スイッチング回数Sbst_nm(バースト動作内の周波数)と軽負荷時の連続スイッチング回数Sbst_nl(バースト動作内の周波数)には、一般に下式の関係が成り立つ。
Sbst_nm>Sbst_nl ・・・(4)
Sbst_nm>Sbst_nl ・・・(4)
なお、前述したことから、単位時間当たりのスイッチング回数が下記のようになることもわかる。
重負荷時の連続スイッチング回数Snh(連続スイッチング動作であり制限無し)
中負荷時の連続スイッチング回数Snm(バースト動作内の周波数)
軽負荷時の連続スイッチング回数Snl(バースト動作内の周波数)
Snh>Snm>Snl ・・・(5)
重負荷時の連続スイッチング回数Snh(連続スイッチング動作であり制限無し)
中負荷時の連続スイッチング回数Snm(バースト動作内の周波数)
軽負荷時の連続スイッチング回数Snl(バースト動作内の周波数)
Snh>Snm>Snl ・・・(5)
また、スイッチングFET105のオン時のパルス幅はVisとVfbの差が大きいほど長くなり、負荷電流が大きいほど長くなる。しかし、前述の(5)式の関係や、フィードバックループの応答等の条件によっては、重負荷時と中負荷時における最大パルス幅は等しくなる可能性がある。すなわち、重負荷時の最大パルス幅PWh_Max、中負荷時の最大パルス幅PWm_Max、軽負荷時の最大パルス幅PWl_Maxには、一般に下式の関係が成り立つ。
PWh_Max≒PWm_MAX>PWl_MAX ・・・(6)
PWh_Max≒PWm_MAX>PWl_MAX ・・・(6)
前述したように、スイッチング電源において軽負荷時のみならず中負荷時においても消費電力を低減させるためには、FET105のオン時のパルス幅を大きくし、スイッチング回数を減らすことが求められる。また、前述したように電源IC103は、IS端子103iに入力された電圧Visと、FB端子103fに入力された電圧Vfbを、パルス幅決定部302の比較部302cによる比較結果に従って、FET105のオン時間を決定している。スイッチング電源装置では、中負荷時のスイッチング動作から重負荷時のスイッチング動作に移行する直前の負荷領域で、負荷電流が比較的大きいにも関わらず、バースト動作を行っているため、出力リプルが大きくなる。つまり、重負荷から中負荷への移行期間において、出力リプルが大きくなる。
前述した図11(b)では中負荷時において、比較的負荷電流が比較的大きいため、FET105のオフ期間(バースト動作における強制オフする期間)における出力電圧、およびFB端子電圧の変化も大きい。そのため、比較部302cで決定するFET105オン時のパルス幅も長くなる。このパルス幅が長いと、絶縁トランス104を介して二次側へ伝達される瞬時電力も大きく、FET105のオン期間における出力電圧、およびFB端子103f電圧Vfbの変化も大きくなる。その結果、出力電圧のリプル電圧が大きくなってしまう。
また、前述したように、昨今の低消費電力化の流れから、軽負荷時のバースト動作周波数Fbst_lowおよび中負荷時のバースト動作周波数Fbst_midは従来よりも低くなる傾向にある。バースト動作周波数Fbst_midが低くなると、FET105のオフ期間及びFET105のオン時のパルス幅が長くなり、出力電圧のリプルがより顕著に現れる傾向となる。
上記課題を解決するため、バースト動作中はスイッチング素子のオン時のパルス幅に制限を設け、絶縁トランスを介して二次側へ伝達される瞬時電力を小さくする。これにより、スイッチング素子のオン期間における出力電圧、及びフィードバックされる電圧の変化を抑制し、中負荷時の出力リプルを抑制する手法がある。
以下、スイッチング素子のオン時のパルス幅に制限を設けたスイッチング電源(以後、パルス幅制限電源という)の動作について説明する。図12に、パルス幅制限電源の構成を示す。前述した図9で説明したスイッチング電源と同様の構成については、同じ符号を付して説明を省略する。また、図13に、パルス幅制限電源の特徴を表す動作波形を示す。図9の構成に対して、電源IC103内部のパルス幅決定部302におけるパルス幅制限部305と、スイッチング素子の駆動パルス時間の上限を制限する判断に用いる基準電圧306を追加した構成である。
まず、第一の基準電圧である基準電圧304と第二の基準電圧である基準電圧306は以下の関係になる。
基準電圧306>基準電圧304 ・・・(7)
基準電圧306>基準電圧304 ・・・(7)
これは、パルス幅制限部305にヒステリシス特性を持たせるためである。パルス幅制限部305は内部にパルス幅制限判定部305a、マスク信号生成部305b、タイマー305cと論理和回路305dを構成している。パルス幅制限部305の最終出力はフリップフロップ310のリセット端子に接続されている。パルス幅制限部305の動作は以下のとおりである。
(1)パルス幅の制限/制限解除の判定
(2)タイマー302cによりフリップフロップ310のQ出力のHレベル出力継続時間をカウント
(3)(1)、(2)によって決定されるマスク信号
(4)マスク信号、比較部302cより最終出力の判定
まず、(1)では、FB端子103fに入力された電圧Vfb、基準電圧304、基準電圧306がパルス幅制限判定部305aによって比較され、比較結果に従ってパルス幅の制限/制限解除の判定を行う。具体的には、Vfbが基準電圧304を下回るとマスク信号生成部305bに対してHレベルを出力してパルス幅を制限し、Vfbが基準電圧306を上回るとマスク信号生成部305bに対してLレベルを出力してパルス幅制限を解除する。Vfbが基準電圧304−基準電圧306の間にある場合には、前の状態を保持する。このように、パルス幅決定部302が上述のような動作を行うことにより、ヒステリシス特性を持ったFET105オンのパルス幅の制限動作を実現している。
(1)パルス幅の制限/制限解除の判定
(2)タイマー302cによりフリップフロップ310のQ出力のHレベル出力継続時間をカウント
(3)(1)、(2)によって決定されるマスク信号
(4)マスク信号、比較部302cより最終出力の判定
まず、(1)では、FB端子103fに入力された電圧Vfb、基準電圧304、基準電圧306がパルス幅制限判定部305aによって比較され、比較結果に従ってパルス幅の制限/制限解除の判定を行う。具体的には、Vfbが基準電圧304を下回るとマスク信号生成部305bに対してHレベルを出力してパルス幅を制限し、Vfbが基準電圧306を上回るとマスク信号生成部305bに対してLレベルを出力してパルス幅制限を解除する。Vfbが基準電圧304−基準電圧306の間にある場合には、前の状態を保持する。このように、パルス幅決定部302が上述のような動作を行うことにより、ヒステリシス特性を持ったFET105オンのパルス幅の制限動作を実現している。
(2)におけるカウントはパルス幅制限判定部305aの出力がHレベルであるときのみ行う。パルス幅制限判定部305aの出力がHレベルのときは、フリップフロップ310の出力がHレベルとなると同時に、マスク信号生成部305bはタイマー305cによって、フリップフロップ310のQ出力のHレベル継続時間のカウントを開始する。(1)の結果がパルス幅制限判定部305aの出力、もしくはフリップフロップ310のQ出力がLレベルのときはカウントしない。
(3)におけるマスク信号はマスク信号生成部305bによって生成され、比較部302cの結果を有効(この状態をマスク解除状態とする)とするか無効(この状態をマスク状態とする)とするかを決定する。ここでは、マスク信号生成部305bは(2)によるタイマーの値が所定値未満の場合はマスク解除状態とし、Lレベルを出力する。一方、(2)によるタイマーの値が所定値以上となったことをトリガとして、数百ナノsecの間、Hレベルを出力し、カウンタをクリアする。
(4)では、最終出力であるフリップフロップ310への信号を出力する。ここでは論理和回路305dを用いて、(3)によるマスク信号生成部305bの出力、または比較部302cの出力がHレベル状態のときにHレベルを出力する。もしマスク信号生成部305bの出力がHレベルであれば、比較部302cの出力がLレベルであっても、フリップフロップ310への信号はH出力となる。
ここで、パルス幅制限電源の特徴は、中負荷時の動作にある。中負荷時の場合の動作について、図13の動作波形と対応づけて説明する。パルス幅制限電源では、フリップフロップ310の出力がHレベルとなると同時に、パルス幅制限部305は、パルス幅制限部305内のタイマー305cによって、フリップフロップ310のQ出力のHレベル継続時間のカウントを開始する。FET105がオンすると、図9に示す従来例であれば、電源IC103は、Visが上昇し、Vfbよりもわずかに大きくなった時点で、FET105をオフする。一方、パルス幅制限電源では、パルス幅制限部305において前述の(1)〜(4)の動作によってパルス幅の制限を行っている。仮にVisがVfbに到達していなくても、前述した(1)から(4)の動作によりタイマー305cが所定値に到達した時点でパルス幅制限部305の出力はHレベルとなる。これによりフリップフロップ310のQ出力はLレベルとなり、FET105はオフされる。
ある中負荷条件において、前述したように、VisがVfbに到達する前に、FET105をオフすると、図9に示す従来例よりも瞬時的に二次側に伝える電力は小さくなる。そのため、1バースト周期あたりのFET105オン回数が従来の電源よりも多くなる。これは、中負荷時のバースト動作時において、1度に供給する瞬時電力を小さくし、スイッチング回数を増やすことで必要な電力を供給していることになる。
このように、バースト動作において、パルス幅制限部305によってFET105のオンのパルス幅に制限を設ける。これにより、1度に供給する瞬時電力を小さくすると、出力電圧、およびFB端子電圧の変化も緩やかとなり、その結果、出力電圧のリプル電圧を小さくすることが可能となる。また、パルス幅制限電源では、バースト動作において、FET105オンのパルス幅の上限を設定しているため、二次側で必要な電力を十分に供給することが出来なくなるような負荷条件が存在する。このような場合は中負荷から重負荷に状態を遷移することになる。
図13において、タイミングt309以降は、中負荷から重負荷に移行する負荷条件における説明図である。以下にその詳細を述べる。図13においてタイミングt309でフィードバック端子電圧Vfbが基準電圧304を上回ると、パルス幅制限部305によってFET105オンのパルス幅を制限しながらスイッチング動作を繰り返す。その後、t310において、負荷電流が増加し、出力電圧が再び低下すると、二次側における必要な消費電力に対し、十分な電力供給が出来ず、Vfbが基準電圧306まで上昇する(タイミングt311)。
フィードバック端子電圧Vfbが基準電圧306を上回ると、パルス幅制限決定部305aはマスク信号生成部305bに対してLレベルを出力してパルス幅制限を解除する。
これにより、電源IC103は、図9に示す従来例と同じように、Visが上昇し、Vfbよりもわずかに大きくなった時点まで、FET105をオンする(t311以降)。
次に、軽負荷時の動作について以下に述べる。パルス幅制限電源では、バースト動作において、パルス幅制限部305によってFET105オンのパルス幅制限を行っている。このようなパルス幅制限を行うと、スイッチング回数が増加し、消費電力の低減を求められるような軽負荷時において、消費電力の増加が懸念される。パルス幅制限電源では、そのような実情を鑑みて、パルス幅制限によって決定されるパルス幅は、軽負荷時のパルス幅よりも大きくなるように設定している。すなわち、パルス幅制限によって決定される最大パルス幅をPLSlim、軽負荷時にVfbとVisを比較して決定されるパルス幅をPLSlowとすると、以下に示す関係にある。これにより、軽負荷時の消費電力を従来例と同程度とすることができる。
PLSlim>PLSlow ・・・(8)
PLSlim>PLSlow ・・・(8)
以上のように、パルス幅制限電源では、パルス幅制限部305および基準電圧306を追加することにより、軽負荷時の消費電力を増加させることなく、中負荷時の出力リプルを低減することができる。
しかしながら、上記のパルス幅が制限されている状態においては、次に説明するような課題がある。例えば、負荷電流が急激に増加した場合、パルス幅が制限され、絶縁トランスを介して二次側へ伝達される瞬時電力を小さくしているため、一次側から十分に電力供給できない。よって、二次側の必要電力に対して一次側からの電力供給が不足し、出力電圧が低下してしまう。そして、パルス制限が解除されるまではこの出力電圧の低下が継続してしまう。
このとき、電子機器に必要な電圧仕様を満足できない。
以下に、このような負荷電流が急激に増加した場合における対策について以下に本発明の実施例に基づき具体的に説明する。
(実施例1)
図1に、実施例1のスイッチング電源を示す。前述した図9及び図12で説明したスイッチング電源と同様の構成については、同じ符号を付して説明を省略する。また、図2に実施例1の電源IC103内部のパルス幅制限部305の内部回路の詳細図を示す。さらに図3に、実施例1のスイッチング電源の特徴を表す動作波形を示す。
図1に、実施例1のスイッチング電源を示す。前述した図9及び図12で説明したスイッチング電源と同様の構成については、同じ符号を付して説明を省略する。また、図2に実施例1の電源IC103内部のパルス幅制限部305の内部回路の詳細図を示す。さらに図3に、実施例1のスイッチング電源の特徴を表す動作波形を示す。
図1に示す本実施例の構成では、図12で説明したスイッチング電源の電源IC103におけるパルス幅制限部305に対して、フィードバック電圧Vfbの変化量を検出する傾き検出部305e(変化量検出手段ともいう)と論理積回路305fを追加している。以下、図2を用いて傾き検出部305eの内部回路と論理積回路305fの動作を説明する。
図2に示すように、傾き検出部305eは、微分回路305gと比較器305hと電源ICのVccと抵抗305i及び抵抗306jで構成されている。微分回路305gの入力はフィードバック電圧Vfbが接続されており、出力は比較器305hの反転入力端子と接続されている。一方、比較器305hの非反転入力端子には、基準電圧Vthとして電源ICの電源Vccを抵抗305iと305jで分圧された電圧が入力されている。比較器305hは微分回路305gの出力結果と基準電圧Vthの比較結果により、微分回路305gの出力が高くなった場合に論理積回路305fへLレベルを出力する。つまり、Vfbの傾きを検出し、傾きが所定の傾き(閾値)以上となった場合(=負荷変動が大きい場合)に論理積回路305fへLレベルを出力する。傾き検出部305eは、Vfbが所定の傾き(閾値)未満の場合(=負荷変動が小さい場合)はHレベルを出力する。また、論理積回路305fは、パルス幅制限判定部305aの出力と傾き検出部305eの出力が共にHレベルのときのみHレベルを出力する。すなわち、傾き検出部305eがLレベル(負荷変動が大きい場合)のとき、論理積回路305fはマスク信号生成部305bに対してLレベルを出力してパルス幅制限を解除する。
次に、本実施例の特徴である中負荷から重負荷に急激に負荷が変動した場合の動作について図3を用いて説明する。なお、本実施例における重負荷の連続スイッチング動作、中負荷及び軽負荷時のバースト動作中のパルス幅制限動作は前述した動作と同様であるため説明を省略する。
図3中のt400〜t410までは、フィードバック電圧Vfbの変化量は所定の傾きより小さい(=負荷変動が小さい)ため、本実施例の構成である傾き検出部305eはHレベルのままとなる。よって、パルス幅制限判定部305aの出力状態により、パルス幅が制限された状態で動作するか否か決定する。ここでは、パルス幅を制限しているため、図3のようにパルス幅制限判定部305aはHレベルとなり、論理積回路305fもHレベルとなっている。そして、t411の時点で負荷電流が急激に増加すると、二次側における必要な消費電力に対し、十分な電力供給ができないため、Vfbが上昇する(期間t412)。この時、図中の微分回路305gの出力電圧の値も上昇し、基準電圧Vthを超えると、傾き検出部305eは論理積回路305fにLレベルを出力する(タイミングt413)。一方、Vfbが基準電圧304−基準電圧306間にあるため、パルス幅制限判定部305aは前の状態を保持しており、この時点ではHレベルを出力している。よって論理積回路305fは、マスク信号生成部305bに対してLレベルを出力してパルス幅制限を解除する(t413)。これにより、電源IC103は従来技術と同様にVisがVfbよりもわずかに大きくなった時点でFET105をオンするように動作し(t413以降)、電力を十分に供給できるようになる。
以上のように、Vfbの傾きを検出することで、負荷電流の急激な増加が起こったとしても、図13のt311時点よりも早いタイミングでパルス幅制限を解除して、電力を供給できるようになるため、出力電圧の低下を低減することが可能となる。
また、本実施例ではフィードバック電圧Vfbの傾きの検出に微分回路を用いた構成で説明をしたが、これは一例であって、Vfbの変化を検出する回路は微分回路以外の回路や他の手段であっても良い。
(実施例2)
実施例1(図1)の構成において、フィードバック電圧Vfbの傾きを検出し、負荷が急激に増加した際に、従来の電源よりも早いタイミングでパルス幅制限の解除することで、出力電圧の低下を低減することができることを説明した。ところで、図1のスイッチング電源は、周囲からのノイズ、及び商用電源からのノイズ等によりFB端子にノイズが入ると、出力パルスの乱れが生じてしまう可能性がある。よって、図4に示す電源IC103のFB端子にコンデンサ110を接続し、ノイズに対する耐性を向上する構成にする場合がある。ここで、このノイズ対策用のコンデンサ110の容量が大きい場合は、負荷の急激な増加時にフィードバック電圧Vfbの傾き小さくなるため、実施例1の構成ではパルス制限を解除することができないという課題が発生する。
実施例1(図1)の構成において、フィードバック電圧Vfbの傾きを検出し、負荷が急激に増加した際に、従来の電源よりも早いタイミングでパルス幅制限の解除することで、出力電圧の低下を低減することができることを説明した。ところで、図1のスイッチング電源は、周囲からのノイズ、及び商用電源からのノイズ等によりFB端子にノイズが入ると、出力パルスの乱れが生じてしまう可能性がある。よって、図4に示す電源IC103のFB端子にコンデンサ110を接続し、ノイズに対する耐性を向上する構成にする場合がある。ここで、このノイズ対策用のコンデンサ110の容量が大きい場合は、負荷の急激な増加時にフィードバック電圧Vfbの傾き小さくなるため、実施例1の構成ではパルス制限を解除することができないという課題が発生する。
本実施例はこのようなノイズ対策用のコンデンサを使用した場合でも負荷が急激に増加した場合に対応できる電源を提供する構成を特徴とするものである。図4に、実施例2のスイッチング電源を示す。前述した図1、図9及び図12で説明したスイッチング電源と同様の構成については、同じ符号を付して説明を省略する。また、図5に、実施例2の電源IC103内部のパルス幅制限部305の内部回路の詳細図を示す。さらに図6に、実施例2のスイッチング電源の特徴を表す動作波形を示す。
図4の構成では、FB端子にノイズ対策用のコンデンサ110が接続されている。さらに電源IC301に新たにTH端子を設け、実施例1で説明した図2の傾き検出部305e内部の基準電圧Vthを生成するプルダウン抵抗305jを、TH端子を介して電源IC103外部に配置した構成が実施例1(図1)とは異なる。すなわち、本実施例では基準電圧Vthを生成するプルダウン抵抗305jを電源IC103の外部に配置することで、基準電圧Vthを可変とすることができる構成が特徴である。
次に、図6に基づき本実施例の動作を説明する。なお実施例1と同様な箇所は説明を省略する。図6における実施例1との違いは、図中のFB端子電圧においてt511のタイミングで負荷が増加した時の電圧の上昇の度合いである。コンデンサ110を追加したことでフィードバック電圧Vfbの上昇量が実施例1(破線で示す)に比べて小さくなる。また、このフィードバック電圧Vfbの上昇の度合いが変わるため、図中の微分回路305gの出力電圧に示す通り、微分回路の出力結果も実施例1(破線で示す)に比べて小さくなる。よって、本実施例においては、傾き検出部305eにおける比較器305hの基準電圧Vth2(実施例1のVthより小さい値)となるように抵抗305jを変更する。そして、実施例1と同様のタイミングt513でパルス幅制限が解除されるように定数を調整している。
以上説明したように、電源IC103のFB端子にノイズ対策用のコンデンサ110を接続した構成においても、急激に負荷が増加の際にVfbの傾きが変わった場合(小さくなった場合)に、基準電圧Vthを小さく変更する。これにより、実施例1と同様のタイミングでパルス幅制限の解除を行うことが可能となる。
(実施例3)
図7に、実施例3のスイッチング電源を示す。前述した図1、図9及び図12で説明したスイッチング電源と同様の構成については、同じ符号を付して説明を省略する。また図8に、実施例3のスイッチング電源の特徴を表す動作波形を示す。
図7に、実施例3のスイッチング電源を示す。前述した図1、図9及び図12で説明したスイッチング電源と同様の構成については、同じ符号を付して説明を省略する。また図8に、実施例3のスイッチング電源の特徴を表す動作波形を示す。
図7の構成では図12に説明したスイッチング電源に対して、他の基準電圧311を追加し、フィードバック電圧Vfbと基準電圧311をマスク信号生成部305bに接続した所が異なる。なお、本実施例における各基準電圧は、以下の式(9)の関係になる。
基準電圧306>基準電圧311>基準電圧304 ・・・(9)
基準電圧306>基準電圧311>基準電圧304 ・・・(9)
次に、本実施例におけるマスク信号生成部305bの動作を説明する。図12のスイッチング電源において、マスク信号生成部305bにおけるパルス幅の制限値は、フィードバック電圧Vfbによらず一定値である。これに対して、本実施例におけるマスク信号生成部305bは、入力されたフィードバック電圧Vfbに応じて二つの制限値に切り換える。具体的には、Vfbと基準電圧311を比較する。そしてVfbが他の基準電圧より小さい、すなわちVfb<基準電圧311のときは、パルス幅の制限値をPlmt1(第一の制限値)とする。また、Vfbが他の基準電圧以上、すなわちVfb≧基準電圧311のときは、パルス幅の制限値をPlmt2(第二の制限値)とする。パルス幅の制限値であるPlim1とPlim2は以下の式(10)の関係になる。
Plim1>Plim2 ・・・(10)
Plim1>Plim2 ・・・(10)
以下に本実施例の特徴的な動作について図8を用いて説明する。図8におけるt600からt610までは、パルス幅を制限した状態でバースト動作している。そして、t611の時点で負荷電流が増加すると、二次側における必要な消費電力に対し、十分な電力供給ができないためVfbが上昇する(期間t612)。t613の時点でフィードバック電圧Vfbが基準電圧311以上となると、マスク信号生成部305bは、パルス幅の制限値をPlim1からPlim2へ変更する。よって、スイッチング電源は期間612より期間614のほうが電力を供給できる状態になり、期間614での出力電圧の低下を小さくすることが可能となる。
そして、Vfbがさらに上昇し、基準電圧306を上回ると、パルス幅制限判定部305aはLレベルを出力し、パルス幅制限を解除する(t615)。これにより、電源IC103は従来技術と同様にVisがVfbよりもわずかに大きくなった時点でFET105をオンするように動作し(t615以降)、期間614よりもさらに大きな電力を供給できるようになる。なお、フィードバック電圧Vfbが基準電圧311に達した後に、基準電圧306に達する前に負荷電流が減少し、再び基準電圧311を下回った場合、マスク信号生成部305bは、パルス幅の制限値をPlim2からPlim1へ変更する。
以上説明したように、Vfbに応じてパルス幅の制限値を変化させることで、負荷が急激に増加した場合であっても、出力電圧の低下を低減することが可能となる。
(電源装置の適用例について)
実施例1、2、3で説明したスイッチング電源は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例1、2、3のスイッチング電源が適用される画像形成装置の構成を説明する。
実施例1、2、3で説明したスイッチング電源は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例1、2、3のスイッチング電源が適用される画像形成装置の構成を説明する。
[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図14に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ500は、静電潜像が形成される像担持体としての感光ドラム511、感光ドラム511を一様に帯電する帯電部517(帯電手段)、感光ドラム511に形成された静電潜像をトナーで現像する現像部512(現像手段)を備えている。そして、感光ドラム511に現像されたトナー像をカセット516から供給された記録材としてのシート(不図示)に転写部518(転写手段)によって転写して、シートに転写したトナー像を定着器514で定着してトレイ515に排出する。この感光ドラム511、帯電部517、現像部512、転写部518が画像形成部である。また、レーザビームプリンタ500は、実施例1、2で説明した電源装置550を備えている。なお、実施例1、2の電源装置550を適用可能な画像形成装置は、図4に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム511上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図14に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ500は、静電潜像が形成される像担持体としての感光ドラム511、感光ドラム511を一様に帯電する帯電部517(帯電手段)、感光ドラム511に形成された静電潜像をトナーで現像する現像部512(現像手段)を備えている。そして、感光ドラム511に現像されたトナー像をカセット516から供給された記録材としてのシート(不図示)に転写部518(転写手段)によって転写して、シートに転写したトナー像を定着器514で定着してトレイ515に排出する。この感光ドラム511、帯電部517、現像部512、転写部518が画像形成部である。また、レーザビームプリンタ500は、実施例1、2で説明した電源装置550を備えている。なお、実施例1、2の電源装置550を適用可能な画像形成装置は、図4に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム511上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
レーザビームプリンタ500は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ520を備えており、実施例1、2に記載の電源装置550は、例えばコントローラ520に電力を供給する。また、実施例1、2に記載の電源装置550は、感光ドラム511を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。
10 商用電源Vac
11 ブリッジダイオード
101 一次平滑コンデンサ
102 起動抵抗
103 電源IC
104 絶縁トランス
105 スイッチングFET
106、107、108、112、114、123、124、125、128、308 抵抗素子
109 フォトカプラ
113、122、126 コンデンサ
111、121 ダイオード
127 シャントレギュレータ
11 ブリッジダイオード
101 一次平滑コンデンサ
102 起動抵抗
103 電源IC
104 絶縁トランス
105 スイッチングFET
106、107、108、112、114、123、124、125、128、308 抵抗素子
109 フォトカプラ
113、122、126 コンデンサ
111、121 ダイオード
127 シャントレギュレータ
Claims (10)
- 一次側と二次側が絶縁され、前記一次側に一次巻線を有するトランスと、
前記一次巻線に接続されたスイッチング素子と、
前記トランスの一次側に流れる電流に応じた信号を検出する検出手段と、
前記二次側の二次巻線から出力される電圧に応じた信号を前記一次側にフィードバックするフィードバック手段と、
前記フィードバック手段の信号の変化量を検出する変化量検出手段と、
前記フィードバック手段からの信号と基準値を比較し、比較結果に従って前記スイッチング素子のオン時間を制限する時間決定部と、を有し、
前記時間決定部は前記変化量検出手段によって検出した変化量が所定値以上の場合、前記スイッチング素子のオン時間の制限を解除することを特徴とするスイッチング電源。 - 前記時間決定部は、前記検出手段によって検出される信号と、前記フィードバック手段からの信号の比較結果に基づいて前記スイッチング素子のオン時間を決定し、
前記フィードバック手段からの信号が第一の基準電圧と前記第一の基準電圧よりも大きい第二の基準電圧の間にある場合は前記スイッチング素子のオン時間を制限し、
前記フィードバック手段からの信号が、前記第二の基準電圧を上回ると、前記スイッチング素子のオン時間の制限を解除することを特徴とする請求項1に記載のスイッチング電源。 - 前記変化量検出手段は、微分回路であることを特徴とする請求項1または2に記載のスイッチング電源。
- 前記変化量検出手段は、前記微分回路からの出力電圧と第三の基準電圧の比較結果に基づき前記フィードバック手段からの信号が所定の変化量か否かを判断することを特徴とする請求項3に記載のスイッチング電源。
- 前記第三の基準電圧の値は外部から設定されることを特徴とする請求項4に記載のスイッチング電源。
- 前記第三の基準電圧の値を切り換える手段を有することを特徴とする請求項4または5に記載のスイッチング電源。
- 前記時間決定部は、前記フィードバック手段からの信号と前記第一の基準電圧と前記第二の基準電圧の間の他の基準電圧を比較し、前記フィードバック手段からの信号が前記他の基準電圧より小さい場合は、前記スイッチング素子のオン時間を第一の制限値にし、前記フィードバック手段からの信号が前記他の基準電圧以上の場合は、前記スイッチング素子のオン時間を前記第一の制限値より小さい第二の制限値にすることを特徴とする請求項2乃至6のいずれか1項に記載のスイッチング電源。
- 記録材に画像を形成する画像形成装置において、
画像形成手段と、
前記画像形成装置に電力を供給するスイッチング電源とを有し、
前記スイッチング電源は、
一次側と二次側が絶縁され、前記一次側に一次巻線を有するトランスと、
前記一次巻線に接続されたスイッチング素子と、
前記トランスの一次側に流れる電流に応じた信号を検出する検出手段と、
前記二次側の二次巻線から出力される電圧に応じた信号を前記一次側にフィードバックするフィードバック手段と、
前記フィードバック手段の信号の変化量を検出する変化量検出手段と、
前記フィードバック手段からの信号と基準値を比較し、比較結果に従って前記スイッチング素子のオン時間を制限する時間決定部と、を有し、
前記時間決定部は前記変化量検出手段によって検出した変化量が所定値以上の場合、前記スイッチング素子のオン時間の制限を解除する
ことを特徴とする画像形成装置。 - 前記画像形成手段の動作を制御するコントローラを有し、
前記スイッチング電源は前記コントローラに電力を供給することを特徴とする請求項8に記載の画像形成装置。 - 前記画像形成手段を駆動する駆動手段を有し、
前記スイッチング電源は前記駆動手段に電力を供給することを特徴とする請求項8または9に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015076284A JP2016197945A (ja) | 2015-04-02 | 2015-04-02 | スイッチング電源及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015076284A JP2016197945A (ja) | 2015-04-02 | 2015-04-02 | スイッチング電源及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016197945A true JP2016197945A (ja) | 2016-11-24 |
Family
ID=57358652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015076284A Pending JP2016197945A (ja) | 2015-04-02 | 2015-04-02 | スイッチング電源及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016197945A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11329543B2 (en) | 2019-03-28 | 2022-05-10 | Brother Kogyo Kabushiki Kaisha | Device having switching power source operable in burst switching control mode |
-
2015
- 2015-04-02 JP JP2015076284A patent/JP2016197945A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11329543B2 (en) | 2019-03-28 | 2022-05-10 | Brother Kogyo Kabushiki Kaisha | Device having switching power source operable in burst switching control mode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6168746B2 (ja) | スイッチング電源及びスイッチング電源を備えた画像形成装置 | |
US9966865B2 (en) | Power supply apparatus and image forming apparatus | |
US9160235B2 (en) | Power supply apparatus and image forming apparatus | |
US9190913B2 (en) | Power source device and image forming apparatus | |
JP5653188B2 (ja) | 電源装置及び画像形成装置 | |
JP7114364B2 (ja) | 電源装置及び画像形成装置 | |
US10389259B2 (en) | Power supply apparatus and image forming apparatus switching a capacitance value of a resonance capacitor at a time of a continuous operation and an intermittent operation | |
US20140301114A1 (en) | Power supply device and image forming apparatus | |
JP2015104281A (ja) | 電源装置及び画像形成装置 | |
JP2019037071A (ja) | 電源装置及び画像形成装置 | |
WO2010125751A1 (ja) | スイッチング電源装置 | |
US9525359B2 (en) | Switching power supply apparatus and image forming apparatus | |
JP2020061798A (ja) | 電源装置及び画像形成装置 | |
JP6029388B2 (ja) | 電源装置及び画像形成装置 | |
US9356529B2 (en) | Power supply and image forming apparatus | |
JP2016197945A (ja) | スイッチング電源及び画像形成装置 | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
JP6000525B2 (ja) | 電源装置 | |
JP6537322B2 (ja) | 電源装置及び画像形成装置 | |
US20120188798A1 (en) | Switching power source and image forming apparatus having switching power source | |
JP6406798B2 (ja) | 電源装置及び画像形成装置 | |
US20230396175A1 (en) | Power supply apparatus and image forming apparatus | |
JP5936493B2 (ja) | 電源装置及び画像形成装置 | |
JP6305151B2 (ja) | 電源装置及び画像形成装置 | |
JP7182983B2 (ja) | 電源装置及び画像形成装置 |