JP2016181551A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016181551A JP2016181551A JP2015059751A JP2015059751A JP2016181551A JP 2016181551 A JP2016181551 A JP 2016181551A JP 2015059751 A JP2015059751 A JP 2015059751A JP 2015059751 A JP2015059751 A JP 2015059751A JP 2016181551 A JP2016181551 A JP 2016181551A
- Authority
- JP
- Japan
- Prior art keywords
- region
- igbt
- diode
- type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 同一の半導体基板にIGBT領域とダイオード領域が形成されている半導体装置において、境界近傍の温度上昇を抑制する。
【解決手段】 半導体装置10は、IGBT領域12とダイオード領域14を有する半導体基板11を備える。半導体基板11は、p型領域とn型領域を有する。p型領域及びn型領域は、IGBT領域12からダイオード領域14に跨って配置されている。n型領域は、p型領域に対して半導体基板11の裏面側に配置されている。IGBT領域12とダイオード領域14との境界には、p型領域を貫通してn型領域にまで延びる分離トレンチ20が形成されている。分離トレンチ20内のp型領域とn型領域との接合面の深さには、空洞が形成されている。
【選択図】 図1
【解決手段】 半導体装置10は、IGBT領域12とダイオード領域14を有する半導体基板11を備える。半導体基板11は、p型領域とn型領域を有する。p型領域及びn型領域は、IGBT領域12からダイオード領域14に跨って配置されている。n型領域は、p型領域に対して半導体基板11の裏面側に配置されている。IGBT領域12とダイオード領域14との境界には、p型領域を貫通してn型領域にまで延びる分離トレンチ20が形成されている。分離トレンチ20内のp型領域とn型領域との接合面の深さには、空洞が形成されている。
【選択図】 図1
Description
本明細書に開示する技術は、半導体装置に関する。特に、同一の半導体基板にIGBT領域とダイオード領域が形成されている半導体装置に関する。
特許文献1には、同一の半導体基板にIGBT領域とダイオード領域が形成されている半導体装置が開示されている。IGBT領域にはIGBTが形成されており、ダイオード領域にはダイオードが形成されている。IGBT領域とダイオード領域との境界には、分離トレンチが形成されている。分離トレンチ内には、分離トレンチの内壁を被覆する分離絶縁層と、分離絶縁層の内側に配置された埋込み電極が形成されている。
特許文献1の半導体装置では、IGBTがオンしているときにIGBT領域で生じた熱が、分離トレンチを介してダイオード領域に伝達される。このため、IGBTがオンしているときは、分離トレンチ近傍のダイオード領域の温度も上昇する。ダイオードがオンしているときにダイオード領域で生じた熱は、分離トレンチを介してIGBT領域に伝達される。このため、ダイオードがオンしているときは、分離トレンチ近傍のIGBT領域の温度も上昇する。
IGBTをオンからオフに切替えると同時にダイオードをオフからオンに切替えると、分離トレンチ近傍の領域には、IGBTがオンしていたときに生じた熱とダイオードがオンしていることで生じている熱の両方が伝わる。即ち、分離トレンチの近傍の領域に、IGBT領域とダイオード領域の両方から熱が加えられる。その結果、分離トレンチ近傍の領域の温度が極めて高くなる。同様に、ダイオードをオンからオフに切替えると同時にIGBTをオフからオンに切替えると、分離トレンチ近傍の領域には、ダイオードがオンしていたときに生じた熱とIGBTがオンしていることで生じている熱の両方が伝わる。その結果、分離トレンチ近傍の領域の温度が極めて高くなる。このように、IGBTとダイオードとが同じタイミングでスイッチングするときに、分離トレンチ近傍の領域の温度が過度に上昇するという問題がある。
本明細書では、同一の半導体基板にIGBT領域とダイオード領域が形成されている半導体装置において、境界近傍の温度上昇を抑制する技術を提供する。
本明細書が開示する半導体装置は、IGBT領域とダイオード領域を有する半導体基板を備える。半導体基板は、p型領域とn型領域を有する。p型領域は、IGBT領域からダイオード領域に跨って配置されている。n型領域は、IGBT領域からダイオード領域に跨って配置されており、p型領域に対して半導体基板の裏面側に配置されている。IGBT領域は、エミッタ領域とコレクタ領域を備える。エミッタ領域は、n型であり、半導体基板の表面に臨む範囲に配置されており、p型領域に接している。コレクタ領域は、p型であり、半導体基板の裏面に臨む範囲に配置されており、n型領域に接している。IGBT領域内の表面には、エミッタ領域とp型領域を貫通してn型領域にまで延びるゲートトレンチが形成されている。ゲートトレンチ内には、ゲート絶縁膜とゲート電極が配置されている。ゲート電極は、エミッタ領域とn型領域とを分離している範囲のp型領域にゲート絶縁膜を介して対向している。ダイオード領域では、p型領域が表面に臨む範囲に配置されており、n型領域が裏面に臨む範囲に配置されている。IGBT領域とダイオード領域との境界には、p型領域を貫通してn型領域にまで延びる分離トレンチが形成されている。分離トレンチ内のp型領域とn型領域との接合面の深さには、空洞が形成されている。
上記の半導体装置では、IGBT領域内に配置されているp型領域と、n型領域と、エミッタ領域と、コレクタ領域と、ゲート電極によってIGBTが形成されており、ダイオード領域内に配置されているp型領域とn型領域によってダイオードが形成されている。IGBTがオンすると、IGBT領域のp型領域とn型領域との接合面近傍で主に熱が生じる。ダイオードがオンすると、ダイオード領域のp型領域とn型領域との接合面近傍で主に熱が生じる。上記の半導体装置では、IGBT領域とダイオード領域との境界には分離トレンチが形成されている。分離トレンチ内のp型領域とn型領域との接合面(即ち、IGBT又はダイオードがオンしたときに主に熱が発生する部分)の深さには、空洞が形成されている。空洞内の熱伝導率は非常に小さい。このため、IGBTがオンしてIGBT領域の上記接合面近傍で熱が生じても、分離トレンチ内に形成された空洞によって、熱がダイオード領域に伝わることが抑制される。同様に、ダイオードがオンしてダイオード領域の上記接合面近傍で熱が生じても、分離トレンチ内に形成された空洞によって、熱がIGBT領域に伝わることが抑制される。従って、IGBTとダイオードとが同じタイミングでスイッチングしても、分離トレンチ近傍の領域に、IGBT領域とダイオード領域の両方から熱が加えられることを抑制できる。この結果、分離トレンチ近傍の領域の温度が過度に上昇することを抑制することができる。
図1を参照して実施例1の半導体装置10について説明する。半導体装置10は、Siを材料とする半導体基板11を有している。半導体基板11は、IGBT領域12とダイオード領域14を有する。
IGBT領域12には、ゲート電極16、エミッタ領域40、ベース領域39、ドリフト領域32a、バッファ領域30a、及びコレクタ領域42が形成されている。
IGBT領域12内の半導体基板11の表面には、複数のゲートトレンチ24が形成されている。各ゲートトレンチ24は図1の紙面に直交する方向に延びており、図1の横方向に等間隔に形成されている。各ゲートトレンチ24内には、ゲートトレンチ24の内壁を被覆するゲート絶縁膜26が配置されている。ゲート絶縁膜26の内側には、ゲート電極16が配置されている。ゲート電極16は、ゲート絶縁膜26によって半導体基板11から絶縁されている。ゲート電極16の表面は、キャップ絶縁膜45によって覆われている。ゲート電極16は、キャップ絶縁膜45によって後述する共用電極46から絶縁されている。
エミッタ領域40は、半導体基板11の表面に臨む範囲に複数形成されている。各エミッタ領域40は、ゲート絶縁膜26に接している。エミッタ領域40はn型であり、不純物濃度が高い。エミッタ領域40は共用電極46に対してオーミック接続されている。
ベース領域39は、p型である。ベース領域39は、エミッタ領域40に接している。ベース領域39は、p型不純物濃度が高いコンタクト領域38と、p型不純物濃度が低い低濃度ベース領域36を備える。コンタクト領域38は、半導体基板11の表面に臨む範囲に複数形成されている。各コンタクト領域38は、2つのエミッタ領域40の間に形成されている。コンタクト領域38は、共用電極46に対してオーミック接続されている。低濃度ベース領域36は、エミッタ領域40及びコンタクト領域38に対して半導体基板11の裏面側(即ち、図1の下側)に形成されている。低濃度ベース領域36は、エミッタ領域40の下側でゲート絶縁膜26に接している。低濃度ベース領域36は、ゲート電極16の下端よりも浅い範囲に形成されている。なお、本明細書では、「浅い」、「深い」とは、それぞれ半導体基板11の表面から見て浅い(深い)ことを意味する。
ドリフト領域32aは、ベース領域39の下側に形成されている。ドリフト領域32aはベース領域39に接している。ドリフト領域32aはn型であり、不純物濃度が低い。ゲートトレンチ24は、エミッタ領域40及びベース領域39を貫通して、ドリフト領域32aにまで延びている。ドリフト領域32aは、ベース領域39の下側でゲート絶縁膜26に接している。ドリフト領域32aは、低濃度ベース領域36によってエミッタ領域40から分離されている。ゲート電極16は、ドリフト領域32aとエミッタ領域40とを分離している範囲の低濃度ベース領域36に、ゲート絶縁膜26を介して対向している。
バッファ領域30aは、ドリフト領域32aの下側に形成されている。バッファ領域30aは、ドリフト領域32aに接している。バッファ領域30aはn型であり、ドリフト領域32aよりも不純物濃度が高い。
コレクタ領域42は、バッファ領域30aの下側に形成されている。コレクタ領域42は、バッファ領域30aに接している。コレクタ領域42は、半導体基板11の裏面に臨む範囲に形成されている。コレクタ領域42はp型であり、不純物濃度が高い。コレクタ領域42は、後述する共用電極28に対してオーミック接続されている。
ゲート電極16、エミッタ領域40、ベース領域39、ドリフト領域32a、バッファ領域30a、及びコレクタ領域42によってIGBTが形成されている。
ダイオード領域14には、アノード領域60、ドリフト領域32b、バッファ領域30b、及びカソード領域44が形成されている。
ダイオード領域14内の半導体基板11の表面には、複数のトレンチ54が形成されている。各トレンチ54は図1の紙面に直交する方向に延びており、図1の横方向に等間隔に形成されている。各トレンチ54内には、トレンチ54の内壁を被覆する絶縁膜56が配置されている。絶縁膜56の内側には、導電体52が配置されている。導電体52は、絶縁膜56によって半導体基板11から絶縁されている。導電体52の表面は、キャップ絶縁膜45によって覆われている。導電体52は、キャップ絶縁膜45によって共用電極46から絶縁されている。導電体52の電位は、ゲート電極16の電位から独立している。ダイオード領域14に導電体52を形成することにより、ダイオード領域14における電界集中を緩和できる。
アノード領域60はp型である。アノード領域60は、p型不純物濃度が高いコンタクト領域62と、p型不純物濃度が低い低濃度アノード領域64を備える。コンタクト領域62は、コンタクト領域38と略同一のp型不純物濃度を有する。コンタクト領域62は、半導体基板11の表面に臨む範囲に形成されている。コンタクト領域62は、共用電極46に対してオーミック接続されている。低濃度アノード領域64は、コンタクト領域62の下側に形成されている。低濃度アノード領域64は、低濃度ベース領域36と略同一のp型不純物濃度を有する。低濃度アノード領域64は、低濃度ベース領域36と略同一の深さまで形成されている。低濃度アノード領域64は、導電体52の下端よりも浅い範囲に形成されている。IGBT領域12に形成されているベース領域39と、ダイオード領域14に形成されているアノード領域60を、IGBT領域12からダイオード領域14に跨って延びるp型領域と見ることができる。
ドリフト領域32bは、アノード領域60の下側に形成されている。ドリフト領域32bはアノード領域60に接している。ドリフト領域32bはn型であり、不純物濃度が低い。ドリフト領域32bは、ドリフト領域32aと略同一の不純物濃度を有する。ドリフト領域32bは、ドリフト領域32aと略同一の深さまで形成されている。トレンチ54は、アノード領域60を貫通して、ドリフト領域32bにまで延びている。
バッファ領域30bは、ドリフト領域32bの下側に形成されている。バッファ領域30bは、ドリフト領域32bに接している。バッファ領域30bはn型であり、ドリフト領域32bよりも不純物濃度が高い。バッファ領域30bは、バッファ領域30aと略同一の不純物濃度を有する。バッファ領域30bは、バッファ領域30aと略同一の深さまで形成されている。
カソード領域44は、バッファ領域30bの下側に形成されている。カソード領域44は、バッファ領域30bに接している。カソード領域44は、半導体基板11の裏面に臨む範囲に形成されている。カソード領域44はn型であり、バッファ領域30bよりも不純物濃度が高い。カソード領域44は、共用電極28に対してオーミック接続されている。カソード領域44は、コレクタ領域42に隣接している。IGBT領域12に形成されているドリフト領域32a及びバッファ領域30aと、ダイオード領域14に形成されているドリフト領域32b、バッファ領域30b及びカソード領域44を、IGBT領域12からダイオード領域14に跨って延びるn型領域と見ることができる。
アノード領域60、ドリフト領域32b、バッファ領域30b及びカソード領域44によってダイオードが形成されている。
半導体基板11の表面には、分離トレンチ20が形成されている。分離トレンチ20は、IGBT領域12とダイオード領域14の境界に形成されている。分離トレンチ20は、ゲートトレンチ24及びトレンチ54よりも深い位置まで形成されている。具体的には、各分離トレンチ20は、ベース領域39とアノード領域60によって構成されるp型領域を貫通して、コレクタ領域42及びカソード領域44にまで延びている。即ち、分離トレンチ20は、ドリフト領域32a、バッファ領域30a、ドリフト領域32b、バッファ領域30b及びカソード領域44によって構成されるn型領域にまで延びている。このため、ベース領域39の端面とドリフト領域32aの端面は、分離トレンチ20のIGBT領域12側の側壁を構成しており、アノード領域60の端面とドリフト領域32bの端面は、分離トレンチ20のダイオード領域14側の側壁を構成している。
分離トレンチ20内には、分離トレンチ20の内壁を被覆する絶縁膜18が配置されている。絶縁膜18の内側には、導電体19が配置されている。導電体19は、絶縁膜18によって半導体基板11から絶縁されている。導電体19の表面は、キャップ絶縁膜17によって覆われている。導電体19は、キャップ絶縁膜17によって共用電極46から絶縁されている。導電体19の内部には、空洞21が形成されている。空洞21は、ベース領域39とアノード領域60の深さから、ドリフト領域32a、32bの下端近傍の深さまで延びている。即ち、空洞21は、ベース領域39とアノード領域60を構成するp型領域と、ドリフト領域32a、32bを構成するn型領域の界面のpn接合面23を貫通するように配置されている。
半導体基板11の表面には共用電極46が形成されている。共用電極46は、IGBT領域12内及びダイオード領域14内の半導体基板11の表面全体に形成されている。共用電極46は、エミッタ領域40、コンタクト領域38、及びコンタクト領域62に接続されている。半導体基板11の裏面には共用電極28が形成されている。共用電極28は、半導体基板11の裏面全体に形成されている。共用電極28は、コレクタ領域42及びカソード領域44に接続されている。共用電極46、28は、アルミニウムによって形成されている。
次に、IGBTが動作する場合の半導体装置10の動作について説明する。まず、IGBTが動作する場合には、共用電極28の電位が、共用電極46の電位よりも高くなる。この場合、IGBT領域12に順電圧が印加され、ダイオード領域14に逆電圧が印加される。ゲート電極16に印加される電位が閾値電位(即ち、チャネルが形成されるために必要な電位)以上となると、IGBTがオンする。このとき、絶縁膜26に接している範囲の低濃度ベース領域36にチャネルが形成される。これによって、電子が、共用電極46からエミッタ領域40、低濃度ベース領域36のチャネル、ドリフト領域32a、バッファ領域30a、及びコレクタ領域42を通って共用電極28に流れる。また、ホールが、共用電極28から、コレクタ領域42、バッファ領域30a、ドリフト領域32a、低濃度ベース領域36及びコンタクト領域38を通って共用電極46に流れる。即ち、IGBT領域12内の共用電極28から、IGBT領域12内の共用電極46に電流が流れる。これにより、IGBT領域12が発熱する。特に、ベース領域39とドリフト領域32aとのpn接合面23近傍で熱が発生する。その後、ゲート電極16に印加される電位が閾値電位未満となると、IGBTがオフする。このとき、チャネルは消失するものの、ドリフト領域32aに残留しているキャリアによって、短時間の間はIGBTに電流(いわゆるテール電流)が流れる。テール電流は短時間で減衰し、その後はIGBTに流れる電流は略ゼロとなる。
続いて、ダイオードが動作する場合の半導体装置10の動作について説明する。共用電極46の電位が、共用電極28の電位よりも高くなると、ダイオード領域14に順電圧が印加される。このため、ダイオードがオンする。即ち、ダイオード領域14内の共用電極28からカソード領域44、バッファ領域30b、ドリフト領域32b、及びアノード領域60を通って、ダイオード領域14内の共用電極46に電子が流れる。また、電子と逆向きにホールが流れる。このため、共用電極46から共用電極28に電流が流れる。これにより、ダイオード領域14が発熱する。特に、アノード領域60とドリフト領域32bとのpn接合面23近傍で熱が発生する。その後、ダイオードに印加する電圧を順電圧から逆電圧に切替えると、ダイオードが逆回復動作を行う。即ち、順電圧印加時にドリフト領域32bに存在していたホールがダイオード領域14内の共用電極46に排出される。これにより、ダイオードに逆電流が流れる。逆電流は短時間で減衰し、その後はダイオードに流れる電流は略ゼロとなる。
共用電極28の電位が共用電極46の電位よりも高く、かつ、IGBTがオフしていると、pn接合面23からドリフト領域32a、32b内に空乏層が拡がる。図1の破線90は、pn接合面23から延びる空乏層の下端の位置を示している。本実施例では、半導体装置10をオフしたときの空乏層の下端90が、空洞21の下端よりも上側(表面側)に位置するように設計されている。
上記の半導体装置10では、IGBT領域12とダイオード領域14との境界には分離トレンチ20が形成されている。分離トレンチ20内のpn接合面23の深さには空洞21が形成されている。空洞21の熱伝導率は非常に小さい。上述したように、IGBTの動作時にIGBT領域12が発熱する。特に、IGBT領域12内のpn接合面23で発熱が大きくなる。この場合、空洞21によって、IGBT領域12内のpn接合面23で生じた熱がダイオード領域14に伝わることが抑制される。また、ダイオードの動作時にダイオード領域14が発熱する。特に、ダイオード領域14内のpn接合面23で発熱が大きくなる。この場合、空洞21によって、ダイオード領域14内のpn接合面23で生じた熱がIGBT領域12に伝わることが抑制される。即ち、空洞21によって、IGBT領域12とダイオード領域14が熱的に分離される。従って、IGBTがターンオフするとともにダイオードがターンオンするタイミングや、IGBTがターンオンするとともにダイオードがターンオフするタイミングにおいて、分離トレンチ20の近傍の半導体領域が、IGBT領域12とダイオード領域14の両方から熱が加えられることを抑制できる。この結果、分離トレンチ20近傍の領域の温度が過度に上昇することを抑制することができる。
また、本実施例では、空洞21が、半導体基板11の表面近傍から、ドリフト領域32a、32bの下端近傍にまで延びている。このため、IGBT領域12とダイオード領域14の間で熱が伝わることをより確実に抑制できる。また、耐圧の低下を抑制できる。
次に、図2を参照して実施例2の半導体装置110について説明する。以下では、実施例1と相違する点についてのみ説明し、実施例1と同一の構成についてはその詳細な説明を省略する。その他の実施例でも同様である。
実施例2の半導体装置110では、半導体基板11の表面に配置されている電極の構成が、実施例1の半導体装置10と異なっている。実施例1では、半導体基板11の表面に、IGBTのエミッタ電極として機能するとともにダイオードのアノード電極としても機能する共用電極46が形成されていた。これに対し、実施例2の半導体装置110では、エミッタ電極146aとアノード電極146bが互いから分離されている。即ち、IGBT領域12内の半導体基板11の表面にエミッタ電極146aが配置されており、ダイオード領域14内の半導体基板11の表面にアノード電極146bが配置されている。IGBT領域12とダイオード領域14との境界において、エミッタ電極146aとアノード電極146bが分離されている。半導体装置10を平面視すると、エミッタ電極146aの端面は、分離トレンチ20のIGBT領域12側の側壁と略同じ位置に位置している一方で、アノード電極146bの端面は、分離トレンチ20のダイオード領域14側の側壁よりもダイオード領域14側に位置している。このため、空間22の幅は、分離トレンチ20の幅よりも大きい。また、空間22の幅方向における中央は、IGBT領域12とダイオード領域14との境界よりも、ダイオード領域14側に位置している。
実施例2の半導体装置110によっても、実施例1の半導体装置10と同様の作用効果を奏することができる。また、IGBT領域12とダイオード領域14における発熱量は、半導体基板11の表面側のほうが裏面側よりも多い。本実施例では、半導体基板11の表面に配置される電極を、エミッタ電極146aとアノード電極146bに分離している。このため、IGBTがオンしているときにIGBT領域12で生じた熱が、エミッタ電極146aからアノード電極146bに伝わることが抑制される。また、ダイオードがオンしているときにダイオード領域14で生じた熱が、アノード電極146bからエミッタ電極146aに伝わることが抑制される。従って、IGBTとダイオードとが同じタイミングでスイッチングしたときに、分離トレンチ20近傍の領域の温度が上昇することを、さらに抑制することができる。
次に、図3を参照して実施例3の半導体装置210について説明する。実施例3の半導体装置210では、分離トレンチ220が、ゲートトレンチ24及びトレンチ54と同じ深さまで形成されている点で実施例1の半導体装置10と異なっている。上述したように、各領域12、14における発熱量は、半導体基板11の表面側のほうが裏面側よりも多い。分離トレンチ220は、半導体基板11の表面側におけるIGBT領域12とダイオード領域14との境界を分離している。このため、本実施例の半導体装置210においても、IGBT領域12とダイオード領域14の間で熱が伝わることを抑制することができる。また、分離トレンチ220を、ゲートトレンチ24及びトレンチ54と同じ深さとすることにより、半導体装置210の製造工程において、各トレンチ220、24、54を、同一工程で一度に形成することができる。このため、分離トレンチ220を形成するために工程数が増えることを回避できる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、本明細書が開示する半導体装置及びその製造方法は、上記の実施例を様々に変形、変更したものが含まれる。
例えば、上記の実施例では、分離トレンチ20の内部に絶縁膜18及び導電体19が配置されたが、このような構成に限られない。例えば、分離トレンチ20の内部全体が空洞であってもよい。あるいは、分離トレンチ20の内部に熱伝導率の小さい材料が充填されていてもよい。
また、ベース領域39とアノード領域60の深さは異なっていてもよい。即ち、pn接合面23の深さは、IGBT領域12とダイオード領域14において異なっていてもよい。
また、IGBT領域12とダイオード領域14はどのようにレイアウトされていてもよい。例えば、IGBT領域12がダイオード領域14の周囲を取り囲むレイアウトであってもよい。また、複数のIGBT領域12と複数のダイオード領域14が所定の方向に交互に配置されているレイアウトであってもよい。
また、分離トレンチ20は、半導体基板11を平面視したときに、IGBT領域12とダイオード領域14との全ての境界に形成されていなくてもよい。また、分離トレンチ20は、IGBT領域12とダイオード領域14との境界を跨ぐように形成されていれば、分離トレンチ20の幅方向の中央が、当該境界からずれた位置に位置していてもよい。また、分離トレンチが空乏層の下端90よりも深い位置まで形成されていれば、分離トレンチの深さが実施例1の分離トレンチ20より浅くても、実施例1と同様の作用効果を奏することができる。
また、半導体基板11はSiCを材料としていてもよい。また、ダイオード領域14のトレンチ54には導電体52を配置しなくてもよい。また、ダイオード領域14にはトレンチ54を形成しなくてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
11:半導体基板
12:IGBT領域
14:ダイオード領域
16:ゲート電極
20:分離トレンチ
24:ゲートトレンチ
26:絶縁膜
30a、30b:バッファ領域
32a、32b:ドリフト領域
36:低濃度ベース領域
38:コンタクト領域
39:ベース領域
40:エミッタ領域
42:コレクタ領域
44:カソード領域
60:アノード領域
11:半導体基板
12:IGBT領域
14:ダイオード領域
16:ゲート電極
20:分離トレンチ
24:ゲートトレンチ
26:絶縁膜
30a、30b:バッファ領域
32a、32b:ドリフト領域
36:低濃度ベース領域
38:コンタクト領域
39:ベース領域
40:エミッタ領域
42:コレクタ領域
44:カソード領域
60:アノード領域
Claims (1)
- IGBT領域とダイオード領域を有する半導体基板を備えており、
前記半導体基板が、
前記IGBT領域から前記ダイオード領域に跨って配置されているp型領域と、
前記IGBT領域から前記ダイオード領域に跨って配置されており、前記p型領域に対して前記半導体基板の裏面側に配置されているn型領域、
を有しており、
前記IGBT領域が、
n型であり、前記半導体基板の表面に臨む範囲に配置されており、前記p型領域に接しているエミッタ領域と、
p型であり、前記半導体基板の裏面に臨む範囲に配置されており、前記n型領域に接しているコレクタ領域、
を備えており、
前記IGBT領域内の前記表面に、前記エミッタ領域と前記p型領域を貫通して前記n型領域にまで延びるゲートトレンチが形成されており、
前記ゲートトレンチ内に、ゲート絶縁膜と、前記エミッタ領域と前記n型領域とを分離している範囲の前記p型領域に前記ゲート絶縁膜を介して対向しているゲート電極が配置されており、
前記ダイオード領域では、前記p型領域が前記表面に臨む範囲に配置されており、前記n型領域が前記裏面に臨む範囲に配置されており、
前記IGBT領域と前記ダイオード領域との境界に、前記p型領域を貫通して前記n型領域にまで延びる分離トレンチが形成されており、
前記分離トレンチ内の前記p型領域と前記n型領域との接合面の深さに、空洞が形成されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059751A JP2016181551A (ja) | 2015-03-23 | 2015-03-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059751A JP2016181551A (ja) | 2015-03-23 | 2015-03-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016181551A true JP2016181551A (ja) | 2016-10-13 |
Family
ID=57132804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015059751A Pending JP2016181551A (ja) | 2015-03-23 | 2015-03-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016181551A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11456376B2 (en) * | 2020-06-04 | 2022-09-27 | Mitsubishi Electric Corporation | Semiconductor device |
-
2015
- 2015-03-23 JP JP2015059751A patent/JP2016181551A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11456376B2 (en) * | 2020-06-04 | 2022-09-27 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5787853B2 (ja) | 電力用半導体装置 | |
US9853024B2 (en) | Semiconductor device | |
JP6022774B2 (ja) | 半導体装置 | |
JP6641983B2 (ja) | 半導体装置 | |
JP6135636B2 (ja) | 半導体装置 | |
JP6679892B2 (ja) | 半導体装置 | |
CN106463542B (zh) | 半导体装置 | |
JP2015138789A (ja) | 半導体装置 | |
TW201635528A (zh) | 半導體裝置 | |
JP6708269B2 (ja) | 半導体装置 | |
US9245950B2 (en) | Method for fabricating an insulated gate bipolar transistor | |
JP2014216410A (ja) | 半導体装置 | |
JP2011082220A (ja) | 半導体装置 | |
JP2014120685A (ja) | 半導体装置 | |
JP2018060984A (ja) | 半導体装置 | |
US9899374B2 (en) | Semiconductor device | |
JP6659418B2 (ja) | 半導体装置 | |
WO2014125584A1 (ja) | 半導体装置 | |
JP2016096288A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013161918A (ja) | 半導体装置 | |
JP2014103352A (ja) | 半導体装置 | |
JP6283709B2 (ja) | 半導体装置 | |
JP2015141921A (ja) | 半導体装置 | |
JP2012182391A (ja) | 半導体装置 | |
JP2019096732A (ja) | 半導体装置 |