JP2016174453A - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】軽負荷時に低消費電力でブートストラップコンデンサを充電可能なＤＣ／ＤＣコンバータを提供する。【解決手段】ＤＣ／ＤＣコンバータは、入力電圧のノードとインダクタの一端との間に接続される第１トランジスタと、インダクタの一端と基準電圧ノードとの間に接続される第２トランジスタと、第１トランジスタのゲート電圧を制御する第１ゲート制御回路と、第１ゲート制御回路の第１および第２電源供給ノード間に接続されるキャパシタと、入力電圧とインダクタの他端側電圧との電圧差が第１電圧以下か否かを検出する第１検出回路と、第１検出回路により第１電圧より大きいと検出された場合には、キャパシタの充電電圧が所定電圧以下になると、第２トランジスタをオフのままでキャパシタの充電を行う第１充電制御回路と、を備える。【選択図】図１

Description

本発明の実施形態は、ＤＣ／ＤＣコンバータに関する。

ＤＣ／ＤＣコンバータでは、ハイサイドトランジスタとローサイドトランジスタを交互にスイッチングさせてインダクタを駆動し、電気エネルギを損失なく磁気エネルギに変換させた後、出力コンデンサにて再び電気エネルギに変換させて、直流電圧レベルの変換を行っている。

ハイサイドトランジスタとしてＮＭＯＳトランジスタを用いる場合、ハイサイドトランジスタのゲートを制御するゲート制御回路には、入力電圧よりも高い電圧が印加されるため、ゲート制御回路の２つの電源供給ノード間にブートストラップコンデンサを接続することが多い。

ＤＣ／ＤＣコンバータの負荷が小さい軽負荷状態では、ハイサイドトランジスタとローサイドトランジスタを間欠動作させて、消費電力の削減を図るのが一般的である。この場合、ブートストラップコンデンサの充電電圧が低くなりすぎないように、ブートストラップコンデンサの充電電圧をモニタして、充電電圧が予め定めた所定電圧以下になると、ローサイドトランジスタを強制的にオンさせて、ブートストラップコンデンサを再充電することが考えられる。ところが、間欠動作の最中に、軽負荷状態であるにもかかわらず、ローサイドトランジスタをオンさせるのは、無駄に消費電力を増やすことになる。

特開２０１４−２３２６９号公報

本実施形態は、軽負荷時に低消費電力でブートストラップコンデンサを充電可能なＤＣ／ＤＣコンバータを提供するものである。

本実施形態によれば、入力電圧のノードとインダクタの一端との間に接続される第１トランジスタと、
前記インダクタの一端と基準電圧ノードとの間に接続される第２トランジスタと、
前記第１トランジスタのゲート電圧を制御する第１ゲート制御回路と、
前記第１ゲート制御回路の第１および第２電源供給ノード間に接続されるキャパシタと、
前記入力電圧と前記インダクタの他端側電圧との電圧差が第１電圧以下か否かを検出する第１検出回路と、
前記第１検出回路により前記第１電圧より大きいと検出された場合には、前記キャパシタの充電電圧が所定電圧以下になると、前記第２トランジスタをオフのままで前記キャパシタの充電を行う第１充電制御回路と、を備えるＤＣ／ＤＣコンバータが提供される。

一実施形態によるＤＣ／ＤＣコンバータ１の回路図。 図１のＤＣ／ＤＣコンバータ１の通常動作時のタイミング図。 軽負荷時かつ入力電圧Ｖinが出力電圧Ｖoutより第１電圧より大きい場合のタイミング図。 軽負荷時かつ入力電圧Ｖinが出力電圧Ｖoutより第１電圧以下の場合のタイミング図。

以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、ＤＣ／ＤＣコンバータ内の特徴的な構成および動作を中心に説明するが、ＤＣ／ＤＣコンバータには以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。

図１は一実施形態によるＤＣ／ＤＣコンバータ１の回路図である。図１のＤＣ／ＤＣコンバータ１は、ブートストラップコンデンサ（キャパシタ）Ｃbootと、ハイサイドトランジスタ（第１トランジスタ）Ｑ１と、ローサイドトランジスタ（第２トランジスタ）Ｑ２と、第１ゲート制御回路２と、第２ゲート制御回路３と、低電圧検出回路（第３検出回路）４と、電圧差検出回路（第１検出回路）５と、軽負荷判定回路（判定回路）６と、第１充電制御回路７と、誤差電圧検出回路（第２検出回路）８と、第２充電制御回路９とを備えている。

ハイサイドトランジスタＱ１は、ＤＣ／ＤＣコンバータ１の入力電圧Ｖinのノードｎ１とインダクタＬ１の一端ＬＸとの間に接続されている。ハイサイドトランジスタＱ１は、例えばＮＭＯＳトランジスタである。ハイサイドトランジスタＱ１をＮＭＯＳトランジスタにすることで、ＰＭＯＳトランジスタにするよりも、オン抵抗を低くでき、効率がよくなる。ただし、ＮＭＯＳトランジスタを完全にオンさせるには、ゲート−ソース間電圧を大きくしなければならず、ＮＭＯＳトランジスタのゲート電圧をドレイン電圧よりも高くする必要がある。ドレイン電圧は、ＤＣ／ＤＣコンバータ１の入力電圧Ｖinであるため、入力電圧Ｖinよりも高いゲート電圧を生成する必要がある。そこで、図１のＤＣ／ＤＣコンバータ１では、ハイサイドトランジスタＱ１のゲート電圧を制御する第１ゲート制御回路２のハイサイド電源ノード（第１電源供給ノード）ｎ２とハイサイド接地ノード（第２電源供給ノード）ｎ３との間にブートストラップコンデンサＣbootを接続して、第１ゲート制御回路２に入力電圧Ｖinよりも高い電源電圧を供給するようにしている。

第１ゲート制御回路２は、レベルシフト回路１１と、レベルシフト回路１１の出力電圧を反転出力するインバータＩＶ１とを有し、インバータＩＶ１の出力電圧がハイサイドトランジスタＱ１のゲート電圧となる。

ローサイドトランジスタＱ２は、インダクタＬ１の一端ＬＸとローサイド接地ノード（基準電圧ノード）ＧＮＤとの間に接続されている。ローサイドトランジスタＱ２は、例えばＮＭＯＳトランジスタである。

ローサイドトランジスタＱ２のゲートには、第２ゲート制御回路３が接続されている。第２ゲート制御回路３は、論理演算部１２と、信号処理部１３と、インバータＩＶ２とを有する。論理演算部１２については後述する。信号処理部１３は、第１ゲート制御回路２と第２ゲート制御回路３の双方に対する制御信号を生成する。インバータＩＶ２は、制御信号を反転して、ローサイドトランジスタＱ２のゲート電圧を生成する。また、信号処理部１３で生成された第１ゲート制御回路２用の制御信号は、第１ゲート制御回路２内のレベルシフト回路１１でレベルシフトされた後、インバータＩＶ１に入力される。

インダクタＬ１の他端側には、出力電圧Ｖoutを出力するＤＣ／ＤＣコンバータ１の出力端子ＯＵＴが接続されており、この出力端子ＯＵＴとローサイド接地ノードＧＮＤとの間には出力コンデンサＣoutと負荷Ｒloadが接続されている。負荷Ｒloadの大きさは種々変動することを想定している。

電圧差検出回路５は、ＤＣ／ＤＣコンバータ１の入力電圧Ｖinと出力電圧Ｖoutとの電圧差が第１電圧以下か否かを検出し、第１電圧以下か否かを示す検出信号を出力する。第１電圧とは、例えば５Ｖである。電圧差検出回路５から出力された検出信号は、論理演算部１２の他方の入力ノードに供給される。例えば、検出信号は、電圧差が第１電圧以下になると、ハイ電位になる。

低電圧検出回路４は、ブートストラップコンデンサＣbootの両電極間に接続されており、ブートストラップコンデンサＣbootの充電電圧が第２電圧以下か否かを検出し、第２電圧以下か否かを示す検出信号を、上述した論理演算部１２の一方の入力ノードに供給する。例えば、ブートストラップコンデンサＣbootの充電電圧が第２電圧以下になると、低電圧検出回路４は、検出信号をハイ電位にする。ここで、第２電圧とは、ブートストラップコンデンサＣbootの再充電が必要となる電圧であり、より具体的には、ブートストラップコンデンサＣbootを再充電しないと、ハイサイドトランジスタＱ１のオン動作が保証されなくなる電圧であり、実際にはハイサイドトランジスタＱ１の特性等によって決まる電圧である。

論理演算部１２は、例えば、２つの入力ノードの論理積信号を出力するＡＮＤゲートである。論理演算部１２の出力がハイ電位になるのは、ＤＣ／ＤＣコンバータ１の入力電圧Ｖinと出力電圧Ｖoutとの電圧差が第１電圧以下で、かつブートストラップコンデンサＣbootの充電電圧が第２電圧以下の場合である。論理演算部１２の出力信号は信号処理部１３に入力される。

なお、論理演算部１２は、必ずしもＡＮＤゲートで構成する必要はない。種々の論理ゲートを組み合わせて構成してもよい。

誤差電圧検出回路８は、インダクタＬ１の他端側電圧Ｖoutと予め定めた基準出力電圧との電圧差を示す誤差電圧を検出する。誤差電圧が小さい場合には、ＤＣ／ＤＣコンバータ１の出力電圧Ｖoutが基準出力電圧に近いことを示しており、負荷Ｒloadが軽いと判断することができる。

軽負荷判定回路６は、誤差電圧に基づいて、負荷Ｒloadが軽いことを示す軽負荷状態か否かを判定する。より具体的には、軽負荷判定回路６は、誤差電圧が予め定めた所定電圧以下の場合には、軽負荷状態と判定する。

信号処理部１３は、インダクタＬ１の一端ＬＸ側電圧と、論理演算部１２の出力信号と、軽負荷判定回路６の出力信号と、誤差電圧とに基づいて、ハイサイドトランジスタＱ１用の制御信号と、ローサイドトランジスタＱ２用の制御信号とを生成する。例えば、信号処理部１３は、軽負荷判定回路６にて軽負荷状態と判定されると、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２がともにオフするような制御信号を生成する。

このように、軽負荷時には、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２がともにオフさせて、消費電力の低減を図る。ただし、ブートストラップコンデンサＣbootの充電電圧が低くなると、後述するように、第１充電制御回路７または第２充電制御回路９を利用して、ブートストラップコンデンサＣbootの充電を行う。第２充電制御回路９では、瞬間的にローサイドトランジスタＱ２をオンする。

第１充電制御回路７は、電圧差検出回路５により電圧差が第１電圧より大きいと判定された場合には、第２トランジスタをオフのままでキャパシタの充電を行う。

第１充電制御回路７は、より具体的な一例では、電流源２１と、ツェナーダイオード（定電圧源）２２と、第３トランジスタＱ３とを有する。電流源２１は、入力電圧Ｖinの印加ノードと、第３トランジスタＱ３のゲートとの間に接続されている。ツェナーダイオード２２は、第３トランジスタＱ３のゲートと、ハイサイド接地ノードｎ３との間に接続されている。すなわち、電流源２１とツェナーダイオード２２は、入力電圧Ｖinの印加ノードとハイサイド接地ノードｎ３との間に直列接続されている。第３トランジスタＱ３は例えばＮＭＯＳトランジスタであり、そのドレインは入力電圧Ｖinの印加ノードに接続され、そのソースはハイサイド電源ノードｎ２に接続されている。後述するように、第３トランジスタＱ３は、能動領域で動作する。第３トランジスタＱ３は、入力電圧Ｖinの印加ノードとハイサイド電源ノードｎ２との電圧差が所定電圧以上になると、入力電圧Ｖinの印加ノードからハイサイド電源ノードｎ２に電流を流して、ブートストラップコンデンサＣbootの充電を行う。

第２充電制御回路９は、ハイサイド電源ノードｎ２とローサイド接地ノードＧＮＤとの間に接続されている。第２充電制御回路９は、ローサイドトランジスタＱ２がオンのときにキャパシタを充電する。第２充電制御回路９は、ハイサイド電源ノードｎ２とローサイド接地ノードＧＮＤとの間に直列接続されたダイオードＤ１と直流電源２３とを有する。ダイオードＤ１のアノードは直流電源２３に接続され、ダイオードＤ１のカソードはハイサイド電源ノードｎ２に接続されている。

直流電源２３の電圧レベルＶs1は、ツェナーダイオード２２の電圧レベルＶcboot1＋Vgsよりも高くしている。これにより、ブートストラップコンデンサＣbootの充電電圧Ｖcboot1がツェナーダイオード２２の電圧レベルまで下がると、第１充電制御回路７を用いて、ブートストラップコンデンサＣbootの再充電が行われる。

図２は図１のＤＣ／ＤＣコンバータ１の通常動作時のタイミング図である。ここで、通常動作とは、軽負荷状態よりも負荷Ｒloadが重いことを意味する。

図２は、時刻ｔ１で、すでにブートストラップコンデンサＣbootが充電されている例を示している。時刻ｔ１〜ｔ２では、ハイサイドトランジスタＱ１がオンし、ローサイドトランジスタＱ２がオフする。これにより、インダクタＬ１の一端ＬＸ側電圧ＶLXは入力電圧Ｖinとほぼ同電位にまで上昇し、インダクタＬ１に流れる電流ＩLXは、線形に上昇する。時刻ｔ１〜ｔ２では、ブートストラップコンデンサＣbootへの充電は行われないため、ブートストラップコンデンサＣbootの充電電圧は徐々に低下する。

時刻ｔ２〜ｔ３は、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２の双方がオフするデッドタイムである。デッドタイムを設けるのは、貫通電流を防止するためである。この期間内では、インダクタＬ１の一端ＬＸ側電圧は急峻に低下し、また、ブートストラップコンデンサＣbootの充電電圧も徐々に低下する。インダクタＬ１は、急激には電流の方向を切り替えることができないため、時刻ｔ２以降、徐々に電流が低下していく。

時刻ｔ３〜ｔ４では、ハイサイドトランジスがオフで、ローサイドトランジスタＱ２がオンする。これにより、インダクタＬ１の一端ＬＸ側電圧は接地レベル（例えば０Ｖ）となる。インダクタＬ１の電流は、引き続き、徐々に低下していく。ローサイドトランジスタＱ２がオンすると、インダクタＬ１の一端ＬＸ側電圧が接地レベルになる影響で、電荷保存の法則により、ブートストラップコンデンサＣbootの一端側であるハイサイド電源ノードｎ２の電圧も低下する。これにより、第２充電制御回路９を介して、ブートストラップコンデンサＣbootの充電が行われて満充電状態となり、ブートストラップコンデンサＣbootの充電電圧はほぼ一定になる。

時刻ｔ４〜ｔ５は、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２の双方がオフするデッドタイムである。この期間内では、ブートストラップコンデンサＣbootの充電電圧は徐々に低下する。その後、時刻ｔ５以降は、時刻ｔ１〜ｔ５と同様の動作が繰り返される。

このように、図１のＤＣ／ＤＣコンバータ１は、通常動作時には、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２を交互にオンさせて、入力電圧Ｖinとは異なる電圧レベルの出力電圧Ｖoutを生成する。ハイサイドトランジスタＱ１とローサイドトランジスタＱ２のオン期間の比率を制御することで、出力電圧Ｖoutの電圧レベルを調整できる。

図３は、軽負荷時で、かつ入力電圧Ｖinと出力電圧Ｖoutとの電位差が第１電圧より大きい場合のタイミング図である。この場合、電圧差検出回路５は、入力電圧Ｖinが出力電圧Ｖoutよりの第１電圧より大きいことを示すロー電位の検出信号を出力する。

時刻ｔ１１〜ｔ１４では、図２の時刻ｔ１〜ｔ４と同様の動作が行われる。時刻ｔ１４の時点で、軽負荷判定回路６により軽負荷と判定されると、時刻ｔ１４以降、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２はともにオフする。これにより、ブートストラップコンデンサＣbootの充電電圧は徐々に低下する。

時刻ｔ１４の時点では、インダクタＬ１の一端ＬＸはハイインピーダンスとなるが、インダクタＬ１の他端側は、出力コンデンサＣoutの充電電圧に応じた出力電圧Ｖoutとなる。このため、インダクタＬ１の一端ＬＸ側電圧は、時刻ｔ１４では大きく振動し、徐々に振動振幅が小さくなり、やがて他端側の出力電圧Ｖoutと同電位になる。

時刻ｔ１５で、ブートストラップコンデンサＣbootの充電電圧が所定電圧Ｖboot1まで低下すると、ハイサイド電源ノードｎ２の電圧が下がるため、第１充電制御回路７内の第３トランジスタＱ３のゲート−ソース間電圧が高くなり、入力電圧Ｖinの印加ノードから第３トランジスタＱ３を介してハイサイド電源ノードｎ２に電流が流れて、ブートストラップコンデンサＣbootの充電が行われる。第３トランジスタＱ３は、飽和領域ではなく、能動領域で動作する。よって、時刻ｔ１５以降、ハイサイドトランジスタＱ１がオンになる時刻ｔ１６までの間、第１充電制御回路７は、継続してブートストラップコンデンサＣbootの充電を行い、ハイサイド電源ノードｎ２の電圧はほぼＶboot1に保持される。時刻ｔ１６以降は、時刻ｔ１１〜ｔ１６の動作と同様の動作が繰り返される。

第１充電制御回路７は、第３トランジスタＱ３を介して、僅かな充電電流を継続してブートストラップコンデンサＣbootに供給して、ブートストラップコンデンサＣbootの充電を行う。すなわち、第１充電制御回路７は、ブートストラップコンデンサＣbootの充電に必要な量の電流を流すだけであり、ローサイドトランジスタＱ２をオンしてブートストラップコンデンサＣbootを充電するよりも、大幅に消費電力を削減できる。

このように、本実施形態では、軽負荷時で、かつ入力電圧Ｖinと出力電圧Ｖoutとの電位差第１電圧より大きい場合には、ローサイドトランジスタＱ２をオフにしたまま、第１充電制御回路７を用いてブートストラップコンデンサＣbootの充電が行われる。

図４は、軽負荷時で、かつ入力電圧Ｖinと出力電圧Ｖoutとの電圧差が第１電圧以下の場合のタイミング図である。この場合、電圧差検出回路５は、入力電圧Ｖinと出力電圧Ｖoutとの電圧差が第１電圧以下であることを示すハイ電位の検出信号を出力する。この状態で、低電圧検出回路４がブートストラップコンデンサＣbootの充電電圧が第２電圧以下になったことを検出すると、論理演算部１２の出力はハイになる。これにより、信号処理部１３は、ローサイドトランジスタＱ２のオフ固定を解除する。

時刻ｔ２１〜ｔ２４では、時刻ｔ１１〜ｔ１４と同様の動作が行われる。時刻ｔ２４で、ハイサイドトランジスタＱ１とローサイドトランジスタＱ２がともにオフすると、ブートストラップコンデンサＣbootの充電電圧が徐々に低下する。その後、時刻ｔ２５で、低電圧検出回路４は、ブートストラップコンデンサＣbootの充電電圧が第２電圧以下になったことを検出する。これにより、論理演算部１２の出力はハイ電位になる。このとき、軽負荷判定回路６も軽負荷状態であると判定した場合には、信号処理部１３は、ロー電位の制御信号を出力する。この制御信号は、インバータで反転されて、ローサイドトランジスタＱ２のゲートはハイ電位になる。よって、ローサイドトランジスタＱ２は一瞬だけオンし、インダクタＬ１の一端ＬＸ側電圧ＶLXが低下する。電荷保存の法則により、ブートストラップコンデンサＣbootの一端側、すなわちハイサイド電源ノードｎ２の電圧も低下する。よって、第２充電制御回路９内の直流電源２３からダイオードＤ１を介してブートストラップコンデンサＣbootの充電が行われる。これにより、ブートストラップコンデンサＣbootの充電電圧は急激に持ち上げられる。その後、時刻ｔ２５以降は、時刻ｔ２１〜ｔ２５の動作が繰り返される。

なお、時刻ｔ２５のローサイドトランジスタＱ２のオン切替は、ブートストラップコンデンサＣbootの充電のためであり、ローサイドトランジスタＱ２をオンさせるのは一瞬だけである。ローサイドトランジスタＱ２をオンさせる期間が長いと、インダクタＬ１からローサイドトランジスタＱ２側に大電流が流れて、出力電圧Ｖoutも下がってしまうためである。

また、入力電圧Ｖinと出力電圧Ｖoutとの電圧差が第１電圧以下の場合に、第１充電制御回路７にてブートストラップコンデンサＣbootを充電しない理由は、入力電圧Ｖinと出力電圧Ｖoutとの電圧差が小さい場合には、入力電圧Ｖinのノードｎ１の電圧に対して、ハイサイド電源ノードｎ２の電圧をあまり下げられないため、第２充電制御回路９内の第３トランジスタＱ３のゲート電圧に対してソース電圧をあまり低くできなくなり、第３トランジスタＱ３を介してブートストラップコンデンサＣbootに十分な充電電流を流せないおそれがあるためである。

このように、本実施形態では、軽負荷時で、かつ入力電圧Ｖinが出力電圧Ｖoutよりも第１電圧より大きい場合には、ブートストラップコンデンサＣbootの充電電圧が所定電圧以下になると、ローサイドトランジスタＱ２をオフのままで、第１充電制御回路７を用いて前記ブートストラップコンデンサＣbootの充電を行う。これにより、ローサイドトランジスタＱ２をオンにしてブートストラップコンデンサＣbootの充電を行うよりも、はるかに低消費電力でブートストラップコンデンサＣbootの充電を行える。

また、入力電圧Ｖinと出力電圧Ｖoutとの電位差が第１電圧以下の場合には、ブートストラップコンデンサＣbootの充電電圧が第２電圧以下になると、ローサイドトランジスタＱ２をオンにしてブートストラップコンデンサＣbootの充電を行うため、ブートストラップコンデンサＣbootを迅速に充電できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ ＤＣ／ＤＣコンバータ、２ 第１ゲート制御回路、３ 第２ゲート制御回路、４ 低電圧検出回路、５ 電圧差検出回路、６ 軽負荷判定回路、７ 第１充電制御回路、８ 誤差電圧検出回路、９ 第２充電制御回路、１１ レベルシフト回路、１２ 論理演算部、１３ 信号処理部

Claims (7)

1. 入力電圧のノードとインダクタの一端との間に接続される第１トランジスタと、
   前記インダクタの一端と基準電圧ノードとの間に接続される第２トランジスタと、
   前記第１トランジスタのゲート電圧を制御する第１ゲート制御回路と、
   前記第１ゲート制御回路の第１および第２電源供給ノード間に接続されるキャパシタと、
   前記入力電圧と前記インダクタの他端側電圧との電圧差が第１電圧以下か否かを検出する第１検出回路と、
   前記第１検出回路により前記第１電圧より大きいと検出された場合には、前記キャパシタの充電電圧が所定電圧以下になると、前記第２トランジスタをオフのままで前記キャパシタの充電を行う第１充電制御回路と、を備えるＤＣ／ＤＣコンバータ。
2. 前記インダクタの他端側電圧と予め定めた基準出力電圧との電圧差を検出する第２検出回路と、
   前記第２検出回路で検出された電圧差に基づいて、軽負荷状態か否かを判定する判定回路と、
   前記キャパシタの充電電圧が第２電圧以下か否かを検出する第３検出回路と、
   前記判定回路により前記軽負荷状態と判定された場合には前記第１トランジスタおよび前記第２トランジスタをオフさせ、その後、前記第３検出回路により前記第２電圧以下と検出され、かつ前記第１検出回路により前記電圧差が前記第１電圧以下と検出された場合には前記第２トランジスタをオンさせる第２ゲート制御回路と、
   前記キャパシタの一端と前記基準電圧ノードとの間に接続され、前記第２トランジスタがオンのときに前記キャパシタを充電する第２充電制御回路と、を備える請求項１に記載のＤＣ／ＤＣコンバータ。
3. 前記第１充電制御回路は、前記入力電圧のノードと前記第１電源供給ノードとの電圧差が所定電圧以上になると、前記入力電圧のノードから前記第１電源供給ノードを介して前記キャパシタを充電する第３トランジスタを有する請求項１または２に記載のＤＣ／ＤＣコンバータ。
4. 前記第１充電制御回路は、
   前記入力電圧のノードと前記トランジスタのゲートとの間に接続される電流源と、
   前記第３トランジスタのゲートと前記第２電源供給ノードとの間に接続される定電圧源と、を有する請求項３に記載のＤＣ／ＤＣコンバータ。
5. 前記定電圧源は、ツェナーダイオードである請求項４に記載のＤＣ／ＤＣコンバータ。
6. 前記第３トランジスタは、能動領域で動作する請求項３乃至５のいずれかに記載のＤＣ／ＤＣコンバータ。
7. 前記第１充電制御回路が前記キャパシタを連続して充電する期間は、前記第３検出回路により前記第２電圧以下と検出され、かつ前記第１検出回路により前記電圧差が前記第１電圧以下と検出された場合に前記第２トランジスタがオンする期間よりも長い請求項１乃至４のいずれかに記載のＤＣ／ＤＣコンバータ。

Images