JP2016167522A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016167522A JP2016167522A JP2015046513A JP2015046513A JP2016167522A JP 2016167522 A JP2016167522 A JP 2016167522A JP 2015046513 A JP2015046513 A JP 2015046513A JP 2015046513 A JP2015046513 A JP 2015046513A JP 2016167522 A JP2016167522 A JP 2016167522A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- compound semiconductor
- semiconductor device
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】
化合物半導体層の上であって、電極間の領域内に複数の保護膜の層を形成することで電極間のリーク電流を低減する半導体装置を提供する。
【解決手段】
実施形態の半導体装置は、基板と、前記基板上に設けられた化合物半導体層と、前記化合物半導体層の上に設けられた第1の電極と、前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた保護層と、前記保護層の上に設けられ、前記保護層よりも水素の含有量が少ない絶縁層と、前記絶縁層の上に設けられた放熱層とを具備している。
【選択図】図1
化合物半導体層の上であって、電極間の領域内に複数の保護膜の層を形成することで電極間のリーク電流を低減する半導体装置を提供する。
【解決手段】
実施形態の半導体装置は、基板と、前記基板上に設けられた化合物半導体層と、前記化合物半導体層の上に設けられた第1の電極と、前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた保護層と、前記保護層の上に設けられ、前記保護層よりも水素の含有量が少ない絶縁層と、前記絶縁層の上に設けられた放熱層とを具備している。
【選択図】図1
Description
本発明の実施形態は、半導体装置に関する。
大電力用の半導体装置の製造においては窒化ガリウム(以下、GaNと称す)や炭化珪素(以下、SiCと称す)等の化合物半導体が用いられている。この化合物半導体の結晶表面のダングリングボンドを終端し、表面保護(パッシベーション)をするために窒化珪素(SiN)を積層している。さらに窒化珪素の層(以下、窒化珪素層と称す)の上にダイヤモンド等の熱伝導性の高い保護膜を積層して放熱性を高め、熱による電界効果トランジスタ(以下、FETと称す)の特性の劣化を抑制している。しかし、化合物半導体の層(以下、化合物半導体層と称す)の上に窒化珪素層とダイヤモンドの層(以下、ダイヤモンド層と称す)を積層した場合、窒化珪素層とダイヤモンド層との境界面に電流が流れ、電極間のリーク電流が発生し、半導体装置の特性が劣化するという課題があった。
本発明が解決しようとする課題は、化合物半導体層の上であって、電極間の領域内に複数の保護膜の層を形成することで電極間のリーク電流を低減する半導体装置を提供することである。
上記課題を解決するため、実施形態の半導体装置は、基板と、前記基板上に設けられた化合物半導体層と、前記化合物半導体層の上に設けられた第1の電極と、前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた保護層と、前記保護層の上に設けられ、前記保護層よりも水素の含有量が少ない絶縁層と、前記絶縁層の上に設けられた放熱層とを具備している。
以下、半導体装置の実施形態を図面に基づき説明する。
(第1の実施形態)
図1(a)は第1の実施形態である半導体装置の断面図である。基板1の上に化合物半導体層2が積層されており、化合物半導体層2の上にソース電極6、ゲート電極7、ドレイン電極8が設けられている。ソース電極6はゲート電極7と離間して設けられている。ドレイン電極8はゲート電極7と離間して設けられており、ゲート電極7を挟むようにソース電極6とは反対側に設けられている。更に、ソース電極6とゲート電極7との間の領域内および、ゲート電極7とドレイン電極8との間の領域内に窒化珪素層3aと二酸化珪素(SiO2)の層(二酸化珪素層)4aとダイヤモンド層5とを設けている。
図1(a)は第1の実施形態である半導体装置の断面図である。基板1の上に化合物半導体層2が積層されており、化合物半導体層2の上にソース電極6、ゲート電極7、ドレイン電極8が設けられている。ソース電極6はゲート電極7と離間して設けられている。ドレイン電極8はゲート電極7と離間して設けられており、ゲート電極7を挟むようにソース電極6とは反対側に設けられている。更に、ソース電極6とゲート電極7との間の領域内および、ゲート電極7とドレイン電極8との間の領域内に窒化珪素層3aと二酸化珪素(SiO2)の層(二酸化珪素層)4aとダイヤモンド層5とを設けている。
以下、断面図において、化合物半導体層2と接触しているゲート電極7の長さ(ゲート長)の方向をX軸方向とする。断面図の奥行きの方向をY軸方向とする。基板1からソース電極6、ゲート電極7、ドレイン電極8への方向をZ軸方向とする。また、以下において、二酸化珪素の層を二酸化珪素層と称する。
基板1の部材には珪素(以下、Siと称す)、SiC、サファイア、GaN、ダイヤモンド等がある。Siは安価であり、基板1の材料として広く用いられている。また、SiC、サファイア、GaN等はGaN等の六方晶の結晶格子を有する化合物半導体層2の積層において、Siよりも格子欠陥を少なくできる。ダイヤモンドは熱伝導性が高いことから、大電力用の半導体装置において、放熱性に優れている。ただし、本実施形態および以下の実施形態において、基板1の部材については特に限定をしない。
化合物半導体層2は例えば、GaNやSiC等の化合物半導体等が用いられる。化合物半導体とは複数の元素から構成される半導体である。化合物半導体にはアルミニウム(Al)やガリウム(Ga)等のIII族の元素と、窒素(N)等のV族の元素とを組み合わせたIII‐V族半導体がある。GaN等の窒素(N)を含有する化合物半導体は窒化物半導体とよばれる。また、SiCはIV族の元素のSiと炭素(C)とからなるIV−IV族半導体である。このIV−IV族半導体も化合物半導体である。
GaNやSiCはSiと比べてバンドギャップが大きく、電圧の耐圧性に優れているため、高電圧の印加が可能な大電力用のパワーデバイスとして用いられている。さらに、GaNの飽和電子速度はSiよりも大きく、電子移動度はSiと同等であることから、GaNはマイクロ波用の高周波半導体装置としても用いられている。
ソース電極6、ドレイン電極8は化合物半導体層2の上にオーミック接触により設けられている。ゲート電極7は化合物半導体層2の上にショットキー接触により設けられている。ソース電極6は接地されており(図示せず)、ゲート電極7およびドレイン電極8に電圧を印加すると、ドレイン電極8からソース電極6に向かって、化合物半導体層2内に電流が流れる。
窒化珪素層3aは化合物半導体層2の上であって、ソース電極6とゲート電極7との間の領域内およびゲート電極7とドレイン電極8との間の領域内に設けられている。二酸化珪素層4aは窒化珪素層3aの上であって、ソース電極6とゲート電極7との間の領域内およびゲート電極7とドレイン電極8との間の領域内に設けられている。ダイヤモンド層5は二酸化珪素層4aの上であって、ソース電極6とゲート電極7との間の領域内およびゲート電極7とドレイン電極8との間の領域内に設けられている。窒化珪素層3a、二酸化珪素層4a、ダイヤモンド層5は例えばプラズマCVD(Plasma-enhanced Chemical Vapor Deposition)法により積層される。プラズマCVD法とは、積層する原料のガスをプラズマの状態にし、対象物の表面上に化学反応により蒸着し、積層させる方法である。
窒化珪素層3aは水素原子(H)を含有しており、この水素原子(H)が化合物半導体層2の表面のダングリングボンドを終端する。これにより、化合物半導体層2の表面にトラップ準位の形成を防止し、半導体装置の特性の劣化が防止される。本実施形態および以下の実施形態において、窒化珪素層3aは水素を含有する条件で形成され、化合物半導体層2の表面のトラップ準位密度を下げる保護層としての機能を有する。
ダイヤモンド層5は窒化珪素層3aと比較して熱伝導性が高く、FETの放熱効果に優れている。FET内部における発熱の熱源となる箇所は化合物半導体層2の内、ゲート電極7の下の領域である。FET内部の発熱による温度増加は、格子振動や電子の散乱の増加による電子移動度の低下、電子速度の低下、熱による抵抗の増大を招来し、FETの特性の低下を招くこととなる。熱伝導性の高いダイヤモンド層5を積層することで、ゲート電極7の領域で発熱した熱量が分散される。本実施形態および以下の実施形態において、ダイヤモンド層5は半導体装置で発生した熱量の放熱をする、放熱層としての機能を有する。
従来、窒化珪素層3aの上にダイヤモンド層5を積層することで化合物半導体層2の表面の結晶を水素原子(H)で結合しつつ、放熱性に優れた半導体装置が開発されているが、窒化珪素層3aに水素原子(H)が含有されているため、ダイヤモンド層5表面(窒化珪素層3aとの境界面)に窒化珪素層3aからの水素原子(H)が局在する。この水素原子(H)がダイヤモンド層5の表面に準位を形成し、電子の伝導(ホッピング伝導)が発生する。この窒化珪素層3aとダイヤモンド層5との境界面にソース電極6、ゲート電極7、ドレイン電極8が接触すると、各電極間においてホッピング伝導によるリーク電流が発生する。
本実施形態は窒化珪素層3aとダイヤモンド層5との間に二酸化珪素層4aが設けられている。二酸化珪素(SiO2)は絶縁物であるため、二酸化珪素層4aは絶縁層となる。二酸化珪素層4aをプラズマCVD法で積層する際、酸素分子(O2)は水素原子(H)との化学反応によりH2OやOH等になるため、二酸化珪素層4aは窒化珪素層3aと比較して不純物の水素原子(H)の含有量が少ない。このため、窒化珪素層3aと二酸化珪素層4aとの境界面および、二酸化珪素層4aとダイヤモンド層5との境界面に存在する水素原子(H)の量は、従来の窒化珪素層3aとダイヤモンド層5との境界面よりも少ない。これにより本実施形態は、絶縁層の二酸化珪素層4aを設けることで、ソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流が抑制され、半導体装置の特性の劣化が抑制される。
図1(b)は第1の実施形態である半導体装置の第1の変形例の図である。図1(a)の半導体装置のダイヤモンド層5とゲート電極7の上に二酸化珪素層4bを積層し、二酸化珪素層4bの上に窒化珪素層3bを積層したものである。窒化珪素層3bはゲート電極7を水滴などから保護するための保護膜でもある。ダイヤモンド層5の上に窒化珪素層3bを積層するとダイヤモンド層5と窒化珪素層3bとの境界面にてリーク電流が発生するため、二酸化珪素層4bをダイヤモンド層5の上と窒化珪素層3bとの間に積層している。この変形例は窒化珪素層3aとダイヤモンド層5との間に二酸化珪素層4aを積層し、ダイヤモンド層5と窒化珪素層3bとの間に二酸化珪素層4bを積層しため、各層の境界面における水素原子(H)の量が少ない。そのため、ソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制される。
図1(c)は第1の実施形態である半導体装置の第2の変形例の図である。ダイヤモンド層5を二酸化珪素層4aの上およびゲート電極7の周辺に積層させたものである。本実施形態および、以下の実施形態において、ゲート電極7の周辺とはゲート電極7の上および側面の領域である。
この場合、ダイヤモンド層5は半導体装置の放熱性を高める機能と、ゲート電極7を保護する保護膜としての機能がある。この変形例は窒化珪素層3aとダイヤモンド層5との間に二酸化珪素層4aを積層しため、各層の境界面における水素原子(H)の量が少ない。そのため、ソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制される。
本実施形態である、図1(a)、(b)および(c)の半導体装置の製造方法は以下の通りである。図1(a)の半導体装置は、基板1にGaNやSiC等をMOCVD(Metal Organic Chemical Vapor Deposition)法等により結晶成長させ、化合物半導体層2を積層させる。MOCVD法とは基板1にガス化した金属等を蒸着させることで積層する方法である。ただし、MOCVD法による化合物半導体層2の積層方法は一例であり、MOCVD法に限定せず、以下の実施形態においても同様とする。その後、化合物半導体層2の上にプラズマCVD法等で窒化珪素層3aを積層する。窒化珪素層3aを積層した後、その上にプラズマCVD法等で二酸化珪素層4aを積層する。二酸化珪素層4aを積層した後、その上にプラズマCVD法等でダイヤモンド層5を積層する。
ただし、窒化珪素層3aは化合物半導体層2の表面の結晶の結合を終端するために水素原子(H)を含有しておれば良い。そのため、積層方法はプラズマCVD法に限定をせず、以下の実施形態においても同様とする。また、二酸化珪素層4aおよびダイヤモンド層5の積層方法のプラズマCVD法は一例であり、これに限定せず、以下の実施形態においても同様とする。窒化珪素層3a、二酸化珪素層4a、ダイヤモンド層5の厚さはおよそ100nmから400nm程度であるが、本実施形態および以下の実施形態においては各層の厚さについては限定をしない。
ダイヤモンド層5を積層した後、ソース電極6、ゲート電極7、ドレイン電極8を形成する開口部を作成するためにエッチングを行う。ダイヤモンド層5のエッチングには酸素分子(O2)を用いたプラズマエッチングを行う。プラズマエッチングとはプラズマによりガスをイオン化、ラジカル化し、これをエッチング対象に衝突させ、化学反応を起こすことでエッチングする方法である。エッチング対象物はプラズマが発生する領域に設置されている。エッチングを行う前にダイヤモンド層5の上にレジストを塗布し、開口部を作成する箇所以外の部分にパターン形成をする。パターン形成された箇所はレジストがダイヤモンド層5の表面を保護し、酸素のイオン粒子がダイヤモンド層5の表面に衝突しないため、エッチングされない。レジストが塗布されていない部分は、酸素のイオン粒子がダイヤモンド層5の表面と衝突し、エッチングが施される。
ダイヤモンド層5のエッチングの後、二酸化珪素層4aのエッチングを行う。二酸化珪素層4aのエッチングには例えば、四フッ化炭素(以下、CF4と称す)による反応性イオンエッチング(Reactive Ion Etching、以下RIEと称す)によるものがある。RIEとはプラズマによりガスをイオン化、ラジカル化し、エッチング対象物に衝突させ、イオンによる表面の原子を剥離するスパッタリングと、イオンとエッチング対象物との化学反応とによるエッチング方法である。本実施形態においてはCF4をプラズマによりイオン化し、二酸化珪素層4aの表面に衝突させ、スパッタリングと化学反応を起こし、エッチングをする。
二酸化珪素層4aのエッチングの後、窒化珪素層3aのエッチングを行う。窒化珪素層3aのエッチングには例えば、CF4によるケミカルドライエッチング(Chemical Dry Etching、以下CDEと称す)によるものがある。CDEとはプラズマによりガスをイオン化、ラジカル化し、これをエッチング対象に衝突させ、化学反応を起こすことでエッチングする方法である。エッチング対象物とプラズマが発生する領域とが分離されている。本実施形態においてはCF4をイオン化し、窒化珪素層3aの表面に衝突させ、化学反応を起こし、エッチングをする。
ただし、本実施形態において、上記エッチング方法は一例である。エッチング方法については上記方法に限定をせず、以下の実施形態においても同様とする。
エッチングにより電極を形成する開口部が作成されたら、ソース電極6、ゲート電極7、ドレイン電極8を作成する。各電極は例えばCVD法等により積層され、熱処理(アロイ処理)により化合物半導体層2と接触される。
図1(b)の半導体装置は、図1(a)の半導体装置の製造の工程から更に二酸化珪素層4bをソース電極6からゲート電極7を経てドレイン電極8までの領域に積層する。その後二酸化珪素層4bの上に窒化珪素層3bを積層する。これらの層の積層方法には例えばプラズマCVD法等がある。
図1(c)の半導体装置は、図1(a)の半導体装置の二酸化珪素層4aを積層した後に、二酸化珪素層4aおよび窒化珪素層3aのエッチングをする。その後、エッチングにより作成された開口部にソース電極6、ゲート電極7、ドレイン電極8を作成する。その後、ダイヤモンド層5をソース電極6からゲート電極7を経てドレイン電極8までの領域に積層する。
以上の本実施形態の効果は、窒化珪素層3aとダイヤモンド層5の間に二酸化珪素層4aを設けることで、化合物半導体層2の結晶を窒化珪素層3aで終端し、ダイヤモンド層5で放熱性を有しつつ、さらにソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制されることである。
(第2の実施形態)
図2(a)は第2の実施形態である半導体装置の断面図である。本実施形態は、化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層の化合物半導体層からなる半導体装置である。第1の化合物半導体層2aと第2の化合物半導体層2bとは格子定数の近いものを組合せて積層させる。この第1の化合物半導体層2aと第2の化合物半導体層2bとの接合面をヘテロ界面と呼ぶ。第1の化合物半導体層2aと第2の化合物半導体層2bとはそれぞれのバンドギャップが異なる。第1の化合物半導体層2aと第2の化合物半導体層2bとが接合した際、ヘテロ界面の近傍にてエネルギー準位の量子井戸が形成され、量子井戸に電子が高密度で蓄積される。蓄積された電子は図2のZ軸方向への移動が抑制され、X軸方向とY軸方向との2次元方向にのみ移動することとなる。これを2次元電子ガス(2 Dimensional Electron Gas、以下、2DEGと称す)という。これにより高密度の電子が2次元方向にのみ移動する、高電子移動度のトランジスタ(High Electron Mobility Transistor、以下HEMTと称す)を作成することができる。
図2(a)は第2の実施形態である半導体装置の断面図である。本実施形態は、化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層の化合物半導体層からなる半導体装置である。第1の化合物半導体層2aと第2の化合物半導体層2bとは格子定数の近いものを組合せて積層させる。この第1の化合物半導体層2aと第2の化合物半導体層2bとの接合面をヘテロ界面と呼ぶ。第1の化合物半導体層2aと第2の化合物半導体層2bとはそれぞれのバンドギャップが異なる。第1の化合物半導体層2aと第2の化合物半導体層2bとが接合した際、ヘテロ界面の近傍にてエネルギー準位の量子井戸が形成され、量子井戸に電子が高密度で蓄積される。蓄積された電子は図2のZ軸方向への移動が抑制され、X軸方向とY軸方向との2次元方向にのみ移動することとなる。これを2次元電子ガス(2 Dimensional Electron Gas、以下、2DEGと称す)という。これにより高密度の電子が2次元方向にのみ移動する、高電子移動度のトランジスタ(High Electron Mobility Transistor、以下HEMTと称す)を作成することができる。
第1の化合物半導体層2aには例えばGaN等がある。また、第2の化合物半導体層2bには例えばAlGaN等がある。本実施形態は第1の実施形態のMESFET(Metal-Semiconductor Field Effect Transistor)構造をHEMT構造にしたものである。第2の化合物半導体層2bの上に窒化珪素層3aを積層し、ソース電極6、ゲート電極7、ドレイン電極8が設けられている。
図2(b)および図2(c)は第2の実施形態である半導体装置の変形例である。図2(b)は図2(a)の半導体装置のダイヤモンド層5とゲート電極7の上に二酸化珪素層4bを積層し、二酸化珪素層4bの上に窒化珪素層3bを積層したものである。窒化珪素層3bはゲート電極7を水滴などから保護するための保護膜でもある。
図2(c)はダイヤモンド層5を二酸化珪素層4aおよびゲート電極7の上に積層させたものである。この場合、ダイヤモンド層5は半導体装置の放熱性を高める機能と、ゲート電極7を保護する保護膜としての機能がある。
本実施形態である、図2(a)、(b)および(c)の半導体装置の製造方法について、第1の実施形態の半導体装置の製造方法との差異は第1の化合物半導体層2aと第2の化合物半導体層2bとの積層としている点である。なお、窒化珪素層3a、二酸化珪素層4a、ダイヤモンド層5の積層およびソース電極6、ゲート電極7、ドレイン電極8を形成については、第1の実施形態と同様のため、詳細な説明を省略する。また、図2(b)の半導体装置の二酸化珪素層4bと窒化珪素層3bの積層は第1の実施形態の図1(b)と同様であることから、詳細な説明を省略する。さらに、図2(c)の半導体装置のダイヤモンド層5の積層は第1の実施形態の図1(c)と同様であることから、詳細な説明を省略する。
以上の本実施形態の効果は、第1の実施形態と同様に、窒化珪素層3aとダイヤモンド層5の間に二酸化珪素層4aを設けることで、化合物半導体層2の結晶を窒化珪素層3aで終端し、ダイヤモンド層5で放熱性を有しつつ、さらにソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制されることである。さらに、本実施形態の効果はHEMT構造を用いることで、第1の実施形態よりも電子の移動度が高く、高速、高周波での動作が可能である。
(第3の実施形態)
図3(a)は第3の実施形態である半導体装置の断面図である。本実施形態は保護層の窒化珪素層3aと放熱層のダイヤモンド層5との間に、水素原子(H)の含有量が窒化珪素層3aと比較して少ない窒化珪素の層が設けられている。以下、化合物半導体層2表面のダングリングボンドを終端させる水素を供給する窒化珪素層3aよりも、水素の含有量が少ない窒化珪素の層を低水素窒化珪素層と称す。本実施形態では、窒化珪素層3aの上に低水素窒化珪素層9aが設けられている。即ち本実施形態は、第1の実施形態の二酸化珪素層4aを低水素窒化珪素層9aにしたものである(図1(a)参照)。この低水素窒化珪素層9aは二酸化珪素層4aと同様に絶縁層である。
図3(a)は第3の実施形態である半導体装置の断面図である。本実施形態は保護層の窒化珪素層3aと放熱層のダイヤモンド層5との間に、水素原子(H)の含有量が窒化珪素層3aと比較して少ない窒化珪素の層が設けられている。以下、化合物半導体層2表面のダングリングボンドを終端させる水素を供給する窒化珪素層3aよりも、水素の含有量が少ない窒化珪素の層を低水素窒化珪素層と称す。本実施形態では、窒化珪素層3aの上に低水素窒化珪素層9aが設けられている。即ち本実施形態は、第1の実施形態の二酸化珪素層4aを低水素窒化珪素層9aにしたものである(図1(a)参照)。この低水素窒化珪素層9aは二酸化珪素層4aと同様に絶縁層である。
化合物半導体層2の表面の結晶の終端には水素原子(H)を用いるため、化合物半導体層2の上には低水素窒化珪素層9aよりも窒化珪素層3aを積層する。また、半導体装置の放熱性を高めるために、熱伝導性の良いダイヤモンド層5を積層させる。本実施形態は窒化珪素層3aとダイヤモンド層5との間に低水素窒化珪素層9aを設けることで、低水素窒化珪素層9aとダイヤモンド層5との境界面において存在する水素原子(H)を従来の窒化珪素層3aとダイヤモンド層5との境界面に存在する水素原子(H)の量よりも少なくする。これにより本実施形態は、第1の実施形態と同様にソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制される。
図3(b)は第3の実施形態である半導体装置の第1の変形例の図である。図3(a)の半導体装置のダイヤモンド層5とゲート電極7の上に低水素窒化珪素層9bを積層したものである。低水素窒化珪素層9bはゲート電極7を水滴などから保護するための保護膜でもある。この変形例は窒化珪素層3aとダイヤモンド層5との間に低水素窒化珪素層9aを積層しため、各層の境界面における水素原子(H)の量が少ない。そのため、ソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制される。
図3(c)は第3の実施形態である半導体装置の第2の変形例の図である。ダイヤモンド層5を低水素窒化珪素層9aおよびゲート電極7の上に積層させたものである。この場合、ダイヤモンド層5は半導体装置の放熱性を高める機能と、ゲート電極7を保護する保護膜としての機能がある。この変形例は窒化珪素層3aとダイヤモンド層5との間に低水素窒化珪素層9aを積層しため、各層の境界面における水素原子(H)の量が少ない。そのため、ソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制される。
本実施形態である、図3(a)、(b)および(c)の半導体装置の製造方法について、第1の実施形態の半導体装置の製造方法との差異は二酸化珪素層4aの積層を低水素窒化珪素層9aの積層としている点である。本実施形態では窒化珪素層3aの上に低水素窒化珪素層9aを電子サイクロトン共鳴(以下、ECRと称す)法等により積層している。
ECR法による積層方法は以下のようになる。気体分子にエネルギーを与えてプラズマを発生させた後、このプラズマを加速させ積層する原子を含んだ部材に衝突させる。部材はプラズマとの衝突により積層する原子の粒子を発生させる。この粒子が窒化珪素層3aを積層した基板1等の対象物に蒸着し低水素窒化珪素層9aが積層される。このECR法はプラズマを発生させる領域と基板1等の対象物を配置する領域とを分離していることから、高い真空状態で積層が可能となる。これによりECR法はプラズマCVD法に比べて、水素の混入が少ないという特徴がある。ただし、低水素窒化珪素層9aの積層方法において、ECR法は一例であり、これに限定しない。また、以下の実施形態においても同様とする。
ダイヤモンド層5を積層した後、ソース電極6、ゲート電極7、ドレイン電極8を形成する開口部を作成するためにエッチングについて、ダイヤモンド層5のエッチングには酸素分子(O2)を用いたプラズマエッチングを行う。ダイヤモンド層5のエッチングの後、低水素窒化珪素層9a、窒化珪素層3aのエッチングにはCF4によるCDEを行う。ただし、本実施形態において、上記エッチング方法は一例である。エッチング方法については上記方法に限定をしない。なお、窒化珪素層3a、ダイヤモンド層5の積層およびソース電極6、ゲート電極7、ドレイン電極8を形成については、第1の実施形態と同様のため、詳細な説明を省略する。
図3(b)の半導体装置は、図3(a)の半導体装置の製造の工程から更に低水素窒化珪素層9bをソース電極6からゲート電極7を経てドレイン電極8までの領域に積層したものである。
図3(c)の半導体装置は、図3(a)の半導体装置の製造の工程のECR法で低水素窒化珪素層9aを積層した後に、低水素窒化珪素層9aおよび窒化珪素層3aのエッチング処理をする。エッチングにより作成された開口部にソース電極6、ゲート電極7、ドレイン電極8を作成する。その後、ダイヤモンド層5をソース電極6からゲート電極7を経てドレイン電極8までの領域に積層したものである。
以上の本実施形態の効果は、窒化珪素層3aとダイヤモンド層5の間に低水素窒化珪素層9aを設けることで、化合物半導体層2の結晶を窒化珪素層3aで終端し、ダイヤモンド層5で放熱性を有しつつ、さらにソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制されることである。
(第4の実施形態)
図4(a)は第4の実施形態である半導体装置の断面図である。本実施形態は、化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層の化合物半導体層からなるHEMT構造の半導体装置である。本実施形態は第3の実施形態のMESFET構造をHEMT構造にしたものである。第2の化合物半導体層2bの上に窒化珪素層3aを積層し、ソース電極6、ゲート電極7、ドレイン電極8を設けられている。第1の化合物半導体層2aには例えばGaN等がある。また、第2の化合物半導体層2bには例えばAlGaN等がある。
図4(a)は第4の実施形態である半導体装置の断面図である。本実施形態は、化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層の化合物半導体層からなるHEMT構造の半導体装置である。本実施形態は第3の実施形態のMESFET構造をHEMT構造にしたものである。第2の化合物半導体層2bの上に窒化珪素層3aを積層し、ソース電極6、ゲート電極7、ドレイン電極8を設けられている。第1の化合物半導体層2aには例えばGaN等がある。また、第2の化合物半導体層2bには例えばAlGaN等がある。
図4(b)および図4(c)は第4の実施形態である半導体装置の変形例である。図4(b)は図4(a)の半導体装置のダイヤモンド層5とゲート電極7の上に低水素窒化珪素層9bを積層したものである。低水素窒化珪素層9bはゲート電極7を水滴などから保護するための保護膜でもある。
図4(c)はダイヤモンド層5を低水素窒化珪素層9aおよびゲート電極7の上に積層させたものである。この場合、ダイヤモンド層5は半導体装置の放熱性を高める機能と、ゲート電極7を保護する保護膜としての機能がある。
本実施形態である、図4(a)、(b)および(c)の半導体装置の製造方法について、第3の実施形態の半導体装置の製造方法との差異は第1の化合物半導体層2aと第2の化合物半導体層2bとの積層としている点である。即ち、第3の実施形態では基板1の上にMOCVD法等により化合物半導体層2を積層したが、本実施形態では基板1の上に第1の化合物半導体層2aをMOCVD法等により積層し、第1の化合物半導体層2aの上に第2の化合物半導体層2bを積層している。なお、窒化珪素層3a、ダイヤモンド層5の積層およびソース電極6、ゲート電極7、ドレイン電極8を形成については、第1の実施形態および第3の実施形態と同様のため、詳細な説明を省略する。低水素窒化珪素層9aの積層は第3の実施形態と同様のため、詳細な説明を省略する。また、図4(b)の半導体装置の低水素窒化珪素層9bの積層は第3の実施形態の図3(b)と同様であることから、詳細な説明を省略する。さらに、図4(c)の半導体装置のダイヤモンド層5の積層は第3の実施形態の図3(c)と同様であることから、詳細な説明を省略する。
以上の本実施形態の効果は、第3の実施形態と同様に、窒化珪素層3aとダイヤモンド層5の間に低水素窒化珪素層9aを設けることで、化合物半導体層2の結晶を窒化珪素層3aで終端し、ダイヤモンド層5で放熱性を有しつつ、さらにソース電極6、ゲート電極7、ドレイン電極8の各電極の間におけるリーク電流を抑制することで、半導体装置の特性の劣化が抑制されることである。さらに、本実施形態の効果はHEMT構造を用いることで、第3の実施形態よりも電子の移動度が高く、高速、高周波での動作が可能である。
(第5の実施形態)
図5(a)は第5の実施形態である半導体装置の断面図である。基板1の上に化合物半導体層2が積層されており、化合物半導体層2の上にソース電極6、ゲート電極7、ドレイン電極8が設けられている。ソース電極6はゲート電極7と離間して設けられている。ドレイン電極8はゲート電極7と離間して設けられており、ゲート電極7を挟むようにソース電極6とは反対側に設けられている。更に、保護層の窒化珪素層3cが化合物半導体層2の上であって、ソース電極6とゲート電極7との間の領域内および、ゲート電極7とドレイン電極8との間の領域内に形成されている。そして、放熱層のダイヤモンド層5が窒化珪素層3cの上であって、ソース電極6とゲート電極7との間の領域内および、ゲート電極7とドレイン電極8との間の領域内に形成されている。窒化珪素層3cとダイヤモンド層5はゲート電極7が形成される開口部をもつ。開口部の側面には絶縁層の二酸化珪素層4cが形成される。即ち二酸化珪素層4cの一端は窒化珪素層3cとダイヤモンド層5との境界面に接しており、他端はゲート電極7に接し、窒化珪素層3cおよびダイヤモンド層5はゲート電極7と非接触である。窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4cにより抑制される。
図5(a)は第5の実施形態である半導体装置の断面図である。基板1の上に化合物半導体層2が積層されており、化合物半導体層2の上にソース電極6、ゲート電極7、ドレイン電極8が設けられている。ソース電極6はゲート電極7と離間して設けられている。ドレイン電極8はゲート電極7と離間して設けられており、ゲート電極7を挟むようにソース電極6とは反対側に設けられている。更に、保護層の窒化珪素層3cが化合物半導体層2の上であって、ソース電極6とゲート電極7との間の領域内および、ゲート電極7とドレイン電極8との間の領域内に形成されている。そして、放熱層のダイヤモンド層5が窒化珪素層3cの上であって、ソース電極6とゲート電極7との間の領域内および、ゲート電極7とドレイン電極8との間の領域内に形成されている。窒化珪素層3cとダイヤモンド層5はゲート電極7が形成される開口部をもつ。開口部の側面には絶縁層の二酸化珪素層4cが形成される。即ち二酸化珪素層4cの一端は窒化珪素層3cとダイヤモンド層5との境界面に接しており、他端はゲート電極7に接し、窒化珪素層3cおよびダイヤモンド層5はゲート電極7と非接触である。窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4cにより抑制される。
図5(b)および図5(c)は第5の実施形態である半導体装置の変形例である。図5(b)および図5(c)の半導体装置と図5(a)の半導体装置との差異点は、二酸化珪素層4cが設けられた位置である。図5(a)の半導体装置の二酸化珪素層4cはゲート電極7に接して設けられている。これに対して、図5(b)の半導体装置の二酸化珪素層4cは、ソース電極6とゲート電極7との間の領域内においてソース電極6に接触し、ゲート電極7とドレイン電極8との間の領域内においてドレイン電極8に接している。即ち二酸化珪素層4cの一端は窒化珪素層3cとダイヤモンド層5との境界面に接しており、他端はソース電極6またはドレイン電極8に接している。窒化珪素層3cとダイヤモンド層5との境界面はゲート電極7に接している。
また、図5(c)の半導体装置の二酸化珪素層4cは、各電極とは接触せずに両端を窒化珪素層3cとダイヤモンド層5とが積層された層に挟まれている。即ち二酸化珪素層4cの両端は窒化珪素層3cとダイヤモンド層5との境界面に接している。窒化珪素層3cとダイヤモンド層5との境界面はソース電極6、ゲート電極7、ドレイン電極8に接している。
図5(b)および図5(c)の半導体装置は図5(a)の半導体装置と同様に、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流を二酸化珪素層4cにより抑制することができる。
さらに、図5(d)、図5(e)、および図5(f)は第5の実施形態である半導体装置の変形例であり、それぞれ、図5(a)、図5(b)、および図5(c)における絶縁層の二酸化珪素層4cを絶縁層の低水素窒化珪素層9cに置換したものである。これらの実施形態の変形例は窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流を低水素窒化珪素層9cにより抑制することができる。
また、本実施形態においては、図5(a)から(f)において、水滴などからゲート電極7を保護するため、二酸化珪素層4dを半導体装置の最上層に設けても良い。
本実施形態である、図5(a)から(f)の半導体装置の製造方法は、基板1に化合物半導体層2を積層した後、化合物半導体層2の上に窒化珪素層3cを積層し、その上にダイヤモンド層5を積層する。ダイヤモンド層5および窒化珪素層3cにエッチングを施し、二酸化珪素層4cまたは低水素窒化珪素層9cを形成する箇所と、ソース電極6、ゲート電極7およびドレイン電極8を形成する箇所とに開口部を作成する。作成された開口部およびダイヤモンド層5の上に二酸化珪素または低水素窒化珪素を積層する。二酸化珪素または低水素の窒化珪素が積層されたら、開口部側壁の上の部分にレジストをパターン形成し、エッチングをする。これにより、開口部の側面にのみ絶縁層が残る。続いて開口部に各電極を作成し、熱処理(アロイ処理)により化合物半導体層2と接触する。ゲート電極7を保護するための二酸化珪素層4dを積層する場合は各電極を作成した後に積層する。
化合物半導体層2の積層にはMOCVD法、窒化珪素層3c、二酸化珪素層4c、ダイヤモンド層5、の積層にはプラズマCVD法、低水素窒化珪素層9cの積層にはECR法がある。また、ダイヤモンド層5のエッチングには酸素分子(O2)を用いたプラズマエッチング、窒化珪素層3aおよび低水素窒化珪素層9cのエッチングにはCF4によるCDE、二酸化珪素層4aのエッチングにはCF4によるRIE等がある。ただし、本実施形態において上記製造方法、積層方法、エッチングの方法は一例である。本実施形態は上記方法に限定をしない。
以上の本実施形態の効果は、化合物半導体層2の結晶を窒化珪素層3cで終端し、ダイヤモンド層5で放熱性を有しつつ、窒化珪素層3cとダイヤモンド層5との境界面に流れるリーク電流を二酸化珪素層4cまたは低水素窒化珪素層9cで抑制することで、半導体装置の特性の劣化が抑制されることである。
(第6の実施形態)
図6(a)は第6の実施形態である半導体装置の断面図である。本実施形態は、第5の実施形態である図5(a)の化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層としたものである。即ち、本実施形態は第5の実施形態のMESFET構造をHEMT構造にしたものである。第1の化合物半導体層2aには例えばGaN等がある。また、第2の化合物半導体層2bには例えばAlGaN等がある。同様に図6(b)、(c)、(d)、(e)および(f)は図5(b)、(c)、(d)、(e)および(f)をHEMT構造にしたものである。本実施形態においても、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4cまたは低水素窒化珪素層9cにより抑制される。
図6(a)は第6の実施形態である半導体装置の断面図である。本実施形態は、第5の実施形態である図5(a)の化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層としたものである。即ち、本実施形態は第5の実施形態のMESFET構造をHEMT構造にしたものである。第1の化合物半導体層2aには例えばGaN等がある。また、第2の化合物半導体層2bには例えばAlGaN等がある。同様に図6(b)、(c)、(d)、(e)および(f)は図5(b)、(c)、(d)、(e)および(f)をHEMT構造にしたものである。本実施形態においても、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4cまたは低水素窒化珪素層9cにより抑制される。
本実施形態の作成方法について、基板1の上に第1の化合物半導体層2aと第2の化合物半導体層2bとを積層する方法は第2の実施形態と同様のため、詳細な説明を省略する。また、窒化珪素層3c、二酸化珪素層4c、二酸化珪素層4dまたは低水素窒化珪素層9c、ダイヤモンド層5、ソース電極6、ゲート電極7、ドレイン電極8の作成方法は第5の実施形態と同様のため詳細な説明を省略する。
以上の本実施形態の効果は、第5の実施形態と同様に、化合物半導体層2の結晶を窒化珪素層3cで終端し、ダイヤモンド層5で放熱性を有しつつ、窒化珪素層3cとダイヤモンド層5との境界面に流れるリーク電流を二酸化珪素層4cまたは低水素窒化珪素層9cで抑制することで、半導体装置の特性の劣化が抑制されることである。さらに、本実施形態の効果はHEMT構造を用いることで、第5の実施形態よりも電子の移動度が高く、高速、高周波での動作が可能である。
(第7の実施形態)
図7(a)は第7の実施形態である半導体装置の断面図である。第5の実施形態の図5(a)の絶縁層の二酸化珪素層4cを放熱層のダイヤモンド層5の上にも積層したものである。本実施形態において、当該層を二酸化珪素層4eとする。二酸化珪素層4eは窒化珪素層3cとダイヤモンド層5との境界面と接触し、更にダイヤモンド層5の表面と接している。このため、ゲート電極7は窒化珪素層3cとダイヤモンド層5との境界面とは接触をしていない。これにより、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4eにより抑制される。
図7(a)は第7の実施形態である半導体装置の断面図である。第5の実施形態の図5(a)の絶縁層の二酸化珪素層4cを放熱層のダイヤモンド層5の上にも積層したものである。本実施形態において、当該層を二酸化珪素層4eとする。二酸化珪素層4eは窒化珪素層3cとダイヤモンド層5との境界面と接触し、更にダイヤモンド層5の表面と接している。このため、ゲート電極7は窒化珪素層3cとダイヤモンド層5との境界面とは接触をしていない。これにより、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4eにより抑制される。
また図7(b)および(c)は第7の実施形態である半導体装置の変形例である。これらは第5の実施形態の図5(b)および図5(c)の絶縁層の二酸化珪素層4cを放熱層のダイヤモンド層5の上にも積層したものである。これらの層も二酸化珪素層4eとする。図5(b)において、ゲート電極7は窒化珪素層3cとダイヤモンド層5との境界面と接触しているが、ソース電極6とドレイン電極8とは当該境界面と接触をしていない。
図5(c)においてはソース電極6、ゲート電極7、ドレイン電極8は窒化珪素層3cとダイヤモンド層5との境界面と接触しているが、当該境界面は二酸化珪素層4eにより分断されている箇所を有する。
これより図7(b)および図7(c)の半導体装置は図7(a)の半導体装置と同様に、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流を二酸化珪素層4eにより抑制している。
さらに二酸化珪素層4eはダイヤモンド層5の上に積層されている箇所を有するため、水滴などからゲート電極7を保護するために窒化珪素層3dを半導体装置の最上層に設けた場合、ダイヤモンド層5と窒化珪素層3dとの境界面を作成しない。これにより第5の実施形態よりもリーク電流を抑制することができる。
さらに、図7(d)、(e)、(f)は図7(a)、(b)、(c)の絶縁層の二酸化珪素層4eを絶縁層の低水素窒化珪素層9dに置換したものである。この場合においては、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は低水素窒化珪素層9dにより抑制される。
本実施形態である、図7(a)から(f)の半導体装置の製造方法は、第5の実施形態の二酸化珪素または低水素の窒化珪素の積層まで同様である。第5の実施形態との差異点は二酸化珪素層4eまたは低水素窒化珪素層9dがダイヤモンド層5の上にも残るよう、レジストのパターン形成箇所を第5の実施形態から変更することである。即ちダイヤモンド層5の上の二酸化珪素または低水素の窒化珪素の上にレジストをパターン形成することである。これ以降の工程は第5の実施形態と同様のため、詳細な説明を省略する。
以上の本実施形態の効果は、化合物半導体層2の結晶を窒化珪素層3cで終端し、ダイヤモンド層5で放熱性を有しつつ、窒化珪素層3cとダイヤモンド層5との境界面に流れるリーク電流を二酸化珪素層4eまたは低水素窒化珪素層9dで抑制することで、半導体装置の特性の劣化が抑制されることである。
(第8の実施形態)
図8(a)は第8の実施形態である半導体装置の断面図である。本実施形態は、第7の実施形態である図7(a)の化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層としたものである。即ち、本実施形態は第7の実施形態のMESFET構造をHEMT構造にしたものである。第1の化合物半導体層2aには例えばGaN等がある。また、第2の化合物半導体層2bには例えばAlGaN等がある。同様に図8(b)、(c)、(d)、(e)および(f)は図7(b)、(c)、(d)、(e)および(f)をHEMT構造にしたものである。本実施形態においても、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4eまたは低水素窒化珪素層9dにより抑制される。
図8(a)は第8の実施形態である半導体装置の断面図である。本実施形態は、第7の実施形態である図7(a)の化合物半導体層2が第1の化合物半導体層2aと第2の化合物半導体層2bとの異なる2層としたものである。即ち、本実施形態は第7の実施形態のMESFET構造をHEMT構造にしたものである。第1の化合物半導体層2aには例えばGaN等がある。また、第2の化合物半導体層2bには例えばAlGaN等がある。同様に図8(b)、(c)、(d)、(e)および(f)は図7(b)、(c)、(d)、(e)および(f)をHEMT構造にしたものである。本実施形態においても、窒化珪素層3cとダイヤモンド層5との境界面を介して、ソース電極6とゲート電極7との間、およびゲート電極7とドレイン電極8との間を流れるリーク電流は二酸化珪素層4eまたは低水素窒化珪素層9dにより抑制される。
本実施形態の作成方法について、基板1の上に第1の化合物半導体層2aと第2の化合物半導体層2bとを積層する方法は第2の実施形態と同様のため、詳細な説明を省略する。また、窒化珪素層3c、二酸化珪素層4c、二酸化珪素層4d、または低水素窒化珪素層9c、ダイヤモンド層5、ソース電極6、ゲート電極7、ドレイン電極8の作成方法は第7の実施形態と同様のため詳細な説明を省略する。
以上の本実施形態の効果は、第7の実施形態と同様に、化合物半導体層2の結晶を窒化珪素層3cで終端し、ダイヤモンド層5で放熱性を有しつつ、窒化珪素層3cとダイヤモンド層5との境界面に流れるリーク電流を二酸化珪素層4eまたは低水素窒化珪素層9dで抑制することで、半導体装置の特性の劣化が抑制されることである。さらに、本実施形態の効果はHEMT構造を用いることで、第7の実施形態よりも電子の移動度が高く、高速、高周波での動作が可能である。
(第9の実施形態)
図9(a)はMESFET構造の第1の実施形態の図1(b)または、HEMT構造の第2の実施形態の図2(b)に係る半導体装置についてソース電極6をフィールドプレート構造としたときの断面図である。また、化合物半導体層2は第1の化合物半導体層2aと第2の化合物半導体層2bからなるHEMT構造でも良い。
図9(a)はMESFET構造の第1の実施形態の図1(b)または、HEMT構造の第2の実施形態の図2(b)に係る半導体装置についてソース電極6をフィールドプレート構造としたときの断面図である。また、化合物半導体層2は第1の化合物半導体層2aと第2の化合物半導体層2bからなるHEMT構造でも良い。
ソース電極6のフィールドプレート構造はソース電極6の伸ばした部分の先端が、X軸上において、ゲート電極7とドレイン電極8との間に位置する。
フィールドプレート構造を用いない場合、半導体装置の内部の電界強度の分布はゲート電極7の下が最も電界強度が強い箇所であり、また局所的である。ゲート電極7の下の局所的に強い電界強度の分布は、発熱による半導体装置の特性の低下の要因になる。ソース電極6についてフィールドプレート構造をとると、電界強度の最大値が低下し、電界分布はX軸方向に広がる。これにより、ゲート電極7の下の発熱を抑制し、半導体装置の特性の低下を抑制する。
本実施形態では第1の実施形態である半導体装置の変形例である、図1(b)の窒化珪素層3bを各電極の間の領域内に、第1の実施形態よりも厚く積層しその上にソース電極6を設ける。この場合、窒化珪素層3bを積層した後、エッチング処理によりソース電極6を設ける開口部を作成した後、ソース電極6を形成する。本実施形態の半導体装置をHEMT構造にしたものは第2の実施形態である半導体装置の変形例である、図2(b)のソース電極6をフィールドプレート構造としたものとなる。この実施形態においてもソース電極6とゲート電極7との間の領域内およびゲート電極7とドレイン電極8との間の領域内を流れるリーク電流を抑制することができる。
また、図9の(b)から(f)はいずれも本実施形態である半導体装置の変形例である。図9(b)はMESFET構造の第3の実施形態の図3(b)または、HEMT構造の第4の実施形態の図4(b)に係る半導体装置についてソース電極6をフィールドプレート構造としたときの断面図である。図9(b)の場合、低水素窒化珪素層9bを、第3の実施形態または第4の実施形態よりも厚く積層しその上にソース電極6を設けている。
図9(c)はMESFET構造の第5の実施形態の図5(a)または、HEMT構造の第6の実施形態の図6(a)に係る半導体装置についてソース電極6をフィールドプレート構造としたときの断面図である。また、図9(d)は図9(c)の二酸化珪素層4cを低水素窒化珪素層9cに置換したものである。図9(c)および(d)の場合、二酸化珪素層4dを、第5の実施形態または第6の実施形態よりも厚く積層しその上にソース電極6を設けている。
図9(e)はMESFET構造の第7の実施形態の図7(a)または、HEMT構造の第8の実施形態の図8(a)に係る半導体装置についてソース電極6をフィールドプレート構造としたときの断面図である。また、図9(f)は図9(e)の二酸化珪素層4eを低水素窒化珪素層9dに置換したものである。図9(e)および(f)の場合、窒化珪素層3dを、第7の実施形態または第8の実施形態よりも厚く積層しその上にソース電極6を設けている。
以上の本実施形態の効果は、第1の実施形態乃至第8の実施形態と同様に、化合物半導体層2の結晶を窒化珪素層3cで終端し、ダイヤモンド層5で放熱性を有しつつ、各電極間に流れるリーク電流を二酸化珪素層4eまたは低水素窒化珪素層9dで抑制することで、半導体装置の特性の劣化が抑制されることである。さらに、ソース電極6をフィールドプレート構造とすることで、半導体装置内の発熱を抑制し、半導体装置の特性の劣化が抑制されることである。
以上の実施形態においてゲート電極7の断面形状についてフィールドプレート構造を提示しているが、これは一例であり、ゲート電極7の形状については限定をしない。
以上の実施形態について基板1の部材にSi、SiC、サファイア、GaN、ダイヤモンドを提示したが、これらは一例であり、上記実施形態において基板1の部材については特に限定をしない。
また、ソース電極6とゲート電極7との間の領域内、およびゲート電極7とドレイン電極8との間の領域内に設けられた窒化珪素層3aおよび3cと二酸化珪素層4a、4cおよび4eとダイヤモンド層5と低水素窒化珪素層9a、9cおよび9dとは断面図ではゲート電極7により分離されているが、これらの層はY軸方向の手前側若しくは奥行側において結合をしている。ただし、上記の実施形態において、これらの層の結合、分離の状態については特に限定をしない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、そのほかの様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1‥‥基板、
2‥‥化合物半導体層、
2a‥‥第1の化合物半導体層、
2b‥‥第2の化合物半導体層、
3a、3b、3c、3d‥‥窒化珪素層、
4a、4b、4c、4d、4e‥‥二酸化珪素層、
5‥‥ダイヤモンド層、
6‥‥ソース電極、
7‥‥ゲート電極、
8‥‥ドレイン電極、
9a、9b、9c、9d‥‥低水素窒化珪素層。
2‥‥化合物半導体層、
2a‥‥第1の化合物半導体層、
2b‥‥第2の化合物半導体層、
3a、3b、3c、3d‥‥窒化珪素層、
4a、4b、4c、4d、4e‥‥二酸化珪素層、
5‥‥ダイヤモンド層、
6‥‥ソース電極、
7‥‥ゲート電極、
8‥‥ドレイン電極、
9a、9b、9c、9d‥‥低水素窒化珪素層。
Claims (12)
- 基板と、
前記基板上に設けられた化合物半導体層と、
前記化合物半導体層の上に設けられた第1の電極と、
前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、
前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた水素を含む保護層と、
前記保護層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられ、前記保護層よりも水素の含有量が少ない絶縁層と、
前記絶縁層の上に設けられた放熱層と
を具備した半導体装置。 - 基板と、
前記基板上に設けられた化合物半導体層と、
前記化合物半導体層の上に設けられた第1の電極と、
前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、
前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内の部分に設けられた水素を含む保護層と、
前記保護層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた放熱層と、
前記保護層と前記放熱層とは開口部を有し、前記開口部の側面に形成され、前記保護層よりも水素の含有量が少ない絶縁層と、
を具備した半導体装置。 - 基板と、
前記基板上に設けられた化合物半導体層と、
前記化合物半導体層の上に設けられた第1の電極と、
前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、
前記化合物半導体層の上に前記第1の電極と離間して前記第1の電極を間に挟むように前記第2の電極と反対側に設けられた第3の電極と、
前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内および前記第1の電極と前記第3の電極との間の領域内に設けられた水素を含む保護層と、
前記保護層の上に設けられ、前記保護層よりも水素の含有量が少ない絶縁層と、
前記絶縁層の上に設けられた放熱層と、
を具備した半導体装置。 - 基板と、
前記基板上に設けられた化合物半導体層と、
前記化合物半導体層の上に設けられた第1の電極と、
前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、
前記化合物半導体層の上に前記第1の電極と離間して前記第1の電極を間に挟むように前記第2の電極と反対側に設けられた第3の電極と、
前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内の部分および前記第1の電極と前記第3の電極との間の領域内の部分に設けられた水素を含む保護層と、
前記保護層の上であって、前記第1の電極と前記第2の電極との間の領域内および前記第1の電極と前記第3の電極との間の領域内に設けられた放熱層と、
前記保護層と前記放熱層とは開口部を有し、前記開口部の側面に形成され、前記保護層よりも水素の含有量が少ない絶縁層と、
を具備した半導体装置。 - 前記放熱層の上に前記保護層よりも水素の含有量が少ない絶縁層が更に設けられている請求項1乃至請求項4のいずれか1項に記載の半導体装置。
- 基板と、
前記基板上に設けられた化合物半導体層と、
前記化合物半導体層の上に設けられた第1の電極と、
前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、
前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた水素を含む保護層と、
前記保護層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた、前記保護層よりも水素の含有量が少ない絶縁層と、
前記絶縁層の上および前記第1の電極の周辺に設けられた放熱層と、
を具備した半導体装置。 - 基板と
前記基板上に設けられた化合物半導体層と、
前記化合物半導体層の上に設けられた第1の電極と、
前記化合物半導体層の上に前記第1の電極と離間して設けられた第2の電極と、
前記化合物半導体層の上に前記第1の電極と離間して前記第1の電極を間に挟むように前記第2の電極と反対側に設けられた第3の電極と、
前記化合物半導体層の上であって、前記第1の電極と前記第2の電極との間の領域内および前記第1の電極と前記第3の電極との間の領域内に設けられた水素を含む保護層と、
前記保護層の上であって、前記第1の電極と前記第2の電極との間の領域内に設けられた、前記保護層よりも水素の含有量が少ない絶縁層と、
前記絶縁層の上および前記第1の電極の周辺に設けられた放熱層と、
を具備した半導体装置。 - 前記絶縁層は更に、前記放熱層の上に設けられた、
請求項2または請求項4に記載の半導体装置。 - 前記保護層は窒化珪素からなり、
前記放熱層はダイヤモンドからなり、
前記絶縁層は二酸化珪素または、電子サイクロトン共鳴を用いて作成された窒化珪素からなる、
請求項1乃至請求項8のいずれか1項に記載の半導体装置。 - 前記化合物半導体層は2以上の化合物半導体の層からなる、請求項1乃至請求項9のいずれか1項に記載の半導体装置。
- 前記化合物半導体層は炭化珪素からなる、請求項1乃至請求項9のいずれか1項に記載の半導体装置。
- 前記前記第1の電極または第2の電極はフィールドプレート構造である、請求項1乃至請求項11のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015046513A JP2016167522A (ja) | 2015-03-09 | 2015-03-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015046513A JP2016167522A (ja) | 2015-03-09 | 2015-03-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016167522A true JP2016167522A (ja) | 2016-09-15 |
Family
ID=56898661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015046513A Pending JP2016167522A (ja) | 2015-03-09 | 2015-03-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016167522A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071339A (ja) * | 2017-10-06 | 2019-05-09 | 富士通株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP6625287B1 (ja) * | 2019-02-19 | 2019-12-25 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
US11688663B2 (en) | 2020-01-21 | 2023-06-27 | Fujitsu Limited | Semiconductor device, semiconductor device fabrication method, and electronic device |
-
2015
- 2015-03-09 JP JP2015046513A patent/JP2016167522A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019071339A (ja) * | 2017-10-06 | 2019-05-09 | 富士通株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP7009153B2 (ja) | 2017-10-06 | 2022-01-25 | 富士通株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP6625287B1 (ja) * | 2019-02-19 | 2019-12-25 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
WO2020170318A1 (ja) * | 2019-02-19 | 2020-08-27 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
GB2594669A (en) * | 2019-02-19 | 2021-11-03 | Mitsubishi Electric Corp | Semiconductor device, and manufacturing process for semiconductor device |
GB2594669B (en) * | 2019-02-19 | 2022-12-14 | Mitsubishi Electric Corp | Semiconductor device, and method of manufacturing semiconductor device |
US11688663B2 (en) | 2020-01-21 | 2023-06-27 | Fujitsu Limited | Semiconductor device, semiconductor device fabrication method, and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200111876A1 (en) | Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor | |
TWI548087B (zh) | 半導體裝置與其之製造方法 | |
JP6301527B2 (ja) | 半導体デバイス | |
US9536965B2 (en) | Heat spreader on GaN semiconductor device | |
KR101487080B1 (ko) | 고전자 이동도 트랜지스터 및 그 형성 방법 | |
TW201737492A (zh) | 高壓場效電晶體及其製造方法 | |
US10424643B2 (en) | Diamond air bridge for thermal management of high power devices | |
TW201838175A (zh) | 高電子遷移率電晶體 | |
JP2011114269A (ja) | 半導体装置 | |
US20180138305A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5717677B2 (ja) | 半導体装置およびその製造方法 | |
CN101414623B (zh) | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 | |
JP2013033918A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
TW201838178A (zh) | 半導體元件 | |
CN103050511A (zh) | 半导体结构及形成半导体结构的方法 | |
JP2016167522A (ja) | 半導体装置 | |
KR101078143B1 (ko) | 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
TWI569443B (zh) | 化合物半導體裝置以及其製作方法 | |
JP2017143231A (ja) | 半導体装置 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5629977B2 (ja) | 半導体装置及びその製造方法 | |
US9893210B2 (en) | Semiconductor device and method of manufacturing the same | |
TW201937730A (zh) | 半導體裝置 | |
JP2017098307A (ja) | 半導体装置及びその製造方法 | |
JP2015072940A (ja) | トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170220 |