JP2016149637A - デューティ比調整装置及びデューティ比調整方法 - Google Patents
デューティ比調整装置及びデューティ比調整方法 Download PDFInfo
- Publication number
- JP2016149637A JP2016149637A JP2015025365A JP2015025365A JP2016149637A JP 2016149637 A JP2016149637 A JP 2016149637A JP 2015025365 A JP2015025365 A JP 2015025365A JP 2015025365 A JP2015025365 A JP 2015025365A JP 2016149637 A JP2016149637 A JP 2016149637A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- difference
- duty ratio
- inverted output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
Description
まず、本発明に係るパルスパターン発生器の第1実施形態における構成について説明する。
前述の第1実施形態では、ハイレベルとローレベルとの中間電圧に基準電圧を一致させることにより多重化信号のデューティ比が50%となるよう構成したが、多重化信号のデータレートが高くなるに従ってマルチプレクサの高周波特性や、多重化信号の立ち上がり、立ち下がりの遷移時間の違いなどにより、多重化信号のデューティ比が50%とならない場合がある。
11 操作部
12 クロック生成部
13 周波数検出部(周波数検出手段)
20(20a〜20c)、40 デューティ比調整装置
21 データ出力部
22 マルチプレクサ(多重化信号出力手段)
30、50 選択信号生成部
31 コイル(第1のコイル、差分検出手段)
32 コイル(第2のコイル、差分検出手段)
35 差分算出部(差分検出手段)
37 差動増幅器(デューティ比調整手段)
51 補正値テーブル
52 補正部(補正手段)
100 1/2クロック信号
101 ハイレベル信号
102 ローレベル信号
103、107、109、111、203 非反転出力信号(多重化信号)
104、108、110、112、204 反転出力信号(多重化信号)
105 差分
106 選択信号
Claims (5)
- ハイレベル信号(101)及びローレベル信号(102)と、所定の基準電圧に基づいて生成された選択信号(106)と、を入力し、前記選択信号に基づいて前記ハイレベル信号及び前記ローレベル信号のいずれか一方を交互に選択してハイレベル信号成分及びローレベル信号成分を含む所定周波数の多重化信号(103、104)を出力する多重化信号出力手段(22)と、
前記基準電圧に対する前記ハイレベル信号成分及び前記ローレベル信号成分の各レベル差の差分(105)を検出する差分検出手段(31、32、35)と、
前記所定周波数の1/2周波数のクロック信号(100)を入力するとともに、前記差分検出手段が検出した前記差分を反転入力した信号を前記基準電圧として入力し、この基準電圧と前記クロック信号との差分を前記選択信号として前記多重化信号出力手段に出力することにより前記多重化信号のデューティ比を調整するデューティ比調整手段(37)と、
を備えたことを特徴とするデューティ比調整装置(20)。 - 前記多重化信号出力手段は、非反転出力信号(103)及び反転出力信号(104)を出力するものであって、
前記差分検出手段は、前記非反転出力信号の積分値と前記反転出力信号の積分値との積分値差分を前記各レベル差の差分として検出するものであり、
前記デューティ比調整手段は、前記積分値差分を反転入力した信号と前記クロック信号との差分を前記選択信号として前記多重化信号出力手段に出力するものであることを特徴とする請求項1に記載のデューティ比調整装置。 - 前記差分検出手段は、
前記非反転出力信号を入力する第1のコイル(31)と、
前記反転出力信号を入力する第2のコイル(32)と、
前記第1のコイルの出力電圧と前記第2のコイルの出力電圧との差分を算出する差分算出部(35)と、
を備えたことを特徴とする請求項2に記載のデューティ比調整装置。 - 前記クロック信号の周波数を検出する周波数検出手段(13)と、
前記差分検出手段が検出した前記各レベル差の差分を周波数毎に補正するための補正値テーブル(51)と、
前記周波数検出手段が検出した周波数及び前記補正値テーブルに基づいて前記差分検出手段が検出した前記各レベル差の差分を補正する補正手段(52)と、
を備えたことを特徴とする請求項1から請求項3までのいずれか1項に記載のデューティ比調整装置(40)。 - 請求項1に記載のデューティ比調整装置(20)を用いてパルス信号のデューティ比を調整するデューティ比調整方法であって、
ハイレベル信号(101)及びローレベル信号(102)と、所定の基準電圧に基づいて生成された選択信号(106)と、を入力し、前記選択信号に基づいて前記ハイレベル信号及び前記ローレベル信号のいずれか一方を交互に選択してハイレベル信号成分及びローレベル信号成分を含む所定周波数の多重化信号(103、104)を出力する多重化信号出力ステップ(S14)と、
前記基準電圧に対する前記ハイレベル信号成分及び前記ローレベル信号成分の各レベル差の差分(105)を検出する差分検出ステップ(S17)と、
前記所定周波数の1/2周波数のクロック信号(100)を入力するとともに、前記差分検出ステップにおいて検出した前記差分を反転入力した信号を前記基準電圧として入力し、この基準電圧と前記クロック信号との差分を前記選択信号とすることにより前記多重化信号のデューティ比を調整するデューティ比調整ステップ(S19)と、
を含むことを特徴とするデューティ比調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015025365A JP6433325B2 (ja) | 2015-02-12 | 2015-02-12 | デューティ比調整装置及びデューティ比調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015025365A JP6433325B2 (ja) | 2015-02-12 | 2015-02-12 | デューティ比調整装置及びデューティ比調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016149637A true JP2016149637A (ja) | 2016-08-18 |
JP6433325B2 JP6433325B2 (ja) | 2018-12-05 |
Family
ID=56691834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015025365A Active JP6433325B2 (ja) | 2015-02-12 | 2015-02-12 | デューティ比調整装置及びデューティ比調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6433325B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020108007A (ja) * | 2018-12-27 | 2020-07-09 | アダマンド並木精密宝石株式会社 | パルス幅変調回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243327A (ja) * | 1998-02-25 | 1999-09-07 | Hitachi Ltd | パルスデューティ補正回路 |
JP2003198343A (ja) * | 2001-12-18 | 2003-07-11 | Samsung Electronics Co Ltd | クロックデューティ/スキュー補正機能を有する位相分周回路 |
WO2007116695A1 (ja) * | 2006-03-31 | 2007-10-18 | Anritsu Corporation | データ信号発生装置 |
-
2015
- 2015-02-12 JP JP2015025365A patent/JP6433325B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243327A (ja) * | 1998-02-25 | 1999-09-07 | Hitachi Ltd | パルスデューティ補正回路 |
JP2003198343A (ja) * | 2001-12-18 | 2003-07-11 | Samsung Electronics Co Ltd | クロックデューティ/スキュー補正機能を有する位相分周回路 |
WO2007116695A1 (ja) * | 2006-03-31 | 2007-10-18 | Anritsu Corporation | データ信号発生装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020108007A (ja) * | 2018-12-27 | 2020-07-09 | アダマンド並木精密宝石株式会社 | パルス幅変調回路 |
JP7220401B2 (ja) | 2018-12-27 | 2023-02-10 | Orbray株式会社 | パルス幅変調回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6433325B2 (ja) | 2018-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101397741B1 (ko) | 클록 데이터 복원 장치 | |
JP4557948B2 (ja) | クロックデータ復元装置 | |
JP5547217B2 (ja) | 増幅回路 | |
JP5624493B2 (ja) | 差動増幅装置 | |
US20120213265A1 (en) | Method and circuit of clock and data recovery with built in jitter tolerance test | |
TW201521461A (zh) | 用於頻率偵測的裝置和方法 | |
JP6174296B2 (ja) | インターリーブ・デジタイザ・チャネルの校正方法 | |
US7492300B2 (en) | Analog-digital conversion apparatus and digital-analog conversion apparatus | |
US20060007029A1 (en) | D/A conversion apparatus with offset compensation function and offset compensation method for a D/A conversion apparatus | |
JP6433325B2 (ja) | デューティ比調整装置及びデューティ比調整方法 | |
WO2011118370A1 (ja) | 時間インターリーブ方式a/d変換装置 | |
US9973079B2 (en) | Synchronized charge pump-driven input buffer and method | |
US7801211B2 (en) | Communication system, receiver unit, and adaptive equalizer | |
US9866228B2 (en) | Background calibration of interleave timing errors in time-interleaved analog to digital converters | |
JP5410454B2 (ja) | パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法 | |
KR101702842B1 (ko) | 아날로그/디지털 변환 동안 오프셋, 오프셋 드리프트, 및 1/f 잡음을 억제시키기 위한 회로 어레인지먼트, 아날로그/디지털 컨버터, 그래디언트 증폭기, 및 방법 | |
EP3767309B1 (en) | Measurement system and method for automated measurement of several contributions to signal degradation | |
JP2008278304A (ja) | 信号変換装置 | |
US8514969B2 (en) | Amplitude control circuit, polar modulation transmission circuit, and polar modulation method | |
JP2010021665A (ja) | データ受信装置 | |
JP2016119643A (ja) | Δς変調器及び送信機 | |
JP2007322145A (ja) | 交流信号測定器、およびそのオフセット調整方法 | |
JP6435006B2 (ja) | 測定装置及び測定方法 | |
JP2006033304A (ja) | スイッチトキャパシタ回路及びパイプラインa/d変換器 | |
JP2007235797A (ja) | イコライザ特性設定回路、及びイコライザ特性設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180803 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6433325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |