JP2016143692A - パワー半導体の耐圧評価用teg - Google Patents

パワー半導体の耐圧評価用teg Download PDF

Info

Publication number
JP2016143692A
JP2016143692A JP2015016470A JP2015016470A JP2016143692A JP 2016143692 A JP2016143692 A JP 2016143692A JP 2015016470 A JP2015016470 A JP 2015016470A JP 2015016470 A JP2015016470 A JP 2015016470A JP 2016143692 A JP2016143692 A JP 2016143692A
Authority
JP
Japan
Prior art keywords
type
power semiconductor
teg
type substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015016470A
Other languages
English (en)
Other versions
JP6496969B2 (ja
Inventor
友景 肇
Hajime Tomokage
肇 友景
公一 佐瀬
Koichi Sase
公一 佐瀬
順 森下
Jun Morishita
順 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WALTS KK
Fukuoka University
Original Assignee
WALTS KK
Fukuoka University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WALTS KK, Fukuoka University filed Critical WALTS KK
Priority to JP2015016470A priority Critical patent/JP6496969B2/ja
Publication of JP2016143692A publication Critical patent/JP2016143692A/ja
Application granted granted Critical
Publication of JP6496969B2 publication Critical patent/JP6496969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】温度検知用ダイオードに高電圧が印加され、ラッチアップによる温度検知用ダイオードの破壊を防止すると共に、パワー半導体の耐圧を評価することができ、実デバイスと同じ製造工程で材料を評価することができるパワー半導体の耐圧評価用TEGを提供する。【解決手段】パワー半導体の耐圧評価用TEGは、温度センサ5と、n形基板1にp形不純物を添加することにより形成される。表面電極4に接続されるp+形領域4b及びpn接合ダイオードのn形領域5bを内包するp形ウェル領域6と、n形基板1の表面側に形成される発熱体7とを備える。発熱体7でn形基板1を加熱し、裏面電極2及び表面電極4間のn形基板1とp形ウェル領域6とによるpn接合に逆バイアスで高電圧を印加する。【選択図】図2

Description

本発明は、電気エネルギーの制御や供給に用いられるパワー半導体の耐圧評価用TEG(test element group)に関する。
近年、自動車やエアコンなど電力消費量の大きい製品を制御するパワー半導体の需要は伸びており、パワー半導体の制御電力は高くなり、パワー半導体の形状は小さくなっている。このため、パワー半導体は、熱の集中と高電圧下での材料劣化が問題となる。
そして、パワー半導体の製造工程を評価するためには、テストチップであるTEGが必要であるが、高電圧を印加でき、高温状態にするTEGは存在していない。
また、材料メーカは、パワー半導体の製造工程に使用する材料開発を行なっているが、材料を評価するTEGが存在しないため、実際の組み立て工程で評価することができなかった。
なお、従来のダイオードの順電圧を利用した温度検知方法は、温度検知用ダイオードを被温度検知素子で周囲の半周以上を囲まれる位置でかつ被温度検知素子と同一ペレットに形成した温度検知方法である(例えば、特許文献1参照)。
特開平08−213441号公報
しかしながら、従来のダイオードの順電圧を利用した温度検知方法は、被温度検知素子自身から発生した熱による被温度検知素子の温度を温度検知用ダイオードで検知する方法であり、パワー半導体の耐圧を評価する方法ではない。
本発明は、上述のような課題を解決するためになされたもので、温度検知用ダイオードに高電圧が印加され、ラッチアップによる温度検知用ダイオードの破壊を防止すると共に、パワー半導体の耐圧を評価することができ、実デバイスと同じ製造工程で材料を評価することができるパワー半導体の耐圧評価用TEGを提供することを目的とする。
本発明に係るパワー半導体の耐圧評価用TEGにおいては、n形基板と、前記n形基板の裏面上に形成される裏面電極と、前記n形基板の表面上に形成される絶縁層と、前記絶縁層上に形成され、ビアを介して前記n形基板に接続される表面電極と、前記n形基板にp形不純物を添加することにより前記ビアの直下に形成され、前記表面電極に接続されるp形領域と、前記n形基板にp形不純物及びn形不純物をそれぞれ添加することにより形成されるpn接合ダイオードからなる温度センサと、前記n形基板にp形不純物を添加することにより形成され、前記表面電極に接続されるp形領域及び前記pn接合ダイオードのn形領域を内包するp形ウェル領域と、前記n形基板の表面側に形成される発熱体と、を備え、前記発熱体で前記n形基板を加熱し、前記裏面電極及び前記表面電極間の前記n形基板と前記p形ウェル領域とによるpn接合に逆バイアスで電圧を印加する。
開示のパワー半導体の耐圧評価用TEGは、温度センサ及び発熱体に高電圧が印加され、ラッチアップになることを防止し、温度センサ及び発熱体を破壊することなく、パワー半導体の高温下での耐圧特性を評価することができる。
(a)は第1の実施形態に係るパワー半導体の耐圧評価用TEGの概略構成を示す平面図であり、(b)は多結晶シリコン層の概略構成を示す平面図である。 (a)は図1(a)に示すパワー半導体の耐圧評価用TEGの矢視A−A’線の断面図であり、(b)は発熱体の他の例を示す図1(a)に示すパワー半導体の耐圧評価用TEGの矢視A−A’線に対応する断面図である。 (a)は図1に示すパワー半導体の耐圧評価用TEGのデバイス構造を説明するための断面図であり、(b)は図3(a)に示すパワー半導体の耐圧評価用TEGの等価回路図である。 (a)は第2の実施形態に係るパワー半導体の耐圧評価用TEGの概略構成を示す平面図であり、(b)は図4(a)に示すパワー半導体の耐圧評価用TEGの矢視B−B’線の断面図である。 (a)は第3の実施形態に係るパワー半導体の耐圧評価用TEGの概略構成を示す平面図であり、(b)は図5(a)に示すパワー半導体の耐圧評価用TEGの矢視C−C’線の断面図である。 (a)は第4の実施形態に係るパワー半導体の耐圧評価用TEGの概略構成を示す平面図であり、(b)は図6(a)に示すパワー半導体の耐圧評価用TEGの矢視D−D’線の断面図である。
(本発明の第1の実施形態)
パワー半導体の耐圧評価用TEG100は、図1及び図2(a)に示すように、n形基板1と、n形基板1の裏面上に形成される裏面電極2と、n形基板1の表面上に形成される絶縁層3と、絶縁層3上に形成され、ビア4aを介してn形基板1に接続される表面電極4と、n形基板1にp形不純物(例えば、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)など)を添加することによりビア4aの直下に形成され、表面電極4に接続されるp形領域4bと、n形基板1にp形不純物(例えば、B、Al、Ga、Inなど)及びn形不純物(例えば、リン(P)、ヒ素(As)など)をそれぞれ添加することにより形成されるpn接合ダイオード(感熱ダイオード)5aからなる温度センサ5と、n形基板1にp形不純物(例えば、B、Al、Ga、Inなど)を添加することにより形成され、表面電極4に接続されるp形領域4b及びpn接合ダイオードのn形領域5bを内包するp形ウェル領域6と、n形基板1の表面側に形成される発熱体(ヒータ)7と、を備える。
また、耐圧評価用TEG100は、発熱体7でn形基板1を加熱し、裏面電極2及び表面電極4間のn形基板1とp形ウェル領域6とによるpn接合に逆バイアスで高電圧を印加する。
ここで、通常のパワー半導体は、pn接合に順バイアスで高電圧を印加すると、大電流が流れ、順バイアス下での直流抵抗によるジュール熱で温度が上昇し、pn接合に逆バイアスで高電圧を印加すると、電流は流れず、温度は上昇しない。そして、通常のパワー半導体は、pn接合に順バイアスと逆バイアスとで高電圧を印加するサイクルで動作することになる。このため、パワー半導体の耐圧評価用TEG100は、高電圧を印加でき、高温状態にする必要がある。
すなわち、本実施形態に係る耐圧評価用TEG100は、裏面電極2及び表面電極4間のn形基板1とp形ウェル領域6とによるpn接合に順バイアスで高電圧を印加して大電流を流す(高温にする)のではなく、pn接合に逆バイアスで高電圧を印加して、別個に設けた昇温用の発熱体7を用いる。
なお、本実施形態に係るn形基板1は、シリコン(Si)基板にn形不純物(例えば、P、Asなど)が添加された基板である。
また、本実施形態に係る裏面電極2は、材料にAlを使用し、n形基板1の裏面全面に形成され、高電圧(例えば、400V〜1000V)が印加される。
また、本実施形態に係る絶縁層3は、n形基板1上の酸化膜(SiO)3a及び当該酸化膜3a上の絶縁膜3bからなる。
酸化膜3aは、高温の拡散炉にn形基板1を挿入し、酸素又は水蒸気をシリコンと反応させることでn形基板1の表面に成長させる。
また、絶縁膜3bは、耐圧の評価対象となる絶縁樹脂であり、絶縁膜3bの樹脂材料は、耐圧評価用TEG100の設計者(使用者)により適宜選択される。
なお、本実施形態に係る耐圧評価用TEG100は、表面を保護するパッシベーション膜8が、表面電極4、温度センサ5の電極5c及び発熱体7の電極7aを露出させて形成されている。
本実施形態に係る表面電極4は、材料にAlを使用し、図1(a)に示すように、温度センサ5の電極5c及び発熱体7の電極7aを除く領域であり、n形基板1の略全面に形成され、グランド(GND)に接続されて接地される。
また、本実施形態に係る温度センサ5は、図1に示すように、n形基板1の略中心にpn接合ダイオード5a(センサ部)を配置し、電極5c及びpn接合ダイオード5a間を多結晶シリコン(polysilicon:PolySi)層による配線5dで接続している。
なお、配線5dは、高温に耐えることができる多結晶シリコンで形成することが好ましい。
また、温度センサ5は、電極5c及びpn接合ダイオード5a間のオーミックコンタクトを取るために、pn接合ダイオード5aのp形領域のp形不純物(例えば、B、Al、Ga、Inなど)の濃度を高くしたp形領域5eと、pn接合ダイオード5aのn形領域のn形不純物(例えば、P、Asなど)の濃度を高くしたn形領域5fと、を備える。
さらに、本実施形態に係るn形領域5bは、n形基板1にn形不純物(例えば、リン、ヒ素など)を添加することにより形成され、p形領域5e及びn形領域5fを内包するn形ウェル領域である。なお、pn接合ダイオード5aは、n形領域5fを形成せずに、n形領域5bと一体的に形成してもよい。
また、本実施形態に係る発熱体7は、CVD(chemical vapor deposition)により絶縁層3に形成される高抵抗の多結晶シリコン層7bを発熱源としている。
なお、発熱体7に一般的なバルク抵抗を使用すると、高圧に耐えることができないため、多結晶シリコンを使用することが好ましい。
また、発熱体7は、図2(b)に示すように、拡散抵抗ヒータとして、n形基板1にn形不純物(例えば、P、Asなど)を添加することにより形成されるn形領域7cを発熱源8としてもよい。この場合に、発熱体7のn形領域7cは、p形ウェル領域6に内包される。
つぎに、発熱体7の発熱源を多結晶シリコン層7bで形成した場合(図2(a))における、耐圧評価用TEG100の製造方法について説明する。
まず、裏面電極2が成膜されたn形基板1の表面を熱酸化し、酸化膜3aを形成する。
リソグラフィ工程(プラズマエッチング)によってp形ウェル領域6を形成すべき領域上の酸化膜3aを除去する。
その後、p形不純物(例えば、ホウ素(B))を熱拡散又はイオン注入により選択的に添加すると、p形ウェル領域6が選択的に形成される。
p形ウェル領域6を形成した後に、n形基板1の表面を熱酸化し、酸化膜3aを形成する。
リソグラフィ工程(プラズマエッチング)によってn形領域5bを形成すべき領域上の酸化膜3aを除去する。
その後、n形不純物(例えば、リン(P))を熱拡散又はイオン注入により選択的に添加すると、n形領域5bが選択的に形成される。なお、n形不純物の導入(熱拡散、イオン注入)は、n形領域5bがp形ウェル領域6を突き抜けないように行う。
n形領域5bを形成した後に、n形基板1の表面を熱酸化し、酸化膜3aを形成する。
リソグラフィ工程(プラズマエッチング)によってpn接合ダイオード5aのn形領域5fを形成すべき領域上の酸化膜3aを除去する。
その後、高濃度のn形不純物(例えば、リン(P))を熱拡散又はイオン注入により選択的に添加すると、pn接合ダイオード5aのn形領域5fが選択的に形成される。なお、n形不純物の導入(熱拡散、イオン注入)は、pn接合ダイオード5aのn形領域5fがn形領域5bを突き抜けないように行う。
形領域5fを形成した後に、n形基板1の表面を熱酸化し、酸化膜3aを形成する。
リソグラフィ工程(プラズマエッチング)によって表面電極4のp形領域4b及びpn接合ダイオード5aのp形領域5eを形成すべき領域上の酸化膜3aを除去する。
その後、高濃度のp形不純物(例えば、ホウ素(B))を熱拡散又はイオン注入により選択的に添加すると、表面電極4のp形領域4b及びpn接合ダイオード5aのp形領域5eが選択的に形成される。なお、p形不純物の導入(熱拡散、イオン注入)は、表面電極4のp形領域4b及びpn接合ダイオード5aのp形領域5eがp形ウェル領域6及びn形領域5bを突き抜けないように行う。また、pn接合ダイオード5aのp形領域5eは、先にn形領域5bが形成されている中に形成することになるので、既に導入されているn形不純物の量以上にp形不純物を添加する必要がある。
表面電極4のp形領域4b及びpn接合ダイオード5aのp形領域5eを形成した後に、n形基板1の表面を熱酸化し、酸化膜3aを形成する。
そして、酸化膜3a上に絶縁膜3bを形成するのであるが、まず、温度センサ5の配線5d及び発熱体7の多結晶シリコン層7b(発熱源)の下層となる絶縁膜3bを形成する。
下層の絶縁膜3bは、例えば、味の素ファインテクノ株式会社の層間絶縁材料「ABFフィルム」を用いるのであれば、酸化膜3a上にABFフィルムを真空状態でラミネートし、絶縁材料を熱硬化することで形成される。
そして、pn接合ダイオード5aのp形領域5e及びn形領域5fと配線5dとの間を導通させるビア5gを形成するために、ドリル加工又はレザー加工により、下層の絶縁膜3b及び酸化膜3aに貫通孔を形成する。なお、貫通孔には、Alがスパッタ及びエッチングにより埋設され、ビア5gとなる。
その後、CVD装置によりn形基板1の全面に多結晶シリコン膜を成膜し、リソグラフィ工程(プラズマエッチング)によって温度センサ5の配線5d及び発熱体7の多結晶シリコン層7bを形成すべき領域以外の多結晶シリコンを除去する。
そして、温度センサ5の配線5d及び発熱体7の多結晶シリコン層7bの上層となる絶縁膜3bを形成する。
上層の絶縁膜3bは、例えば、味の素ファインテクノ株式会社の層間絶縁材料「ABFフィルム」を用いるのであれば、下層の絶縁膜3b、温度センサ5の配線5d及び発熱体7の多結晶シリコン層7b上にABFフィルムを真空状態でラミネートし、絶縁材料を熱硬化することで形成される。
そして、表面電極4のp形領域4bと表面電極4との間を導通させるビア4aを形成し、pn接合ダイオード5aの配線5dと電極5cとの間を導通させるビア5hを形成し、発熱体7の多結晶シリコン層7bと電極7aとの間を導通させるビア7dするために、ドリル加工又はレザー加工により、上層及び下層の絶縁膜3b並びに酸化膜3aに貫通孔を形成する。なお、貫通孔には、Alがスパッタ及びエッチングにより埋設され、ビア4a、ビア5h及びビア7dとなる。
その後、スパッタ装置によりn形基板1の全面にAl膜を成膜し、リソグラフィ工程(プラズマエッチング)によって表面電極4、温度センサ5の電極5c及び発熱体7の電極7aを形成すべき領域以外のAl膜を除去する。
最後に、CVD装置によりn形基板1の全面にSiN膜などのパッシベーション膜8を成膜し、リソグラフィ工程(ドライエッチング)によって表面電極4、温度センサ5の電極5c及び発熱体7の電極7aの領域以外のパッシベーション膜8を除去して、表面電極4、温度センサ5の電極5c及び発熱体7の電極7aを露出させる。
つぎに、本実施形態に係るパワー半導体の耐圧評価用TEG100を用いた評価方法について、説明する。
まず、表面電極4をGNDとし、裏面電極2に高電圧を印加した状態で、発熱体7の電極7aの一端を0Vとし、他端に0V〜400Vの電圧を印加して、発熱体7の多結晶シリコン層7b(PolySi抵抗)を発熱させ、耐圧評価用TEG100の温度を上昇させる。この場合に、4端子法を用いて温度センサ5にて耐圧評価用TEG100の温度を監視する。
例えば、図3に示すように、発熱体7の多結晶シリコン層7bが1kΩの電気抵抗Rであり、発熱体7の電極7aの他端に320Vの電圧が印加された場合は、発熱体7の多結晶シリコン層7bの電力Pは約100Wであり、発熱体7の多結晶シリコン層7bを流れる電流Iは0.32Aである。
なお、確認事項としては、耐圧評価用TEG100の構造及び耐圧、ダイオードの温度特性、並びに、発熱体7の発熱量である。
特に、耐圧の確認箇所は、ダイオードの耐圧として、n形基板1のn形領域及びp形ウェル領域6間の耐圧(N−PWELL(“限界値”−“0V”))と、温度センサ5のpn接合ダイオード5aの耐圧(N−P(“0V”−“−10V”))と、がある。
また、耐圧の確認箇所は、絶縁膜の耐圧として、多結晶シリコン膜及びアルミニウム膜間の絶縁膜3bの耐圧(PolySi−Al(“400V”−“0V”))と、多結晶シリコン膜及び多結晶シリコン膜間の絶縁膜3bの耐圧(PolySi−PolySi(“400V”−“0V”))と、アルミニウム膜及びアルミニウム膜間の絶縁膜3bの耐圧(Al−Al(“400V”−“0V”))と、多結晶シリコン膜及びp形ウェル領域6間の絶縁膜3bの耐圧(PolySi−PWELL(“400V”−“0V”))と、がある。
そして、耐圧評価は、耐圧の確認箇所の電流を測定しつつ、裏面電極2に印加する高電圧を徐々に高くし、耐圧の確認箇所にリークパスが生じたことを検知して、その時の裏面電極2に印加した電圧値が確認箇所の耐圧となる。
以上のように、本実施形態に係るパワー半導体の耐圧評価用TEG100は、温度測定用の温度センサ5(pn接合ダイオード5a)及び昇温用の発熱体7(多結晶シリコン層7b又はn形領域7c)を内蔵し、高電圧を印加するダイオード(p形ウェル領域6)内部に素子(pn接合ダイオード5a、n形領域7c(電気抵抗))を形成し、高電圧の印加にpn接合の逆バイアス特性を利用する。
これにより、本実施形態に係るパワー半導体の耐圧評価用TEG100は、pn接合(p形ウェル領域6及びn形基板1のn形領域)の界面に高電圧が印加され、p形ウェル領域6内部の素子に高電圧が印加されることなく、温度センサ5及び発熱体7の破壊を防止することできると共に、パワー半導体の耐圧を評価することができ、実デバイスと同じ製造工程で材料を評価することができるという作用効果を奏する。
なお、パワー半導体の耐圧評価用TEG100は、高電圧を印加するダイオード内部に素子を形成しないプレーナ構造でダイオードを製造すると、高電圧によるラッチアップが生じ、温度センサ5及び発熱体7を破壊することになる。
(本発明の第2の実施形態)
図4(a)は第2の実施形態に係るパワー半導体の耐圧評価用TEGの概略構成を示す平面図であり、図4(b)は図4(a)に示すパワー半導体の耐圧評価用TEGの矢視B−B’線の断面図である。図4において、図1乃至図3と同じ符号は、同一又は相当部分を示し、その説明を省略する。
本実施形態に係るパワー半導体の耐圧評価用TEG100は、図4に示すように、絶縁層3上に形成される絶縁膜耐圧評価用電極9をさらに備える。
なお、本実施形態に係る絶縁膜耐圧評価用電極9は、材料にAlを使用し、表面電極4と同一層(工程)で形成される。
この場合に、酸化膜3aは、図4(b)に示すように、絶縁膜耐圧評価用電極9に対向する位置で開口され、p形ウェル領域6は、酸化膜3aの開口部10を重畳しない位置に配設される。
なお、本実施形態に係るパワー半導体の耐圧評価用TEG100は、絶縁膜耐圧評価用電極9及び開口部10を備えるところのみが第1の実施形態と異なるところであり、絶縁膜耐圧評価用電極9及び開口部10による作用効果以外は、第1の実施形態と同様の作用効果を奏する。
本実施形態に係るパワー半導体の耐圧評価用TEG100は、絶縁膜耐圧評価用電極9及び開口部10を備えることにより、n形基板1及び絶縁膜耐圧評価用電極9間に高電圧を印加して、n形基板1及び絶縁膜耐圧評価用電極9間の絶縁膜3bの耐圧を評価することができるという作用効果を奏する。
(本発明の第3の実施形態)
図5(a)は第3の実施形態に係るパワー半導体の耐圧評価用TEGの概略構成を示す平面図であり、図5(b)は図5(a)に示すパワー半導体の耐圧評価用TEGの矢視C−C’線の断面図である。図5において、図1乃至図4と同じ符号は、同一又は相当部分を示し、その説明を省略する。
本実施形態に係るパワー半導体の耐圧評価用TEG100は、表面電極4及びn形基板1のp形領域4b間に接続されるヒューズ(保護回路)11をさらに備える。
なお、本実施形態に係るヒューズ11は、図5に示すように、材料に多結晶シリコンを使用し、100Ω程度の小さな電気抵抗となる細い配線であり、温度センサ5の配線5d及び発熱体7の多結晶シリコン層7bと同一層(工程)で形成される。
また、本実施形態に係るヒューズ11は、図5(b)に示すように、ビア11aを介して表面電極4に接続され、ビア11bを介してn形基板1のp形領域4bに接続される。
なお、本実施形態に係るパワー半導体の耐圧評価用TEG100は、ヒューズ11を備えるところのみが第1の実施形態及び第2の実施形態と異なるところであり、ヒューズ11による作用効果以外は、第1の実施形態及び第2の実施形態と同様の作用効果を奏する。
本実施形態に係るパワー半導体の耐圧評価用TEG100は、ヒューズ11を備えることにより、耐圧評価用TEG100の使用者の過誤により表面電極4に高電圧を印加させた場合に、ヒューズ11の細い配線が溶解して断線し、各素子(温度センサ5、発熱体7)への大電流の流入を防止し、各素子の破壊を防止することができるという作用効果を奏する。
(本発明の第4の実施形態)
図6(a)は第4の実施形態に係るパワー半導体の耐圧評価用TEGの概略構成を示す平面図であり、図6(b)は図6(a)に示すパワー半導体の耐圧評価用TEGの矢視D−D’線の断面図である。図6において、図1乃至図5と同じ符号は、同一又は相当部分を示し、その説明を省略する。
本実施形態に係るパワー半導体の耐圧評価用TEG100は、図6に示すように、温度センサ5の電極5cの一端子及び発熱体7の電極7aの一端子が表面電極4に接続されている。
なお、本実施形態に係るパワー半導体の耐圧評価用TEG100は、温度センサ5の電極5cの一端子及び発熱体7の電極7aの一端子が表面電極4に接続されているところのみが第1の実施形態と異なるところであり、温度センサ5の電極5cの一端子及び発熱体7の電極7aの一端子が表面電極4に接続されていることによる作用効果以外は、第1の実施形態、第2の実施形態及び第3の実施形態と同様の作用効果を奏する。
本実施形態に係るパワー半導体の耐圧評価用TEG100は、温度センサ5の電極5cの一端子及び発熱体7の電極7aの一端子が表面電極4に接続されていることにより、温度センサ5の電極5cの一端子及び発熱体7の電極7aの一端子を接地し、温度センサ5及び発熱体7への印加電圧の上昇を抑制することができるという作用効果を奏する。
1 n形基板
2 裏面電極
3 絶縁層
3a 酸化膜
3b 絶縁膜
4 表面電極
4a ビア
4b p形領域
5 温度センサ
5a pn接合ダイオード
5b n形領域
5c 電極
5d 配線
5e p形領域
5f n形領域
6 n形ウェル領域
7 発熱体
7a 電極
7b 多結晶シリコン層
7c n形領域
8 パッシベーション膜
9 絶縁膜耐圧評価用電極
10 開口部
11 ヒューズ
100 耐圧評価用TEG

Claims (5)

  1. n形基板と、
    前記n形基板の裏面上に形成される裏面電極と、
    前記n形基板の表面上に形成される絶縁層と、
    前記絶縁層上に形成され、ビアを介して前記n形基板に接続される表面電極と、
    前記n形基板にp形不純物を添加することにより前記ビアの直下に形成され、前記表面電極に接続されるp形領域と、
    前記n形基板にp形不純物及びn形不純物をそれぞれ添加することにより形成されるpn接合ダイオードからなる温度センサと、
    前記n形基板にp形不純物を添加することにより形成され、前記表面電極に接続されるp形領域及び前記pn接合ダイオードのn形領域を内包するp形ウェル領域と、
    前記n形基板の表面側に形成される発熱体と、
    を備え、
    前記発熱体で前記n形基板を加熱し、前記裏面電極及び前記表面電極間の前記n形基板と前記p形ウェル領域とによるpn接合に逆バイアスで電圧を印加することを特徴とするパワー半導体の耐圧評価用TEG。
  2. 請求項1に記載のパワー半導体の耐圧評価用TEGにおいて、
    前記発熱体が、前記絶縁層に形成される多結晶シリコン層を発熱源とすることを特徴とするパワー半導体の耐圧評価用TEG。
  3. 請求項1に記載のパワー半導体の耐圧評価用TEGにおいて、
    前記発熱体が、前記n形基板にn形不純物を添加することにより形成されるn形領域を発熱源とし、
    前記発熱体のn形領域が、前記p形ウェル領域に内包されることを特徴とするパワー半導体の耐圧評価用TEG。
  4. 請求項1乃至3のいずれかに記載のパワー半導体の耐圧評価用TEGにおいて、
    前記絶縁層上に形成される絶縁膜耐圧評価用電極を備え、
    前記絶縁層が、n形基板上の酸化膜及び当該酸化膜上の絶縁膜からなり、
    前記酸化膜が、前記絶縁膜耐圧評価用電極に対向する位置で開口され、
    前記p形ウェル領域が、前記酸化膜の開口部に重畳しない位置に配設されることを特徴とするパワー半導体の耐圧評価用TEG。
  5. 請求項1乃至4のいずれかに記載のパワー半導体の耐圧評価用TEGにおいて、
    前記表面電極及び前記n形基板のp形領域間に接続されるヒューズを備えることを特徴とするパワー半導体の耐圧評価用TEG。
JP2015016470A 2015-01-30 2015-01-30 パワー半導体の耐圧評価用teg Active JP6496969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015016470A JP6496969B2 (ja) 2015-01-30 2015-01-30 パワー半導体の耐圧評価用teg

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015016470A JP6496969B2 (ja) 2015-01-30 2015-01-30 パワー半導体の耐圧評価用teg

Publications (2)

Publication Number Publication Date
JP2016143692A true JP2016143692A (ja) 2016-08-08
JP6496969B2 JP6496969B2 (ja) 2019-04-10

Family

ID=56568907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015016470A Active JP6496969B2 (ja) 2015-01-30 2015-01-30 パワー半導体の耐圧評価用teg

Country Status (1)

Country Link
JP (1) JP6496969B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09119870A (ja) * 1995-10-26 1997-05-06 Nec Corp 温度検出方法、半導体装置及び温度検出回路
JP2000124279A (ja) * 1998-10-19 2000-04-28 Nkk Corp ウエハバーンインに対応する半導体装置
JP2006324412A (ja) * 2005-05-18 2006-11-30 Renesas Technology Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09119870A (ja) * 1995-10-26 1997-05-06 Nec Corp 温度検出方法、半導体装置及び温度検出回路
JP2000124279A (ja) * 1998-10-19 2000-04-28 Nkk Corp ウエハバーンインに対応する半導体装置
JP2006324412A (ja) * 2005-05-18 2006-11-30 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JP6496969B2 (ja) 2019-04-10

Similar Documents

Publication Publication Date Title
JP5372257B2 (ja) 半導体装置
US8587072B2 (en) Silicon carbide semiconductor device
Li et al. Improved vertical silicon nanowire based thermoelectric power generator with polyimide filling
JP5560538B2 (ja) 半導体装置の製造方法
US20230253399A1 (en) Semiconductor device and semiconductor module
JP2009188178A (ja) 半導体装置
JP7101878B2 (ja) パワー半導体モジュール、マスク、測定方法、コンピュータソフトウェア、及び記録媒体
JP2006173437A (ja) 半導体装置
KR20140140478A (ko) 반도체장치 및 그 제조방법
JP2013201357A (ja) 炭化珪素半導体装置とその製造方法
JP2576433B2 (ja) 半導体装置用保護回路
JP2011096699A (ja) 半導体装置およびその製造方法
TW201836272A (zh) 半導體裝置
US8018018B2 (en) Temperature sensing device
JP6496969B2 (ja) パワー半導体の耐圧評価用teg
JP6048126B2 (ja) 半導体装置及び半導体装置の製造方法
CN108878418B (zh) 半导体装置、检测器件发热的方法及制造方法
WO2015132847A1 (ja) Igbt,パワーモジュール,パワーモジュールの製造方法,および電力変換装置
TW201841320A (zh) 閘流體及熱開關元件及其裝配技術
JP2018046136A5 (ja)
KR101821400B1 (ko) 2차원 물질 기반의 능동소자
JP2002162303A (ja) 圧力センサ
JP2854212B2 (ja) サージ吸収用ダイオード
JP6414159B2 (ja) 半導体装置およびその製造方法
WO2009084769A1 (en) Tilt sensor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190222

R150 Certificate of patent or registration of utility model

Ref document number: 6496969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150