JP2016139447A - 半導体記憶装置およびデータ書き込み方法 - Google Patents

半導体記憶装置およびデータ書き込み方法 Download PDF

Info

Publication number
JP2016139447A
JP2016139447A JP2015015374A JP2015015374A JP2016139447A JP 2016139447 A JP2016139447 A JP 2016139447A JP 2015015374 A JP2015015374 A JP 2015015374A JP 2015015374 A JP2015015374 A JP 2015015374A JP 2016139447 A JP2016139447 A JP 2016139447A
Authority
JP
Japan
Prior art keywords
column
row
memory
data
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015015374A
Other languages
English (en)
Inventor
智次 後藤
Tomotsugu Goto
智次 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015015374A priority Critical patent/JP2016139447A/ja
Priority to TW105100727A priority patent/TW201631589A/zh
Priority to KR1020160006508A priority patent/KR20160093548A/ko
Priority to US15/003,317 priority patent/US9564196B2/en
Priority to CN201610063968.8A priority patent/CN105845176A/zh
Publication of JP2016139447A publication Critical patent/JP2016139447A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

【課題】行方向に隣接するデータワード間でビットの並び順が反転配置されるメモリアレイにおいて、回路面積が大きいデータ保持回路と電圧変換回路の必要としない簡便な回路構成の変更で、メモリ容量の大小に関わらず３回の書き込みで干渉調査用のチェッカーボードパターンを書き込むことが可能な半導体記憶装置を提供する。
【解決手段】制御回路からの制御信号により、ロウデコーダとカラムデコーダがメモリアレイの単一アドレス選択モードの他に、それぞれ全選択モードと偶奇別選択モードに動作切り替え可能な構成とした。
【選択図】図１

Description

本発明は、半導体記憶装置に関し、より詳しくはメモリアレイの行列選択機構に関するものである。
図４は、従来のＥＥＰＲＯＭのメモリアレイを示す回路図である。１アドレスは複数ビットからなるメモリワードで構成され、メモリセルはデータを保持するフローティングゲート４０１とビットを選択するコントロールゲート４０２で構成され、１ビットの情報を保持する。通常、メモリからのデータ読み出しはＭＳＢ、つまりデータの最上位ビット側から始まるため、最も早く読み出す必要のあるＭＳＢ側からワードセレクタに近いメモリセルに格納される。最も離れたメモリセルにはデータワードのＬＳＢ、つまりデータの最下位ビットが格納される。ＥＥＰＲＯＭを用いたメモリアレイの製造過程において、隣接するメモリセル間でデータ干渉が発生していないことを検査するために、隣接するメモリセル同士の格納データビットが反転した状態となるチェッカーボードパターンを書き込む必要がある。
チェッカーボードパターン書き込みの手法としては１ワードごとの書き込みを実施する手法や、従来技術で提案されるようにメモリアレイのロウデコーダに偶奇別選択機能を設け、それぞれにビット反転させたデータを書き込む手法が存在する。
特公平４−６６０８０号公報 特開２００１−２３６７９５号公報
しかしながら、１ワードごとの書き込みを実施する手法ではメモリ容量に比例してテスト時間も増大する。
また、近年のメモリアレイは図２のように、行方向に隣接するメモリワードは列方向を軸に反転させた配置をとり、また列方向に隣接するメモリワードは行方向を軸に反転させた配置をとる。本配置の利点は、メモリワードに接続するソース線を隣接メモリワード間で共有化できるためメモリアレイ内のソース線配線に必要な面積を二分の一に削減可能な点であり、チップ面積縮小のためにも必要不可欠な技術である。
本配置を採用したメモリアレイでは、行方向に隣接するメモリワードはＬＳＢ同士、もしくはＭＳＢ同士が最接近する配置となるため、従来技術のようなロウデコーダの偶奇別選択だけではチェッカーボードパターンを書き込むことができない。
解決のための一手段としては、図３に示すように、メモリアレイ内の一行を構成する全ワード分のメモリセルごとにそれぞれデータの保持と書き込み電圧の変換を行うデータ供給手段を設ける、という構成が一般的である。
しかし、データ保持回路と電圧変換回路、及びそれらを接続するバスの量も増えるためチップ面積が増大し、制御も煩雑になるという欠点がある。
本発明は、その点を鑑みてなされ、隣接するメモリがソース線共有化のためワード単位で反転して配置されているメモリアレイにおいてもデータ供給手段を増やすことなく、加えて書き込みにかかる時間がメモリ容量に比例せずにチェッカーボードパターンを書き込むことが可能な半導体記憶装置を提供する。
課題解決のために、本発明における半導体記憶装置を下記の要素により構成した。
複数のメモリセル群と一つのワードセレクタにより構成されるメモリワードを複数備え、行方向に隣接するメモリワードはそれぞれ列方向を軸に反転配置し、列方向に隣接するメモリワードはそれぞれ行方向を軸に反転配置し、複数のメモリワードをマトリクス状に並べたメモリアレイと、メモリアレイ内の特定の一ワードを選択するためのアドレスを保持するアドレスカウンタと、アドレスカウンタに接続され、一行選択、偶数行一括選択、奇数行一括選択、全行一括選択モードに機能切り替え可能なロウデコーダと、アドレスカウンタに接続され、一列選択、偶数列一括選択、奇数列一括選択、全列一括選択モードに機能切り替え可能なカラムデコーダと、カラムデコーダとロウデコーダの機能切り替えを制御する制御回路と、で構成される。
本発明の半導体記憶装置によれば、チップ面積に影響の大きなデータ保持回路と、電圧変換回路を必要としないので、簡便な回路構成でメモリ容量の大小に関わらず３回の書き込みで干渉調査用のチェッカーボードパターンを書き込むことが可能となる。
本発明の半導体記憶装置を示すブロック図である。 本発明の適応対象となる近年のメモリアレイの配置を示す回路図である。 従来の半導体記憶装置を示すブロック図である。 従来のメモリアレイの配置を示す回路図である。
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本発明にかかる半導体記憶装置を示すブロック図である。
まず、半導体記憶装置の構成について説明する。半導体記憶装置は、メモリアレイ１００と、データ供給手段１１０と、ロウデコーダ１３０と、カラムデコーダ１４０と、アドレスカウンタ１５０と、制御回路１６０と、ビット線バス１１１と、偶数番ロウ選択信号バス１３１と、奇数番ロウ選択信号バス１３２と、偶数番カラム選択信号バス１４１と、奇数番カラム選択信号バス１４２と、アドレスバス１５１と、カラム・ロウ偶奇選択信号線１６１と、メモリアレイ全選択信号線１６２とを備えている。
メモリアレイ１００は、ワードセレクタ１０２とメモリワード群１０１からなるメモリワードをマトリクス状に並べて構成される。データ供給手段１１０は、１ワード分の書き込むデータワードを保持し、書き込むデータを書き込み電圧に変換する。アドレスカウンタ１５０は、アドレスデータを保持する。制御回路１６０は、ロウ・カラムの両デコーダを制御する。
ビット線バス１１１は、１ワード分のビット線で構成され、メモリアレイ１００とデータ供給手段１１０とを接続する。偶数番ロウ選択信号バス１３１は、メモリアレイ１００とロウデコーダ１３０を接続し、メモリアレイ１００内の行を選択する信号バスのうち偶数行を選択する信号線をまとめたものである。奇数番ロウ選択信号バス１３２は、メモリアレイ１００とロウデコーダ１３０を接続し、メモリアレイ１００内の行を選択する信号バスのうち奇数行を選択する信号線をまとめたものである。偶数番カラム選択信号バス１４１は、メモリアレイ１００とカラムデコーダ１４０を接続し、メモリアレイ１００内の列を選択する信号バスのうち偶数列を選択する信号線をまとめたものである。奇数番カラム選択信号バス１４２は、メモリアレイ１００とカラムデコーダ１４０を接続し、メモリアレイ１００内の列を選択する信号バスのうち奇数列を選択する信号線をまとめたものである。アドレスバス１５１は、アドレスカウンタ１５０とロウデコーダ１３０、カラムデコーダ１４０とを接続する。カラム・ロウ偶奇選択信号線１６１は、制御回路１６０とロウデコーダ１３０、カラムデコーダ１４０とを接続する。メモリアレイ全選択信号線１６２は、制御回路１６０とロウデコーダ１３０、カラムデコーダ１４０とを接続する。
メモリアレイ１００内の各メモリワードの配置は、行方向に隣接するメモリワードはそれぞれ列方向を軸に反転し、列方向に隣接するメモリワードはそれぞれ行方向を軸に反転しており、図２に示す通りソース線の配線共有化が行われている。本実施例において、メモリアレイ１００内の全データワードに接続されるビット線は対応するビットごとに共通である。例えば、データワードのＭＳＢならば全データワードのＭＳＢは共通のＭＳＢ用ビット線が接続される。
次に、半導体記憶装置の動作について説明する。通常のデータ書込みについて、任意の（Ｎ行、Ｍ列）のメモリワードへのデータ書き込みを行う場合を例にとる。
制御回路１６０は、メモリアレイ全選択信号線１６２とカラム・ロウ偶奇選択信号線１６１をネゲートさせ、ロウデコーダ１３０とカラムデコーダ１４０を単一アドレス選択モードに切り替える。単一アドレス選択モードではロウデコーダ１３０とカラムデコーダ１４０はアドレスバス１５１から送信されるアドレスデータが示す単一のロウ選択信号線およびカラム選択信号線をそれぞれアサートする。次に、アドレスカウンタ１５０にメモリアレイ１００内の（Ｎ行、Ｍ列）を指定するデータを格納する。格納されたアドレスデータはアドレスバス１５１を介してロウデコーダ１３０、カラムデコーダ１４０に供給される。ロウデコーダ１３０は偶数番ロウ選択信号バス１３１、奇数番ロウ選択信号バス１３２の中からＮ行を示すロウ選択信号線をアサートし、Ｎ行目にある全てのワードセレクタ１０２と全てのメモリセルを選択状態にする。カラムデコーダ１４０は偶数番カラム選択信号バス１４１、奇数番カラム選択信号バス１４２の中からＭ列を示すカラム選択信号線をアサートし、Ｍ列目にある全てのワードセレクタ１０２に書込み用電圧を供給する。メモリアレイ１００内のワードセレクタ１０２は選択状態の時のみアドレス内ビット選択信号線にカラムアドレス選択信号からの書き込み用電圧をメモリセルへと供給する。結果、ロウアドレス選択信号とカラムアドレス選択信号がともにアサート状態となるメモリワードはメモリアレイ１００内に１ワードだけ存在し、書込み電圧の供給された１ワード分のメモリセルに対し、書込み電圧に変換されたデータがデータ供給手段１１０からビット線バス１１１を介して供給されデータ書き込みが行われる。
次に、メモリアレイ１００にチェッカーボードパターンの書き込みを行う場合を説明する。
制御回路１６０によりメモリアレイ全選択信号線１６２をアサートさせ、ロウデコーダ１３０とカラムデコーダ１４０を全選択モードに切り替える。全選択モードではアドレスデータに関わらず全ロウアドレス選択信号と全カラムアドレス選択信号がアサートされる。データ供給手段１１０にはメモリワード内で隣接するメモリセルのデータが反転するパターン、例えば、１ワードが８ビット構成の場合だとデータ（１０１０１０１０）もしくはデータ（０１０１０１０１）を格納する。この状態でメモリ書き込みを実施すると、メモリアレイ１００内の全メモリワードにはデータラッチに格納されたデータと同じデータが書き込まれる。
次に、メモリアレイ全選択信号線１６２をネゲートし、カラム・ロウ偶奇選択信号線１６１をアサートさせロウデコーダ１３０とカラムデコーダ１４０を偶奇選択モードに切り替える。偶奇選択モードでは、ロウデコーダ１３０は、アドレスバス１５１からのアドレスデータを元に、偶数番ロウ選択信号バス１３１か奇数番ロウ選択信号バス１３２のどちらかをアサートする。カラムデコーダ１４０は、アドレスバス１５１からのアドレスデータを元に、偶数番カラム選択信号バス１４１か奇数番カラム選択信号バス１４２のどちらかをアサートする。
次に、アドレスカウンタ１５０にメモリアレイ１００内の（Ｎ行、Ｍ列）を指定するデータを格納する。格納されたアドレスデータは、アドレスバス１５１を介してロウデコーダ１３０、カラムデコーダ１４０に供給される。ロウデコーダ１３０は、アドレスデータを元に、Ｎ行を選択するロウ選択信号と偶奇の等しい番号のロウ選択信号全てをアサートする。カラムデコーダ１４０は、アドレスデータを元に、Ｍ列を選択するカラム選択信号と偶奇の等しい番号のカラム選択信号全てをアサートする。結果として、（Ｎ行、Ｍ列）のメモリワードを含むメモリアレイ１００内の四分の一のメモリワードが選択状態となる。
データ供給手段１１０には全面書き込み時とは反転したパターンを格納しておく。例えば、１ワードが８ビット構成の場合で全面書き込み時にデータ（１０１０１０１０）を格納した場合、データ（０１０１０１０１）を格納する。この状態でメモリ書き込みを実施すると（Ｎ行、Ｍ列）のメモリワードを含むメモリアレイ１００内の四分の一に隣接ビットのデータが反転したパターンが書き込まれる。
次に、アドレスカウンタ１５０にメモリアレイ１００内の（Ｎ＋１行、Ｍ＋１列）を指定するデータを格納する。格納されたアドレスデータはアドレスバス１５１を介してロウデコーダ１３０、カラムデコーダ１４０に供給される。ロウデコーダ１３０、カラムデコーダ１４０はデータ書き込みを実行すると、（Ｎ＋１行、Ｍ＋１列）のメモリワードを含むメモリアレイ１００内の四分の一に（Ｎ行、Ｍ列）と同一のデータが書き込まれる。結果として、メモリアレイ１００にはチェッカーボードパターンが書き込まれたことになる。つまり、メモリ容量に関わらず３回の書き込み時間およびデータ送信時間があればチェッカーボードパターンを書き込める。
以上説明したように、本実施形態の半導体記憶装置は、全面書き込み１回ののちに四分の一書き込みを２回実施することでチェッカーボードパターンの書き込みを実現したが、１回目の四分の一書き込みと２回目の四分の一書き込みでそれぞれ異なるロウアドレスおよびカラムアドレスが指定されていればよく、四分の一書き込みの際に指定するアドレスの順番は問わない。例えば、１回目の四分の一書き込みで指定するアドレスを（Ｎ行、Ｍ＋１列）にした場合、２回目の四分の一書き込みでは（Ｎ＋１行、Ｍ列）を指定する。また全メモリセルへの書き込み回数を均一化するために、（Ｎ行、Ｍ列）、（Ｎ＋１行、Ｍ列）へ同一のデータを四分の一書き込みで書き込み、（Ｎ行、Ｍ＋１列）、（Ｎ＋１行、Ｍ＋１列）へ先ほどのデータからビット反転させたデータを四分の一書き込みで書き込むことで計４回の書き込みでチェッカーボードパターンの書き込みを実現できる。この手法は書き込み時間が１回分増えるが、メモリアレイ１００内で書き込み回数を均一にできるという利点を持つ。また、メモリワードを構成するビット数は偶奇を問わず任意の数に構成可能である。
１００ メモリアレイ
１０１ メモリセル群（１ワード分）
１０２ ワードセレクタ
１１０ データ供給手段
１１１ ビット線バス
１３０ ロウデコーダ
１３１ ロウ選択信号バス（偶数番選択用）
１３２ ロウ選択信号バス（奇数番選択用）
１４０ カラムデコーダ
１４１ カラム選択信号バス（偶数番選択用）
１４２ カラム選択信号バス（奇数番選択用）
１５０ アドレスカウンタ
１５１ アドレス信号バス
１６０ 制御回路
１６１ カラム・ロウ偶奇選択信号線
１６２ メモリアレイ全選択信号線

Claims (2)

  1. 複数のメモリセル群と一つのワードセレクタにより構成されるメモリワードを複数備え、行方向に隣接する前記メモリワードはそれぞれ列方向を軸に反転配置し、列方向に隣接する前記メモリワードはそれぞれ行方向を軸に反転配置し、前記複数のメモリワードをマトリクス状に並べたメモリアレイと、
    前記メモリアレイに接続され、一ワード分の書き込みデータを供給するデータ供給手段と、
    前記メモリアレイ内の特定の一ワードを選択するためのアドレスを保持するアドレスカウンタと、
    前記アドレスカウンタに接続され、一行選択、偶数行一括選択、奇数行一括選択、全行一括選択モードに機能切り替え可能なロウデコーダと、
    前記アドレスカウンタに接続され、一列選択、偶数列一括選択、奇数列一括選択、全列一括選択モードに機能切り替え可能なカラムデコーダと、
    前記カラムデコーダと前記ロウデコーダの機能切り替えを制御する制御回路と、
    を備えたことを特徴とする半導体記憶装置。
  2. 請求項１記載の半導体記憶装置において、
    全行一括選択かつ全列一括選択モードを選択し、全メモリワードにメモリワード内で隣接するメモリセルのデータが反転するパターンのデータを書き込む工程、
    続いて、偶数または奇数行一括選択および、偶数列または奇数列一括選択モードを選択し、選択されたメモリワードに前記反転するパターンとは逆のパターンのデータを書き込む工程、
    さらに、前記偶数または奇数行一括選択および、偶数列または奇数列一括選択モードで選択されなかった奇数行または偶数行一括選択および、奇数列または偶数列一括選択モードを選択し、選択されたメモリワードに前記反転するパターンとは逆のパターンと同じパターンのデータを書き込む工程、
    を有することを特徴とするデータ書き込み方法。
JP2015015374A 2015-01-29 2015-01-29 半導体記憶装置およびデータ書き込み方法 Pending JP2016139447A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015015374A JP2016139447A (ja) 2015-01-29 2015-01-29 半導体記憶装置およびデータ書き込み方法
TW105100727A TW201631589A (zh) 2015-01-29 2016-01-12 半導體記憶裝置以及資料寫入方法
KR1020160006508A KR20160093548A (ko) 2015-01-29 2016-01-19 반도체 기억 장치 및 데이터 기입 방법
US15/003,317 US9564196B2 (en) 2015-01-29 2016-01-21 Semiconductor memory device and data writing method using a checkerboard pattern utilizing existing data supply bit addresses
CN201610063968.8A CN105845176A (zh) 2015-01-29 2016-01-29 半导体存储装置及数据写入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015015374A JP2016139447A (ja) 2015-01-29 2015-01-29 半導体記憶装置およびデータ書き込み方法

Publications (1)

Publication Number Publication Date
JP2016139447A true JP2016139447A (ja) 2016-08-04

Family

ID=56554589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015015374A Pending JP2016139447A (ja) 2015-01-29 2015-01-29 半導体記憶装置およびデータ書き込み方法

Country Status (5)

Country Link
US (1) US9564196B2 (ja)
JP (1) JP2016139447A (ja)
KR (1) KR20160093548A (ja)
CN (1) CN105845176A (ja)
TW (1) TW201631589A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014949A (ko) 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 반도체장치
US10672496B2 (en) 2017-10-24 2020-06-02 Micron Technology, Inc. Devices and methods to write background data patterns in memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282885A (ja) * 1992-04-02 1993-10-29 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH08329700A (ja) * 1995-05-29 1996-12-13 Toshiba Microelectron Corp 半導体集積回路、及びバイト型メモリのテスト方法
JP2000021183A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd 半導体不揮発性メモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120700A (ja) 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JP3047072B2 (ja) 1990-07-06 2000-05-29 株式会社テクノ菱和 貯蔵タンクの冷却方法
JPH11203879A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置
JP4570194B2 (ja) 2000-02-22 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体メモリ
JP3754600B2 (ja) * 2000-06-13 2006-03-15 シャープ株式会社 不揮発性半導体記憶装置およびそのテスト方法
CN1720587A (zh) * 2002-11-14 2006-01-11 柰米闪芯集成电路有限公司 使用整合技术的组合式非易失性存储器
CN101091223B (zh) * 2004-12-24 2011-06-08 斯班逊有限公司 施加偏压至储存器件的方法与装置
US7528436B2 (en) * 2006-09-05 2009-05-05 Catalyst Semiconductor, Inc. Scalable electrically eraseable and programmable memory
US8139408B2 (en) * 2006-09-05 2012-03-20 Semiconductor Components Industries, L.L.C. Scalable electrically eraseable and programmable memory
US8427874B2 (en) * 2010-04-30 2013-04-23 SanDisk Technologies, Inc. Non-volatile memory and method with even/odd combined block decoding
JP5776507B2 (ja) * 2011-11-18 2015-09-09 富士通セミコンダクター株式会社 不揮発性半導体記憶装置およびそのベリファイ制御方法
US20140198583A1 (en) * 2013-01-17 2014-07-17 Infineon Technologies Ag Method and System for Reducing the Size of Nonvolatile Memories

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282885A (ja) * 1992-04-02 1993-10-29 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH08329700A (ja) * 1995-05-29 1996-12-13 Toshiba Microelectron Corp 半導体集積回路、及びバイト型メモリのテスト方法
JP2000021183A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd 半導体不揮発性メモリ

Also Published As

Publication number Publication date
KR20160093548A (ko) 2016-08-08
TW201631589A (zh) 2016-09-01
US20160225416A1 (en) 2016-08-04
US9564196B2 (en) 2017-02-07
CN105845176A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
US7808847B2 (en) Memory repair circuit and repairable pseudo-dual port static random access memory
US8477547B2 (en) Semiconductor memory device and method of operating the same
JP4259922B2 (ja) 半導体記憶装置
CN113496757A (zh) 半导体存储器件以及半导体存储器件的修复方法
US7848164B2 (en) Semiconductor memory device having redundancy memory block and cell array structure thereof
KR101564848B1 (ko) 공유 판독 및 기록 회로들을 가진 타일들을 포함하는 메모리 장치
KR101183739B1 (ko) 멀티포트 메모리 슈퍼셀 및 데이터 경로 스위칭 회로를 갖는 집적 회로
US7605434B2 (en) Semiconductor memory device to which test data is written
US8050102B2 (en) Word line activation in memory devices
US8441882B2 (en) Memory devices having redundant arrays for repair
US20080291760A1 (en) Sub-array architecture memory devices and related systems and methods
JP2016139447A (ja) 半導体記憶装置およびデータ書き込み方法
JP5870017B2 (ja) 不揮発性半導体記憶装置
US20200194046A1 (en) Low power memory device with column and row line switches for specific memory cells
TWI442375B (zh) And a semiconductor integrated circuit for display control
US7073102B2 (en) Reconfiguration device for faulty memory
JP2009099165A (ja) 半導体記憶装置
US10861510B2 (en) Majority voting processing device, semiconductor memory device, and majority voting method for information data
JP2913693B2 (ja) ランダムアクセスメモリ
KR20120077275A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2013246855A (ja) 半導体メモリ
JPH01248395A (ja) マルチプレクサ
US7743291B2 (en) Semiconductor memory device
JPH07182898A (ja) 不揮発性メモリ装置
KR20030066860A (ko) 데이터 라인 리던던시 스킴을 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190212