JP2016122758A - 多層配線板 - Google Patents
多層配線板 Download PDFInfo
- Publication number
- JP2016122758A JP2016122758A JP2014262607A JP2014262607A JP2016122758A JP 2016122758 A JP2016122758 A JP 2016122758A JP 2014262607 A JP2014262607 A JP 2014262607A JP 2014262607 A JP2014262607 A JP 2014262607A JP 2016122758 A JP2016122758 A JP 2016122758A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- main
- sub
- mounting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000010410 layer Substances 0.000 claims description 243
- 239000004020 conductor Substances 0.000 claims description 94
- 229920005989 resin Polymers 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 21
- 238000007747 plating Methods 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 229910021392 nanocarbon Inorganic materials 0.000 claims description 2
- 230000035882 stress Effects 0.000 description 80
- 230000000694 effects Effects 0.000 description 15
- 230000008646 thermal stress Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】多層配線板1は、主配線板20と該主配線板20の内部に埋設される配線構造体10とを備え、隣接する第1半導体素子2及び第2半導体素子3を実装するための多層配線板である。主配線板20の第4主絶縁層208の上表面208aには、第1半導体素子2を実装するための複数の第1実装パッド213と、第2半導体素子3を実装するための複数の第2実装パッド214とがそれぞれ形成されている。第1実装パッド213と第2実装パッド214との間に位置する第4主絶縁層208の上表面208aには応力緩和部材221、配線構造体10の第3副絶縁層104の上には応力緩和部材110がそれぞれ設けられている。
【選択図】図2
Description
図1に示すように、第1実施形態に係る多層配線板1は、主配線板20と主配線板20に搭載される配線構造体10とを備えている。主配線板20は、その中央位置に配置されたコア基板200を挟んで、コア基板200の主面F1及び主面F1の反対側の主面F2の上にそれぞれ主絶縁層と主導体層とを交互に積層してなるビルドアップ積層配線板である。主配線板20は、配線構造体10の埋設部分を除いて、コア基板200の中心軸Lを挟んで同じ工程により同様の機能を有する層を順次積層することで形成されている。従って、以下の説明においては、片側(コア基板200の主面F1側)のみを用いて説明する。
以下、図4及び5を参照して本発明の第2実施形態を説明する。この実施形態に係る多層配線板5と上述した第1実施形態との相違点は、配線構造体10が主配線板21の内部に埋設されずに外部に露出すること、及び応力緩和部材110だけを設けることである。
以下、図6及び7を参照して本発明の第3実施形態を説明する。この実施形態に係る多層配線板6と上述した第1実施形態との相違点は、配線構造体10が主配線板22の内部に埋設されずに主配線板22より外部に突出すること、及び応力緩和部材110だけを設けることである。
以下、図8を参照して本発明の第4実施形態を説明する。この実施形態に係る多層配線板8は、配線構造体11がグランド層116を有し、グランド層116内に応力緩和部材113が配置される点において上述の第2実施形態と異なっているが、その他の構造等は第2実施形態と同様のため、重複する説明を省略する。
以下、図9を参照して本発明の第5実施形態を説明する。この実施形態に係る多層配線板9は、応力緩和樹脂層111を更に備える点において上述の第1実施形態と異なっているが、その他の構造等は第1実施形態と同様のため、重複する説明を省略する。
以下、図10を参照して本発明の第6実施形態を説明する。この実施形態に係る多層配線板30と上述した第5実施形態との相違点は、応力緩和樹脂層223が主配線板20の最外層に形成されることである。
以下、図11を参照して本発明の第7実施形態を説明する。この実施形態に係る多層配線板31は、応力緩和樹脂層111を備える点において上述の第2実施形態と異なっているが、その他の構造等は第2実施形態と同様のため、重複する説明を省略する。
以下、図12を参照して本発明の第8実施形態を説明する。この実施形態に係る多層配線板32は、放熱部材112を備える点において上述の第1実施形態と異なっているが、その他の構造等は第1実施形態と同様のため、重複する説明を省略する。
10,11 配線構造体
20,21,22 主配線板
33 アンダーフィル材
100 第1副絶縁層
101 第1副導体層
102 第2副絶縁層
103 第2副導体層
104 第3副絶縁層
104a 上表面
105 第1副導電パッド
106 第2副導電パッド
109 ダイアタッチフィルム
110 応力緩和部材
111 応力緩和樹脂層
112 放熱部材
113 応力緩和部材
114 第4副絶縁層
115 第3副導体層
116 グランド層
201 第1主導体層
202 第1主絶縁層
203 第2主導体層
204 第2主絶縁層
205 第3主導体層
206 第3主絶縁層
207 第4主導体層
208 第4主絶縁層
208a 上表面
213 第1実装パッド
214 第2実装パッド
215 第3実装パッド
216 第4実装パッド
221 応力緩和部材
Claims (15)
- 主絶縁層と主導体層とを交互に積層してなる主配線板と、前記主配線板に搭載されるとともに前記主導体層の配線幅よりも狭い配線幅の副導体層を有する配線構造体とを備え、隣接する第1半導体素子及び第2半導体素子を実装するための多層配線板であって、
前記多層配線板の表面には、前記配線構造体の前記副導体層とそれぞれ電気的に接続され、前記第1半導体素子を実装するための複数の第1実装パッドと、前記第2半導体素子を実装するための複数の第2実装パッドとが形成され、
前記複数の第1実装パッドと前記複数の第2の実装パッドとの間には、前記表面及び該表面の下方の少なくとも一方に形成される応力緩和部材が配置されている。 - 請求項1に記載の多層配線板において、
前記配線構造体は、前記主配線板の内部に埋設され、
前記第1実装パッド及び前記第2実装パッドは、前記主配線板に形成されている。 - 請求項1に記載の多層配線板において、
前記配線構造体は、外部に露出するように前記主配線板に搭載され、
前記第1実装パッド及び前記第2実装パッドは、前記配線構造体に形成されている。 - 請求項1〜3のいずれか一項に記載の多層配線板において、
前記応力緩和部材は、前記第1実装パッド及び前記第2実装パッドと同じ材料によって形成されている。 - 請求項1〜4のいずれか一項に記載の多層配線板において、
前記多層配線板の前記表面には、その表面に形成される前記第1実装パッド及び前記第2実装パッドを外部に露出するように応力緩和樹脂層が形成されている。 - 請求項5に記載の多層配線板において、
前記配線構造体は、副絶縁層を有し、
前記応力緩和樹脂層は、前記主絶縁層及び前記副絶縁層のいずれよりも柔らく、且つ残留応力が小さい樹脂材料によって形成されている。 - 請求項5又は6に記載の多層配線板において、
前記第1実装パッド及び前記第2実装パッドの上表面と、前記応力緩和樹脂層の上表面とは、同一平面に位置している。 - 請求項5に記載の多層配線板において、
前記配線構造体は、前記主配線板の内部に埋設され、
前記配線構造体の最外層には、前記複数の第1実装パッドと対応する複数の第1副導電パッドと、前記複数の第2実装パッドと対応する複数の第2副導電パッドと、前記第1副導電パッド及び前記第2副導電パッドを取り囲む応力緩和樹脂層とが更に形成されている。 - 請求項6〜8のいずれか一項に記載の多層配線板において、
前記副絶縁層は、前記主絶縁層と同じ又は同等な熱膨張率を有する材料によって形成されている。 - 請求項1〜9のいずれか一項に記載の多層配線板において、
前記配線構造体はグランド層を有し、
前記応力緩和部材は、前記グランド層に配置されている。 - 請求項1〜10のいずれか一項に記載の多層配線板において、
前記配線構造体には、前記主配線板に固定するための接着層が形成されている。 - 請求項1〜11のいずれか一項に記載の多層配線板において、
前記配線構造体には、放熱部材が設けられている。 - 請求項12に記載の多層配線板において、
前記放熱部材は、前記接着層が形成される側に設けられている。 - 請求項12又は13に記載の多層配線板において、
前記放熱部材は、金属板、金属めっき層又はナノカーボン材料によって形成されている。 - 請求項12〜14のいずれか一項に記載の多層配線板において、
前記放熱部材の厚さは10〜80μmである。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014262607A JP6469441B2 (ja) | 2014-12-25 | 2014-12-25 | 多層配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014262607A JP6469441B2 (ja) | 2014-12-25 | 2014-12-25 | 多層配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016122758A true JP2016122758A (ja) | 2016-07-07 |
JP6469441B2 JP6469441B2 (ja) | 2019-02-13 |
Family
ID=56327562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014262607A Active JP6469441B2 (ja) | 2014-12-25 | 2014-12-25 | 多層配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6469441B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239767A1 (ja) * | 2018-06-15 | 2019-12-19 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
WO2022004403A1 (ja) * | 2020-06-30 | 2022-01-06 | 凸版印刷株式会社 | 多層配線基板および半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387860U (ja) * | 1986-11-27 | 1988-06-08 | ||
JP2000252594A (ja) * | 1999-02-25 | 2000-09-14 | Matsushita Electric Works Ltd | 両面プリント配線板 |
JP2001291802A (ja) * | 2000-04-06 | 2001-10-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法ならびに半導体装置 |
JP2006005235A (ja) * | 2004-06-18 | 2006-01-05 | Murata Mfg Co Ltd | 回路基板の補強構造 |
JP2009239109A (ja) * | 2008-03-27 | 2009-10-15 | Sharp Corp | 電子部品配線基板および部品実装モジュール |
JP2011249711A (ja) * | 2010-05-31 | 2011-12-08 | Kyocera Corp | 配線基板およびその実装構造体 |
JP2013214579A (ja) * | 2012-03-30 | 2013-10-17 | Ibiden Co Ltd | 配線板及びその製造方法 |
JP2014082334A (ja) * | 2012-10-16 | 2014-05-08 | Ibiden Co Ltd | 配線板及びその製造方法 |
-
2014
- 2014-12-25 JP JP2014262607A patent/JP6469441B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387860U (ja) * | 1986-11-27 | 1988-06-08 | ||
JP2000252594A (ja) * | 1999-02-25 | 2000-09-14 | Matsushita Electric Works Ltd | 両面プリント配線板 |
JP2001291802A (ja) * | 2000-04-06 | 2001-10-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法ならびに半導体装置 |
JP2006005235A (ja) * | 2004-06-18 | 2006-01-05 | Murata Mfg Co Ltd | 回路基板の補強構造 |
JP2009239109A (ja) * | 2008-03-27 | 2009-10-15 | Sharp Corp | 電子部品配線基板および部品実装モジュール |
JP2011249711A (ja) * | 2010-05-31 | 2011-12-08 | Kyocera Corp | 配線基板およびその実装構造体 |
JP2013214579A (ja) * | 2012-03-30 | 2013-10-17 | Ibiden Co Ltd | 配線板及びその製造方法 |
JP2014082334A (ja) * | 2012-10-16 | 2014-05-08 | Ibiden Co Ltd | 配線板及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239767A1 (ja) * | 2018-06-15 | 2019-12-19 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
US11735615B2 (en) | 2018-06-15 | 2023-08-22 | Sony Semiconductor Solutions Corporation | Imaging device with protective resin layer and stress relaxation region |
WO2022004403A1 (ja) * | 2020-06-30 | 2022-01-06 | 凸版印刷株式会社 | 多層配線基板および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6469441B2 (ja) | 2019-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280309B2 (ja) | 半導体装置及びその製造方法 | |
TWI573229B (zh) | 配線基板 | |
JP5265183B2 (ja) | 半導体装置 | |
WO2012098616A1 (ja) | 部品内蔵配線基板 | |
TWI682411B (zh) | 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置 | |
US20160095219A1 (en) | Printed wiring board and semiconductor device having the same | |
JP2013236039A (ja) | 半導体装置 | |
KR20140141494A (ko) | 배선 기판 | |
US10021791B2 (en) | Multilayer wiring substrate | |
JP2019149501A (ja) | 配線基板及び電子装置 | |
JP6469441B2 (ja) | 多層配線板 | |
JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
JP5218230B2 (ja) | 半導体装置 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP6007566B2 (ja) | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 | |
JP2016122790A (ja) | 多層配線板 | |
JP5959395B2 (ja) | 配線基板 | |
JP2012199283A (ja) | 半導体装置 | |
JP6798895B2 (ja) | 配線基板 | |
JP2007059530A (ja) | 配線基板 | |
JP2007096083A (ja) | 混成集積回路装置 | |
TW201507565A (zh) | 配線基板 | |
JP2020013917A (ja) | 配線基板 | |
JP6969847B2 (ja) | 配線基板 | |
JP2010040669A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6469441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |