JP2016122758A - Multilayer wiring board - Google Patents
Multilayer wiring board Download PDFInfo
- Publication number
- JP2016122758A JP2016122758A JP2014262607A JP2014262607A JP2016122758A JP 2016122758 A JP2016122758 A JP 2016122758A JP 2014262607 A JP2014262607 A JP 2014262607A JP 2014262607 A JP2014262607 A JP 2014262607A JP 2016122758 A JP2016122758 A JP 2016122758A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- main
- sub
- mounting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000010410 layer Substances 0.000 claims description 243
- 239000004020 conductor Substances 0.000 claims description 94
- 229920005989 resin Polymers 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 21
- 238000007747 plating Methods 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 229910021392 nanocarbon Inorganic materials 0.000 claims description 2
- 230000035882 stress Effects 0.000 description 80
- 230000000694 effects Effects 0.000 description 15
- 230000008646 thermal stress Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、複数の半導体素子を実装するための多層配線板に関する。 The present invention relates to a multilayer wiring board for mounting a plurality of semiconductor elements.
従来、このような分野の技術として、例えば特許文献1に記載のものがある。この公報に記載された多層配線板は、主絶縁層と主導体層とを交互に積層してなる主配線板と、該主配線板の内部に埋設される配線構造体とを備えている。配線構造体は、主導体層の配線幅よりも狭い配線幅の副導体層を有する。また、主配線板の表面には、MPU(Micro-Processing Unit)(第1半導体素子)を実装するための第1実装パッドと、DRAM(Dynamic Random Access Memory)(第2半導体素子)を実装するための第2実装パッドとがそれぞれ複数形成されている。
Conventionally, as a technique in such a field, for example, there is one described in
しかしながら、上述した多層配線板に第1及び第2半導体素子を実装する場合、多層配線板と半導体素子双方の材料の熱膨張率の違いによって、熱応力が生じる可能性があると考えられる。特に、第1実装パッド及び第2実装パッド間の多層配線板の表面は、隣接して実装された第1及び第2半導体素子による熱膨張や収縮の影響を最も大きく受けるので、熱応力が生じやすいと推察される。このため、熱応力による応力集中が発生し、該表面にクラックが生じ、該表面の近くに埋設される配線構造体の副導体層の断線を引き起こしかねないと考えられる。 However, when the first and second semiconductor elements are mounted on the multilayer wiring board described above, it is considered that thermal stress may be generated due to the difference in the thermal expansion coefficient between the materials of both the multilayer wiring board and the semiconductor element. In particular, the surface of the multilayer wiring board between the first mounting pad and the second mounting pad is most affected by thermal expansion and contraction due to the first and second semiconductor elements mounted adjacent to each other, so that thermal stress is generated. It is assumed that it is easy. For this reason, stress concentration due to thermal stress occurs, cracks are generated on the surface, and it is considered that the sub conductor layer of the wiring structure embedded near the surface may be disconnected.
本発明は、応力集中に起因するクラックの発生を防止することができる多層配線板を提供することを目的とする。 An object of this invention is to provide the multilayer wiring board which can prevent generation | occurrence | production of the crack resulting from stress concentration.
上記課題を解決する本発明の多層配線板は、主絶縁層と主導体層とを交互に積層してなる主配線板と、前記主配線板に搭載されるとともに前記主導体層の配線幅よりも狭い配線幅の副導体層を有する配線構造体とを備え、隣接する第1半導体素子及び第2半導体素子を実装するための多層配線板であって、前記多層配線板の表面には、前記配線構造体の前記副導体層とそれぞれ電気的に接続され、前記第1半導体素子を実装するための複数の第1実装パッドと、前記第2半導体素子を実装するための複数の第2実装パッドとが形成され、前記複数の第1実装パッドと前記複数の第2の実装パッドとの間には、前記表面及び該表面の下方の少なくとも一方に形成される応力緩和部材が配置されている。 The multilayer wiring board of the present invention that solves the above-mentioned problems is based on a main wiring board formed by alternately laminating a main insulating layer and a main conductor layer, and a wiring width of the main conductor layer mounted on the main wiring board. And a wiring structure having a sub-conductor layer with a narrow wiring width, and a multilayer wiring board for mounting the adjacent first semiconductor element and second semiconductor element, A plurality of first mounting pads for mounting the first semiconductor element, and a plurality of second mounting pads for mounting the second semiconductor element, each electrically connected to the sub-conductor layer of the wiring structure. Between the plurality of first mounting pads and the plurality of second mounting pads, a stress relaxation member formed on at least one of the surface and the lower side of the surface is disposed.
本発明の実施形態によれば、応力集中に起因するクラックの発生を防止することができる。 According to the embodiment of the present invention, it is possible to prevent the occurrence of cracks due to stress concentration.
以下、図面を参照して本発明に係る多層配線板の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複する説明は省略する。 Hereinafter, embodiments of a multilayer wiring board according to the present invention will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
<第1実施形態>
図1に示すように、第1実施形態に係る多層配線板1は、主配線板20と主配線板20に搭載される配線構造体10とを備えている。主配線板20は、その中央位置に配置されたコア基板200を挟んで、コア基板200の主面F1及び主面F1の反対側の主面F2の上にそれぞれ主絶縁層と主導体層とを交互に積層してなるビルドアップ積層配線板である。主配線板20は、配線構造体10の埋設部分を除いて、コア基板200の中心軸Lを挟んで同じ工程により同様の機能を有する層を順次積層することで形成されている。従って、以下の説明においては、片側(コア基板200の主面F1側)のみを用いて説明する。
<First Embodiment>
As shown in FIG. 1, the
コア基板200の上には、無電解めっき層201a及び電解めっき層201bを有する第1主導体層201が形成されている。第1主導体層201は、その上に形成された第1主絶縁層202によって覆われている。第1主絶縁層202は、例えば熱硬化性エポキシ樹脂により形成されている。なお、本実施形態において、主導体層及び後述の副導体層は、電気回路を構成する配線層であり、その位置によってパッドと配線パターン等とを含む場合もあれば、電子部品を実装するための実装パッドのみを含む場合もある。
On the
第1主絶縁層202の上には、更に、第2主導体層203、第2主導体層203を覆う第2主絶縁層204、第3主導体層205、第3主導体層205を覆う第3主絶縁層206、第4主導体層207、第4主導体層207を覆う第4主絶縁層208が、この順番で積層されている。第2主導体層203、第3主導体層205及び第4主導体層207は、第1主導体層201と同様に無電解めっき層及び電解めっき層によって構成されている。一方、第2主絶縁層204、第3主絶縁層206及び第4主絶縁層208は、第1主絶縁層202と同様に熱硬化性エポキシ樹脂により形成されている。
On the first
また、第1主絶縁層202の内部には第1主ビア導体210、第2主絶縁層204の内部には第2主ビア導体211、第3主絶縁層206の内部には第3主ビア導体212が、それぞれ複数形成されている。これらの主ビア導体210,211,212は、それぞれ円錐台形状を呈し、コア基板200の主面F2から主面F1に向かう方向に拡径されている。そして、第1主導体層201及び第2主導体層203はその間に配置された第1主ビア導体210、第2主導体層203及び第3主導体層205はその間に配置された第2主ビア導体211、第3主導体層205及び第4主導体層207はその間に配置された第3主ビア導体212によってそれぞれ電気的に接続されている。なお、コア基板200の主面F1に形成された第1主導体層201は、コア基板200の内部に設けられたスルーホール導体209を介して、反対側の主面F2に形成された第1主導体層201と電気的に接続されている。
The first
主配線板20の内部には、配線構造体10が埋設されている。配線構造体10は、主配線板20の第3主導体層205の上に配置され、第4主導体層207及び第3主ビア導体212と並設されている。配線構造体10は、第4主導体層207とともに第4主絶縁層208によって覆われ、配線構造体10の内部に封止されている。第4主絶縁層208は、多層配線板1の最も外側に配置され、多層配線板1の最外層を構成する。そして、第4主絶縁層208の上表面208aは、特許請求の範囲に記載の「多層配線板の表面」に相当するものである。
A
第4主絶縁層208の上表面208aには、隣接する第1半導体素子2及び第2半導体素子3を実装するための第1実装パッド213、第2実装パッド214、第3実装パッド215及び第4実装パッド216がそれぞれ複数形成されている。これらの複数の第1実装パッド213、第2実装パッド214、第3実装パッド215及び第4実装パッド216は、所定の間隔を開けて並設されている(図3参照)。そして、これらの第1実装パッド213、第2実装パッド214、第3実装パッド215及び第4実装パッド216の上表面は、同一平面に位置している。
On the
第1実装パッド213は、第1半導体素子2を実装するためのパッドであり、第4主絶縁層208の上表面208aであって埋設された配線構造体10に対応するエリアA(すなわち、配線構造体10の直上位置)に配置されている。第2実装パッド214は、第2半導体素子3を実装するためのパッドであり、第4主絶縁層208の上表面208aであって埋設された配線構造体10に対応するエリアAに配置され、第1実装パッド213と並設されている。これらの第1実装パッド213及び第2実装パッド214は、それぞれ所定の間隔を開けて上表面208a上に配列されている。そして、第1実装パッド213は、第4主絶縁層208の内部に設けられた第4主ビア導体217を介して、その下方に配置された配線構造体10と電気的に接続されている。一方、第2実装パッド214は、第4主絶縁層208の内部に設けられた第5主ビア導体218を介して、その下方に配置された配線構造体10と電気的に接続されている。
The
第3実装パッド215は、第4主絶縁層208の上表面208aであってエリアAを挟んで一方側(図1では、エリアAの左側)のエリアBに配置されている。第3実装パッド215は、第1実装パッド213と同様に第1半導体素子2を実装するためのパッドであるが、その配線幅が第1実装パッド213よりも広い。言い換えれば、第1実装パッド213の配線幅は、第3実装パッド215の配線幅よりも狭い。この第3実装パッド215は、第4主絶縁層208の内部に設けられた第6主ビア導体219を介して、主配線板20の第4主導体層207と電気的に接続されている。そして、第1半導体素子2が多層配線板1に実装される場合、第3実装パッド215及び第1実装パッド213は、半田バンプ4を介してそれぞれ第1半導体素子2の電極と電気的に接続される。
The
第4実装パッド216は、第4主絶縁層208の上表面208aであってエリアAを挟んで他方側(図1では、エリアAの右側)のエリアCに配置されている。第4実装パッド216は、第2実装パッド214と同様に第2半導体素子3を実装するためのパッドであるが、その配線幅が第2実装パッド214よりも広い。言い換えれば、第2実装パッド214の配線幅は、第4実装パッド216の配線幅よりも狭い。この第4実装パッド216は、第4主絶縁層208の内部に設けられた第7主ビア導体220を介して、主配線板20の第4主導体層207と電気的に接続されている。そして、第2半導体素子3が多層配線板1に実装される場合、第4実装パッド216及び第2実装パッド214は、半田バンプ4を介してそれぞれ第2半導体素子3の電極と電気的に接続される。
The
図2に示すように、配線構造体10は、断面矩形を呈し、三次元的には直方体に形成されており、その底部に配置されたダイアタッチフィルム(接着層)109を介して主配線板20の第3主導体層205に固定されている。ダイアタッチフィルム109の上には、第1副絶縁層100が配置されている。第1副絶縁層100の上には、第1副導体層101、第2副絶縁層102、第2副導体層103及び第3副絶縁層104がこの順番で積層されている。
As shown in FIG. 2, the
第1副絶縁層100、第2副絶縁層102及び第3副絶縁層104は、感光性樹脂からなる絶縁層である。このように感光性樹脂層を用いることで、副絶縁層に小径のビア孔及び狭い配線幅の副導体層を容易に形成することができる。第1副導体層101及び第2副導体層103は、シード層と銅めっき層によって構成され、主配線板20の主導体層201,203,205,207の配線幅よりも狭い配線幅で形成されている。また、第2副絶縁層102の内部には第1副ビア導体107、第3副絶縁層104の内部には第2副ビア導体108が、それぞれ複数形成されている。
The first
第3副絶縁層104は、配線構造体10の最も外側に配置されている。第3副絶縁層104の上表面104aには、第1実装パッド213に対応する第1副導電パッド105、第2実装パッド214に対応する第2副導電パッド106がそれぞれ複数形成されている。すなわち、第1副導電パッド105は、第1実装パッド213の直下位置に配置され、第1実装パッド213と同じ配線幅で配列されている。第2副導電パッド106は、第2実装パッド214の直下位置に配置され、第2実装パッド214と同じ配線幅で配列されている。第1副導電パッド105は、第4主ビア導体217を介して第1実装パッド213と電気的に接続されており、第2副導電パッド106は、第5主ビア導体218を介して第2実装パッド214と電気的に接続されている。
The third
図2に示すように、第1副導電パッド105及び第2副導電パッド106は、第3副絶縁層104の内部に設けられた第2副ビア導体108を介して第2副導体層103とそれぞれ電気的に接続されている。第2副導体層103は、更に第1副ビア導体107を介して第1副導体層101と電気的に接続されている。また、図示しないが、第1副導電パッド105及び第2副導電パッド106は、配線構造体10内部に設けられた配線によって互いに電気的に接続されている。このため、第1実装パッド213に実装される第1半導体素子2、及び第2実装パッド214に実装される第2半導体素子3は、主ビア導体217,218及び配線構造体10を介して互いに電気的に接続される。
As shown in FIG. 2, the first
本実施形態において、複数の第1実装パッド213と複数の第2実装パッド214との間には、第4主絶縁層208の上表面208aに形成される応力緩和部材221、及び該上表面208aの下方に形成される応力緩和部材110が配置されている。具体的には、図2に示すように、第1実装パッド213と第2実装パッド214との間に位置する第4主絶縁層208の上表面208aには、ダミー配線からなる応力緩和部材221が設けられている。この応力緩和部材221は、隣接する第1実装パッド213及び第2実装パッド214と同様に無電解めっき層及び電解めっき層によって構成されているが、その周囲に配置される第1実装パッド213、第2実装パッド214及び配線構造体10のいずれも電気的に接続されていない。すなわち、応力緩和部材221は、電気接続に寄与しない配線である。なお、応力緩和部材221の上表面は、第1実装パッド213の上表面及び第2実装パッド214の上表面と同一平面に位置している。
In the present embodiment, between the plurality of first mounting
また、第1実装パッド213と第2実装パッド214との間に位置する第4主絶縁層208の上表面208aの下方(すなわち、上表面208aより主配線板20の内部側)には、ダミー配線からなる応力緩和部材110が更に設けられている。この応力緩和部材110は、配線構造体10の第3副絶縁層104の上表面104aに設けられ、応力緩和部材221の略直下位置に配置されている。応力緩和部材110は、隣接する第1副導電パッド105及び第2副導電パッド106と同様にシールド層と銅めっき層によって構成されているが、その周囲に配置される第1副導電パッド105、第2副導電パッド106、第2副導体層103及び第1副導体層101のいずれも電気的に接続されていない。すなわち、応力緩和部材110は、電気接続に寄与しない配線である。なお、応力緩和部材110の上表面は、第1副導電パッド105の上表面及び第2副導電パッド106の上表面と同一平面に位置している。
In addition, a dummy is provided below the
以上の構成を有する多層配線板1では、第1実装パッド213と第2実装パッド214との間に、第4主絶縁層208の上表面208aに形成される応力緩和部材221、及び該上表面208aの下方に形成される応力緩和部材110が配置されている。このように、隣接して実装された第1半導体素子2及び第2半導体素子3による熱膨張や収縮の影響を最も受けやすい場所に応力緩和部材110,221を設けることで、多層配線板1と半導体素子2,3双方の材料の熱膨張率の違いによって生じる熱応力を緩和し、熱応力による応力集中の発生を抑制することができる。従って、応力集中に起因して第1実装パッド213と第2実装パッド214との間位置する第4主絶縁層208の上表面208aでのクラックの発生を防止することができる。そして、クラックの発生を防止することにより、内部に埋設された配線構造体10の副導体層101,103の断線を確実に抑えることができ、多層配線板1の信頼性を高める効果を奏する。
In the
加えて、応力緩和部材110がその隣接する第1副導電パッド105、第2副導電パッド106と同様に第3副絶縁層104の上に形成され、しかも同じ材料によって構成されているため、第1副導電パッド105及び第2副導電パッド106の形成と同時に応力緩和部材110を形成することが可能になる。従って、応力緩和部材110の設置に伴う製造工数を増やすことがなく、製造コストを抑制することができる。同様に、応力緩和部材221もその隣接する第1実装パッド213、第2実装パッド214と同様に第4主絶縁層208の上に形成され、且つ同じ材料によって構成されているため、第1実装パッド213及び第2実装パッド214の形成と同時に応力緩和部材221を形成することが可能になり、製造コストを抑制することができる。
In addition, since the
<第2実施形態>
以下、図4及び5を参照して本発明の第2実施形態を説明する。この実施形態に係る多層配線板5と上述した第1実施形態との相違点は、配線構造体10が主配線板21の内部に埋設されずに外部に露出すること、及び応力緩和部材110だけを設けることである。
Second Embodiment
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. The difference between the
具体的には、配線構造体10は、主配線板21の第3主絶縁層206部に設けられた凹部222内に配置され、ダイアタッチフィルム109を介して第3主導体層205に固定されている(図5参照)。本実施形態に係る配線構造体10は、主絶縁層に覆われておらず、外部に露出している。このため、配線構造体10の第3副絶縁層104は、多層配線板5の最外層を構成することになる。従って、第3副絶縁層104の上表面104aは、特許請求の範囲に記載の「多層配線板の表面」に相当する。なお、第3副絶縁層104の上表面104aは、主配線板21の第3主絶縁層206の上表面206aと同一平面に位置している。
Specifically, the
第3副絶縁層104の上表面104aに形成された複数の第1副導電パッド105及び複数の第2副導電パッド106は、外部に露出し、第1半導体素子2を実装するための第1実装パッド、第2半導体素子3を実装するための第2実装パッドをそれぞれ構成する。そして、第1半導体素子2と第2半導体素子3とが実装される際に、第1副導電パッド105は半田バンプ4を介して直接に第1半導体素子2の電極と電気的に接続され、第2副導電パッド106は半田バンプ4を介して直接に第2半導体素子3の電極と電気的に接続される。
The plurality of first
配線構造体10を挟んで第3主絶縁層206の上表面206aの一方側(図4では、左側)には、第1半導体素子2を実装するための第3実装パッド215が複数形成されている。一方、配線構造体10を挟んで第3主絶縁層206の上表面206aの他方側(図4では、右側)には、第2半導体素子3を実装するための第4実装パッド216が複数形成されている。第3実装パッド215は第3主絶縁層206の内部に設けられた第6主ビア導体219を介し、第4実装パッド216は第3主絶縁層206の内部に設けられた第7主ビア導体220を介し、第3主導体層205とそれぞれ電気的に接続されている。なお、第3実装パッド215、第4実装パッド216、第1副導電パッド105及び第2副導電パッド106の上表面は、同一平面に位置している。
A plurality of third mounting
本実施形態に係る多層配線板5は、ダミー配線からなる応力緩和部材110だけを有する。この応力緩和部材110は、第1副導電パッド105と第2副導電パッド106との間に位置する第3副絶縁層104の上表面104aに設けられている。以上の構成を有する多層配線板5は、第1実施形態と同様な作用効果を得られる。
The
<第3実施形態>
以下、図6及び7を参照して本発明の第3実施形態を説明する。この実施形態に係る多層配線板6と上述した第1実施形態との相違点は、配線構造体10が主配線板22の内部に埋設されずに主配線板22より外部に突出すること、及び応力緩和部材110だけを設けることである。
<Third Embodiment>
Hereinafter, a third embodiment of the present invention will be described with reference to FIGS. The difference between the
具体的には、配線構造体10は、ダイアタッチフィルム109を介して主配線板22の第3主絶縁層206の上表面206aに固定されている(図7参照)。本実施形態に係る配線構造体10は、第1実施形態と異なって主絶縁層に覆われておらず、第3主絶縁層206より外部に突出し、外部に露出している。このため、配線構造体10の第3副絶縁層104は、多層配線板6の最外層を構成することになり、第3副絶縁層104の上表面104aは、特許請求の範囲に記載の「多層配線板の表面」に相当する。
Specifically, the
第3副絶縁層104の上表面104aに形成された複数の第1副導電パッド105及び複数の第2副導電パッド106は、外部に露出し、第1半導体素子2を実装するための第1実装パッド、第2半導体素子3を実装するための第2実装パッドをそれぞれ構成する。そして、第1半導体素子2と第2半導体素子3とが実装される際に、第1副導電パッド105は半田バンプ7を介して直接に第1半導体素子2の電極と電気的に接続され、第2副導電パッド106は半田バンプ7を介して直接に第2半導体素子3の電極と電気的に接続される。
The plurality of first
配線構造体10を挟んで第3主絶縁層206の上表面206aの一方側(図6では、左側)には第1半導体素子2を実装するための第3実装パッド215、他方側(図6では、右側)には第2半導体素子3を実装するための第4実装パッド216が、それぞれ複数形成されている。第3実装パッド215は第3主絶縁層206の内部に設けられた第6主ビア導体219を介し、第4実装パッド216は第3主絶縁層206の内部に設けられた第7主ビア導体220を介し、第3主導体層205とそれぞれ電気的に接続されている。なお、第3実装パッド215及び第4実装パッド216の上表面は、同一平面に位置している。
A
図6に示すように、本実施形態に係る配線構造体10は主配線板22より外部に突出するため、第1副導電パッド105及び第2副導電パッド106は、第3実装パッド215及び第4実装パッド216と比べて位置が高い。従って、第1半導体素子2及び第2半導体素子3が実装され場合には、これらの半導体素子2,3が第3主絶縁層206の上表面206aと平行するように、配線構造体10側の半田バンプ7と主配線板22側の半田バンプ4との高さ(厚み)を調整する必要がある。
As shown in FIG. 6, since the
本実施形態に係る多層配線板6は、第1実施形態と異なり、ダミー配線からなる応力緩和部材110だけを有する。この応力緩和部材110は、第1副導電パッド105と第2副導電パッド106との間に位置する第3副絶縁層104の上表面104aに設けられている。以上の構成を有する多層配線板6は、第1実施形態と同様な作用効果を得られる。
Unlike the first embodiment, the
<第4実施形態>
以下、図8を参照して本発明の第4実施形態を説明する。この実施形態に係る多層配線板8は、配線構造体11がグランド層116を有し、グランド層116内に応力緩和部材113が配置される点において上述の第2実施形態と異なっているが、その他の構造等は第2実施形態と同様のため、重複する説明を省略する。
<Fourth embodiment>
The fourth embodiment of the present invention will be described below with reference to FIG. The
具体的には、配線構造体11は、第2副絶縁層102と第3副絶縁層104との間に配置された第4副絶縁層114を更に備える。第4副絶縁層114は、第2副絶縁層102及び第3副絶縁層104と同様に感光性樹脂からなる絶縁層である。この第4副絶縁層114には、第3副導体層115とグランド層116が設けられている。更に、グランド層116には、ダミー配線からなる応力緩和部材113が配置されている。本実施形態に係る多層配線板8は、第1実施形態と同様な作用効果を得られるほか、配線構造体11の内部に更に応力緩和部材113が配置されるので、熱応力を緩和する効果を更に高めることができる。しかも、応力緩和部材113がグランド層116に設けられるので、応力緩和部材113の設置によって副導体層への影響を与えず、応力緩和部材113の設置場所を容易に確保することができる。
Specifically, the
<第5実施形態>
以下、図9を参照して本発明の第5実施形態を説明する。この実施形態に係る多層配線板9は、応力緩和樹脂層111を更に備える点において上述の第1実施形態と異なっているが、その他の構造等は第1実施形態と同様のため、重複する説明を省略する。
<Fifth Embodiment>
Hereinafter, a fifth embodiment of the present invention will be described with reference to FIG. The
具体的には、配線構造体10の第3副絶縁層104の上表面104aには、応力緩和樹脂層111が形成されている。応力緩和樹脂層111は、第1副導電パッド105と第4主ビア導体217との導通、第2副導電パッド106と第5主ビア導体218との導通に影響を与えないように、第1副導電パッド105、第2副導電パッド106及び応力緩和部材110を取り囲んで形成されている。
Specifically, a stress
応力緩和樹脂層111に用いられる材料として、主配線板20の主絶縁層202,204,206,208及び配線構造体10の副絶縁層100,102,104のいずれよりも柔らかく、且つ残留応力が小さい樹脂材料であることが好適である。具体的には、応力緩和樹脂層111の材料として、例えば、ポリエステル樹脂、ポリイミド樹脂、エラストマー、ノルボルネン系樹脂、シリコーン系樹脂、ノボラック系樹脂、エポキシ系樹脂などが挙げられる。そして、ポリエステル樹脂を用いた場合、残留応力がポリブチレンテレフタレート樹脂の80%以下であるものが好適である。
The material used for the stress
本実施形態に係る多層配線板9は、第1実施形態と同様な作用効果を得られるほか、配線構造体10の第3副絶縁層104の上表面104aに応力緩和樹脂層111が更に形成されるため、多層配線板1と半導体素子2,3双方の材料の熱膨張率の違いによって生じる熱応力を緩和する効果を一層高めることができる。従って、クラックの発生及び配線構造体10の副導体層101,103の断線を確実に防止することができる。
The
<第6実施形態>
以下、図10を参照して本発明の第6実施形態を説明する。この実施形態に係る多層配線板30と上述した第5実施形態との相違点は、応力緩和樹脂層223が主配線板20の最外層に形成されることである。
<Sixth Embodiment>
The sixth embodiment of the present invention will be described below with reference to FIG. The difference between the
具体的には、主配線板20の最外層である第4主絶縁層208の上表面208aには、応力緩和樹脂層223が形成されている。応力緩和樹脂層223は、第4主絶縁層208の上表面208aに形成された第1実装パッド213及び第2実装パッド214の上表面を外部に露出するように、第1実装パッド213、第2実装パッド214及び応力緩和部材221を取り囲んでいる。また、応力緩和樹脂層223の上表面は、第1実装パッド213、第2実装パッド214及び応力緩和部材221の上表面と同一平面に位置している。このようにすれば、第1実装パッド213、第2実装パッド214及び応力緩和部材221の剥離を防止することができる。
Specifically, a stress
応力緩和樹脂層223は、第4主絶縁層208の上表面208a全面にわたって形成される必要はなく、少なくとも第1実装パッド213、第2実装パッド214及び応力緩和部材221の配置領域に形成されればよい。なお、応力緩和樹脂層223には、上述した応力緩和樹脂層111と同じ材料が用いられている。
The stress
本実施形態に係る多層配線板30は、上述した第1実施形態と同様な作用効果を得られるほか、実装される半導体素子2,3による熱膨張や収縮の影響を最も受けやすい最外層である第4主絶縁層208の上表面208aに応力緩和樹脂層223を形成することで、熱応力を緩和する効果をより一層高めることができる。
The
<第7実施形態>
以下、図11を参照して本発明の第7実施形態を説明する。この実施形態に係る多層配線板31は、応力緩和樹脂層111を備える点において上述の第2実施形態と異なっているが、その他の構造等は第2実施形態と同様のため、重複する説明を省略する。
<Seventh embodiment>
Hereinafter, a seventh embodiment of the present invention will be described with reference to FIG. The
具体的には、多層配線板31の最外層である配線構造体10の第3副絶縁層104の上表面104aには、応力緩和樹脂層111が形成されている。この応力緩和樹脂層111は、第3副絶縁層104の上表面104aに形成された第1副導電パッド105及び第2副導電パッド106の上表面を外部に露出するように、第1副導電パッド105、第2副導電パッド106及び応力緩和部材110を取り囲んでいる。また、応力緩和樹脂層111の上表面は、第1副導電パッド105、第2副導電パッド106及び応力緩和部材110の上表面と同一平面に位置している。このようにすれば、第1副導電パッド105、第2副導電パッド106及び応力緩和部材110の剥離を防止することができる。
Specifically, a stress
本実施形態に係る多層配線板31は、第1実施形態と同様な作用効果を得られるほか、配線構造体10の第3副絶縁層104の上表面104aに応力緩和樹脂層111が形成されるため、配線構造体10と半導体素子2,3双方の材料の熱膨張率の違いによって生じる熱応力を緩和する効果を一層高めることができる。従って、配線構造体10でのクラックの発生及び副導体層101,103の断線を確実に防止することができる。
The
<第8実施形態>
以下、図12を参照して本発明の第8実施形態を説明する。この実施形態に係る多層配線板32は、放熱部材112を備える点において上述の第1実施形態と異なっているが、その他の構造等は第1実施形態と同様のため、重複する説明を省略する。
<Eighth Embodiment>
Hereinafter, an eighth embodiment of the present invention will be described with reference to FIG. The
具体的には、配線構造体10のダイアタッチフィルム109が形成される側には、放熱部材112が設けられている。この放熱部材112は、ダイアタッチフィルム109及び第1副絶縁層100の間に配置され、例えば銅めっきにより形成された金属めっき層であり、その厚さは10〜80μmであることが好ましい。なお、放熱部材112は、上述した銅めっき層のほか、その他の金属メッキ層、金属板又はナノカーボン材料によって形成されてもよい。
Specifically, a
本実施形態に係る多層配線板32は、上述した第1実施形態と同様な作用効果を得られるほか、配線構造体10に放熱部材112が設けられるため、放熱部材112を介して半導体素子2,3の作動時に発生した熱を効率良く周囲に放出することができ、熱応力の発生を抑制する効果を奏する。これによって、熱応力による応力集中の発生を防止し、応力集中に起因するクラックの発生を確実に抑えることが可能になる。
The
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述の実施形態において、配線構造体の副絶縁層は感光性樹脂、主配線板の主絶縁層は熱硬化性エポキシ樹脂によってそれぞれ形成されたが、副絶縁層と主絶縁層とは同じ又は同等な熱膨張率を有する材料によって形成されてもよい。このように同じ又は同等な熱膨張率を有する材料を用いることで、材料の熱膨張率の違いによる熱応力の発生を防止することができ、クラックの発生を確実に抑制する効果を奏する。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various designs can be made without departing from the spirit of the present invention described in the claims. It can be changed. For example, in the above-described embodiment, the sub-insulating layer of the wiring structure is formed of a photosensitive resin and the main insulating layer of the main wiring board is formed of a thermosetting epoxy resin, but the sub-insulating layer and the main insulating layer are the same. Or you may form with the material which has an equivalent thermal expansion coefficient. Thus, by using the material which has the same or equivalent thermal expansion coefficient, generation | occurrence | production of the thermal stress by the difference in the thermal expansion coefficient of material can be prevented, and there exists an effect which suppresses generation | occurrence | production of a crack reliably.
また、主配線板20側の応力緩和部材221は、必ずしも第4主絶縁層208の上表面208a及び上表面208a下方の双方に設ける必要はなく、上表面208aの下方だけに設けてよい。例えば、第1実施形態に係る多層配線板1では、応力緩和部材221を設けずに、応力緩和部材110のみを設けてもよい。また、応力緩和部材は、必ずしも無電解めっき層及び電解めっき層によって構成されなくてもよく、その他のめっき層あるいは金属板によって構成されてもよい。更に、図13に示すように、多層配線板1に第1半導体素子2及び第2半導体素子3が実装された場合、第1半導体素子2、第2半導体素子3及び多層配線板1の隙間にアンダーフィル材33が充填されてもよい。このようにすれば、多層配線板1と半導体素子2,3双方の材料の熱膨張率の違いによって生じる熱応力を一層緩和することができ、クラックの発生を防止する効果を更に高めることができる。
The
また、以上の実施形態では、コア基板200を有する主配線板20をベースに説明したが、これに限らず、本発明はコア基板200を有しないコアレス基板にも適用可能である。さらに、必要に応じて、多層配線板1の表面及び裏面にソルダーレジスト層を形成しても良い。また、応力緩和部材は、図3に示す一つの長方形の塊に限らず、例えば図14に示すように複数の板状の応力緩和部材223を整列してなるものとしても良い。さらに、応力緩和部材の形状は長方形に限定されずに、円形、楕円形、正方形等の形状としても良い。
Moreover, although the above embodiment demonstrated based on the
1,5,6,8,9,30,31,32 多層配線板
10,11 配線構造体
20,21,22 主配線板
33 アンダーフィル材
100 第1副絶縁層
101 第1副導体層
102 第2副絶縁層
103 第2副導体層
104 第3副絶縁層
104a 上表面
105 第1副導電パッド
106 第2副導電パッド
109 ダイアタッチフィルム
110 応力緩和部材
111 応力緩和樹脂層
112 放熱部材
113 応力緩和部材
114 第4副絶縁層
115 第3副導体層
116 グランド層
201 第1主導体層
202 第1主絶縁層
203 第2主導体層
204 第2主絶縁層
205 第3主導体層
206 第3主絶縁層
207 第4主導体層
208 第4主絶縁層
208a 上表面
213 第1実装パッド
214 第2実装パッド
215 第3実装パッド
216 第4実装パッド
221 応力緩和部材
1, 5, 6, 8, 9, 30, 31, 32
Claims (15)
前記多層配線板の表面には、前記配線構造体の前記副導体層とそれぞれ電気的に接続され、前記第1半導体素子を実装するための複数の第1実装パッドと、前記第2半導体素子を実装するための複数の第2実装パッドとが形成され、
前記複数の第1実装パッドと前記複数の第2の実装パッドとの間には、前記表面及び該表面の下方の少なくとも一方に形成される応力緩和部材が配置されている。 A wiring structure having a main wiring board in which main insulating layers and main conductor layers are alternately laminated, and a sub-conductor layer mounted on the main wiring board and having a wiring width narrower than the wiring width of the main conductor layer A multilayer wiring board for mounting the adjacent first semiconductor element and second semiconductor element,
A plurality of first mounting pads for mounting the first semiconductor element, the second semiconductor element being electrically connected to the sub-conductor layer of the wiring structure, respectively, on the surface of the multilayer wiring board A plurality of second mounting pads for mounting are formed;
Between the plurality of first mounting pads and the plurality of second mounting pads, stress relaxation members formed on at least one of the surface and the lower side of the surface are arranged.
前記配線構造体は、前記主配線板の内部に埋設され、
前記第1実装パッド及び前記第2実装パッドは、前記主配線板に形成されている。 In the multilayer wiring board according to claim 1,
The wiring structure is embedded in the main wiring board,
The first mounting pad and the second mounting pad are formed on the main wiring board.
前記配線構造体は、外部に露出するように前記主配線板に搭載され、
前記第1実装パッド及び前記第2実装パッドは、前記配線構造体に形成されている。 In the multilayer wiring board according to claim 1,
The wiring structure is mounted on the main wiring board so as to be exposed to the outside,
The first mounting pad and the second mounting pad are formed in the wiring structure.
前記応力緩和部材は、前記第1実装パッド及び前記第2実装パッドと同じ材料によって形成されている。 In the multilayer wiring board according to any one of claims 1 to 3,
The stress relaxation member is made of the same material as the first mounting pad and the second mounting pad.
前記多層配線板の前記表面には、その表面に形成される前記第1実装パッド及び前記第2実装パッドを外部に露出するように応力緩和樹脂層が形成されている。 In the multilayer wiring board according to any one of claims 1 to 4,
A stress relaxation resin layer is formed on the surface of the multilayer wiring board so as to expose the first mounting pad and the second mounting pad formed on the surface.
前記配線構造体は、副絶縁層を有し、
前記応力緩和樹脂層は、前記主絶縁層及び前記副絶縁層のいずれよりも柔らく、且つ残留応力が小さい樹脂材料によって形成されている。 In the multilayer wiring board according to claim 5,
The wiring structure has a sub-insulating layer,
The stress relaxation resin layer is made of a resin material that is softer than both the main insulating layer and the sub insulating layer and has a small residual stress.
前記第1実装パッド及び前記第2実装パッドの上表面と、前記応力緩和樹脂層の上表面とは、同一平面に位置している。 In the multilayer wiring board according to claim 5 or 6,
An upper surface of the first mounting pad and the second mounting pad and an upper surface of the stress relaxation resin layer are located on the same plane.
前記配線構造体は、前記主配線板の内部に埋設され、
前記配線構造体の最外層には、前記複数の第1実装パッドと対応する複数の第1副導電パッドと、前記複数の第2実装パッドと対応する複数の第2副導電パッドと、前記第1副導電パッド及び前記第2副導電パッドを取り囲む応力緩和樹脂層とが更に形成されている。 In the multilayer wiring board according to claim 5,
The wiring structure is embedded in the main wiring board,
The outermost layer of the wiring structure includes a plurality of first sub-conductive pads corresponding to the plurality of first mounting pads, a plurality of second sub-conductive pads corresponding to the plurality of second mounting pads, and the first A stress relaxation resin layer surrounding the first sub conductive pad and the second sub conductive pad is further formed.
前記副絶縁層は、前記主絶縁層と同じ又は同等な熱膨張率を有する材料によって形成されている。 In the multilayer wiring board as described in any one of Claims 6-8,
The sub-insulating layer is formed of a material having the same or equivalent coefficient of thermal expansion as the main insulating layer.
前記配線構造体はグランド層を有し、
前記応力緩和部材は、前記グランド層に配置されている。 In the multilayer wiring board according to any one of claims 1 to 9,
The wiring structure has a ground layer,
The stress relaxation member is disposed on the ground layer.
前記配線構造体には、前記主配線板に固定するための接着層が形成されている。 In the multilayer wiring board according to any one of claims 1 to 10,
The wiring structure is formed with an adhesive layer for fixing to the main wiring board.
前記配線構造体には、放熱部材が設けられている。 In the multilayer wiring board according to any one of claims 1 to 11,
The wiring structure is provided with a heat radiating member.
前記放熱部材は、前記接着層が形成される側に設けられている。 In the multilayer wiring board according to claim 12,
The heat radiating member is provided on the side where the adhesive layer is formed.
前記放熱部材は、金属板、金属めっき層又はナノカーボン材料によって形成されている。 In the multilayer wiring board according to claim 12 or 13,
The heat dissipation member is formed of a metal plate, a metal plating layer, or a nanocarbon material.
前記放熱部材の厚さは10〜80μmである。 In the multilayer wiring board according to any one of claims 12 to 14,
The heat dissipation member has a thickness of 10 to 80 μm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014262607A JP6469441B2 (en) | 2014-12-25 | 2014-12-25 | Multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014262607A JP6469441B2 (en) | 2014-12-25 | 2014-12-25 | Multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016122758A true JP2016122758A (en) | 2016-07-07 |
JP6469441B2 JP6469441B2 (en) | 2019-02-13 |
Family
ID=56327562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014262607A Active JP6469441B2 (en) | 2014-12-25 | 2014-12-25 | Multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6469441B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239767A1 (en) * | 2018-06-15 | 2019-12-19 | ソニーセミコンダクタソリューションズ株式会社 | Image capturing device |
WO2022004403A1 (en) * | 2020-06-30 | 2022-01-06 | 凸版印刷株式会社 | Multilayer wiring board and semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387860U (en) * | 1986-11-27 | 1988-06-08 | ||
JP2000252594A (en) * | 1999-02-25 | 2000-09-14 | Matsushita Electric Works Ltd | Double-sided printed-wiring board |
JP2001291802A (en) * | 2000-04-06 | 2001-10-19 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same and semiconductor device |
JP2006005235A (en) * | 2004-06-18 | 2006-01-05 | Murata Mfg Co Ltd | Reinforcement structure of circuit board |
JP2009239109A (en) * | 2008-03-27 | 2009-10-15 | Sharp Corp | Electronic component wiring board, and component mounting module |
JP2011249711A (en) * | 2010-05-31 | 2011-12-08 | Kyocera Corp | Wiring board and mounting structure thereof |
JP2013214579A (en) * | 2012-03-30 | 2013-10-17 | Ibiden Co Ltd | Wiring board and method for manufacturing the same |
JP2014082334A (en) * | 2012-10-16 | 2014-05-08 | Ibiden Co Ltd | Wiring board and method of manufacturing the same |
-
2014
- 2014-12-25 JP JP2014262607A patent/JP6469441B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387860U (en) * | 1986-11-27 | 1988-06-08 | ||
JP2000252594A (en) * | 1999-02-25 | 2000-09-14 | Matsushita Electric Works Ltd | Double-sided printed-wiring board |
JP2001291802A (en) * | 2000-04-06 | 2001-10-19 | Shinko Electric Ind Co Ltd | Wiring board and method of manufacturing the same and semiconductor device |
JP2006005235A (en) * | 2004-06-18 | 2006-01-05 | Murata Mfg Co Ltd | Reinforcement structure of circuit board |
JP2009239109A (en) * | 2008-03-27 | 2009-10-15 | Sharp Corp | Electronic component wiring board, and component mounting module |
JP2011249711A (en) * | 2010-05-31 | 2011-12-08 | Kyocera Corp | Wiring board and mounting structure thereof |
JP2013214579A (en) * | 2012-03-30 | 2013-10-17 | Ibiden Co Ltd | Wiring board and method for manufacturing the same |
JP2014082334A (en) * | 2012-10-16 | 2014-05-08 | Ibiden Co Ltd | Wiring board and method of manufacturing the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019239767A1 (en) * | 2018-06-15 | 2019-12-19 | ソニーセミコンダクタソリューションズ株式会社 | Image capturing device |
US11735615B2 (en) | 2018-06-15 | 2023-08-22 | Sony Semiconductor Solutions Corporation | Imaging device with protective resin layer and stress relaxation region |
WO2022004403A1 (en) * | 2020-06-30 | 2022-01-06 | 凸版印刷株式会社 | Multilayer wiring board and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6469441B2 (en) | 2019-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280309B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI573229B (en) | Wiring substrate | |
JP5265183B2 (en) | Semiconductor device | |
WO2012098616A1 (en) | Wiring substrate having built-in component | |
TWI682411B (en) | Thin film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device provided with the substrate | |
US20160095219A1 (en) | Printed wiring board and semiconductor device having the same | |
JP2013236039A (en) | Semiconductor device | |
KR20140141494A (en) | Wiring substrate | |
US10021791B2 (en) | Multilayer wiring substrate | |
JP2019149501A (en) | Wiring board and electronic device | |
JP6469441B2 (en) | Multilayer wiring board | |
JP2017084886A (en) | Wiring board and mounting structure of semiconductor element using the same | |
JP5218230B2 (en) | Semiconductor device | |
JP2014090147A (en) | Wiring board and packaging structure employing the same | |
JP6007566B2 (en) | Component built-in wiring board and heat dissipation method of component built-in wiring board | |
JP2016122790A (en) | Multilayer wiring board | |
JP5959395B2 (en) | Wiring board | |
JP2012199283A (en) | Semiconductor device | |
JP6798895B2 (en) | Wiring board | |
JP2007059530A (en) | Wiring board | |
JP2007096083A (en) | Hybrid integrated circuit device | |
TW201507565A (en) | Wiring board | |
JP2020013917A (en) | Wiring board | |
JP6969847B2 (en) | Wiring board | |
JP2010040669A (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6469441 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |