JP2016109866A - 表示パネル製造方法、表示パネル - Google Patents

表示パネル製造方法、表示パネル Download PDF

Info

Publication number
JP2016109866A
JP2016109866A JP2014247112A JP2014247112A JP2016109866A JP 2016109866 A JP2016109866 A JP 2016109866A JP 2014247112 A JP2014247112 A JP 2014247112A JP 2014247112 A JP2014247112 A JP 2014247112A JP 2016109866 A JP2016109866 A JP 2016109866A
Authority
JP
Japan
Prior art keywords
barrier
pattern
resistance
display panel
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014247112A
Other languages
English (en)
Inventor
佐藤　一郎
Ichiro Sato
佐藤　　一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2014247112A priority Critical patent/JP2016109866A/ja
Priority to US14/958,000 priority patent/US20160163738A1/en
Publication of JP2016109866A publication Critical patent/JP2016109866A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】製造工程の増加を抑制しつつ基板の割断面からの腐食の進行を阻止する障壁を設けることができる表示パネルの製造方法を提供する。【解決手段】接続配線１２０を形成し、接続配線１２０に接続される共通配線１２３を形成し、酸化物半導体からなる半導体膜を成膜し、障壁準備部、チャネルを有する第一パターンを形成し、チャネルに接触し障壁準備部に接触しない第二パターンを形成し、障壁準備部を低抵抗化して障壁部１０９を形成し、共通配線１２３と障壁部との間を割断する。【選択図】図１

Description

本開示は、基板上にマトリクス状に形成されたトランジスタ等により画像を表示する表示パネル製造方法、および、表示パネルに関する。
従来、液晶や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）を用いた表示パネルは、カラー画像（動画）を表示するため、赤色、緑色、青色の副画素からなる画素をマトリクス状に備えており、これらの副画素は、複数の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に基づき発光や光の透過が制御される。
このＴＦＴは、副画素に対応してマトリクス状に配置されており、例えば低温ポリシリコンやａ−Ｓｉ（アモルファスシリコン）からなる半導体層や配線層、また、これらを分離する絶縁層などにより形成されている。
このようなトランジスタアレイを製造するにあたっては、各層を積層し、また、エッチングなどを行なうが、製造工程の途中で検査装置などを用いてトランジスタアレイの不具合を検出する場合がある。例えば特許文献１には、有機ＥＬ形成工程の前にトランジスタアレイの機能検査を行う方法が記載されている。具体的に特許文献１には、有機ＥＬを実装する前のトランジスタアレイに対し、駆動ＴＦＴのオープンショート欠陥を検出する方法が開示されている。
特開２００４−３４７７４９号公報
前述したようなトランジスタアレイの動作検査をするためには、基板の周縁に複数のデータ線を電気的に接続する共通配線や、複数のスキャン線を接続する共通配線が設けられる場合がある。この共通配線は、画像を表示するためには不要となるため、基板の周縁部を割断することにより共通配線は取り除かれる。
ところが、割断された断面には配線が露出しており、当該部分から基板の内方に向かって配線が腐食していくという知見が得られている。
本開示は、上記知見に基づくものであり、製造工程をあまり増加させること無く基板内方への腐食の進行を防止する障壁を設けることができる表示パネル製造方法、および、表示パネルの提供を目的とする。
上記目的を達成するために、本開示にかかる表示パネル製造方法は、基板の表示領域にトランジスタアレイを有し、画像を表示するための信号を前記トランジスタに伝送する複数本の接続配線を前記表示領域の外周部に有する表示パネルの製造方法であって、前記接続配線を形成する接続配線形成工程と、複数の前記接続配線と電気的に接続される共通配線を形成する共通配線形成工程と、酸化物半導体からなる半導体膜を成膜した後、前記接続配線と前記共通配線とを電気的に接続し腐食の進行を防止する障壁部となる障壁準備部、および、チャネルを有する第一パターンを前記半導体膜をエッチングすることにより形成する第一パターン形成工程と、前記チャネルに接触する第一絶縁膜を成膜した後、前記チャネルに対応する領域には残存し前記障壁準備部には残存しない第二パターンを前記第一絶縁膜をエッチングすることにより形成する第二パターン形成工程と、前記第二パターン形成工程の後、前記障壁準備部を低抵抗化することにより前記障壁部を形成する障壁部形成工程と、前記共通配線と前記障壁部との間を割断する割断工程とを含むことを特徴とする。
また、上記目的を達成するために、本開示に係る表示パネルは、酸化物半導体からなるチャネルを有する複数のトランジスタが表示領域にマトリクス状に設けられ、画像を表示するための信号を前記トランジスタに伝送する複数本の接続配線を前記表示領域の外周部に有する表示パネルであって、前記外周部において前記接続配線の間に介在配置され、前記チャネルと同層に形成された前記酸化物半導体を低抵抗化した障壁部を備えることを特徴とする。
本開示によれば、表示パネルの端縁から内方への腐食の進行を防止することが可能となる。
図１は、実施の形態に係る表示パネルの周縁部を含む一部を示す回路図である。 図２は、表示パネルが備えるトランジスタの構造と周縁部の構造を示す断面図である。 図３は、割断後の表示領域の外周部を示す平面図である。 図４は、第一パターン形成工程の過程を示す断面図である。 図５は、形成された第一パターンを示す断面図である。 図６は、形成された第二パターンを示す断面図である。 図７は、形成された第三パターンを示す断面図である。 図８は、障壁部形成工程の過程を示す断面図である。 図９は、形成された障壁部を示す断面図である。 図１０は、第二絶縁層が形成された状態を示す断面図である。 図１１は、第二絶縁層にコンタクトホールが形成された状態を示す断面図である。 図１２は、接続配線１２０が形成された状態を示す断面図である。 図１３は、第三絶縁層が形成された状態を示す断面図である。 図１４は、割断後の基板の状態を回路図と共に示す平面図である。 図１５は、実施の形態に係る表示パネルの周縁部を含む一部を示す回路図である。 図１６は、基板の周縁部の構造を示す断面図である。 図１７は、形成された第一パターンを示す断面図である。 図１８は、障壁部、および、抵抗部の形成過程を示す断面図である。 図１９は、基板を割断した状態を示す断面図である。
次に、本開示に係る表示パネル製造方法の実施の形態について、図面を参照しつつ説明する。なお、以下の実施の形態は、本開示に係る表示パネル製造方法、および表示パネルの一例を示したものに過ぎない。従って本開示は、以下の実施の形態を参考に請求の範囲の文言によって範囲が画定されるものであり、以下の実施の形態のみに限定されるものではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。
以下、実施の形態に係る表示パネル製造方法、表示パネルについて、図面を用いて説明する。
（実施の形態１）
［表示パネルの構成］
図１は、実施の形態に係る表示パネルの周縁部を含む一部を示す回路図である。
図２は、表示パネルが備えるトランジスタの構造と周縁部の構造を示す断面図である。
これらの図に示すように、表示パネル１００は、表示領域１８１にトランジスタアレイ１０１を有し、画像を表示するための信号をトランジスタ１２１に伝送する複数本の接続配線１２０であるスキャン線１２２、および、データ線１２４を表示領域１８１から表示領域１８１の外周部１８２にまで達するように備えているパネルである。本実施の形態の場合、表示パネル１００は、発光素子として有機ＥＬを備えた有機ＥＬ表示パネル１００である。
ここで、表示パネル１００が画像などを表示することができる領域である表示領域１８１とトランジスタアレイ１０１が占める領域とはほぼ一致している。また、表示領域１８１の外周部１８２は、表示パネル１００の周縁部でもある。
［表示領域］
図１に示すように、トランジスタアレイ１０１は、薄膜トランジスタ（ＴＦＴ）がマトリクス状に設けられたものである。なお、同図は、接続配線１２０に対するオープンショート検査などの検査前のトランジスタアレイ１０１の回路の状態を示している。
トランジスタアレイ１０１は、一つの副画素１０２につき複数のトランジスタ１２１を備え、さらに、接続配線１２０として、複数の副画素１０２にまたがって配線されるスキャン線１２２と、データ線１２４とを備えている。
図２に示すように、トランジスタ１２１は、基板１１０上に薄膜状に形成されるトランジスタであり、ゲート電極１２５と、ソース電極１２６と、ドレイン電極１２７と、第一絶縁層１１３と、チャネル１１４と、第二絶縁層１１５とを備えている。
トランジスタ１２１の一つである選択トランジスタは、例えばゲート電極１２５がスキャン線１２２に接続され、ソース電極１２６がデータ線１２４に接続される薄膜トランジスタであり、データ線１２４に伝送される画像信号を容量素子に供給するか否かをスキャン線１２２に伝送される走査信号に基づき選択するためのトランジスタである。副画素には、その他の機能を担うトランジスタ１２１が設けられている。
基板１１０は、トランジスタ１２１の基礎となるばかりでなく、表示パネル１００全体の基礎となる板状の部材である。基板１１０の材料は、絶縁性を備えるものであれば特に限定されるものではなく、例えば、石英ガラス、無アルカリガラス又は高耐熱性ガラス等のガラス材料で構成される場合や、ポリエチレン、ポリプロピレン、ポリイミド等の樹脂材料からなる樹脂材料で構成される場合もある。また、基板１１０は、比較的剛性の高いリジッド基板ばかりでなく、可撓性を有するフレキシブル基板であってもよい。
チャネル１１４は、酸化物半導体（例えば、アモルファス酸化物半導体）からなる部分であり、基板１１０上に所定形状で形成される。本実施の形態において、チャネル１１４の材料には、透明アモルファス酸化物半導体（ＴＡＯＳ）が用いられており、チャネル１１４を構成する金属元素は、インジウム（Ｉｎ）、タングステン（Ｗ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）などである。
第一絶縁層１１３は、ゲート電極１２５とチャネル１１４との間に配置されるいわゆるゲート絶縁層であり、ゲート電極１２５とチャネル１１４とを絶縁する部材である。第一絶縁層１１３は、電気絶縁性を有する材料から構成されるものであれば特に限定されるものではないが、例えば、シリコン酸化膜、窒化シリコン膜、シリコン酸窒化膜、酸化アルミニウム膜、酸化タンタル膜又は酸化ハフニウム膜等の単層膜、あるいは、これらの膜を複数積層した積層膜を例示することができる。
ゲート電極１２５は、導電性材料からなる導電膜の単層構造又は多層構造の電極であり、基板１１０の上方に所定形状で形成される。ゲート電極１２５の材料は、具体的に限定されるものではないが、例えば、金属、又は、複数種類の金属などからなる合金（例えばモリブデンタングステン等）、酸化インジウムスズ（ＩＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等の導電性金属酸化物、又は、ポリチオフェンやポリアセチレン等の導電性高分子材料等を例示することができる。
なお、ゲート電極１２５は第三パターン２０３に含まれており、基板１１０上にはゲート電極１２５以外にも配線などが同じ層に設けられる場合がある。
第二絶縁層１１５は、チャネル１１４、第一絶縁層１１３、および、ゲート電極１２５（第三パターン）を覆うように基板１１０上に配置され、基板１１０全体に層状に拡がる層間絶縁層である。
第二絶縁層１１５は、電気絶縁性を有する材料であれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜又は酸化アルミニウム膜等の単層膜、あるいは、これらの積層膜などを例示することができる。
なお、本実施の形態の場合、第三パターン２０３と第二絶縁層１１５との間に層が存在する。当該層については後述する。
また、第二絶縁層１１５には、当該第二絶縁層１１５の一部を貫通するようにコンタクトホール１１８が形成されている。この第二絶縁層１１５のコンタクトホール１１８を介して、チャネル１１４とソース電極１２６及びドレイン電極１２７とが接続されている。
ソース電極１２６及びドレイン電極１２７は、第二絶縁層１１５の上方に形成される電極である。具体的には、ソース電極１２６及びドレイン電極１２７は、第二絶縁層１１５上において基板１１０に平行な方向（基板水平方向）に離間して互いに対向して配置されており、かつ、第二絶縁層１１５に形成されたコンタクトホールを介してチャネル１１４に接続されている。
ソース電極１２６及びドレイン電極１２７は、導電性材料であれば特に限定されるものではないが、例えば、アルミニウム、タンタル、モリブデン、タングステン、銀、銅、チタン又はクロム等が用いられる。また、ソース電極１２６及びドレイン電極１２７は、単層構造ばかりでなく、多層構造の電極でもよい。
図１に示すように、接続配線１２０の一つであるスキャン線１２２は、トランジスタ１２１のゲート電極１２５と接続される配線であり、画像を表示するための走査信号が伝送される配線である。スキャン線１２２に走査信号が与えられることによって、トランジスタ１２１のソース電極１２６とドレイン電極１２７が導通する、つまり、トランジスタ１２１がオンの状態となる。スキャン線１２２は、トランジスタ１２１のゲート電極１２５と接続されている。スキャン線１２２は、データ線１２４と交差するように複数本並んで配線され、表示領域１８１から外周部１８２に至るまで配線されている。
接続配線１２０の一つであるデータ線１２４は、一列に並ぶ複数のトランジスタ１２１のソース電極１２６それぞれに接続される配線であり、画像信号が伝送される配線である。データ線１２４は、スキャン線１２２と交差するように複数本並び、トランジスタアレイ１０１の一端から他端に延びて配線され、さらに表示領域１８１から外周部１８２に至るまで配線されている。
［表示領域の外周部］
図３は、割断後の表示領域の外周部を示す平面図である。なお、同図に記されるハッチングは、断面を示すものではなく、材種の相違を示している。
同図に示すように、表示領域１８１の外周部１８２は、基板１１０の端縁に交差する方向に延び、基板１１０の端縁に沿って並んだ接続配線１２０が配置される箇所である。また、外周部１８２には、接続配線１２０のそれぞれに介在配置される障壁部１０９が設けられている。
表示パネル１００の製造段階における外周部１８２には、共通配線１２３が設けられている（図１参照）。本実施の形態の場合、接続配線１２０の一つとして実装端子部１２９が、接続配線１２０のそれぞれに設けられている。なお、共通配線１２３は、表示パネル１００の検査が終了した後、割断線１９９（図１参照）において、基板１１０が割断されることにより取り除かれる。
障壁部１０９は、外周部１８２において同一線上に並んで配置される接続配線１２０の間や、接続配線１２０と共通配線１２３との間に配置され、それぞれを電気的に接続する部分である。障壁部１０９は、金属からなる接続配線１２０が基板１１０の端部から腐食していったとしても、当該腐食が表示領域１８１まで伝搬することを防止する障壁となる。障壁部１０９の材質は、チャネル１１４を形成する酸化物半導体と同種の半導体を低抵抗化したものであり、チャネル１１４と同層に形成された酸化物半導体を低抵抗化したものである。
ここで低抵抗化とは、半導体の少なくとも一部を導電体に変化させることである。本実施の形態の場合、具体的には半導体からなる障壁準備部１９１を、シート抵抗値が１０（ohms per square）以上、１０００（ohms per square）以下の範囲内となる障壁部１０９にすることを意味する。なお、低抵抗化の方法については後述する。
本実施系遺体の場合、障壁部１０９は、実装端子部１２９よりも基板１１０の端縁側の位置に設けられている。これにより、基板１１０の割断面からの腐食の発生により実装端子部１２９にまで腐食が及ぶことも阻止している。
共通配線１２３は、複数の接続配線１２０に電気的に接続される配線であり、例えば、表示パネル１００の製造工程で発生する静電気からトランジスタ１２１を保護するために外周部１８２に設けられるショートバーなどと称されるESD素子に接続される配線である。また、共通配線１２３は、製造中の表示パネル１００に対し種々の検査を行う際に、複数のトランジスタ１２１のゲート電極１２５、ソース電極１２６、ドレイン電極１２７等に所定の電圧や信号などを一括して印加する際にも用いられる。図１には、共通配線１２３の端部に接続され、共通配線１２３に電圧や信号を印加するためのパッド１３１が示されている。
なお、共通配線１２３は、基板１１０上に複数本配線され、スキャン線１２２に接続されるもの、および、データ線１２４に接続されるものが存在している。
また、共通配線１２３と接続配線１２０とは、一体に形成されている場合があり、その境界は不明確である。ここでは、基板１１０を割断することによって取り除かれる部分に存在する配線を共通配線１２３として説明している。
実装端子部１２９は、接続配線１２０の一部を構成しており、表示パネル１００外、例えば制御基板（例えばＴ−ＣＯＮ：Timing Controller)などから送信される画像信号や走査信号をトランジスタアレイ１０１に伝達するためのフレキシブルな配線（例えばＣＯＦ：Chip on Film）を実装するための端子である。実装端子部１２９は、外周部１８２において一部が表面に露出した状態で配置される。
［表示パネルの製造工程］
次に、表示パネル１００の製造工程について、図を用いて説明する。
（第一パターン形成工程）
図４は、第一パターン形成工程の過程を示す断面図である。
同図に示すように、基板１１０の上方にチャネル１１４、および、障壁準備部１９１を形成するための酸化物半導体からなる半導体膜１１９を基板１１０全体に拡がるように成膜する。本実施の形態の場合、スパッタリング法などを用いてＴＡＯＳを半導体膜１１９として成膜する。
図５は、形成された第一パターンを示す断面図である。
次に、フォトリソグラフィなどを用いて、半導体膜１１９の表面にフォトレジストのパターンを形成する。フォトレジストのパターンは、次工程のエッチングにおいて残存させたい第一パターン２０１と同じパターンである。
次に、半導体膜１１９のフォトレジストが形成されていない部分を、ウェットエッチング法などを用いてエッチングする。
次に、フォトレジストを除去することにより、後の工程における処理によって障壁部１０９となる障壁準備部１９１、および、チャネル１１４を有する第一パターン２０１を半導体膜１１９をエッチングすることにより形成する。
なお、半導体膜１１９を形成する際に基板１１０の表面にアンダーコートを事前に成膜してもかまわない。
（第二パターン形成工程）
図６は、形成された第二パターンを示す断面図である。
まず、第一パターン２０１に接触する第一絶縁膜を基板１１０の全体に成膜する。第一絶縁膜を形成する方法は特に限定されるものではなく、例えばＣＶＤ法（化学気相蒸着法:chemical vapor deposition）などを挙示することができる。
次に、チャネル１１４に対応する領域には残存し障壁準備部１９１には残存しない第一絶縁層１１３を備える第二パターン２０２をエッチングすることにより形成する。第二パターン形成工程とは、第一絶縁層１１３（いわゆるゲート絶縁層）を形成する工程である。
（第三パターン形成工程）
図７は、形成された第三パターンを示す断面図である。
まず、基板１１０の上面の全体にスパッタ法などを用いて導電膜を成膜する。導電膜は銅とモリブデンの複層構造などでもよい。
次に、フォトリソグラフィなどを用いて、導電膜の表面にフォトレジストのパターンを形成する。フォトレジストのパターンは、次工程のエッチングにおいて残存させたい第三パターン２０３と同じである。
次に、導電膜のフォトレジストが形成されていない部分を、ウェットエッチング法などを用いてエッチングする。
次に、フォトレジストを除去することにより、トランジスタ１２１のゲート電極１２５を含む第三パターンが形成される。
なお、第三パターン２０３には、ゲート電極１２５に接続される接続配線１２０であるスキャン線１２２、その他、共通配線１２３、容量素子を構成する一方の電極などを含んでもかまわない。この場合、第三パターン形成工程は、接続配線形成工程の全部、または、一部、および、共通配線形成工程の全部、または、一部を兼ねることになる。
（障壁部形成工程）
図８は、障壁部形成工程の過程を示す断面図である。
図９は、形成された障壁部を示す断面図である。
まず、図８に示すように、基板１１０全体に拡がるように金属を備えた膜である低抵抗化促進膜１９２を成膜する。低抵抗化促進膜１９２は、比較的低温で酸素と反応する金属を含むものである。比較的低温で酸素と反応する金属とは、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、インジウム（Ｉｎ）などであり、ホウ素（Ｂ）、ガリウム（Ｇａ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）なども例示することができる。また、低抵抗化促進膜１９２は、前記金属の複数を含んでいてもよい。また低抵抗化促進膜１９２は、酸素と反応した後は、酸化物として安定した状態で存在するものが望ましい。この場合、低抵抗化促進膜１９２が備える金属は、アルミニウム（Ａｌ）が望ましく、また、チタン（Ｔｉ）などでもよい。また、成膜方法は特に限定されるものではないが、スパッタ法などを例示することができる。低抵抗化促進膜１９２の膜厚は、酸化物半導体からなる障壁準備部１９１を低抵抗化し、障壁部１０９へと転化させることができる膜厚であればよい。具体的には、低抵抗化促進膜１９２が全て金属からなる場合、低抵抗化促進膜１９２の膜厚は、障壁準備部１９１の膜厚の１０％以上４０％以下の範囲から選定される膜厚であることが望ましい。１０％未満の場合、十分に低抵抗化を図ることができず、４０％よりも厚い場合には、次工程によっても低抵抗化促進膜１９２の導電性を消失させることが困難になるためである。
次に、低抵抗化促進膜１９２が成膜された基板１１０全体に対して熱処理を行う。ここで熱処理とはいわゆるアニールであり、基板１１０を１００℃以上４００℃以下の範囲から選定される温度に維持することにより行われる。また熱処理を行う場合、基板１１０は真空中に維持されてもよく、また、酸素を含むガス雰囲気中に維持されてもよい。さらに、熱処理と同時にプラズマを発生させてもかまわない。
これらにより障壁準備部１９１を低抵抗化して障壁部１０９が形成される。ここで低抵抗化とは、低抵抗化促進膜１９２に接触している障壁準備部１９１の部分が導電体に転化することであると考えられる。すなわち、導電体部１９３を備えた障壁準備部１９１が障壁部１０９となる。具体的には酸化物半導体からなる障壁準備部１９１の表面部から一部の酸素が抜ける、表面部に金属が侵入する等して半導体に欠陥が発生し、導電体に転化するものと考えている。
一方、上記熱処理を行っても、チャネル１１４と低抵抗化促進膜１９２とは直接接触せず、第一絶縁層１１３を介して配置されているため、チャネル１１４はその機能を失うことはない。
なお、１００℃程度の温度に維持した基板１１０に対し低抵抗化促進膜１９２を成膜することなどにより成膜と同時に熱処理を実行してもかまわない。
（第二絶縁層形成工程）
図１０は、第二絶縁層が形成された状態を示す断面図である。
第二絶縁層形成工程とは、熱処理により絶縁体となった低抵抗化促進膜１９２を覆うように層状に配置される第二絶縁層１１５を形成する工程である。第二絶縁層１１５を形成する方法は、第一絶縁層１１３を形成する方法と同様に、特に限定されるものではない。
（接続配線形成工程、共通配線形成工程）
次に、障壁部１０９と電気的に接続される接続配線１２０の形成を説明する。
図１１は、第二絶縁層にコンタクトホールが形成された状態を示す断面図である。
本実施の形態の場合はまず、コンタクトホール１１８を形成する。コンタクトホール１１８は、異なる層に設けられたパターン同士やパターンとチャネルなどを接続するために、単層または複数の層を厚さ方向に貫通する孔である。本実施の形態の場合、コンタクトホール１１８は、第二絶縁層１１５を厚さ方向に貫通し、さらに、低抵抗化促進膜１９２を厚さ方向に貫通し、障壁部１０９に達するコンタクトホールや、第二絶縁層１１５、および、第一絶縁層を厚さ方向に貫通し、第一パターンに達する貫通孔を例示することができる。
コンタクトホール１１８を形成するには、第一パターン２０１を形成した場合と同様に、フォトリソグラフィなどを用いて、第二絶縁層１１５の表面にコンタクトホール１１８を設けたい位置に孔が設けられたフォトレジストのパターンを形成し、ドライエッチング法などを用いてコンタクトホール１１８を形成する。
これにより、図１１に示すように、第二絶縁層１１５、および、低抵抗化促進膜１９２を厚さ方向に貫通し障壁部１０９にまで達するコンタクトホール１１８が形成される。
図１２は、接続配線１２０が形成された状態を示す断面図である。
本実施の形態の場合、接続配線１２０は、トランジスタ１２１のソース電極１２６と、ドレイン電極１２７等を含む第四パターン２０４を形成することにより形成される。なお、第四パターン２０４は、他の配線（例えば共通配線１２３など）を備えていてもかまわない。
第四パターン２０４の形成方法は、第三パターン２０３を形成する場合と同様に、第二絶縁層１１５の表面の全体にスパッタ法などを用いて導電膜を成膜する。これによりコンタクトホールの内周面にも導電膜が成膜され、障壁部１０９の一部と導電膜とが接触した状態となる。
次に、フォトリソグラフィなどを用いて、導電膜の表面にフォトレジストのパターンを形成する。次に、導電膜の不要な部分を、ウェットエッチング法などを用いてエッチングする。これにより、第四パターン２０４が形成される。
なお、接続配線１２０、および、共通配線１２３は、同一層に存在していてもよく、異なる層に存在してもよい。また、接続配線１２０、および、共通配線１２３の一部が異なる層に存在してもよい。従って、接続配線形成工程、および、共通配線形成工程は、一度に実行される場合や、別々に実行される場合、さらには、複数回にわたって実行される場合などがある。
（第三絶縁層形成工程）
図１３は、第三絶縁層が形成された状態を示す断面図である。
第三絶縁層形成工程とは、いわゆる保護膜と称される絶縁性の膜を形成する工程である。第三絶縁層１１６を形成する方法は、第一絶縁層１１３を形成する方法と同様に、特に限定されるものではない。
（割断工程）
図１４は、割断後の基板の状態を回路図と共に示す平面図である。
同図に示すように、割断とは基板１１０と共に配線や絶縁層などを所定の割断線に沿って割り、基板１１０の周縁部の一部を取り除く処理である。割断を行う割断線は、共通配線１２３と障壁部１０９との間に設ける。これにより、割断後の基板１１０の端縁の近傍に障壁部１０９を残存させることが可能となる。
なお、具体的な割断方法は特に限定されるものではないが、例えば、レーザーや刃物により、線状の傷を付け、基板１１０の端部を折り曲げて傷の部分を起点として基板１１０を割る方法などを例示することができる。
上記表示パネル製造方法、および、表示パネルによれば、基板１１０の割断面に露出する接続配線１２０の端部から腐食が発生した場合であっても、接続配線１２０に沿って基板１１０の内方に伝搬してくる腐食の進行を障壁部１０９によって阻止することができる。しかも、トランジスタ１２１のチャネル１１４に用いる半導体を利用し、トランジスタ１２１の性能向上のための工程によって障壁部１０９を形成することができるため、障壁部１０９を形成するためだけの工程を追加することなく表示パネル１００の生産効率を向上させることが可能となる。
（実施の形態２）
続いて、本開示の実施の形態２について説明する。なお、実施の形態１と作用や機能や形状などが同じ部分には同じ符号を付して説明を省略する場合がある。また、以下では実施の形態１と異なる点を中心に説明する。
［表示パネルの構成］
図１５は、実施の形態に係る表示パネルの周縁部を含む一部を示す回路図である。
図１６は、基板の周縁部の構造を示す断面図である。
同図に示すように、表示パネル１００は、表示領域１８１の外周部１８２にまで達する複数本の接続配線１２０を備えているパネルである。本実施の形態の場合、表示パネル１００は、並んで配置される接続配線１２０のそれぞれに、障壁部１０９と障壁部１０９よりも基板１１０の端縁側に抵抗部１９４とを備えている。
抵抗部１９４は、各接続配線１２０と共通配線１２３とを高抵抗（単位面積あたりにおいて接続配線１２０よりも高いシート抵抗値、例えば障壁部１０９のシート抵抗値と同様の１０（ohms per square）以上、１０００（ohms per square）以下の範囲のシート抵抗値）で電気的に接続するものである。
ここで、抵抗部１９４の長さは、障壁部１０９の長さよりも長く設定されている。これは、共通配線１２３に接続された状態の接続配線１２０を用いて検査をする場合においていずれかの接続配線１２０に欠陥が発生している場合に、欠陥が発生している接続配線１２０を隣接して配置される接続配線１２０から区別するために必要な抵抗値を抵抗部１９４で実現するためである。
（第一パターン形成工程）
図１７は、形成された第一パターンを示す断面図である。
同図に示すように本実施の形態の場合、第一パターン２０１は、障壁準備部１９１よりも基板１１０の端縁側（同図中右側）に近い位置に抵抗準備部１９５を備えている。
なお、第一パターン２０１の形成方法は実施の形態１と同様である。
（第二パターン形成工程）
本実施の形態の場合、第二パターン２０２は、抵抗準備部１９５の上にも第一絶縁層１１３が残存しないパターンである。従って、第二パターン形成工程後も図１７に示される状態となる。
（障壁部形成工程）
図１８は、障壁部、および、抵抗部の形成過程を示す断面図である。
本実施の形態の場合、低抵抗化促進膜１９２を成膜することなく、障壁準備部１９１、および、抵抗準備部１９５に直接プラズマを照射することにより障壁準備部１９１、および、抵抗準備部１９５を低抵抗化して障壁部１０９、および、抵抗部１９４を形成する。プラズマ照射による低抵抗化の具体的な方法は特に限定されるものではないが、例えば水素ガスのプラズマ中に基板１１０を配置し、酸化物半導体からなる障壁準備部１９１、および、抵抗準備部１９５に水素を導入する方法を例示することができる。
（割断工程）
図１９は、基板を割断した状態を示す断面図である。
本実施の形態の場合、基板１１０の割断を行う箇所である割断線は、共通配線１２３と障壁部１０９との間であり、かつ、抵抗部１９４と障壁部１０９との間に設定する。
上記表示パネル製造方法、および、表示パネルによれば、障壁部１０９の形成と同工程で抵抗部１９４を形成することができるため、製造工程を増加させることなくそれぞれの接続配線１２０の端部に所定の抵抗値を付与することが可能となる。これにより、検査工程において個々の接続配線１２０を識別することが可能となる。さらに、検査終了後は、基板１１０を割断し、抵抗部１９４を取り除くことにより、比較的長さの長い抵抗部１９４を基板１１０の外周部１８２に残存させる必要がなくなり、外周部１８２の幅が短い狭額縁の表示パネル１００を生産することが可能となる。
なお、本願発明は、上記実施の形態に限定されるものではない。例えば、本明細書において記載した構成要素を任意に組み合わせて、また、構成要素のいくつかを除外して実現される別の実施の形態を本願発明の実施の形態としてもよい。また、上記実施の形態に対して本願発明の主旨、すなわち、請求の範囲に記載される文言が示す意味を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本願発明に含まれる。
例えば、障壁部形成工程は、第二パターン形成工程の後、および、第三パターン形成工程の後のいずれに実施してもかまわない。
また、障壁部形成工程は、酸化物半導体の少なくとも一部が導電体に転化させることができる方法であれば、金属膜を成膜後にアニーリングする方法や、プラズマを照射する方法以外を採用してもかまわない。
また、上記実施の形態ではトップゲート型のトランジスタを例示したが、本開示は、ボトムゲート型のトランジスタにも適用可能である。
ここに開示された技術は、酸化物半導体を用いた薄膜トランジスタを備える表示パネルの製造において広く利用することができる。
１００ 表示パネル
１０１ トランジスタアレイ
１０２ 副画素
１０９ 障壁部
１１０ 基板
１１３ 第一絶縁層
１１４ チャネル
１１５ 第二絶縁層
１１６ 第三絶縁層
１１８ コンタクトホール
１１９ 半導体膜
１２０ 接続配線
１２１ トランジスタ
１２２ スキャン線
１２３ 共通配線
１２４ データ線
１２５ ゲート電極
１２６ ソース電極
１２７ ドレイン電極
１２９ 実装端子部
１３１ パッド
１８１ 表示領域
１８２ 外周部
１９１ 障壁準備部
１９２ 低抵抗化促進膜
１９３ 導電体部
１９４ 抵抗部
１９５ 抵抗準備部
１９９ 割断線
２０１ 第一パターン
２０２ 第二パターン
２０３ 第三パターン
２０４ 第四パターン

Claims (5)

  1. 基板の表示領域にトランジスタアレイを有し、画像を表示するための信号を前記トランジスタに伝送する複数本の接続配線を前記表示領域の外周部に有する表示パネルの製造方法であって、
    前記接続配線を形成する接続配線形成工程と、
    複数の前記接続配線と電気的に接続される共通配線を形成する共通配線形成工程と、
    酸化物半導体からなる半導体膜を成膜した後、前記接続配線と前記共通配線とを電気的に接続し腐食の進行を防止する障壁部となる障壁準備部、および、チャネルを有する第一パターンを前記半導体膜をエッチングすることにより形成する第一パターン形成工程と、
    前記チャネルに接触する第一絶縁膜を成膜した後、前記チャネルに対応する領域には残存し前記障壁準備部には残存しない第二パターンを前記第一絶縁膜をエッチングすることにより形成する第二パターン形成工程と、
    前記第二パターン形成工程の後、前記障壁準備部を低抵抗化することにより前記障壁部を形成する障壁部形成工程と、
    前記共通配線と前記障壁部との間を割断する割断工程と
    を含む表示パネル製造方法。
  2. 前記障壁部形成工程では、
    前記障壁準備部にプラズマを照射することにより前記障壁準備部を低抵抗化して前記障壁部を形成する
    請求項１に記載の表示パネル製造方法。
  3. 前記障壁部形成工程では、
    前記障壁準備部に接触する低抵抗化促進膜を成膜し、その後、または、成膜と同時に熱処理を行うことにより前記障壁準備部を低抵抗化して前記障壁部を形成する
    請求項１に記載の表示パネル製造方法。
  4. 前記第一パターン形成工程において、
    前記第一パターンはさらに、前記障壁準備部よりも前記基板の端縁側に抵抗準備部を備え、
    前記第二パターン形成工程において、
    前記第二パターンは、前記抵抗準備部には第一絶縁膜が残存しないパターンであり、
    前記障壁部形成工程ではさらに、
    前記抵抗準備部を低抵抗化することにより抵抗部を形成し、
    前記割断工程では、
    前記抵抗部と前記障壁部との間を割断する
    請求項１〜３のいずれか一項に記載の表示パネル製造方法。
  5. 酸化物半導体からなるチャネルを有する複数のトランジスタが表示領域にマトリクス状に設けられ、画像を表示するための信号を前記トランジスタに伝送する複数本の接続配線を前記表示領域の外周部に有する表示パネルであって、
    前記外周部において前記接続配線の間に介在配置され、前記チャネルと同層に形成された前記酸化物半導体を低抵抗化した障壁部を備える
    表示パネル。
JP2014247112A 2014-12-05 2014-12-05 表示パネル製造方法、表示パネル Pending JP2016109866A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014247112A JP2016109866A (ja) 2014-12-05 2014-12-05 表示パネル製造方法、表示パネル
US14/958,000 US20160163738A1 (en) 2014-12-05 2015-12-03 Display panel manufacturing method and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014247112A JP2016109866A (ja) 2014-12-05 2014-12-05 表示パネル製造方法、表示パネル

Publications (1)

Publication Number Publication Date
JP2016109866A true JP2016109866A (ja) 2016-06-20

Family

ID=56095031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014247112A Pending JP2016109866A (ja) 2014-12-05 2014-12-05 表示パネル製造方法、表示パネル

Country Status (2)

Country Link
US (1) US20160163738A1 (ja)
JP (1) JP2016109866A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
CN114823635B (zh) * 2022-06-29 2023-06-30 惠科股份有限公司 驱动基板及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
KR100832613B1 (ko) * 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
TWI304146B (en) * 2005-08-08 2008-12-11 Au Optronics Corp Active matrix substrate and method of repairing thereof
JP5336102B2 (ja) * 2008-04-03 2013-11-06 三菱電機株式会社 Ｔｆｔ基板
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
JP2012227263A (ja) * 2011-04-18 2012-11-15 Canon Inc 検出装置の製造方法、その製造方法で製造された検出装置を用いた放射線検出装置、及び、検出システム
TWI565067B (zh) * 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI575494B (zh) * 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
KR101985921B1 (ko) * 2012-06-13 2019-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機

Also Published As

Publication number Publication date
US20160163738A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
US10591763B2 (en) Display device
TWI532190B (zh) 半導體裝置、顯示面板、及半導體裝置之製造方法
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
JP7064846B2 (ja) 表示装置及び表示装置の製造方法
US9299763B2 (en) Thin film transistor array substrate and method of manufacturing the same
TWI474093B (zh) 顯示裝置及顯示裝置的製造方法
JP2013051328A (ja) アクティブマトリックス型表示素子およびその製造方法
JP2006317726A (ja) 断線修正方法及びアクティブマトリックス基板の製造方法並びに表示装置
CN104620389A (zh) 半导体装置及其制造方法
US9608009B2 (en) Display device and method of fabricating the same
JP2016109866A (ja) 表示パネル製造方法、表示パネル
CN116565027A (zh) 制造薄膜晶体管的方法
KR102531650B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
US20110228502A1 (en) Active device array substrate and fabricating method thereof
US9869917B2 (en) Active matrix substrate and method for manufacturing the same
JP6331054B2 (ja) 有機ｅｌ表示パネルの製造方法、有機ｅｌ表示パネル
KR20100094275A (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR20140061030A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102291463B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102204137B1 (ko) 표시장치 및 이를 제조하는 방법
KR101636146B1 (ko) 박막 트랜지스터 및 그 제조 방법
TWI476934B (zh) 薄膜電晶體基板、其顯示器及其製造方法
KR102196565B1 (ko) 박막트랜지스터 및 이를 이용한 표시기판