JP2016072390A - 電極端子及び表示パネル - Google Patents
電極端子及び表示パネル Download PDFInfo
- Publication number
- JP2016072390A JP2016072390A JP2014199155A JP2014199155A JP2016072390A JP 2016072390 A JP2016072390 A JP 2016072390A JP 2014199155 A JP2014199155 A JP 2014199155A JP 2014199155 A JP2014199155 A JP 2014199155A JP 2016072390 A JP2016072390 A JP 2016072390A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- upper layer
- layer electrode
- lower layer
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】導電膜の剥離を抑制することができる電極端子を提供する。【解決手段】検査用端子80であって、上層電極110と、下層電極120と、上層電極110と下層電極120との間に積層された絶縁層であって、積層方向に貫通する開口部131を有する平坦化層130とを備え、上層電極110と下層電極120とは、開口部131を介して電気的に接続され、平坦化層130は、開口部131の平面視における内側に設けられた凸部132、及び、開口部131の平面視における外側に設けられた凹部133の少なくとも一方を有し、上層電極110は、凸部132及び凹部133の少なくとも一方の側面に沿って設けられている。【選択図】図6
Description
本開示は、電極端子及び当該電極端子を備える表示パネルに関する。
従来、表示パネルの配線層などに銅(Cu)を用いる技術が知られている(例えば、特許文献1参照)。特許文献1に記載の半導体装置では、銅を含む導電層から、当該導電層に積層された他の層への銅の拡散を抑制することで、配線抵抗の増加を抑制し、半導体装置の動作を安定させている。
ところで、半導体装置の動作を安定させるためには、配線層などの導電膜の剥離を抑制することが求められる。導電膜の剥離が発生した場合には、剥離した部分での線切れによる絶縁不良、及び、剥離した導電膜が他の導電層と接触することによる短絡不良などが発生する恐れがある。
そこで、本開示は、導電膜の剥離を抑制することができる電極端子及び当該電極端子を備える表示パネルを提供する。
上記課題を解決するため、本開示に係る電極端子は、上層電極と、下層電極と、前記上層電極と前記下層電極との間に積層された絶縁層であって、積層方向に貫通する開口部を有する絶縁層とを備え、前記上層電極と前記下層電極とは、前記開口部を介して電気的に接続され、前記絶縁層は、前記開口部の平面視における内側に設けられた凸部、及び、前記開口部の平面視における外側に設けられた凹部の少なくとも一方を有し、前記上層電極は、前記凸部及び前記凹部の少なくとも一方の側面に沿って設けられている。
本開示によれば、導電膜の剥離を抑制することができる。
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、すでによく知られた事項の詳細説明、及び、実質的に同一の構成に対する重複説明などを省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、発明者らは、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、同じ構成部材については同じ符号を付している。
(実施の形態1)
[有機EL表示パネル]
まず、本実施の形態に係る検査用端子を備える有機EL(Electro Luminescence)表示パネル10の構成について、図1及び図2を用いて説明する。図1は、本実施の形態に係る有機EL表示パネル10の一部切り欠き斜視図である。図2は、本実施の形態に係る有機EL表示パネル10のピクセルバンクを示す斜視図である。
[有機EL表示パネル]
まず、本実施の形態に係る検査用端子を備える有機EL(Electro Luminescence)表示パネル10の構成について、図1及び図2を用いて説明する。図1は、本実施の形態に係る有機EL表示パネル10の一部切り欠き斜視図である。図2は、本実施の形態に係る有機EL表示パネル10のピクセルバンクを示す斜視図である。
図1に示すように、有機EL表示パネル10は、複数個の薄膜トランジスタが配置されたTFT(Thin Film Transistor)基板(TFTアレイ基板)20と、下部電極である陽極41、有機材料からなる発光層であるEL層42及び透明な上部電極である陰極43からなる有機EL素子(発光部)40との積層構造により構成される。
TFT基板20には複数の画素30がマトリクス状に配置された表示部が設けられている。各画素30には、画素回路31が設けられている。
有機EL素子40は、複数の画素30のそれぞれに対応して形成されており、各画素30に設けられた画素回路31によって各有機EL素子40の発光の制御が行われる。有機EL素子40は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜(平坦化層)の上に形成される。
また、有機EL素子40は、陽極41と陰極43との間にEL層42が配置された構成となっている。陽極41とEL層42との間にはさらに正孔輸送層が積層形成され、EL層42と陰極43との間にはさらに電子輸送層が積層形成されている。なお、陽極41と陰極43との間には、その他の有機機能層が設けられていてもよい。
各画素30は、それぞれの画素回路31によって駆動制御される。また、TFT基板20には、画素30の行方向に沿って配置される複数のゲート配線(走査線)50と、ゲート配線50と交差するように画素30の列方向に沿って配置される複数のソース配線(信号配線)60と、ソース配線60と平行に配置される複数の電源配線(図1では省略)とが形成されている。各画素30は、例えば、直交するゲート配線50とソース配線60とによって区画されている。
ゲート配線50は、各画素回路31に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線60は、各画素回路31に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路31に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
図2に示すように、有機EL表示パネル10の各画素30は、3色(赤色、緑色、青色)のサブ画素30R、30G、30Bによって構成されており、これらのサブ画素30R、30G、30Bは、表示面上に複数個マトリクス状に配列されるように形成されている。各サブ画素30R、30G、30Bは、バンク21によって互いに分離されている。
バンク21は、ゲート配線50に平行に延びる突条と、ソース配線60に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分(すなわち、バンク21の開口部)の各々とサブ画素30R、30G、30Bの各々とが一対一で対応している。なお、本実施の形態において、バンク21はピクセルバンクとしたが、ラインバンクとしても構わない。
陽極41は、TFT基板20上の層間絶縁膜(平坦化層)上でかつバンク21の開口部内に、サブ画素30R、30G、30B毎に形成されている。同様に、EL層42は、陽極41上でかつバンク21の開口部内に、サブ画素30R、30G、30B毎に形成されている。透明な陰極43は、複数のバンク21上で、かつ、全てのEL層42(全てのサブ画素30R、30G、30B)を覆うように、連続的に形成されている。
さらに、画素回路31は、各サブ画素30R、30G、30B毎に設けられており、各サブ画素30R、30G、30Bと、対応する画素回路31とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素30R、30G、30Bは、EL層42の発光色が異なることを除いて同一の構成である。
ここで、画素30における画素回路31の回路構成について、図3を用いて説明する。図3は、本実施の形態に係る有機EL表示パネル10における画素回路31の構成を示す電気回路図である。
図3に示すように、画素回路31は、駆動素子として動作する薄膜トランジスタ32と、スイッチング素子として動作する薄膜トランジスタ33と、対応する画素30に表示するためのデータを記憶するキャパシタ34とで構成される。本実施の形態において、薄膜トランジスタ32は、有機EL素子40を駆動するための駆動トランジスタであり、薄膜トランジスタ33は、画素30を選択するためのスイッチングトランジスタである。
薄膜トランジスタ32は、薄膜トランジスタ33のドレイン電極33d及びキャパシタ34の一端に接続されるゲート電極32gと、電源配線70に接続されるドレイン電極32dと、キャパシタ34の他端と有機EL素子40の陽極41とに接続されるソース電極32sと、半導体膜(図示せず)とを備える。この薄膜トランジスタ32は、キャパシタ34が保持しているデータ電圧に対応する電流を、電源配線70からソース電極32sを通じて有機EL素子40の陽極41に供給する。これにより、有機EL素子40では、陽極41から陰極43へと駆動電流が流れてEL層42が発光する。
薄膜トランジスタ33は、ゲート配線50に接続されるゲート電極33gと、ソース配線60に接続されるソース電極33sと、キャパシタ34の一端及び薄膜トランジスタ32のゲート電極32gに接続されるドレイン電極33dと、半導体膜(図示せず)とを備える。この薄膜トランジスタ33は、接続されたゲート配線50及びソース配線60に所定の電圧が印加されると、当該ソース配線60に印加された電圧がデータ電圧としてキャパシタ34に保存される。
なお、上記構成の有機EL表示パネル10では、ゲート配線50とソース配線60との交点に位置する画素30毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素30(各サブ画素30R、30G、30B)の薄膜トランジスタ32及び33によって、対応する有機EL素子40が選択的に発光し、所望の画像が表示される。
また、図3に示すように、電源配線70には、検査用端子80が電気的に接続されている。検査用端子80は、本開示に係る電極端子の一例である。検査用端子80は、例えば電極パッドであり、所定の素子の電気特性を検査するときにプローブが当接される。具体的には、検査用端子80は、有機EL表示パネル10の画素30の点灯検査(滅点の検出)に用いられる。つまり、検査対象となる素子は、例えば、有機EL素子40である。
具体的には、プローブを当てて有機EL素子40に電流を流すことで、有機EL素子40の発光及び非発光、並びに、発光時の輝度を検出する。これにより、非発光又は輝度が低い場合には、有機EL素子40又は電源配線70が不良であることが分かる。
以下では、本実施の形態に係る検査用端子80の詳細について説明する。
[検査用端子]
図4は、本実施の形態に係る有機EL表示パネル10における検査用端子80の配置を示す図である。
図4は、本実施の形態に係る有機EL表示パネル10における検査用端子80の配置を示す図である。
本実施の形態では、検査用端子80は、TFT基板20の端部に設けられる。図4に示すように、電源配線70は、ゲートドライバなどの駆動回路(又は電源回路)に接続されるために、TFT基板20の端部に集約されている。検査用端子80は、例えば、電源配線70の近傍に設けられ、複数の電源配線70に電気的に接続されている。
なお、本実施の形態のように、複数の電源配線70を1つの検査用端子80に接続する場合、複数の電源配線70が電気的に接続される。有機EL表示パネル10が画像を表示する場合において、複数の電源配線70を独立して駆動する必要があるとき、検査用端子80は、複数の電源配線70から電気的に切断されていればよい。つまり、検査用端子80は、検査を行うときに複数の電源配線70に電気的に接続されていればよく、検査終了後は、電気的に接続されていなくてもよい。例えば、検査用端子80と複数の電源配線70のそれぞれとを接続する部分をレーザなどによって焼き切ることで、検査用端子80を電気的に絶縁する。あるいは、検査用端子80が設けられた部分を割断などにより物理的に分離することで、検査用端子80と複数の電源配線70とを電気的に絶縁してもよい。これにより、複数の電源配線70を独立して駆動させることができる。
図5及び図6はそれぞれ、本実施の形態に係る検査用端子80を示す平面図及び断面図である。図6は、検査用端子80の中央を通る断面(図5のA−A断面)を示している。なお、図5及び図6は、検査用端子80の形状を概念的に示しており、実際の寸法及びその大小関係を示すものではない。他の図においても同様である。
図5及び図6に示すように、検査用端子80は、上層電極110と、下層電極120と、平坦化層130とを備える。平坦化層130には、開口部131と、凸部132と、凹部133とを有する。また、検査用端子80は、図6に示すように、層間絶縁膜140上に設けられている。
なお、層間絶縁膜140は、例えば、薄膜トランジスタ32又は33のソース又はドレイン電極と、配線層との間に設けられた絶縁層である。層間絶縁膜140は、例えば、シリコン酸化膜などから構成される。
図5に示すように、検査用端子80は、平面視において、略正方形の電極パッドである。例えば、検査用端子80の大きさ、具体的には、上層電極110の大きさは、約2mm×2mmである。なお、検査用端子80の平面視形状は一例であって、これに限らない。例えば、検査用端子80の平面視形状は、矩形、円形又は楕円形などでもよい。
以下では、検査用端子80が備える各構成部材について、詳細に説明する。
[上層電極]
上層電極110は、プローブ90が当接される導電膜である。上層電極110は、下層電極120と電気的に接続されている。具体的には、上層電極110は、下層電極120の、開口部131に露出した部分に接触することで、下層電極120に電気的に接続されている。
上層電極110は、プローブ90が当接される導電膜である。上層電極110は、下層電極120と電気的に接続されている。具体的には、上層電極110は、下層電極120の、開口部131に露出した部分に接触することで、下層電極120に電気的に接続されている。
上層電極110は、導電性材料から構成され、例えば、アルミニウムを含む金属材料から構成される。上層電極110は、例えば、有機EL素子40の陽極41と同じ材料から構成される。上層電極110の膜厚は、例えば、陽極41と同じであり、一例として、100nm〜500nmである。
上層電極110は、例えば、アルミニウムなどの金属材料をスパッタリングによって成膜し、パターニングすることで形成される。なお、成膜は、スパッタリングに限らず、蒸着法などその他の方法を用いてもよい。パターニングは、例えば、フォトリソグラフィ及びウェットエッチングによって行われる。上層電極110は、有機EL素子40の陽極41と同じ工程で形成することができるので、製造工程を増やすことなく、コストの増加を抑制することができる。
上層電極110は、平坦化層130の主面(上面)と、開口部131、凸部132及び凹部133とに沿って設けられている。具体的には、図5及び図6に示すように、上層電極110は、上層部111と、下層部112と、接続部113とを有する。
上層部111は、平坦化層130の主面及び凸部132の上面に設けられた部分である。本実施の形態では、図5及び図6に示すように、上層部111は、第1上層部111aと、第2上層部111bとを含んでいる。なお、図5において、上層部111をドットの網掛けで示している。また、上層部111の平面視における端(エッジ)を実線で示している。
第1上層部111aは、凸部132の上面に設けられた部分である。具体的には、第1上層部111aは、平面視において開口部131の内側に位置する部分である。図5に示すように、略正方形の各辺に対応する位置に、4つの第1上層部111aが設けられている。
第2上層部111bは、平坦化層130の主面に設けられた部分である。具体的には、第2上層部111bは、平面視において開口部131の外側に位置する部分である。図5に示すように、第2上層部111bは、略正方形の周に沿って略枠状に設けられている。第2上層部111bは、凹部133によって分離されており、図6に示すように、凹部133内で、接続部113を介して下層部112(具体的には、第2下層部112b)に接続されている。
下層部112は、開口部131及び凹部133の底に設けられた部分である。本実施の形態では、図5及び図6に示すように、下層部112は、第1下層部112aと、第2下層部112bとを含んでいる。なお、図5において、下層部112は、実線で囲まれ、かつ、網掛けが付されていない領域である。
第1下層部112aは、開口部131の底に位置し、下層電極120に接触する部分である。具体的には、第1下層部112aは、開口部131の底に露出した下層電極120を覆っている。これにより、上層電極110と下層電極120とを電気的に接続することができ、かつ、下層電極120の酸化を抑制することができる。
図5に示すように、第1下層部112aは、検査用端子80の中央部分に設けられた略矩形の部分である。具体的には、第1下層部112aは、平面視において第2上層部111bの最も内側の部分によって囲まれた部分である。
第1下層部112aは、平面視において、上層部111よりも面積が大きい。例えば、第1下層部112aは、上層電極110の平面視における面積の50%以上を占める。したがって、第1下層部112aは、上層電極110のうち最もプローブ90を当接させやすい部分であり、図6に示すように、所定の素子の電気特性を検査するときには、第1下層部112aにプローブ90が当接される。
第2下層部112bは、凹部133の底に設けられた部分である。図6に示すように、凹部133が平坦化層130を貫通し、かつ、層間絶縁膜140の一部を削るように形成されている。このため、第2下層部112bは、層間絶縁膜140に接触している。
接続部113は、開口部131、凸部132及び凹部133のそれぞれの側面に沿って設けられた部分である。接続部113は、上層部111と下層部112とを電気的に接続する。接続部113が開口部131、凸部132及び凹部133のそれぞれの側面に接触することで、上層電極110と平坦化層130との接触面積を増加させることができ、上層電極110の剥離を抑制することができる。
[下層電極]
下層電極120は、上層電極110と検査対象となる素子とに電気的に接続された導電膜である。具体的には、下層電極120は、図3及び図4に示す電源配線70に電気的に接続され、電源配線70を介して有機EL素子40などの検査対象となる素子に電気的に接続される。
下層電極120は、上層電極110と検査対象となる素子とに電気的に接続された導電膜である。具体的には、下層電極120は、図3及び図4に示す電源配線70に電気的に接続され、電源配線70を介して有機EL素子40などの検査対象となる素子に電気的に接続される。
下層電極120は、導電性材料から構成され、例えば、銅を含む金属材料から構成される。下層電極120は、例えば、薄膜トランジスタ32又は33のソース又はドレインに電気的に接続された配線と同じ材料から構成される。下層電極120の膜厚は、例えば、100nm〜500nmである。
下層電極120は、例えば、銅などの金属材料をスパッタリングによって成膜し、パターニングすることで形成される。なお、成膜は、スパッタリングに限らず、蒸着法などその他の方法を用いてもよい。パターニングは、例えば、フォトリソグラフィ及びウェットエッチングによって行われる。下層電極120は、薄膜トランジスタ32又は33のソース又はドレインに電気的に接続された配線と同じ工程で形成することができるので、製造工程を増やすことなく、コストの増加を抑制することができる。
下層電極120は、図6に示すように、層間絶縁膜140上に設けられる。下層電極120は、一部が開口部131に露出している。当該露出部分は、上層電極110の下層部112(具体的には、第1下層部112a)によって覆われている。下層電極120の露出部分以外は、平坦化層130によって覆われている。
下層電極120は、図5の太長破線に示すように、平面視形状が略正方形である。下層電極120の平面視形状は、約2mm×2mmである。
[平坦化層]
平坦化層130は、上層電極110と下層電極120との間に積層された絶縁層である。なお、図5では、平坦化層130を斜線の網掛けで示している。また、平坦化層130の端(エッジ)を破線で示している。なお、ドットの網掛けと斜線の網掛けとが重複している領域は、上層電極110と平坦化層130とが平面視において重複している領域を示している。
平坦化層130は、上層電極110と下層電極120との間に積層された絶縁層である。なお、図5では、平坦化層130を斜線の網掛けで示している。また、平坦化層130の端(エッジ)を破線で示している。なお、ドットの網掛けと斜線の網掛けとが重複している領域は、上層電極110と平坦化層130とが平面視において重複している領域を示している。
平坦化層130は、開口部131と、凸部132と、凹部133と有する。つまり、平坦化層130は、凹凸が形成されている。当該凹凸に沿って上層電極110が設けられている。
平坦化層130は、有機EL素子40の陽極41と、薄膜トランジスタ32又は33のソース又はドレインに接続された配線層との間に設けられた平坦化層である。例えば、平坦化層130は、ポリイミドなどの絶縁性樹脂材料から構成される。平坦化層130の膜厚は、例えば、4μm〜5μmである。
平坦化層130を形成するには、例えば、まず、ポリイミド材料から構成される感光性樹脂を塗布し、加熱(プリベーク)する。パターニング(露光及び現像)によって開口部131と凹部133とを形成した後、ポリイミド材料を焼き締める(ポストベーク)ことで、平坦化層130は形成される。このとき、開口部131の平面視における内側において、感光性樹脂が除去されずに残った部分が凸部132に相当する。なお、全面にポリイミド材料を塗布し、焼き締めた後、ドライエッチングにより開口部131などを形成してもよい。
なお、開口部131と、凹部133との形成は、陽極41と配線層とを接続するためのコンタクトホールの形成と同じ工程で行うことができる。したがって、製造工程を増やすことなく、コストの増加を抑制することができる。
開口部131は、下層電極120の少なくとも一部を露出させるように、平坦化層130を積層方向に貫通している。開口部131の底には、上層電極110の第1下層部112aが設けられて、下層電極120の開口部131に露出した部分を覆っている。
開口部131は、検査用端子80の中央部に設けられている。開口部131は、平面視において略正方形である。開口部131は、凹部133に比べて十分に大きな面積を有する。開口部131は、上層電極110又は下層電極120の平面視における面積の50%以上を占める。
凸部132は、平面視において、開口部131の内側に設けられている。凸部132は、平坦化層130の一部をエッチングによって除去することで開口部131を形成する際に、除去せずに残した部分である。図5に示すように、本実施の形態では、開口部131の平面視における内側に4つの凸部132が設けられている。
本実施の形態では、凸部132は、例えば、所定の方向に沿って長く延伸した長尺状の突条である。本実施の形態では、図5に示すように、凸部132は、開口部131の端部に沿って設けられている。具体的には、凸部132は、開口部131の各辺に沿った方向に長い長尺状の突条である。凸部132の延伸方向における長さは、下層電極120の各辺の長さ(例えば、2mm)に略一致する。また、凸部132と開口部131の端部との間に形成される隙間の幅は、例えば、4μmである。
凹部133は、平面視において、下層電極120の外側に設けられている。凹部133は、平坦化層130の上層電極110側の主面(上面)から積層方向に凹んだ凹部である。具体的には、凹部133は、平坦化層130を積層方向に貫通している。凹部133は、さらに、層間絶縁膜140を一部削ることで形成されている。これにより、凹部133の壁面に沿って設けられた上層電極110の接続部113と、平坦化層130及び層間絶縁膜140との接触面積を増やすことができる。よって、上層電極110の剥離をさらに抑制することができる。
凹部133は、例えば、所定の方向に沿って長く延伸した溝である。つまり、凹部133の延伸方向における長さは、短手方向(延伸方向に直交する方向)における幅より長い。本実施の形態では、図5に示すように、凹部133は、下層電極120の端部に沿って設けられている。具体的には、凹部133は、下層電極120の周に沿って設けられた略枠状の溝である。凹部133の枠の一辺の長さは、下層電極120の各辺の長さ(例えば、2mm)に略一致し、凹部133の短手方向における幅は、例えば、4μmである。
凹部133が下層電極120の周に沿って設けられているので、凹部133は、水平方向においていずれの方向に対しても、上層電極110の移動を抑制することができる。
[効果など]
本実施の形態のように、検査用端子80が上層電極110と下層電極120との二層構造を有する場合、上層電極110が下層電極120から剥離しやすいという問題がある。
本実施の形態のように、検査用端子80が上層電極110と下層電極120との二層構造を有する場合、上層電極110が下層電極120から剥離しやすいという問題がある。
剥離の原因としては、例えば、上層電極110と下層電極120との熱膨張率の違いによるストレスがある。また、他の原因として、下層電極120の酸化、若しくは、上層電極110と下層電極120との間での、それぞれを構成する材料(原子)の相互拡散による接着面の変形がある。
上層電極110が剥離した場合、例えば、剥離した導電膜が電源配線70などのその他の配線、又は、ドライバとの接続用の端子などに付着する恐れがある。剥離した導電膜が他の端子などに付着することで、短絡不良が発生するという問題がある。
これに対して、上述したように、本実施の形態に係る検査用端子80は、上層電極110と、下層電極120と、上層電極110と下層電極120との間に積層された絶縁層であって、積層方向に貫通する開口部131を有する平坦化層130とを備え、上層電極110と下層電極120とは、開口部131を介して電気的に接続され、平坦化層130は、開口部131の平面視における内側に設けられた凸部132、及び、開口部131の平面視における外側に設けられた凹部133の少なくとも一方を有し、上層電極110は、凸部132及び凹部133の少なくとも一方の側面に沿って設けられている。
これにより、凸部132及び凹部133の少なくとも一方の側面に沿って上層電極110(具体的には接続部113)が設けられているので、上層電極110の水平方向(積層方向に直交する方向)への移動を抑制することができる。つまり、上層電極110の接続部113がアンカー(錨)、すなわち、移動規制の機能を果たし、上層電極110の剥離の発生を抑制することができる。
さらに、凸部132及び凹部133が形成されない場合に比べて、上層電極110と平坦化層130との接着面積が増加する。例えば、接続部113が凸部132及び凹部133の側面と接着することで、上層電極110の積層方向への移動を抑制することができる。このように、本実施の形態によれば、導電膜の剥離を抑制し、短絡不良などの発生を抑制することができる。
また、開口部131を介して上層電極110と下層電極120とを接触させるので、上層電極110と下層電極120との間で接触抵抗を小さくすることができる。例えば、図5に示したように、平面視において下層電極120の中央部分を大きく露出させる開口部131を形成することで、上層電極110と下層電極120との接触面積を増やすことができ、接触抵抗を小さくすることができる。
また、例えば、本実施の形態では、凹部133は、平坦化層130を積層方向に貫通している。
これにより、凹部133の側面に沿って設けられた上層電極110の接続部113と、平坦化層130との接触面積を増やすことができるので、上層電極110の積層方向への移動を抑制することができる。したがって、上層電極110の剥離を抑制し、短絡不良などの発生を抑制することができる。
また、例えば、本実施の形態では、凹部133は、下層電極120の平面視における外側に設けられている。
これにより、凹部133の側面に沿って設けられた上層電極110の接続部113と、平坦化層130との接触面積を増やすことができるので、上層電極110の積層方向への移動を抑制することができる。したがって、上層電極110の剥離を抑制し、短絡不良などの発生を抑制することができる。
また、例えば、本実施の形態では、凹部133は、下層電極120の平面視における外周に沿って設けられている。
これにより、例えば、凹部133は、下層電極120の外周に沿った枠状の溝として形成することができ、水平方向においていずれの方向に対しても、上層電極110の移動を抑制することができる。したがって、上層電極110の剥離を抑制し、短絡不良などの発生を抑制することができる。
また、例えば、本実施の形態では、平坦化層130は、複数の凸部132を有する。
これにより、凸部132の側面に沿って設けられた上層電極110の接続部113と、平坦化層130との接触面積を増やすことができるので、上層電極110の積層方向への移動を抑制することができる。したがって、上層電極110の剥離を抑制し、短絡不良などの発生を抑制することができる。
また、例えば、本実施の形態では、検査用端子80は、所定の素子(検査用の素子)の電気特性を検査するときにプローブ90が当接される検査用端子であり、下層電極120は、さらに、上記素子に電気的に接続され、プローブ90は、上層電極110の、開口部131の平面視における内側に位置する部分に当接される。
これにより、開口部131内の平坦な部分(第1下層部112a)にプローブ90を当接させることができるので、例えば、プローブ90と上層電極110との接触を安定して行うことができる。したがって、素子の検査の信頼性を高めることができる。
また、例えば、本実施の形態では、上層電極110は、アルミニウムを含み、下層電極120は、銅を含む。
このとき、アルミニウムと銅とは密着性が悪いという問題がある。例えば、下層電極120に含まれる銅原子が上層電極110に含まれるアルミニウム内に拡散しやすく、上層電極110と下層電極120との間の接着面が変形を起こしやすい。つまり、上層電極110が剥離しやすくなる。
これに対して、本実施の形態では、凸部132及び凹部133を設けているので、上層電極110の剥離を抑制することができる。よって、上層電極110及び下層電極120として銅及びアルミニウムを利用する場合は特に、本実施の形態の効果を有利に利用することができる。
また、例えば、本実施の形態に係る有機EL表示パネル10は、検査用端子80と、検査用端子80に電気的に接続された素子を備える表示部とを備える。
これにより、表示部の点灯検査など行うことができる。
また、例えば、表示部は、有機EL素子40並びに薄膜トランジスタ32及び33を備え、上層電極110は、有機EL素子40の陽極41と同じ材料から構成され、下層電極120は、薄膜トランジスタ32及び33のソース又はドレインに電気的に接続された配線と同じ材料から構成される。
これにより、有機EL素子40及び薄膜トランジスタ32と同じ工程で検査用端子80を形成することができる。つまり、検査用端子80を形成するのに、製造工程を増やさなくて済むので、コストの増加を抑制することができる。
(実施の形態1の変形例1)
続いて、実施の形態1の変形例1について説明する。
続いて、実施の形態1の変形例1について説明する。
実施の形態1では、平坦化層130が長尺状の凸部132を備える例について示したが、凸部132の形状はこれに限らない。例えば、図7に示すように、凸部232は、平面視形状が略正方形でもよい。
図7は、本変形例に係る検査用端子81を示す平面図である。
図7に示すように、本変形例に係る検査用端子81では、実施の形態1に係る検査用端子80と比較して、複数の凸部232を有する平坦化層230を備える。
複数の凸部232の平面視形状は、例えば、略正方形であるが、これに限らない。例えば、凸部232の平面視形状は、円形などでもよい。また、複数の凸部232のそれぞれが異なる平面視形状を有してもよい。
複数の凸部232は、例えば、環状に設けられている。図7に示す例では、円環状に設けたが、開口部131の形状に沿って矩形の環状に設けられてもよい。上層電極110は、複数の凸部232を覆うように設けられている。
本変形例においても、複数の凸部232の側面に沿って上層電極110が設けられているので、上層電極110と平坦化層230との接触面積を増加させることができる。したがって、上層電極110の剥離を抑制し、短絡不良などの発生を抑制することができる。
(実施の形態1の変形例2)
続いて、実施の形態1の変形例2について説明する。
続いて、実施の形態1の変形例2について説明する。
実施の形態1では、開口部131の平面視における内側に複数の凸部132を設ける例について示したが、これに限らない。例えば、図8に示すように、凸部132を設けなくてもよい。
図8は、本変形例に係る検査用端子82を示す断面図である。
図8に示すように、本変形例に係る検査用端子82では、実施の形態1に係る検査用端子80と比較して、平坦化層330が凸部132を有しない点が異なっている。
凸部132が形成されていないので、上層電極310の上層部311は、第2上層部111bを備え、第1上層部111aを備えない。
この場合であっても、凹部133は、上層電極310の水平方向の移動を抑制することができる。また、上層電極310の接続部113が凹部133の側面に接着することで、上層電極310の積層方向への移動を抑制することができる。したがって、本変形例によれば、導電膜の剥離を抑制し、短絡不良などの発生を抑制することができる。
(実施の形態1の変形例3)
続いて、実施の形態1の変形例3について説明する。
続いて、実施の形態1の変形例3について説明する。
実施の形態1の変形例2では、下層電極120の平面視における外側に凹部133を設けたが、これに限らない。例えば、図9に示すように、下層電極120の平面視における内側に凹部433を設けてもよい。
図9は、本変形例に係る検査用端子83を示す断面図である。
図9に示すように、本変形例に係る検査用端子83では、実施の形態1の変形例2に係る検査用端子82と比較して、平坦化層430に、新たに凹部433が設けられている点が異なっている。
凹部433は、平面視において、開口部131の外側で、かつ、下層電極120の内側に設けられている。凹部433は、平坦化層430の上層電極310側の主面から積層方向に凹んでおり、平坦化層430を貫通していない。つまり、凹部433の底は、下層電極120ではなく、平坦化層430である。なお、凹部433の平面視形状は、例えば、凹部133と同様に、矩形の枠状である。
この場合であっても、凹部133及び凹部433は、上層電極310の水平方向の移動を抑制することができる。また、上層電極310の接続部113が凹部133及び凹部433の側面に接着することで、上層電極310の積層方向への移動を抑制することができる。したがって、本変形例によれば、導電膜の剥離を抑制し、短絡不良などの発生を抑制することができる。
また、例えば、本実施の形態では、凹部433は、下層電極120の平面視における内側に設けられている。
これにより、凹部433の側面に沿って設けられた上層電極310の接続部113と、平坦化層430との接触面積を増やすことができるので、上層電極310の積層方向への移動を抑制することができる。したがって、上層電極310の剥離を抑制し、短絡不良などの発生を抑制することができる。
なお、本変形例では、凹部133と凹部433とを設けたが、凹部433のみを設けてもよい。また、凹部の数及び形状は限定されず、3以上の凹部を設けてもよい。
(実施の形態2)
続いて、実施の形態2について説明する。
続いて、実施の形態2について説明する。
図10及び図11は、本実施の形態に係る検査用端子500を示す平面図及び断面図である。図11は、検査用端子500の中央を通る断面(図10のB−B断面)を示している。なお、図10及び図11は、検査用端子500の形状を概念的に示しており、実際の寸法及びその大小関係を示すものではない。
図10及び図11に示すように、検査用端子500は、上層電極510と、下層電極120と、平坦化層530とを備える。平坦化層530は、開口部131と、凸部532とを有する。また、検査用端子500は、図11に示すように、層間絶縁膜140上に設けられている。
実施の形態1では、図6に示したように、上層電極110の開口部131に設けられた部分(すなわち、第1下層部112a)にプローブ90が当接される。これに対して、本実施の形態では、図11に示すように、上層電極510の平坦化層530(具体的には、凸部532)上に設けられた部分(すなわち、上層部511)にプローブ90が当接される。
図10に示すように、検査用端子500は、平面視において、略正方形の電極パッドである。例えば、検査用端子500の大きさ、具体的には、上層電極510の大きさは、約2mm×2mmである。なお、検査用端子500の平面視形状は一例であって、これに限らない。例えば、検査用端子500の平面視形状は、矩形、円形又は楕円形などでもよい。
以下では、実施の形態1と異なる点を中心に説明する。
[上層電極]
上層電極510は、プローブ90が当接される導電膜である。上層電極510は、下層電極120と電気的に接続されている。上層電極510の材料、膜厚及び形成方法は実施の形態1と同様である。
上層電極510は、プローブ90が当接される導電膜である。上層電極510は、下層電極120と電気的に接続されている。上層電極510の材料、膜厚及び形成方法は実施の形態1と同様である。
上層電極510は、平坦化層530の主面(上面)と、開口部131及び凸部532に沿って設けられている。具体的には、上層電極510は、上層部511と、下層部512と、接続部513とを有する。
上層部511は、平坦化層530の主面及び凸部532の上面に設けられた部分である。また、平面視において、上層部511の面積は、下層部512の面積より大きい。本実施の形態では、図10及び図11に示すように、上層部511は、第1上層部511aと、第2上層部511bとを有する。なお、図10において、上層部511をドットの網掛けで示している。また、上層部511の平面視における端(エッジ)を実線で示している。
第1上層部511aは、凸部532の上面に設けられた部分である。具体的には、第1上層部511aは、平面視において開口部131の内側に位置する部分、すなわち、下層部512に囲まれた部分である。図10に示すように、第1上層部511aは、検査用端子500の中央部分に位置する略矩形の部分である。第1上層部511aは、平面視において下層部512より面積が大きい。例えば、第1上層部511aは、上層電極510の平面視における面積の50%以上を占める。したがって、第1上層部511aは、上層電極510のうち最もプローブ90を当接させやすい部分であり、図11に示すように、所定の素子の電気特性を検査するときには、第1上層部511aにプローブ90が当接される。
第2上層部511bは、平坦化層530の主面に設けられた部分である。具体的には、第2上層部511bは、平面視において開口部131の外側に位置する部分である。図10に示すように、第2上層部511bは、下層電極120の周、すなわち、略正方形の周に沿って設けられている。
下層部512は、開口部131の底に設けられた部分である。図11に示すように、開口部131が平坦化層530を貫通しているので、下層部512は、下層電極120の開口部131に露出した部分に接触している。つまり、本実施の形態では、上層電極510の下層部512と、下層電極120とが接触することで、上層電極510と下層電極120とが電気的に接続される。なお、図10において、下層部512は、実線で囲まれ、かつ、網掛けが付されていない領域である。
接続部513は、開口部131及び凸部532の側面に沿って設けられた部分である。接続部513は、上層部511と下層部512とを電気的に接続する。接続部513が開口部131及び凸部532の側面に接触することで、上層電極510と平坦化層530との接触面積を増加させることができ、上層電極510の剥離を抑制することができる。
[平坦化層]
平坦化層530は、上層電極510と下層電極120との間に積層された絶縁層である。なお、図10では、平坦化層530を、斜線の網掛けで示している。また、平坦化層530の端(エッジ)を破線で示している。なお、ドットの網掛けと斜線の網掛けとが重複している領域は、上層電極510と平坦化層530とが平面視において重複している領域を示している。
平坦化層530は、上層電極510と下層電極120との間に積層された絶縁層である。なお、図10では、平坦化層530を、斜線の網掛けで示している。また、平坦化層530の端(エッジ)を破線で示している。なお、ドットの網掛けと斜線の網掛けとが重複している領域は、上層電極510と平坦化層530とが平面視において重複している領域を示している。
平坦化層530は、開口部131と、凸部532とを有する。つまり、平坦化層530は、凹凸が形成されている。当該凹凸に沿って上層電極510が設けられている。平坦化層530の材料、膜厚及び形成方法は実施の形態1と同様である。
凸部532は、平面視において、開口部131の内側に設けられている。凸部532は、平坦化層530の一部をエッチングによって除去することで開口部131を形成する際に、除去せずに残した部分である。凸部532の上面は、平坦である。
本実施の形態では、凸部532の平面視における面積は、開口部131の平面視における面積の半分以上である。凸部532の平面視形状は、例えば、開口部131の平面視形状より一回り小さい略正方形である。具体的には、凸部532は、開口部131の端部との間に、所定の幅の溝が枠状に形成されるように、開口部131の平面視における内側に設けられている。このときの溝の枠の一辺の長さは、下層電極120の各辺の長さ(例えば、2mm)に略一致し、溝の短手方向における幅は、例えば、4μmである。溝が下層電極120の周に沿って設けられているので、溝は、水平方向においていずれの方向に対しても、上層電極110の移動を抑制することができる。
[効果など]
実施の形態1でも説明したように、上層電極510と下層電極120とは、接着面の変形などにより剥離しやすいという問題がある。したがって、上層電極510と下層電極120とが接触している部分にプローブ90を当接させた場合、プローブ90が当接することによって上層電極510に傷が付き、上層電極510がさらに剥離されやすくなる。
実施の形態1でも説明したように、上層電極510と下層電極120とは、接着面の変形などにより剥離しやすいという問題がある。したがって、上層電極510と下層電極120とが接触している部分にプローブ90を当接させた場合、プローブ90が当接することによって上層電極510に傷が付き、上層電極510がさらに剥離されやすくなる。
これに対して、上述したように、本実施の形態に係る検査用端子500では、凸部532の平面視における面積は、開口部131の平面視における面積の半分以上である。
これにより、平面視において凸部532の上に形成される上層部511の面積が下層部512の面積より大きいので、プローブ90を上層部511に当接しやすいように構成されている。したがって、下層電極120と接触する下層部512にプローブ90が当接されにくくなり、プローブ90が当接することによる上層電極510の剥離を抑制することができる。
また、例えば、凸部532は検査用端子500の中央部分に設けられるので、検査用端子500の中央部分にプローブ90を当接させることができる。したがって、プローブ90と上層電極510との接触を安定させることができる。
また、例えば、プローブ90は、上層電極510の、凸部532の上面に位置する部分(具体的には、第1上層部511a)に当接される。
これにより、上層電極510の平坦な部分にプローブ90を当接させることができるので、例えば、プローブ90と上層電極510との接触を安定して行うことができる。したがって、素子の検査の信頼性を高めることができる。
(他の実施の形態)
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
そこで、以下では、他の実施の形態を例示する。
例えば、上記の実施の形態では、上層電極110と下層電極120とが直接接触する例について示したが、例えば、上層電極110と下層電極120との間に導電膜が設けられてもよい。
また、例えば、上記の実施の形態では、凸部132及び凹部133が平面視形状が長尺状の突条又は溝部である例について説明したが、これに限らない。例えば、凸部132及び凹部133の平面視形状は、十字状、円形又は正方形などでもよい。例えば、平面視形状が略円形の複数の凸部又は凹部が設けられていてもよい。
また、例えば、上記の実施の形態では、上層電極110がアルミニウムを含み、下層電極120が銅を含む例について示したが、これに限らない。例えば、上層電極110が銅を含み、下層電極120がアルミニウムを含んでもよい。あるいは、上層電極110及び下層電極120としては、アルミニウム及び銅に限らず、その他の金属材料、又は、導電性樹脂材料などから構成されてもよい。
また、例えば、凸部132、凸部232又は凸部532は、開口部131の平面視における端部に接していてもよい。例えば、図11に示すように、B−B断面では、凸部532の両側に溝が形成されているが、溝は、一方のみに形成されてもよい。つまり、上記の実施の形態では、図10に示すように、第1上層部511aと第2上層部511bとは、分離されているが、一部が接続していてもよい。
また、上述した有機EL表示パネル10などについては、例えば、図12に示すフラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示パネルを有するあらゆる電子機器に適用することができる。特に、大画面及び高精細の表示装置に適している。
また、例えば、上記の実施の形態では、検査用端子80が有機EL表示パネル10に利用される例について説明したが、これに限らない。検査用端子80は、液晶表示装置などのアクティブマトリクス基板が用いられる他の表示装置に利用することもできる。また、検査用端子80は、表示装置に限らず、例えば、カメラなどの撮像装置などその他の電子機器に利用することもできる。
また、例えば、上記の実施の形態では、本開示に係る電極端子として、プローブ90が当接されて所定の素子の電気特性を検査するための検査用端子80を例に挙げたが、これに限らない。本開示に係る電極端子は、外部との接続用の端子として利用してもよい。つまり、本開示に係る電極端子は、所定の素子の取り出し電極などでもよい。
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面及び詳細な説明を提供した。
したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示に係る電極端子及び表示パネルは、例えば、表示装置、当該表示装置の検査用端子、及び、当該表示装置の点灯検査などの各種検査方法などに利用することができる。
10 有機EL表示パネル
20 TFT基板
21 バンク
30 画素
30B、30G、30R サブ画素
31 画素回路
32、33 薄膜トランジスタ
32d、33d ドレイン電極
32g、33g ゲート電極
32s、33s ソース電極
34 キャパシタ
40 有機EL素子
41 陽極
42 EL層
43 陰極
50 ゲート配線
60 ソース配線
70 電源配線
80、81、82、83、500 検査用端子(電極端子)
90 プローブ
110、310、510 上層電極
111、311、511 上層部
111a、511a 第1上層部
111b、511b 第2上層部
112、512 下層部
112a 第1下層部
112b 第2下層部
113、513 接続部
120 下層電極
130、230、330、430、530 平坦化層
131 開口部
132、232、532 凸部
133、433 凹部
140 層間絶縁膜
20 TFT基板
21 バンク
30 画素
30B、30G、30R サブ画素
31 画素回路
32、33 薄膜トランジスタ
32d、33d ドレイン電極
32g、33g ゲート電極
32s、33s ソース電極
34 キャパシタ
40 有機EL素子
41 陽極
42 EL層
43 陰極
50 ゲート配線
60 ソース配線
70 電源配線
80、81、82、83、500 検査用端子(電極端子)
90 プローブ
110、310、510 上層電極
111、311、511 上層部
111a、511a 第1上層部
111b、511b 第2上層部
112、512 下層部
112a 第1下層部
112b 第2下層部
113、513 接続部
120 下層電極
130、230、330、430、530 平坦化層
131 開口部
132、232、532 凸部
133、433 凹部
140 層間絶縁膜
Claims (12)
- 上層電極と、
下層電極と、
前記上層電極と前記下層電極との間に積層された絶縁層であって、積層方向に貫通する開口部を有する絶縁層とを備え、
前記上層電極と前記下層電極とは、前記開口部を介して電気的に接続され、
前記絶縁層は、前記開口部の平面視における内側に設けられた凸部、及び、前記開口部の平面視における外側に設けられた凹部の少なくとも一方を有し、
前記上層電極は、前記凸部及び前記凹部の少なくとも一方の側面に沿って設けられている
電極端子。 - 前記凹部は、前記絶縁層を積層方向に貫通している
請求項1に記載の電極端子。 - 前記凹部は、前記下層電極の平面視における外側に設けられている
請求項2に記載の電極端子。 - 前記凹部は、前記下層電極の平面視における内側に設けられている
請求項1に記載の電極端子。 - 前記凹部は、前記下層電極の平面視における外周に沿って設けられている
請求項1〜4のいずれか1項に記載の電極端子。 - 前記絶縁層は、複数の前記凸部を有する
請求項1〜5のいずれか1項に記載の電極端子。 - 前記凸部の平面視における面積は、前記開口部の平面視における面積の半分以上である
請求項1〜5のいずれか1項に記載の電極端子。 - 前記電極端子は、所定の素子の電気特性を検査するときにプローブが当接される検査用端子であり、
前記下層電極は、さらに、前記素子に電気的に接続され、
前記プローブは、前記上層電極の、前記開口部の平面視における内側に位置する部分に当接される
請求項1〜7のいずれか1項に記載の電極端子。 - 前記プローブは、前記上層電極の、前記凸部の上面に位置する部分に当接される
請求項8に記載の電極端子。 - 前記上層電極は、アルミニウムを含み、
前記下層電極は、銅を含む
請求項1〜9のいずれか1項に記載の電極端子。 - 請求項1〜10のいずれか1項に記載の電極端子と、
前記電極端子に電気的に接続された素子を備える表示部とを備える
表示パネル。 - 前記表示部は、有機EL素子及び薄膜トランジスタを備え、
前記上層電極は、前記有機EL素子の陽極と同じ材料から構成され、
前記下層電極は、前記薄膜トランジスタのソース又はドレインに電気的に接続された配線と同じ材料から構成される
請求項10に記載の表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014199155A JP2016072390A (ja) | 2014-09-29 | 2014-09-29 | 電極端子及び表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014199155A JP2016072390A (ja) | 2014-09-29 | 2014-09-29 | 電極端子及び表示パネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016072390A true JP2016072390A (ja) | 2016-05-09 |
Family
ID=55864967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014199155A Pending JP2016072390A (ja) | 2014-09-29 | 2014-09-29 | 電極端子及び表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016072390A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017121245B3 (de) | 2017-09-13 | 2018-12-20 | Westfälische Wilhelms-Universität Münster | Strukturierung von OLED-Schichten und entsprechend strukturierte OLEDs |
-
2014
- 2014-09-29 JP JP2014199155A patent/JP2016072390A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017121245B3 (de) | 2017-09-13 | 2018-12-20 | Westfälische Wilhelms-Universität Münster | Strukturierung von OLED-Schichten und entsprechend strukturierte OLEDs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831461B2 (en) | Display substrate and manufacturing method thereof, display panel and mask | |
JP6310668B2 (ja) | 表示装置及び表示装置の製造方法 | |
JP5593676B2 (ja) | 表示装置および表示装置の製造方法 | |
KR102566090B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
US11164918B2 (en) | Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof | |
JP2016207486A (ja) | 表示装置 | |
JP2007250244A (ja) | エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法 | |
JP6223070B2 (ja) | 有機el表示装置及び有機el表示装置の製造方法 | |
JP2010165612A (ja) | 有機el装置、有機el装置の製造方法、及び電子機器 | |
KR20140015112A (ko) | 표시 패널 및 그 제조 방법 | |
JP5830810B2 (ja) | 表示パネルおよびその製造方法 | |
JP2016072390A (ja) | 電極端子及び表示パネル | |
US9966422B2 (en) | Organic electro-luminescent display device having pixel including fin structure | |
JP2010153171A (ja) | 有機el装置 | |
JP7326470B2 (ja) | 表示装置 | |
KR102294626B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
JP2008010275A (ja) | 画像表示装置 | |
JP2009110865A (ja) | 表示装置 | |
JP2012209095A (ja) | 表示装置およびその製造方法 | |
JP2017096998A (ja) | 表示装置 | |
JP2009020308A (ja) | 有機el表示装置 | |
JP2008218330A (ja) | 有機el表示装置 | |
WO2013118215A1 (ja) | El表示装置の製造方法 | |
JP2007012461A (ja) | 有機el表示素子の製造方法および有機el表示素子 | |
WO2015111119A1 (ja) | 表示装置の製造方法および表示装置 |