JP2016072390A - 電極端子及び表示パネル - Google Patents

Abstract

【課題】導電膜の剥離を抑制することができる電極端子を提供する。【解決手段】検査用端子８０であって、上層電極１１０と、下層電極１２０と、上層電極１１０と下層電極１２０との間に積層された絶縁層であって、積層方向に貫通する開口部１３１を有する平坦化層１３０とを備え、上層電極１１０と下層電極１２０とは、開口部１３１を介して電気的に接続され、平坦化層１３０は、開口部１３１の平面視における内側に設けられた凸部１３２、及び、開口部１３１の平面視における外側に設けられた凹部１３３の少なくとも一方を有し、上層電極１１０は、凸部１３２及び凹部１３３の少なくとも一方の側面に沿って設けられている。【選択図】図６

Description

本開示は、電極端子及び当該電極端子を備える表示パネルに関する。

従来、表示パネルの配線層などに銅（Ｃｕ）を用いる技術が知られている（例えば、特許文献１参照）。特許文献１に記載の半導体装置では、銅を含む導電層から、当該導電層に積層された他の層への銅の拡散を抑制することで、配線抵抗の増加を抑制し、半導体装置の動作を安定させている。

特開２０１１−１００９９４号公報

ところで、半導体装置の動作を安定させるためには、配線層などの導電膜の剥離を抑制することが求められる。導電膜の剥離が発生した場合には、剥離した部分での線切れによる絶縁不良、及び、剥離した導電膜が他の導電層と接触することによる短絡不良などが発生する恐れがある。

そこで、本開示は、導電膜の剥離を抑制することができる電極端子及び当該電極端子を備える表示パネルを提供する。

上記課題を解決するため、本開示に係る電極端子は、上層電極と、下層電極と、前記上層電極と前記下層電極との間に積層された絶縁層であって、積層方向に貫通する開口部を有する絶縁層とを備え、前記上層電極と前記下層電極とは、前記開口部を介して電気的に接続され、前記絶縁層は、前記開口部の平面視における内側に設けられた凸部、及び、前記開口部の平面視における外側に設けられた凹部の少なくとも一方を有し、前記上層電極は、前記凸部及び前記凹部の少なくとも一方の側面に沿って設けられている。

本開示によれば、導電膜の剥離を抑制することができる。

実施の形態１に係る有機ＥＬ表示パネルの一部切り欠き斜視図である。 実施の形態１に係る有機ＥＬ表示パネルのピクセルバンクを示す斜視図である。 実施の形態１に係る有機ＥＬ表示パネルにおける画素回路の構成を示す電気回路図である。 実施の形態１に係る有機ＥＬ表示パネルにおける検査用端子の配置を示す図である。 実施の形態１に係る検査用端子を示す平面図である。 実施の形態１に係る検査用端子を示す断面図である。 実施の形態１の変形例１に係る検査用端子を示す平面図である。 実施の形態１の変形例２に係る検査用端子を示す断面図である。 実施の形態１の変形例３に係る検査用端子を示す断面図である。 実施の形態２に係る検査用端子を示す平面図である。 実施の形態２に係る検査用端子を示す断面図である。 実施の形態に係る有機ＥＬ表示パネルを備える表示装置の一例を示す図である。

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、すでによく知られた事項の詳細説明、及び、実質的に同一の構成に対する重複説明などを省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

なお、発明者らは、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、同じ構成部材については同じ符号を付している。

（実施の形態１）
［有機ＥＬ表示パネル］
まず、本実施の形態に係る検査用端子を備える有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネル１０の構成について、図１及び図２を用いて説明する。図１は、本実施の形態に係る有機ＥＬ表示パネル１０の一部切り欠き斜視図である。図２は、本実施の形態に係る有機ＥＬ表示パネル１０のピクセルバンクを示す斜視図である。

図１に示すように、有機ＥＬ表示パネル１０は、複数個の薄膜トランジスタが配置されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板（ＴＦＴアレイ基板）２０と、下部電極である陽極４１、有機材料からなる発光層であるＥＬ層４２及び透明な上部電極である陰極４３からなる有機ＥＬ素子（発光部）４０との積層構造により構成される。

ＴＦＴ基板２０には複数の画素３０がマトリクス状に配置された表示部が設けられている。各画素３０には、画素回路３１が設けられている。

有機ＥＬ素子４０は、複数の画素３０のそれぞれに対応して形成されており、各画素３０に設けられた画素回路３１によって各有機ＥＬ素子４０の発光の制御が行われる。有機ＥＬ素子４０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化層）の上に形成される。

また、有機ＥＬ素子４０は、陽極４１と陰極４３との間にＥＬ層４２が配置された構成となっている。陽極４１とＥＬ層４２との間にはさらに正孔輸送層が積層形成され、ＥＬ層４２と陰極４３との間にはさらに電子輸送層が積層形成されている。なお、陽極４１と陰極４３との間には、その他の有機機能層が設けられていてもよい。

各画素３０は、それぞれの画素回路３１によって駆動制御される。また、ＴＦＴ基板２０には、画素３０の行方向に沿って配置される複数のゲート配線（走査線）５０と、ゲート配線５０と交差するように画素３０の列方向に沿って配置される複数のソース配線（信号配線）６０と、ソース配線６０と平行に配置される複数の電源配線（図１では省略）とが形成されている。各画素３０は、例えば、直交するゲート配線５０とソース配線６０とによって区画されている。

ゲート配線５０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線６０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路３１に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。

図２に示すように、有機ＥＬ表示パネル１０の各画素３０は、３色（赤色、緑色、青色）のサブ画素３０Ｒ、３０Ｇ、３０Ｂによって構成されており、これらのサブ画素３０Ｒ、３０Ｇ、３０Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている。各サブ画素３０Ｒ、３０Ｇ、３０Ｂは、バンク２１によって互いに分離されている。

バンク２１は、ゲート配線５０に平行に延びる突条と、ソース配線６０に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク２１の開口部）の各々とサブ画素３０Ｒ、３０Ｇ、３０Ｂの各々とが一対一で対応している。なお、本実施の形態において、バンク２１はピクセルバンクとしたが、ラインバンクとしても構わない。

陽極４１は、ＴＦＴ基板２０上の層間絶縁膜（平坦化層）上でかつバンク２１の開口部内に、サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に形成されている。同様に、ＥＬ層４２は、陽極４１上でかつバンク２１の開口部内に、サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に形成されている。透明な陰極４３は、複数のバンク２１上で、かつ、全てのＥＬ層４２（全てのサブ画素３０Ｒ、３０Ｇ、３０Ｂ）を覆うように、連続的に形成されている。

さらに、画素回路３１は、各サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に設けられており、各サブ画素３０Ｒ、３０Ｇ、３０Ｂと、対応する画素回路３１とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素３０Ｒ、３０Ｇ、３０Ｂは、ＥＬ層４２の発光色が異なることを除いて同一の構成である。

ここで、画素３０における画素回路３１の回路構成について、図３を用いて説明する。図３は、本実施の形態に係る有機ＥＬ表示パネル１０における画素回路３１の構成を示す電気回路図である。

図３に示すように、画素回路３１は、駆動素子として動作する薄膜トランジスタ３２と、スイッチング素子として動作する薄膜トランジスタ３３と、対応する画素３０に表示するためのデータを記憶するキャパシタ３４とで構成される。本実施の形態において、薄膜トランジスタ３２は、有機ＥＬ素子４０を駆動するための駆動トランジスタであり、薄膜トランジスタ３３は、画素３０を選択するためのスイッチングトランジスタである。

薄膜トランジスタ３２は、薄膜トランジスタ３３のドレイン電極３３ｄ及びキャパシタ３４の一端に接続されるゲート電極３２ｇと、電源配線７０に接続されるドレイン電極３２ｄと、キャパシタ３４の他端と有機ＥＬ素子４０の陽極４１とに接続されるソース電極３２ｓと、半導体膜（図示せず）とを備える。この薄膜トランジスタ３２は、キャパシタ３４が保持しているデータ電圧に対応する電流を、電源配線７０からソース電極３２ｓを通じて有機ＥＬ素子４０の陽極４１に供給する。これにより、有機ＥＬ素子４０では、陽極４１から陰極４３へと駆動電流が流れてＥＬ層４２が発光する。

薄膜トランジスタ３３は、ゲート配線５０に接続されるゲート電極３３ｇと、ソース配線６０に接続されるソース電極３３ｓと、キャパシタ３４の一端及び薄膜トランジスタ３２のゲート電極３２ｇに接続されるドレイン電極３３ｄと、半導体膜（図示せず）とを備える。この薄膜トランジスタ３３は、接続されたゲート配線５０及びソース配線６０に所定の電圧が印加されると、当該ソース配線６０に印加された電圧がデータ電圧としてキャパシタ３４に保存される。

なお、上記構成の有機ＥＬ表示パネル１０では、ゲート配線５０とソース配線６０との交点に位置する画素３０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素３０（各サブ画素３０Ｒ、３０Ｇ、３０Ｂ）の薄膜トランジスタ３２及び３３によって、対応する有機ＥＬ素子４０が選択的に発光し、所望の画像が表示される。

また、図３に示すように、電源配線７０には、検査用端子８０が電気的に接続されている。検査用端子８０は、本開示に係る電極端子の一例である。検査用端子８０は、例えば電極パッドであり、所定の素子の電気特性を検査するときにプローブが当接される。具体的には、検査用端子８０は、有機ＥＬ表示パネル１０の画素３０の点灯検査（滅点の検出）に用いられる。つまり、検査対象となる素子は、例えば、有機ＥＬ素子４０である。

具体的には、プローブを当てて有機ＥＬ素子４０に電流を流すことで、有機ＥＬ素子４０の発光及び非発光、並びに、発光時の輝度を検出する。これにより、非発光又は輝度が低い場合には、有機ＥＬ素子４０又は電源配線７０が不良であることが分かる。

以下では、本実施の形態に係る検査用端子８０の詳細について説明する。

［検査用端子］
図４は、本実施の形態に係る有機ＥＬ表示パネル１０における検査用端子８０の配置を示す図である。

本実施の形態では、検査用端子８０は、ＴＦＴ基板２０の端部に設けられる。図４に示すように、電源配線７０は、ゲートドライバなどの駆動回路（又は電源回路）に接続されるために、ＴＦＴ基板２０の端部に集約されている。検査用端子８０は、例えば、電源配線７０の近傍に設けられ、複数の電源配線７０に電気的に接続されている。

なお、本実施の形態のように、複数の電源配線７０を１つの検査用端子８０に接続する場合、複数の電源配線７０が電気的に接続される。有機ＥＬ表示パネル１０が画像を表示する場合において、複数の電源配線７０を独立して駆動する必要があるとき、検査用端子８０は、複数の電源配線７０から電気的に切断されていればよい。つまり、検査用端子８０は、検査を行うときに複数の電源配線７０に電気的に接続されていればよく、検査終了後は、電気的に接続されていなくてもよい。例えば、検査用端子８０と複数の電源配線７０のそれぞれとを接続する部分をレーザなどによって焼き切ることで、検査用端子８０を電気的に絶縁する。あるいは、検査用端子８０が設けられた部分を割断などにより物理的に分離することで、検査用端子８０と複数の電源配線７０とを電気的に絶縁してもよい。これにより、複数の電源配線７０を独立して駆動させることができる。

図５及び図６はそれぞれ、本実施の形態に係る検査用端子８０を示す平面図及び断面図である。図６は、検査用端子８０の中央を通る断面（図５のＡ−Ａ断面）を示している。なお、図５及び図６は、検査用端子８０の形状を概念的に示しており、実際の寸法及びその大小関係を示すものではない。他の図においても同様である。

図５及び図６に示すように、検査用端子８０は、上層電極１１０と、下層電極１２０と、平坦化層１３０とを備える。平坦化層１３０には、開口部１３１と、凸部１３２と、凹部１３３とを有する。また、検査用端子８０は、図６に示すように、層間絶縁膜１４０上に設けられている。

なお、層間絶縁膜１４０は、例えば、薄膜トランジスタ３２又は３３のソース又はドレイン電極と、配線層との間に設けられた絶縁層である。層間絶縁膜１４０は、例えば、シリコン酸化膜などから構成される。

図５に示すように、検査用端子８０は、平面視において、略正方形の電極パッドである。例えば、検査用端子８０の大きさ、具体的には、上層電極１１０の大きさは、約２ｍｍ×２ｍｍである。なお、検査用端子８０の平面視形状は一例であって、これに限らない。例えば、検査用端子８０の平面視形状は、矩形、円形又は楕円形などでもよい。

以下では、検査用端子８０が備える各構成部材について、詳細に説明する。

［上層電極］
上層電極１１０は、プローブ９０が当接される導電膜である。上層電極１１０は、下層電極１２０と電気的に接続されている。具体的には、上層電極１１０は、下層電極１２０の、開口部１３１に露出した部分に接触することで、下層電極１２０に電気的に接続されている。

上層電極１１０は、導電性材料から構成され、例えば、アルミニウムを含む金属材料から構成される。上層電極１１０は、例えば、有機ＥＬ素子４０の陽極４１と同じ材料から構成される。上層電極１１０の膜厚は、例えば、陽極４１と同じであり、一例として、１００ｎｍ〜５００ｎｍである。

上層電極１１０は、例えば、アルミニウムなどの金属材料をスパッタリングによって成膜し、パターニングすることで形成される。なお、成膜は、スパッタリングに限らず、蒸着法などその他の方法を用いてもよい。パターニングは、例えば、フォトリソグラフィ及びウェットエッチングによって行われる。上層電極１１０は、有機ＥＬ素子４０の陽極４１と同じ工程で形成することができるので、製造工程を増やすことなく、コストの増加を抑制することができる。

上層電極１１０は、平坦化層１３０の主面（上面）と、開口部１３１、凸部１３２及び凹部１３３とに沿って設けられている。具体的には、図５及び図６に示すように、上層電極１１０は、上層部１１１と、下層部１１２と、接続部１１３とを有する。

上層部１１１は、平坦化層１３０の主面及び凸部１３２の上面に設けられた部分である。本実施の形態では、図５及び図６に示すように、上層部１１１は、第１上層部１１１ａと、第２上層部１１１ｂとを含んでいる。なお、図５において、上層部１１１をドットの網掛けで示している。また、上層部１１１の平面視における端（エッジ）を実線で示している。

第１上層部１１１ａは、凸部１３２の上面に設けられた部分である。具体的には、第１上層部１１１ａは、平面視において開口部１３１の内側に位置する部分である。図５に示すように、略正方形の各辺に対応する位置に、４つの第１上層部１１１ａが設けられている。

第２上層部１１１ｂは、平坦化層１３０の主面に設けられた部分である。具体的には、第２上層部１１１ｂは、平面視において開口部１３１の外側に位置する部分である。図５に示すように、第２上層部１１１ｂは、略正方形の周に沿って略枠状に設けられている。第２上層部１１１ｂは、凹部１３３によって分離されており、図６に示すように、凹部１３３内で、接続部１１３を介して下層部１１２（具体的には、第２下層部１１２ｂ）に接続されている。

下層部１１２は、開口部１３１及び凹部１３３の底に設けられた部分である。本実施の形態では、図５及び図６に示すように、下層部１１２は、第１下層部１１２ａと、第２下層部１１２ｂとを含んでいる。なお、図５において、下層部１１２は、実線で囲まれ、かつ、網掛けが付されていない領域である。

第１下層部１１２ａは、開口部１３１の底に位置し、下層電極１２０に接触する部分である。具体的には、第１下層部１１２ａは、開口部１３１の底に露出した下層電極１２０を覆っている。これにより、上層電極１１０と下層電極１２０とを電気的に接続することができ、かつ、下層電極１２０の酸化を抑制することができる。

図５に示すように、第１下層部１１２ａは、検査用端子８０の中央部分に設けられた略矩形の部分である。具体的には、第１下層部１１２ａは、平面視において第２上層部１１１ｂの最も内側の部分によって囲まれた部分である。

第１下層部１１２ａは、平面視において、上層部１１１よりも面積が大きい。例えば、第１下層部１１２ａは、上層電極１１０の平面視における面積の５０％以上を占める。したがって、第１下層部１１２ａは、上層電極１１０のうち最もプローブ９０を当接させやすい部分であり、図６に示すように、所定の素子の電気特性を検査するときには、第１下層部１１２ａにプローブ９０が当接される。

第２下層部１１２ｂは、凹部１３３の底に設けられた部分である。図６に示すように、凹部１３３が平坦化層１３０を貫通し、かつ、層間絶縁膜１４０の一部を削るように形成されている。このため、第２下層部１１２ｂは、層間絶縁膜１４０に接触している。

接続部１１３は、開口部１３１、凸部１３２及び凹部１３３のそれぞれの側面に沿って設けられた部分である。接続部１１３は、上層部１１１と下層部１１２とを電気的に接続する。接続部１１３が開口部１３１、凸部１３２及び凹部１３３のそれぞれの側面に接触することで、上層電極１１０と平坦化層１３０との接触面積を増加させることができ、上層電極１１０の剥離を抑制することができる。

［下層電極］
下層電極１２０は、上層電極１１０と検査対象となる素子とに電気的に接続された導電膜である。具体的には、下層電極１２０は、図３及び図４に示す電源配線７０に電気的に接続され、電源配線７０を介して有機ＥＬ素子４０などの検査対象となる素子に電気的に接続される。

下層電極１２０は、導電性材料から構成され、例えば、銅を含む金属材料から構成される。下層電極１２０は、例えば、薄膜トランジスタ３２又は３３のソース又はドレインに電気的に接続された配線と同じ材料から構成される。下層電極１２０の膜厚は、例えば、１００ｎｍ〜５００ｎｍである。

下層電極１２０は、例えば、銅などの金属材料をスパッタリングによって成膜し、パターニングすることで形成される。なお、成膜は、スパッタリングに限らず、蒸着法などその他の方法を用いてもよい。パターニングは、例えば、フォトリソグラフィ及びウェットエッチングによって行われる。下層電極１２０は、薄膜トランジスタ３２又は３３のソース又はドレインに電気的に接続された配線と同じ工程で形成することができるので、製造工程を増やすことなく、コストの増加を抑制することができる。

下層電極１２０は、図６に示すように、層間絶縁膜１４０上に設けられる。下層電極１２０は、一部が開口部１３１に露出している。当該露出部分は、上層電極１１０の下層部１１２（具体的には、第１下層部１１２ａ）によって覆われている。下層電極１２０の露出部分以外は、平坦化層１３０によって覆われている。

下層電極１２０は、図５の太長破線に示すように、平面視形状が略正方形である。下層電極１２０の平面視形状は、約２ｍｍ×２ｍｍである。

［平坦化層］
平坦化層１３０は、上層電極１１０と下層電極１２０との間に積層された絶縁層である。なお、図５では、平坦化層１３０を斜線の網掛けで示している。また、平坦化層１３０の端（エッジ）を破線で示している。なお、ドットの網掛けと斜線の網掛けとが重複している領域は、上層電極１１０と平坦化層１３０とが平面視において重複している領域を示している。

平坦化層１３０は、開口部１３１と、凸部１３２と、凹部１３３と有する。つまり、平坦化層１３０は、凹凸が形成されている。当該凹凸に沿って上層電極１１０が設けられている。

平坦化層１３０は、有機ＥＬ素子４０の陽極４１と、薄膜トランジスタ３２又は３３のソース又はドレインに接続された配線層との間に設けられた平坦化層である。例えば、平坦化層１３０は、ポリイミドなどの絶縁性樹脂材料から構成される。平坦化層１３０の膜厚は、例えば、４μｍ〜５μｍである。

平坦化層１３０を形成するには、例えば、まず、ポリイミド材料から構成される感光性樹脂を塗布し、加熱（プリベーク）する。パターニング（露光及び現像）によって開口部１３１と凹部１３３とを形成した後、ポリイミド材料を焼き締める（ポストベーク）ことで、平坦化層１３０は形成される。このとき、開口部１３１の平面視における内側において、感光性樹脂が除去されずに残った部分が凸部１３２に相当する。なお、全面にポリイミド材料を塗布し、焼き締めた後、ドライエッチングにより開口部１３１などを形成してもよい。

なお、開口部１３１と、凹部１３３との形成は、陽極４１と配線層とを接続するためのコンタクトホールの形成と同じ工程で行うことができる。したがって、製造工程を増やすことなく、コストの増加を抑制することができる。

開口部１３１は、下層電極１２０の少なくとも一部を露出させるように、平坦化層１３０を積層方向に貫通している。開口部１３１の底には、上層電極１１０の第１下層部１１２ａが設けられて、下層電極１２０の開口部１３１に露出した部分を覆っている。

開口部１３１は、検査用端子８０の中央部に設けられている。開口部１３１は、平面視において略正方形である。開口部１３１は、凹部１３３に比べて十分に大きな面積を有する。開口部１３１は、上層電極１１０又は下層電極１２０の平面視における面積の５０％以上を占める。

凸部１３２は、平面視において、開口部１３１の内側に設けられている。凸部１３２は、平坦化層１３０の一部をエッチングによって除去することで開口部１３１を形成する際に、除去せずに残した部分である。図５に示すように、本実施の形態では、開口部１３１の平面視における内側に４つの凸部１３２が設けられている。

本実施の形態では、凸部１３２は、例えば、所定の方向に沿って長く延伸した長尺状の突条である。本実施の形態では、図５に示すように、凸部１３２は、開口部１３１の端部に沿って設けられている。具体的には、凸部１３２は、開口部１３１の各辺に沿った方向に長い長尺状の突条である。凸部１３２の延伸方向における長さは、下層電極１２０の各辺の長さ（例えば、２ｍｍ）に略一致する。また、凸部１３２と開口部１３１の端部との間に形成される隙間の幅は、例えば、４μｍである。

凹部１３３は、平面視において、下層電極１２０の外側に設けられている。凹部１３３は、平坦化層１３０の上層電極１１０側の主面（上面）から積層方向に凹んだ凹部である。具体的には、凹部１３３は、平坦化層１３０を積層方向に貫通している。凹部１３３は、さらに、層間絶縁膜１４０を一部削ることで形成されている。これにより、凹部１３３の壁面に沿って設けられた上層電極１１０の接続部１１３と、平坦化層１３０及び層間絶縁膜１４０との接触面積を増やすことができる。よって、上層電極１１０の剥離をさらに抑制することができる。

凹部１３３は、例えば、所定の方向に沿って長く延伸した溝である。つまり、凹部１３３の延伸方向における長さは、短手方向（延伸方向に直交する方向）における幅より長い。本実施の形態では、図５に示すように、凹部１３３は、下層電極１２０の端部に沿って設けられている。具体的には、凹部１３３は、下層電極１２０の周に沿って設けられた略枠状の溝である。凹部１３３の枠の一辺の長さは、下層電極１２０の各辺の長さ（例えば、２ｍｍ）に略一致し、凹部１３３の短手方向における幅は、例えば、４μｍである。

凹部１３３が下層電極１２０の周に沿って設けられているので、凹部１３３は、水平方向においていずれの方向に対しても、上層電極１１０の移動を抑制することができる。

［効果など］
本実施の形態のように、検査用端子８０が上層電極１１０と下層電極１２０との二層構造を有する場合、上層電極１１０が下層電極１２０から剥離しやすいという問題がある。

剥離の原因としては、例えば、上層電極１１０と下層電極１２０との熱膨張率の違いによるストレスがある。また、他の原因として、下層電極１２０の酸化、若しくは、上層電極１１０と下層電極１２０との間での、それぞれを構成する材料（原子）の相互拡散による接着面の変形がある。

上層電極１１０が剥離した場合、例えば、剥離した導電膜が電源配線７０などのその他の配線、又は、ドライバとの接続用の端子などに付着する恐れがある。剥離した導電膜が他の端子などに付着することで、短絡不良が発生するという問題がある。

これに対して、上述したように、本実施の形態に係る検査用端子８０は、上層電極１１０と、下層電極１２０と、上層電極１１０と下層電極１２０との間に積層された絶縁層であって、積層方向に貫通する開口部１３１を有する平坦化層１３０とを備え、上層電極１１０と下層電極１２０とは、開口部１３１を介して電気的に接続され、平坦化層１３０は、開口部１３１の平面視における内側に設けられた凸部１３２、及び、開口部１３１の平面視における外側に設けられた凹部１３３の少なくとも一方を有し、上層電極１１０は、凸部１３２及び凹部１３３の少なくとも一方の側面に沿って設けられている。

これにより、凸部１３２及び凹部１３３の少なくとも一方の側面に沿って上層電極１１０（具体的には接続部１１３）が設けられているので、上層電極１１０の水平方向（積層方向に直交する方向）への移動を抑制することができる。つまり、上層電極１１０の接続部１１３がアンカー（錨）、すなわち、移動規制の機能を果たし、上層電極１１０の剥離の発生を抑制することができる。

さらに、凸部１３２及び凹部１３３が形成されない場合に比べて、上層電極１１０と平坦化層１３０との接着面積が増加する。例えば、接続部１１３が凸部１３２及び凹部１３３の側面と接着することで、上層電極１１０の積層方向への移動を抑制することができる。このように、本実施の形態によれば、導電膜の剥離を抑制し、短絡不良などの発生を抑制することができる。

また、開口部１３１を介して上層電極１１０と下層電極１２０とを接触させるので、上層電極１１０と下層電極１２０との間で接触抵抗を小さくすることができる。例えば、図５に示したように、平面視において下層電極１２０の中央部分を大きく露出させる開口部１３１を形成することで、上層電極１１０と下層電極１２０との接触面積を増やすことができ、接触抵抗を小さくすることができる。

また、例えば、本実施の形態では、凹部１３３は、平坦化層１３０を積層方向に貫通している。

これにより、凹部１３３の側面に沿って設けられた上層電極１１０の接続部１１３と、平坦化層１３０との接触面積を増やすことができるので、上層電極１１０の積層方向への移動を抑制することができる。したがって、上層電極１１０の剥離を抑制し、短絡不良などの発生を抑制することができる。

また、例えば、本実施の形態では、凹部１３３は、下層電極１２０の平面視における外側に設けられている。

これにより、凹部１３３の側面に沿って設けられた上層電極１１０の接続部１１３と、平坦化層１３０との接触面積を増やすことができるので、上層電極１１０の積層方向への移動を抑制することができる。したがって、上層電極１１０の剥離を抑制し、短絡不良などの発生を抑制することができる。

また、例えば、本実施の形態では、凹部１３３は、下層電極１２０の平面視における外周に沿って設けられている。

これにより、例えば、凹部１３３は、下層電極１２０の外周に沿った枠状の溝として形成することができ、水平方向においていずれの方向に対しても、上層電極１１０の移動を抑制することができる。したがって、上層電極１１０の剥離を抑制し、短絡不良などの発生を抑制することができる。

また、例えば、本実施の形態では、平坦化層１３０は、複数の凸部１３２を有する。

これにより、凸部１３２の側面に沿って設けられた上層電極１１０の接続部１１３と、平坦化層１３０との接触面積を増やすことができるので、上層電極１１０の積層方向への移動を抑制することができる。したがって、上層電極１１０の剥離を抑制し、短絡不良などの発生を抑制することができる。

また、例えば、本実施の形態では、検査用端子８０は、所定の素子（検査用の素子）の電気特性を検査するときにプローブ９０が当接される検査用端子であり、下層電極１２０は、さらに、上記素子に電気的に接続され、プローブ９０は、上層電極１１０の、開口部１３１の平面視における内側に位置する部分に当接される。

これにより、開口部１３１内の平坦な部分（第１下層部１１２ａ）にプローブ９０を当接させることができるので、例えば、プローブ９０と上層電極１１０との接触を安定して行うことができる。したがって、素子の検査の信頼性を高めることができる。

また、例えば、本実施の形態では、上層電極１１０は、アルミニウムを含み、下層電極１２０は、銅を含む。

このとき、アルミニウムと銅とは密着性が悪いという問題がある。例えば、下層電極１２０に含まれる銅原子が上層電極１１０に含まれるアルミニウム内に拡散しやすく、上層電極１１０と下層電極１２０との間の接着面が変形を起こしやすい。つまり、上層電極１１０が剥離しやすくなる。

これに対して、本実施の形態では、凸部１３２及び凹部１３３を設けているので、上層電極１１０の剥離を抑制することができる。よって、上層電極１１０及び下層電極１２０として銅及びアルミニウムを利用する場合は特に、本実施の形態の効果を有利に利用することができる。

また、例えば、本実施の形態に係る有機ＥＬ表示パネル１０は、検査用端子８０と、検査用端子８０に電気的に接続された素子を備える表示部とを備える。

これにより、表示部の点灯検査など行うことができる。

また、例えば、表示部は、有機ＥＬ素子４０並びに薄膜トランジスタ３２及び３３を備え、上層電極１１０は、有機ＥＬ素子４０の陽極４１と同じ材料から構成され、下層電極１２０は、薄膜トランジスタ３２及び３３のソース又はドレインに電気的に接続された配線と同じ材料から構成される。

これにより、有機ＥＬ素子４０及び薄膜トランジスタ３２と同じ工程で検査用端子８０を形成することができる。つまり、検査用端子８０を形成するのに、製造工程を増やさなくて済むので、コストの増加を抑制することができる。

（実施の形態１の変形例１）
続いて、実施の形態１の変形例１について説明する。

実施の形態１では、平坦化層１３０が長尺状の凸部１３２を備える例について示したが、凸部１３２の形状はこれに限らない。例えば、図７に示すように、凸部２３２は、平面視形状が略正方形でもよい。

図７は、本変形例に係る検査用端子８１を示す平面図である。

図７に示すように、本変形例に係る検査用端子８１では、実施の形態１に係る検査用端子８０と比較して、複数の凸部２３２を有する平坦化層２３０を備える。

複数の凸部２３２の平面視形状は、例えば、略正方形であるが、これに限らない。例えば、凸部２３２の平面視形状は、円形などでもよい。また、複数の凸部２３２のそれぞれが異なる平面視形状を有してもよい。

複数の凸部２３２は、例えば、環状に設けられている。図７に示す例では、円環状に設けたが、開口部１３１の形状に沿って矩形の環状に設けられてもよい。上層電極１１０は、複数の凸部２３２を覆うように設けられている。

本変形例においても、複数の凸部２３２の側面に沿って上層電極１１０が設けられているので、上層電極１１０と平坦化層２３０との接触面積を増加させることができる。したがって、上層電極１１０の剥離を抑制し、短絡不良などの発生を抑制することができる。

（実施の形態１の変形例２）
続いて、実施の形態１の変形例２について説明する。

実施の形態１では、開口部１３１の平面視における内側に複数の凸部１３２を設ける例について示したが、これに限らない。例えば、図８に示すように、凸部１３２を設けなくてもよい。

図８は、本変形例に係る検査用端子８２を示す断面図である。

図８に示すように、本変形例に係る検査用端子８２では、実施の形態１に係る検査用端子８０と比較して、平坦化層３３０が凸部１３２を有しない点が異なっている。

凸部１３２が形成されていないので、上層電極３１０の上層部３１１は、第２上層部１１１ｂを備え、第１上層部１１１ａを備えない。

この場合であっても、凹部１３３は、上層電極３１０の水平方向の移動を抑制することができる。また、上層電極３１０の接続部１１３が凹部１３３の側面に接着することで、上層電極３１０の積層方向への移動を抑制することができる。したがって、本変形例によれば、導電膜の剥離を抑制し、短絡不良などの発生を抑制することができる。

（実施の形態１の変形例３）
続いて、実施の形態１の変形例３について説明する。

実施の形態１の変形例２では、下層電極１２０の平面視における外側に凹部１３３を設けたが、これに限らない。例えば、図９に示すように、下層電極１２０の平面視における内側に凹部４３３を設けてもよい。

図９は、本変形例に係る検査用端子８３を示す断面図である。

図９に示すように、本変形例に係る検査用端子８３では、実施の形態１の変形例２に係る検査用端子８２と比較して、平坦化層４３０に、新たに凹部４３３が設けられている点が異なっている。

凹部４３３は、平面視において、開口部１３１の外側で、かつ、下層電極１２０の内側に設けられている。凹部４３３は、平坦化層４３０の上層電極３１０側の主面から積層方向に凹んでおり、平坦化層４３０を貫通していない。つまり、凹部４３３の底は、下層電極１２０ではなく、平坦化層４３０である。なお、凹部４３３の平面視形状は、例えば、凹部１３３と同様に、矩形の枠状である。

この場合であっても、凹部１３３及び凹部４３３は、上層電極３１０の水平方向の移動を抑制することができる。また、上層電極３１０の接続部１１３が凹部１３３及び凹部４３３の側面に接着することで、上層電極３１０の積層方向への移動を抑制することができる。したがって、本変形例によれば、導電膜の剥離を抑制し、短絡不良などの発生を抑制することができる。

また、例えば、本実施の形態では、凹部４３３は、下層電極１２０の平面視における内側に設けられている。

これにより、凹部４３３の側面に沿って設けられた上層電極３１０の接続部１１３と、平坦化層４３０との接触面積を増やすことができるので、上層電極３１０の積層方向への移動を抑制することができる。したがって、上層電極３１０の剥離を抑制し、短絡不良などの発生を抑制することができる。

なお、本変形例では、凹部１３３と凹部４３３とを設けたが、凹部４３３のみを設けてもよい。また、凹部の数及び形状は限定されず、３以上の凹部を設けてもよい。

（実施の形態２）
続いて、実施の形態２について説明する。

図１０及び図１１は、本実施の形態に係る検査用端子５００を示す平面図及び断面図である。図１１は、検査用端子５００の中央を通る断面（図１０のＢ−Ｂ断面）を示している。なお、図１０及び図１１は、検査用端子５００の形状を概念的に示しており、実際の寸法及びその大小関係を示すものではない。

図１０及び図１１に示すように、検査用端子５００は、上層電極５１０と、下層電極１２０と、平坦化層５３０とを備える。平坦化層５３０は、開口部１３１と、凸部５３２とを有する。また、検査用端子５００は、図１１に示すように、層間絶縁膜１４０上に設けられている。

実施の形態１では、図６に示したように、上層電極１１０の開口部１３１に設けられた部分（すなわち、第１下層部１１２ａ）にプローブ９０が当接される。これに対して、本実施の形態では、図１１に示すように、上層電極５１０の平坦化層５３０（具体的には、凸部５３２）上に設けられた部分（すなわち、上層部５１１）にプローブ９０が当接される。

図１０に示すように、検査用端子５００は、平面視において、略正方形の電極パッドである。例えば、検査用端子５００の大きさ、具体的には、上層電極５１０の大きさは、約２ｍｍ×２ｍｍである。なお、検査用端子５００の平面視形状は一例であって、これに限らない。例えば、検査用端子５００の平面視形状は、矩形、円形又は楕円形などでもよい。

以下では、実施の形態１と異なる点を中心に説明する。

［上層電極］
上層電極５１０は、プローブ９０が当接される導電膜である。上層電極５１０は、下層電極１２０と電気的に接続されている。上層電極５１０の材料、膜厚及び形成方法は実施の形態１と同様である。

上層電極５１０は、平坦化層５３０の主面（上面）と、開口部１３１及び凸部５３２に沿って設けられている。具体的には、上層電極５１０は、上層部５１１と、下層部５１２と、接続部５１３とを有する。

上層部５１１は、平坦化層５３０の主面及び凸部５３２の上面に設けられた部分である。また、平面視において、上層部５１１の面積は、下層部５１２の面積より大きい。本実施の形態では、図１０及び図１１に示すように、上層部５１１は、第１上層部５１１ａと、第２上層部５１１ｂとを有する。なお、図１０において、上層部５１１をドットの網掛けで示している。また、上層部５１１の平面視における端（エッジ）を実線で示している。

第１上層部５１１ａは、凸部５３２の上面に設けられた部分である。具体的には、第１上層部５１１ａは、平面視において開口部１３１の内側に位置する部分、すなわち、下層部５１２に囲まれた部分である。図１０に示すように、第１上層部５１１ａは、検査用端子５００の中央部分に位置する略矩形の部分である。第１上層部５１１ａは、平面視において下層部５１２より面積が大きい。例えば、第１上層部５１１ａは、上層電極５１０の平面視における面積の５０％以上を占める。したがって、第１上層部５１１ａは、上層電極５１０のうち最もプローブ９０を当接させやすい部分であり、図１１に示すように、所定の素子の電気特性を検査するときには、第１上層部５１１ａにプローブ９０が当接される。

第２上層部５１１ｂは、平坦化層５３０の主面に設けられた部分である。具体的には、第２上層部５１１ｂは、平面視において開口部１３１の外側に位置する部分である。図１０に示すように、第２上層部５１１ｂは、下層電極１２０の周、すなわち、略正方形の周に沿って設けられている。

下層部５１２は、開口部１３１の底に設けられた部分である。図１１に示すように、開口部１３１が平坦化層５３０を貫通しているので、下層部５１２は、下層電極１２０の開口部１３１に露出した部分に接触している。つまり、本実施の形態では、上層電極５１０の下層部５１２と、下層電極１２０とが接触することで、上層電極５１０と下層電極１２０とが電気的に接続される。なお、図１０において、下層部５１２は、実線で囲まれ、かつ、網掛けが付されていない領域である。

接続部５１３は、開口部１３１及び凸部５３２の側面に沿って設けられた部分である。接続部５１３は、上層部５１１と下層部５１２とを電気的に接続する。接続部５１３が開口部１３１及び凸部５３２の側面に接触することで、上層電極５１０と平坦化層５３０との接触面積を増加させることができ、上層電極５１０の剥離を抑制することができる。

［平坦化層］
平坦化層５３０は、上層電極５１０と下層電極１２０との間に積層された絶縁層である。なお、図１０では、平坦化層５３０を、斜線の網掛けで示している。また、平坦化層５３０の端（エッジ）を破線で示している。なお、ドットの網掛けと斜線の網掛けとが重複している領域は、上層電極５１０と平坦化層５３０とが平面視において重複している領域を示している。

平坦化層５３０は、開口部１３１と、凸部５３２とを有する。つまり、平坦化層５３０は、凹凸が形成されている。当該凹凸に沿って上層電極５１０が設けられている。平坦化層５３０の材料、膜厚及び形成方法は実施の形態１と同様である。

凸部５３２は、平面視において、開口部１３１の内側に設けられている。凸部５３２は、平坦化層５３０の一部をエッチングによって除去することで開口部１３１を形成する際に、除去せずに残した部分である。凸部５３２の上面は、平坦である。

本実施の形態では、凸部５３２の平面視における面積は、開口部１３１の平面視における面積の半分以上である。凸部５３２の平面視形状は、例えば、開口部１３１の平面視形状より一回り小さい略正方形である。具体的には、凸部５３２は、開口部１３１の端部との間に、所定の幅の溝が枠状に形成されるように、開口部１３１の平面視における内側に設けられている。このときの溝の枠の一辺の長さは、下層電極１２０の各辺の長さ（例えば、２ｍｍ）に略一致し、溝の短手方向における幅は、例えば、４μｍである。溝が下層電極１２０の周に沿って設けられているので、溝は、水平方向においていずれの方向に対しても、上層電極１１０の移動を抑制することができる。

［効果など］
実施の形態１でも説明したように、上層電極５１０と下層電極１２０とは、接着面の変形などにより剥離しやすいという問題がある。したがって、上層電極５１０と下層電極１２０とが接触している部分にプローブ９０を当接させた場合、プローブ９０が当接することによって上層電極５１０に傷が付き、上層電極５１０がさらに剥離されやすくなる。

これに対して、上述したように、本実施の形態に係る検査用端子５００では、凸部５３２の平面視における面積は、開口部１３１の平面視における面積の半分以上である。

これにより、平面視において凸部５３２の上に形成される上層部５１１の面積が下層部５１２の面積より大きいので、プローブ９０を上層部５１１に当接しやすいように構成されている。したがって、下層電極１２０と接触する下層部５１２にプローブ９０が当接されにくくなり、プローブ９０が当接することによる上層電極５１０の剥離を抑制することができる。

また、例えば、凸部５３２は検査用端子５００の中央部分に設けられるので、検査用端子５００の中央部分にプローブ９０を当接させることができる。したがって、プローブ９０と上層電極５１０との接触を安定させることができる。

また、例えば、プローブ９０は、上層電極５１０の、凸部５３２の上面に位置する部分（具体的には、第１上層部５１１ａ）に当接される。

これにより、上層電極５１０の平坦な部分にプローブ９０を当接させることができるので、例えば、プローブ９０と上層電極５１０との接触を安定して行うことができる。したがって、素子の検査の信頼性を高めることができる。

（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。

そこで、以下では、他の実施の形態を例示する。

例えば、上記の実施の形態では、上層電極１１０と下層電極１２０とが直接接触する例について示したが、例えば、上層電極１１０と下層電極１２０との間に導電膜が設けられてもよい。

また、例えば、上記の実施の形態では、凸部１３２及び凹部１３３が平面視形状が長尺状の突条又は溝部である例について説明したが、これに限らない。例えば、凸部１３２及び凹部１３３の平面視形状は、十字状、円形又は正方形などでもよい。例えば、平面視形状が略円形の複数の凸部又は凹部が設けられていてもよい。

また、例えば、上記の実施の形態では、上層電極１１０がアルミニウムを含み、下層電極１２０が銅を含む例について示したが、これに限らない。例えば、上層電極１１０が銅を含み、下層電極１２０がアルミニウムを含んでもよい。あるいは、上層電極１１０及び下層電極１２０としては、アルミニウム及び銅に限らず、その他の金属材料、又は、導電性樹脂材料などから構成されてもよい。

また、例えば、凸部１３２、凸部２３２又は凸部５３２は、開口部１３１の平面視における端部に接していてもよい。例えば、図１１に示すように、Ｂ−Ｂ断面では、凸部５３２の両側に溝が形成されているが、溝は、一方のみに形成されてもよい。つまり、上記の実施の形態では、図１０に示すように、第１上層部５１１ａと第２上層部５１１ｂとは、分離されているが、一部が接続していてもよい。

また、上述した有機ＥＬ表示パネル１０などについては、例えば、図１２に示すフラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示パネルを有するあらゆる電子機器に適用することができる。特に、大画面及び高精細の表示装置に適している。

また、例えば、上記の実施の形態では、検査用端子８０が有機ＥＬ表示パネル１０に利用される例について説明したが、これに限らない。検査用端子８０は、液晶表示装置などのアクティブマトリクス基板が用いられる他の表示装置に利用することもできる。また、検査用端子８０は、表示装置に限らず、例えば、カメラなどの撮像装置などその他の電子機器に利用することもできる。

また、例えば、上記の実施の形態では、本開示に係る電極端子として、プローブ９０が当接されて所定の素子の電気特性を検査するための検査用端子８０を例に挙げたが、これに限らない。本開示に係る電極端子は、外部との接続用の端子として利用してもよい。つまり、本開示に係る電極端子は、所定の素子の取り出し電極などでもよい。

以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面及び詳細な説明を提供した。

したがって、添付図面及び詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

本開示に係る電極端子及び表示パネルは、例えば、表示装置、当該表示装置の検査用端子、及び、当該表示装置の点灯検査などの各種検査方法などに利用することができる。

１０ 有機ＥＬ表示パネル
２０ ＴＦＴ基板
２１ バンク
３０ 画素
３０Ｂ、３０Ｇ、３０Ｒ サブ画素
３１ 画素回路
３２、３３ 薄膜トランジスタ
３２ｄ、３３ｄ ドレイン電極
３２ｇ、３３ｇ ゲート電極
３２ｓ、３３ｓ ソース電極
３４ キャパシタ
４０ 有機ＥＬ素子
４１ 陽極
４２ ＥＬ層
４３ 陰極
５０ ゲート配線
６０ ソース配線
７０ 電源配線
８０、８１、８２、８３、５００ 検査用端子（電極端子）
９０ プローブ
１１０、３１０、５１０ 上層電極
１１１、３１１、５１１ 上層部
１１１ａ、５１１ａ 第１上層部
１１１ｂ、５１１ｂ 第２上層部
１１２、５１２ 下層部
１１２ａ 第１下層部
１１２ｂ 第２下層部
１１３、５１３ 接続部
１２０ 下層電極
１３０、２３０、３３０、４３０、５３０ 平坦化層
１３１ 開口部
１３２、２３２、５３２ 凸部
１３３、４３３ 凹部
１４０ 層間絶縁膜

Claims (12)

1. 上層電極と、
   下層電極と、
   前記上層電極と前記下層電極との間に積層された絶縁層であって、積層方向に貫通する開口部を有する絶縁層とを備え、
   前記上層電極と前記下層電極とは、前記開口部を介して電気的に接続され、
   前記絶縁層は、前記開口部の平面視における内側に設けられた凸部、及び、前記開口部の平面視における外側に設けられた凹部の少なくとも一方を有し、
   前記上層電極は、前記凸部及び前記凹部の少なくとも一方の側面に沿って設けられている
   電極端子。
2. 前記凹部は、前記絶縁層を積層方向に貫通している
   請求項１に記載の電極端子。
3. 前記凹部は、前記下層電極の平面視における外側に設けられている
   請求項２に記載の電極端子。
4. 前記凹部は、前記下層電極の平面視における内側に設けられている
   請求項１に記載の電極端子。
5. 前記凹部は、前記下層電極の平面視における外周に沿って設けられている
   請求項１〜４のいずれか１項に記載の電極端子。
6. 前記絶縁層は、複数の前記凸部を有する
   請求項１〜５のいずれか１項に記載の電極端子。
7. 前記凸部の平面視における面積は、前記開口部の平面視における面積の半分以上である
   請求項１〜５のいずれか１項に記載の電極端子。
8. 前記電極端子は、所定の素子の電気特性を検査するときにプローブが当接される検査用端子であり、
   前記下層電極は、さらに、前記素子に電気的に接続され、
   前記プローブは、前記上層電極の、前記開口部の平面視における内側に位置する部分に当接される
   請求項１〜７のいずれか１項に記載の電極端子。
9. 前記プローブは、前記上層電極の、前記凸部の上面に位置する部分に当接される
   請求項８に記載の電極端子。
10. 前記上層電極は、アルミニウムを含み、
    前記下層電極は、銅を含む
    請求項１〜９のいずれか１項に記載の電極端子。
11. 請求項１〜１０のいずれか１項に記載の電極端子と、
    前記電極端子に電気的に接続された素子を備える表示部とを備える
    表示パネル。
12. 前記表示部は、有機ＥＬ素子及び薄膜トランジスタを備え、
    前記上層電極は、前記有機ＥＬ素子の陽極と同じ材料から構成され、
    前記下層電極は、前記薄膜トランジスタのソース又はドレインに電気的に接続された配線と同じ材料から構成される
    請求項１０に記載の表示パネル。

Images