JP2016066662A5 - - Google Patents

Description

ソース電極１４０の電極層１４４は、電極層１４３の上に形成され、パラジウム（Ｐｄ）から主に成る第３の電極層である。電極層１４４は、ソース電極１４０における複数の電極層のうち半導体層１１６から最も離れた最外層である。電極層１４４は、半導体装置１００の外部に露出している。電極層１４４の厚さＢ（Ｚ軸方向の長さ）は、１０ｎｍ以上１０００ｎｍ以下であればよい。ドライエッチングによる接触抵抗の増大を抑制する観点から、電極層１４４の厚さＢ（Ｚ軸方向の長さ）は１０ｎｍ以上であることが好ましく、製造コストを抑制する観点から、電極層１４４の厚さＢは１０００ｎｍ以下であることが好ましい。本実施形態では、電極層１４４の厚さＢは、約５０ｎｍである。ドライエッチングによる接触抵抗の増大を抑制する観点から、電極層１４３の厚さＡと電極層１４４の厚さＢとの比Ａ／Ｂは、０．２５以上４．０以下であることが好ましく、０．３３以上３．３以下であることがいっそう好ましい。本実施形態では、比Ａ／Ｂは１．０である。

Ａ−２．半導体装置の製造方法
図３は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、製造者は、基板１１０の上に半導体層１１２，１１４，１１６を結晶成長によって形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いて半導体層１１２，１１４，１１６を形成する。

図３の説明に戻り、半導体層１１２，１１４，１１６を形成した後（工程Ｐ１１０）、製造者は、ドライエッチングによってトレンチ１２２，１２８およびリセス１２４を形成する（工程Ｐ１１５）。本実施形態では、製造者は、塩素系ガスを用いたドライエッチングによってトレンチ１２２，１２８およびリセス１２４を形成する。

図３の説明に戻り、ソース電極１４０を形成した後（工程Ｐ１３２）、製造者は、ボディ電極１７０を形成する（工程Ｐ１３４）。本実施形態では、製造者は、コンタクトホール１３８から露出している半導体層１１４の上に、パラジウム（Ｐｄ）から主に成る電極層をボディ電極１７０として蒸着によって形成する。本実施形態では、製造者は、自己整合を適用し、コンタクトホール１３８の形成に用いたレジストマスクを、ボディ電極１７０の形成に利用する。他の実施形態では、製造者は、ソース電極１４０を形成する前に、ボディ電極１７０を形成してもよい。

Claims (19)

1. 半導体装置の製造方法であって、
   半導体層の上に複数の電極層を積層した電極を形成する積層工程と、
   前記電極に対して熱処理を行う熱処理工程と
   を備え、
   前記積層工程は、
   アルミニウム（Ａｌ）から主に成る第１の電極層を、前記複数の電極層の１つとして形成する工程と、
   アルミニウム（Ａｌ）より高い融点を有するとともに４５０℃以上の温度でアルミニウム（Ａｌ）と反応する導電性材料、から主に成る第２の電極層を、前記複数の電極層の１つとして、前記第１の電極層の上に形成する工程と、
   パラジウム（Ｐｄ）から主に成る第３の電極層を、前記複数の電極層のうち前記半導体層から最も離れた電極層として、前記第２の電極層の上に形成する工程と
   を含む、半導体装置の製造方法。
2. 前記第２の電極層を形成する工程は、１０ｎｍ以上の厚さで前記第２の電極層を形成する工程である、請求項１に記載の半導体装置の製造方法。
3. 請求項１または請求項２に記載の半導体装置の製造方法であって、
   前記第２の電極層を形成する工程は、
   モリブデン（Ｍｏ）から主に成る電極層と、
   バナジウム（Ｖ）から主に成る電極層と、
   チタン（Ｔｉ）から主に成る電極層と、
   タンタル（Ｔａ）から主に成る電極層と、
   タングステン（Ｗ）から主に成る電極層と、
   ニオブ（Ｎｂ）から主に成る電極層と、
   白金（Ｐｔ）から主に成る電極層と、
   ジルコニウム（Ｚｒ）から主に成る電極層と、
   ハフニウム（Ｈｆ）から主に成る電極層と、
   のうち少なくとも１つの電極層を、前記第２の電極層として形成する工程である、半導体装置の製造方法。
4. 前記第３の電極層を形成する工程は、１０ｎｍ以上の厚さで前記第３の電極層を形成する工程である、請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法。
5. 前記第２の電極層の厚さＡと前記第３の電極層の厚さＢとの比Ａ／Ｂは、０．２５以上４．０以下である、請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法。
6. 前記第２の電極層の厚さＡと前記第３の電極層の厚さＢとの比Ａ／Ｂは、０．３３以上３．３以下である、請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法。
7. 前記積層工程は、前記半導体層の上から、前記半導体層の上に形成された他の電極の上にわたって、前記電極を形成する工程である、請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法。
8. 前記積層工程は、窒化ガリウム（ＧａＮ）から主に成る前記半導体層の上に、前記電極を形成する工程である、請求項１から請求項７までのいずれか一項に記載の半導体装置の製造方法。
9. 請求項１から請求項８までのいずれか一項に記載の半導体装置の製造方法であって、
   前記積層工程は、チタン（Ｔｉ）およびバナジウム（Ｖ）の少なくとも一方から主に成る他の電極層を、前記複数の電極層の１つとして、前記半導体層の上に形成する工程を更に含み、
   前記第１の電極層を形成する工程は、前記他の電極層の上に前記第１の電極層を形成する工程である、半導体装置の製造方法。
10. 前記熱処理工程は、１分から１０分の間、前記電極に対して前記熱処理を行う工程である、請求項１から請求項９までのいずれか一項に記載の半導体装置の製造方法。
11. 前記熱処理工程は、４５０℃以上７００℃以下の処理温度で、前記電極に対して前記熱処理を行う工程である、請求項１から請求項１０までのいずれか一項に記載の半導体装置の製造方法。
12. 請求項１から請求項１１までのいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置。
13. 半導体装置であって、
    半導体層と、
    前記半導体層の上に形成された電極と
    を備え、
    前記電極は、
    アルミニウム（Ａｌ）から主に成る第１の電極層と、
    アルミニウム（Ａｌ）より高い融点を有するとともに４５０℃以上の温度でアルミニウム（Ａｌ）と反応する導電性材料、から主に成り、前記第１の電極層の上に積層された第２の電極層と、
    パラジウム（Ｐｄ）から主に成り、前記電極において前記半導体層から最も離れた電極層として、前記第２の電極層の上に積層された第３の電極層と
    を含む、半導体装置。
14. 前記第２の電極層の厚さは１０ｎｍ以上である、請求項１３に記載の半導体装置。
15. 請求項１３または請求項１４に記載の半導体装置であって、
    前記第２の電極層は、
    モリブデン（Ｍｏ）から主に成る電極層と、
    バナジウム（Ｖ）から主に成る電極層と、
    チタン（Ｔｉ）から主に成る電極層と、
    タンタル（Ｔａ）から主に成る電極層と、
    タングステン（Ｗ）から主に成る電極層と、
    ニオブ（Ｎｂ）から主に成る電極層と、
    白金（Ｐｔ）から主に成る電極層と、
    ジルコニウム（Ｚｒ）から主に成る電極層と、
    ハフニウム（Ｈｆ）から主に成る電極層と、
    のうち少なくとも１つの電極層を含む、半導体装置。
16. 前記第３の電極層の厚さは１０ｎｍ以上である、請求項１３から請求項１５までのいずれか一項に記載の半導体装置。
17. 前記電極は、前記半導体層の上に形成された他の電極を覆う、請求項１３から請求項１６までのいずれか一項に記載の半導体装置。
18. 前記半導体層は、窒化ガリウム（ＧａＮ）から主に成る、請求項１３から請求項１７までのいずれか一項に記載の半導体装置。
19. 請求項１３から請求項１８までのいずれか一項に記載の半導体装置であって、
    前記電極は、チタン（Ｔｉ）およびバナジウム（Ｖ）の少なくとも一方から主に成り、前記半導体層の上に形成された他の電極層を、更に含み、
    前記第１の電極層は、前記他の電極層の上に積層されている、半導体装置。