JP2016066644A - 記憶装置の製造方法 - Google Patents

記憶装置の製造方法 Download PDF

Info

Publication number
JP2016066644A
JP2016066644A JP2014193109A JP2014193109A JP2016066644A JP 2016066644 A JP2016066644 A JP 2016066644A JP 2014193109 A JP2014193109 A JP 2014193109A JP 2014193109 A JP2014193109 A JP 2014193109A JP 2016066644 A JP2016066644 A JP 2016066644A
Authority
JP
Japan
Prior art keywords
layer
phase
pmma
phs
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014193109A
Other languages
English (en)
Inventor
敦 日恵野
Atsushi Hieno
敦 日恵野
鋼児 浅川
Kouji Asakawa
鋼児 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014193109A priority Critical patent/JP2016066644A/ja
Priority to US14/842,234 priority patent/US9608203B2/en
Publication of JP2016066644A publication Critical patent/JP2016066644A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】低コスト化する記憶装置の製造方法を提供する。【解決手段】基板１０上に、第１の重合体と、第１の重合体より低い表面エネルギーを有する第２の重合体とを含むブロック共重合体層２０を形成し、ブロック共重合体層２０を熱処理し、ブロック共重合体層２０を、第１の重合体を含み第１の方向に伸長する第１の相２０ａと、第２の重合体を含み第１の方向に伸長する第２の相２０ｂとが、交互に配列するように分離し、第１の相２０ａの表面に、選択的に、第１の方向に伸長する第１の金属配線層１２を形成し、第１の金属配線１２上に電圧の印加により抵抗が変化するメモリ層１６を形成し、メモリ層１６上に、第１の方向と交差する第２の方向に伸長する第２の金属配線層１４を形成する。【選択図】図１

Description

本発明の実施形態は、記憶装置の製造方法に関する。
例えば、不揮発性半導体記憶装置等の記憶装置の低コスト化を実現するためには、メモリセルの寸法を微細化する方法が有力である。しかし、メモリセルの微細化は、技術的に困難になってきている。
そこで、低コスト化を実現するために例えば、リソグラフィ、膜堆積、エッチング等の高コストの工程の工程数を削減することが望まれている。
本発明が解決しようとする課題は、製造コストの低減を実現する記憶装置の製造方法及び金属配線の製造方法を提供することにある。
実施形態の記憶装置の製造方法は、基板上に、第１の重合体と、前記第１の重合体より低い表面エネルギーを有する第２の重合体とを含むブロック共重合体層を形成し、前記ブロック共重合体層を熱処理し、前記ブロック共重合体層を、前記第１の重合体を含み第１の方向に伸長する第１の相と、前記第２の重合体を含み前記第１の方向に伸長する第２の相とが、交互に配列するように分離し、前記第１の相の表面に選択的に、第１の方向に伸長する第１の金属配線層を形成し、前記第１の金属配線上に電圧の印加により抵抗が変化するメモリ層を形成し、前記メモリ層上に、前記第１の方向と交差する第２の方向に伸長する第２の金属配線層を形成する。
第１の実施形態の製造方法で製造される記憶装置の模式図。 第１の実施形態の記憶装置のメモリセルの模式斜視図。 第１の実施形態のメモリ層の有機分子の分子構造の一例を示す図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第２の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第２の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第２の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第２の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第２の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図。 第３の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第３の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第３の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第３の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第４の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第４の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第４の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第４の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。 第４の実施形態の記憶装置の製造方法において、製造途中の金属配線を示す模式断面図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の相対的位置関係を示すために、「上」、「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
以下、図面を参照しつつ実施形態を説明する。
（第１の実施形態）
本実施形態の記憶装置の製造方法は、基板上に、第１の重合体と、第１の重合体より低い表面エネルギーを有する第２の重合体とを含むブロック共重合体層を形成し、ブロック共重合体層を熱処理し、ブロック共重合体層を、第１の重合体を含み第１の方向に伸長する第１の相と、第２の重合体を含み第１の方向に伸長する第２の相とが、交互に配列するように分離し、第１の相の表面に選択的に、第１の方向に伸長する第１の金属配線層を形成し、第１の金属配線上に電圧の印加により抵抗が変化するメモリ層を形成し、メモリ層上に、第１の方向と交差する第２の方向に伸長する第２の金属配線層を形成する。
本実施形態の記憶装置の製造方法は、自己組織化材料であるブロック共重合体を用いてメモリセルアレイの金属配線を形成する。ブロック共重合体を起点として、メモリセルアレイをボトムアップで形成することにより、複雑な工程や高コストの工程を減らすことができ、製造工程が簡略化・低コスト化できる。よって、低コストで記憶装置を製造することが可能となる。
図１は、本実施形態の製造方法で製造される記憶装置の模式図である。図１（ａ）が上面図、図１（ｂ）が図１（ａ）のＡＡ断面図である。また、図２は、本実施形態の記憶装置のメモリセルの模式斜視図である。
本実施形態の記憶装置は、クロスポイント型の有機分子メモリである。記憶装置は、基板１０上に、複数の第１の金属配線層１２、複数の第２の金属配線１４、複数のメモリ層１６を備えている。複数の第１の金属配線層１２、複数の第２の金属配線１４、複数のメモリ層１６が記憶装置のメモリセルアレイを構成する。メモリセルアレイは複数のメモリセルで構成される。
第１の金属配線層１２は、第１の方向に伸長する。第２の金属配線層１４は、第１の方向と交差する第２の方向に伸長する。本実施形態では、第１の方向と第２の方向は直交する。
図１、図２に示すように、第１の金属配線層１２と第２の金属配線層１４との交差部の、第１の金属配線層１２と第２の金属配線層１４との間に、メモリ層１６が設けられる。メモリ層１６は、電圧の印加により抵抗が変化する機能を備える。
基板１０の材料は、特に限定されるものではない。半導体、絶縁体等を適用することが可能である。基板１０は、例えば、トランジスタを形成した回路基板、単結晶シリコンやアモルファスシリコン等の半導体基板である。
第１の金属配線層１２と第２の金属配線層１４の材料は、特に限定されるものではない。原子層堆積（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法又は無電解めっき法により形成できる金属であることが望ましい。例えば、第１の金属配線層１２と第２の金属配線層１４の材料は、タングステン（Ｗ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）等である。
第１の金属配線層１２と第２の金属配線層１４のデザインルールは、例えば、５ｎｍ以上３０ｎｍ以下である。
メモリ層１６は、例えば、第１の金属配線層１２に選択的に化学結合する抵抗変化型分子鎖を有する有機分子を含む有機分子層である。メモリ層１６の膜厚は、例えば、２ｎｍ以上２０ｎｍ以下である。メモリ層１６は、例えば、有機分子の単分子膜である。
図３は、本実施形態のメモリ層の有機分子の分子構造の一例を示す図である。図３に示すように、本実施形態の有機分子層は抵抗変化型分子鎖を含む有機分子で構成されている。抵抗変化型分子鎖の一端が第１の金属配線層１２に化学結合している。
抵抗変化型分子鎖は、４−［２−ｎｉｔｒｏ−５−ａｍｉｎｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌの誘導体である。図３に示す分子構造の抵抗変化型分子鎖は、ツアーワイア（Ｔｏｕｒ ｗｉｒｅ）とも称される。抵抗変化型分子鎖は、一端にリンカーとしてチオール基が存在し、硫黄原子（Ｓ）と、第１の金属配線層１２表面が化学結合している。ここで、リンカーとは化学結合により電極等に対して分子を固定する部位を意味する。
抵抗変化型分子鎖は、電場の有無や電荷の注入により抵抗が変化する機能を備える分子鎖である。例えば、図３に示す分子構造を備える抵抗変化型分子鎖は、両端部の間に電圧を印加することで低抵抗状態と高抵抗状態とを切り替えることが可能である。この抵抗状態の変化を利用することでメモリセルが実現される。
なお、メモリ層１６は、安定したメモリ特性を実現する観点から、電圧の印加により抵抗値が一桁以上変化することが望ましい。
図１に示すように、基板１０と、第１の金属配線層１２との間には、第１のガイド層（ガイド層）１８、ブロック共重合体層２０が設けられる。第１のガイド層１８は、第１の方向に伸長する第１の領域１８ａと、第１の領域１８ａよりも低い表面エネルギーを有し第１の方向に伸長する第２の領域１８ｂとが交互に配列する構造となっている。また、第１のブロック共重合体層（ブロック共重合体層）２０は第１の相２０ａと第２の相２０ｂとに相分離している。第１の相２０ａは第１の重合体を含み、第２の相２０ｂは第２の重合体を含む。第２の重合体は、第１の重合体より低い表面エネルギーを有する。
第１の金属配線層１２の間には、第１の絶縁膜２２が設けられる。また、メモリ層１６の間には、第２の絶縁膜２４が設けられる。
以下、本実施形態の記憶装置の製造方法について説明する。図４−図１６は、本実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図である。図４（ａ）−図１６（ａ）は上面図、図４（ｂ）−図１６（ｂ）は、図４（ａ）−図１６（ａ）のＡＡ断面図である。
まず、基板１０上に第１の方向に伸長する複数の第１の領域１８ａを形成する（図４）。第１の領域１８ａは、例えば、有機材料膜のスピンコート法による塗布と、フォトリソグラフィ及びＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で形成する。基板１０は、半導体基板であり、例えば、単結晶シリコン基板である。第１の領域１８ａは、例えば、ＰＨＳ、Ｐ２ＶＰである。
次に、第１の領域１８ａの間に露出する基板１０表面に、第１の方向に伸長する第２の領域１８ｂを形成する（図５）。第２の領域１８ｂは、第１の領域１８ａよりも低い表面エネルギーを備える。言い換えれば、第１の領域１８ａは、第２の領域１８ｂよりも親水性の程度が高い。厳密には第２の領域１８ｂは、後に形成される第１のブロック共重合体層２０の第１の重合体と第２の重合体のほぼ中間の表面エネルギーの値を有している。
第２の領域１８ｂは、例えば、塗布有機材料膜のスピンコート法による塗布と余剰部分の除去により形成される。第２の領域１８ｂは、例えば、ＰＨＳ−ｒ−ＰＭＭＡ、ＰＳ−ｒ−Ｐ２ＶＰである。
交互に配列する第１の領域１８ａと第２の領域１８ｂが第１のガイド層１８を構成する。ガイド層１８表面に相対的に表面エネルギーの高い第１の領域１８ａと、相対的に表面エネルギーの低い第２の領域１８ｂとが、交互に配列することになる。
なお、第１のガイド層１８は、感光性を有する有機材料膜に変更することで、例えば、リソグラフィ法で第１の領域１８ａ又は第２の領域１８ｂに相当する領域に光を照射することで表面を改質して形成することも可能である。光の照射により、相対的に表面エネルギーの高い第１の領域１８ａと、相対的に表面エネルギーの低い第２の領域１８ｂとが、交互に配列する構造が形成可能である。
次に、第１のガイド層１８上に第１のブロック共重合体層２０を形成する（図６）。第１のブロック共重合体層２０は、第１の重合体と、第１の重合体より低い表面エネルギーを有する第２の重合体とを含む。第１の重合体は、第２の重合体よりも親水性の程度が高い。第１のブロック共重合体層２０は、例えば、スピンコート法による塗布により形成される。
第１の重合体が、側鎖にピリジン環、ヒドロキシル基、カルボキシル基、アミノ基、アミド基、及びイソシアネート基の群から選ばれる官能基を含み、第２の重合体が上記官能基を含まないことが望ましい。また、第１の重合体がポリスチレン誘導体であり、第２の重合体がポリメタクレート誘導体であることが望ましい。
第１のブロック共重合体層２０は、例えば、ポリ４−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体（ＰＨＳ−ｂ−ＰＭＭＡ）、あるいはポリスチレン−ポリ２ビニルピリジンブロック共重合体(ＰＳ−ｂ−Ｐ２ＶＰ)である。前者の場合、第１の重合体がＰＨＳ、第２の重合体がＰＭＭＡである。後者の場合、第１の重合体がＰ２ＶＰ、第２の重合体がＰＳである。
次に、第１のブロック共重合体層２０を熱処理し、第１の相２０ａと第２の相２０ｂとに分離する（図７）。第１の相２０ａは、第１の重合体を含み第１の方向に伸長する。第２の相２０ｂは、第２の重合体を含み第１の方向に伸長する。分離により、第１の相２０ａと第２の相２０ｂとが交互に配列する。
なお、第１の相２０ａと第２の相２０ｂとを安定して分離させる観点から、第１の重合体が第２の領域１８ｂより大きい表面エネルギーを有し、第２の重合体が第２の領域１８ｂより小さい表面エネルギーを有することが望ましい。また、第１の相２０ａと第２の相２０ｂとを安定して分離させる観点から、第１の領域１８ａは第１の重合体に近い表面エネルギーを有し、第２の領域１８ｂは第１の重合体と第２の重合体のほぼ中間の表面エネルギーを有することがより望ましい。そして、第１の相２０ａと第２の相２０ｂとを安定して分離させる観点から、第１の領域１８ａは第１の重合体とほぼ同一の表面エネルギーを有することがさらに望ましい。
次に、第１の相２０ａの表面に選択的に、第１の方向に伸長する第１の金属配線層１２を形成する（図８）。第１の金属配線層１２は、第２の相２０ｂと比較して、表面エネルギーの高い第１の相２０ａの表面に選択的に形成される。
第１の金属配線層１２は、例えば、原子層堆積法又は無電解めっき法により形成される。第１の金属配線層１２の材料は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）等である。
第１の金属配線層１２を形成する前に、第１の相２０ａの表面に膜厚が１ｎｍ以下の金属酸化物膜を形成することも可能である。金属酸化物膜の形成により、第１の相２０ａ上への第１の金属配線層１２の選択成長が容易になる。金属酸化物膜は、例えば、酸化ハフニウム膜、酸化アルミニウム膜等である。
金属酸化物膜の膜厚が上記範囲を超えると、メモリセルの微細化の妨げになるため、望ましくない。なお、金属酸化物膜の膜厚は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により、測定することが可能である。
次に、第１の金属配線層１２の間に、第１の絶縁膜２２を形成する（図９）。第１の絶縁膜２２の形成は、例えば、絶縁膜のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法による堆積と、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法による研磨により形成される。
次に、第１の金属配線層１２及び第１の絶縁膜２２上に第２の方向に伸長する複数の第３の領域２８ａを形成する（図１０）。第３の領域２８ａは、例えば、有機材料膜のスピンコート法による塗布と、フォトリソグラフィ及びＲＩＥで形成する。第３の領域２８ａは、例えば、ＰＨＳ、Ｐ２ＶＰあるいはＰＭＭＡである。
次に、第３の領域２８ａの間に露出する第１の金属配線層１２及び絶縁膜２２表面に、第２の方向に伸長する第４の領域２８ｂを形成する（図１１）。第４の領域２８ｂは、第３の領域２８ａよりも低い表面エネルギーを備える。言い換えれば、第３の領域２８ａは、第４の領域２８ｂよりも親水性の程度が高い。厳密には第３の領域２８ｂは、後に形成される第２のブロック共重合体層３０の第３の重合体と第４の重合体のほぼ中間の表面エネルギーの値を有している。
第４の領域２８ｂは、例えば、塗布有機材料膜のスピンコート法による塗布と余剰部分の除去により形成される。第４の領域２８ｂは、例えば、ＰＨＳ−ｒ−ＰＭＭＡ，ＰＳ−ｒ−Ｐ２ＶＰあるいはＰＳ−ｒ−ＰＭＭＡである。
交互に配列する第３の領域２８ａと第４の領域２８ｂが第２のガイド層２８を構成する。第２のガイド層２８表面に相対的に表面エネルギーの高い第３の領域２８ａと、相対的に表面エネルギーの低い第４の領域２８ｂとが、交互に配列することになる。
次に、第２のガイド層２８上に第２のブロック共重合体層３０を形成する（図１２）。第２のブロック共重合体層３０は、第３の重合体と、第３の重合体より低い表面エネルギーを有する第４の重合体とを含む。第３の重合体は、第４の重合体よりも親水性の程度が高い。第２のブロック共重合体層３０は、例えば、スピンコート法による塗布により形成される。
第２のブロック共重合体層３０は、例えば、ポリ４−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体（ＰＨＳ−ｂ−ＰＭＭＡ）、ポリスチレン−ポリ２ビニルピリジンブロック共重合体(ＰＳ−ｂ−Ｐ２ＶＰ)、あるいはポリスチレン−ポリメチルメタクリレートブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）である。この場合、第３の重合体がＰＨＳ、Ｐ２ＶＰ、ＰＭＭＡ、第４の重合体がＰＭＭＡ、ポリスチレンである。
次に、第２のブロック共重合体層３０を熱処理し、第３の相３０ａと第４の相３０ｂとに分離する（図１３）。第３の相３０ａは、第３の重合体を含み第２の方向に伸長する。第４の相３０ｂは、第４の重合体を含み第２の方向に伸長する。分離により、第３の相３０ａと第４の相３０ｂとが交互に配列する。
次に、第４の相３０ｂを第３の相３０ａに対して選択的に除去する。更に、第４の相３０ｂの下層の第２のガイド層２８を、第２のガイド層２８下層の第１の金属配線層１２と絶縁膜２２の表面が露出するよう除去する（図１４）。第４の相３０ｂと第２のガイド層２８とは、例えば、フッ素系あるいは酸素系のガスを用いたＲＩＥによりエッチングして除去する。
次に、第１の金属配線層１２上に電圧の印加により抵抗が変化するメモリ層１６を形成する（図１５）。メモリ層１６は、第１の金属配線層１２に選択的に化学結合する抵抗変化型分子鎖を有する有機分子を含む有機分子層である。メモリ層１６は、例えば、有機分子の溶液に、第１の金属配線層１２を浸漬することで第１の金属配線層１２上に選択的に形成する。有機分子層は、例えば、ＳＡＭ（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｍｏｎｏｌａｙｅｒ）である。
なお、第１の金属配線層１２を形成した後、メモリ層１６を形成する前に、第１の金属配線層１２上に、原子層堆積法より金属酸化物層を形成しても構わない。金属酸化物層を形成することにより、メモリ層１６の抵抗値や抵抗の安定性を調整することが可能となる。
次に、第１の絶縁膜２２上に、選択的に第２の絶縁膜２４を形成する。第２の絶縁膜２４は、例えば、第１の絶縁膜２２に選択的に化学結合する有機分子を含む有機分子層である。第２の絶縁膜２４は、例えば、有機分子の溶液に、第１の絶縁膜２２を浸漬することで第１の絶縁膜２２上に選択的に形成する。有機分子は、例えば、アルキル鎖を含む有機分子である。
その後、第３の相３０ａの間に露出するメモリ層１６及び第２の絶縁膜２４上に、選択的に第２の金属配線層１４を形成する。第２の金属配線層１４は第２の方向に伸長する。第２の金属配線層１４は、例えば、原子層堆積法又は無電解めっき法により形成される。第２の金属配線層１４の材料は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）等である。
なお、メモリ層１６を形成した後、第２の金属配線層１４を形成する前に、メモリ層１６上に、原子層堆積法より金属酸化物層を形成する形成しても構わない。金属酸化物層を形成することにより、メモリ層１６の抵抗値や抵抗の安定性を調整することが可能となる。
以上の製造方法により、図１に示す記憶装置が製造される。
以下、本実施形態の記憶装置の製造方法の作用及び効果について説明する。
不揮発性半導体記憶装置等の記憶装置の低コスト化を実現するためには、メモリセルの寸法を微細化する方法が有力である。しかし、メモリセルの微細化は、技術的に困難になってきている。特に、高精度なリソグラフィ、金属膜のエッチング等の高コストの工程の工程数を削減することが望まれている。
本実施形態では、自己組織化材料であるブロック共重合体を用いてメモリセルアレイの金属配線を形成する。すなわち、まず、ブロック共重合体の相分離を用いて、デザインルールの小さいライン＆スペースパターンを形成する。このため、デザインルールの小さいパターンを、高精度なリソグラフィを用いずに形成することが可能である。また、ブロック共重合体の相分離を用いて形成されたパターン上に、選択的に第１及び第２の金属配線層１２、１４を形成する。このため、金属膜のエッチングを用いずに微細な第１及び第２の金属配線層１２、１４が形成できる。
ブロック共重合体を起点として、メモリセルアレイをボトムアップで形成することにより、複雑な工程や高コストの工程を減らすことができる。したがって、製造工程が簡略化・低コスト化できる。よって、低いコストで記憶装置を製造することが可能となる。
更に、第２の金属配線層１４の加工用パターンを用いて、第１の金属配線層１２上にメモリ層１６を形成する。したがって、クロスポイント型のメモリセルアレイにおいて、第１の金属配線層１２、メモリ層１６、第２の金属配線層１４をセルフアラインで形成することが可能となる。よって、記憶装置の微細化が実現できる。
以上、本実施形態によれば、記憶装置の製造コストを低減することが可能となる。更に、記憶装置の微細化が実現できる。
（第２の実施形態）
本実施形態の記憶装置の製造方法は、ブロック共重合体層を形成する前に、基板上に、第１の方向に伸長する溝を有するガイド層を形成し、溝内に、ブロック共重合体層を形成する点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１７−図２１は、本実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図である。図１７（ａ）−図２１（ａ）は上面図、図１７（ｂ）−図２１（ｂ）は、図１７（ａ）−図２１（ａ）のＡＡ断面図である。
まず、基板１０上に第１の方向に伸長する複数の絶縁層３６で溝３７を形成する（図１７）。この溝３７と絶縁層３６がガイド層となる。絶縁層３６は、例えば、絶縁膜のＣＶＤ法による堆積と、フォトリソグラフィ及びＲＩＥで形成する。基板１０は、例えば、単結晶シリコン基板である。絶縁層３６は、例えば、シリコン酸化膜である。
次に、絶縁層３６の間に形成される溝３７内に、ブロック共重合体層４０を形成する（図１８）。ブロック共重合体層４０は、第１の重合体と、第１の重合体より低い表面エネルギーを有する第２の重合体とを含む。第１の重合体は、第２の重合体よりも親水性の程度が高い。ブロック共重合体層４０は、例えば、スピンコート法による塗布により形成される。
次に、ブロック共重合体層４０を熱処理し、第１の相４０ａと第２の相４０ｂとに分離する（図１９）。第１の相４０ａは、第１の重合体を含み第１の方向に伸長する。第２の相４０ｂは、第２の重合体を含み第１の方向に伸長する。分離により、第１の相４０ａと第２の相４０ｂとが交互に配列する。
次に、第１の相４０ａの表面に選択的に、第１の方向に伸長する第１の金属配線層１２を形成する（図２０）。第１の金属配線層１２は、第２の相４０ｂと比較して、表面エネルギーの高い第１の相４０ａの表面に選択的に形成される。
次に、第１の金属配線層１２の間に、第１の絶縁膜２２を形成する（図２１）。第１の絶縁膜２２の形成は、例えば、絶縁膜のＣＶＤ法による堆積と、ＣＭＰ法による研磨により形成される。
以後の工程は、第１の実施形態と同様である。
本実施形態によれば、第１の実施形態同様、記憶装置の製造コストを低減することが可能となる。また、記憶装置の微細化が実現できる。
（第３の実施形態）
本実施形態の金属配線の製造方法は、基板上に、第１の重合体と、第１の重合体より低い表面エネルギーを有する第２の重合体とを含むブロック共重合体層を形成し、ブロック共重合体層を熱処理し、ブロック共重合体層を、第１の重合体を含み第１の方向に伸長する第１の相と、第２の重合体を含み第１の方向に伸長する第２の相とが、交互に配列するように分離し、第１の相の表面に選択的に、第１の方向に伸長する金属配線層を形成する。
本実施形態の金属配線の形成方法は、半導体基板上ではなく、絶縁層上に形成されること以外は、第１の実施形態の第１の金属配線層の形成方法と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
本実施形態では、第１の実施形態の記憶装置の第２の金属配線層上に、更に金属配線層を形成する場合を例に説明する。
図２２−図２５は、本実施形態の金属配線の製造方法において、製造途中の金属配線を示す模式図である。
まず、最初に第１の実施形態の記憶装置の第２の金属配線層１４上に、絶縁層３８が形成された基板５０を準備する。絶縁層３８は、例えば、ＣＶＤ法により形成する。絶縁層３８は、例えば、シリコン酸化膜である。
次に、基板５０上、すなわち絶縁層３８の表面に相対的に表面エネルギーの高い第１の領域５８ａと、相対的に表面エネルギーの低い第２の領域５８ｂとが、交互に配列するガイド層５８を形成する（図２２）。
ガイド層５８上にブロック共重合体層６０を形成する（図２３）。ブロック共重合体層６０は、第１の重合体と、第１の重合体より低い表面エネルギーを有する第２の重合体とを含む。
次に、ブロック共重合体層６０を熱処理し、第１の相６０ａと第２の相６０ｂとに分離する（図２４）。第１の相６０ａは、第１の重合体を含み第１の方向に伸長する。第２の相６０ｂは、第２の重合体を含み第１の方向に伸長する。分離により、第１の相６０ａと第２の相６０ｂとが交互に配列する。なお、本実施形態において、第１の方向とは、第１の実施形態の図１（ａ）に図示される方向と同様である。
次に、第１の相６０ａの表面に選択的に、第１の方向に伸長する金属配線層５２を形成する（図２５）。金属配線層５２は、第２の相６０ｂと比較して、表面エネルギーの高い第１の相６０ａの表面に選択的に形成される。
本実施形態によれば、金属配線の製造コストを低減することが可能となる。
なお、本実施形態の金属配線の製造方法は、例えば、ロジックデバイスの配線層や、回路基板上の配線等、基板上に形成される金属配線であれば、広い範囲に適用することが可能である。
（第４の実施形態）
本実施形態の金属配線の製造方法は、ブロック共重合体層６０の第１の相６０ａ上ではなく、第２の相６０ｂが除去された第１の相６０ａの間に、選択的に金属配線層を形成する点で、第３の実施形態と異なっている。
図２６−図２９は、本実施形態の金属配線の製造方法において、製造途中の金属配線を示す模式断面図である。
ガイド層６０の形成までは、第３の実施形態と同様である（図２６）。
次に、第１の相６０ａに対し、第２の相６０ｂを選択的に除去する。この際、第２の相６０ｂの下層の第２のガイド層５８も、下層の絶縁層３８が露出するまで除去する（図２７）。第２の相６０ｂと第２のガイド層５８とは、例えば、フッ素系あるいは酸素系のガスを用いたＲＩＥによりエッチングして除去する。
次に、金属５１を、例えば、ＣＶＤ法、無電解めっき法、ＡＬＤ法等で全面に成膜する（図２８）。次に、例えば、ＣＭＰ法により金属５１を第１の相６０ａの表面が露出するもで研磨する（図２９）。
その後、第１の相６０ａ及び第２のガイド層５８を、ドライエッチング又はウェットエッチングで剥離する（図３０）。以上の工程により、第１の方向に伸長する金属配線層５２を形成する。なお、本実施形態において、第１の方向とは、第１の実施形態の図１（ａ）に図示される方向と同様である。
本実施形態によれば、金属配線の製造コストを低減することが可能となる。
以下、実施例について説明する。
（実施例１）
第１の実施形態の製造方法の具体例を以下説明する。
低圧水銀灯によりＵＶ光を５分間照射してＳｉ基板（基板）表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリ４−ヒドロキシスチレン−ポリメチルメタクリレートランダム共重合体（ＰＨＳ−ｒ−ＰＭＭＡ）の乳酸エチル溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ｒ−ＰＭＭＡは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰＨＳ＝０．５である。
ＰＨＳ−ｒ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＨＳ−ｒ−ＰＭＭＡ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＨＳ−ｒ−ＰＭＭＡを乳酸エチルでリンスする。ＰＨＳ−ｒ−ＰＭＭＡ薄膜の水の接触角を評価すると、ＰＨＳ薄膜の接触角とＰＭＭＡの接触角のほとんど中間値であることが分かる。また、ＰＨＳ−ｒ−ＰＭＭＡ薄膜の膜厚をＡＦＭで評価すると、約５ｎｍであることが確認できる。
次にＰＨＳ−ｒ−ＰＭＭＡ薄膜にＬ＆Ｓのガイドパターンをフォトリソグラフィにて作製する。ＰＨＳ−ｒ−ＰＭＭＡ薄膜上にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。フォトレジスト／ＳＯＧ／ＰＨＳ−ｒ−ＰＭＭＡ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）で現像を行う。
その後、Ｏ２でＲＩＥし、ＳＯＧ層とＰＨＳ−ｒ−ＰＭＭＡ薄膜をフッ素系のガスで基板のＳｉ表面が現れるまでＲＩＥする。そして、ＴＭＹ（Ｔｒｉｍｅｔｈｙｌ−２−ｈｙｄｒｏｘｙｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）でフォトレジストやＳＯＧなどの残渣物を除去する。形成したＰＨＳ−ｒ−ＰＭＭＡ薄膜のパターン（第１の領域）をＳＥＭで観察すると、周期１００ｎｍのＬ＆Ｓ（Ｌｉｎｅ＆Ｓｐａｃｅ）パターンであることが分かる。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉ基板表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリ４−ヒドロキシスチレン（ＰＨＳ−ＯＨ）の乳酸エチル溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ＯＨは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。ＰＨＳ−ＯＨ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＨＳ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＨＳ−ＯＨを乳酸エチルでリンスする。露出していたＳｉ表面が厚さ約５ｎｍのＰＨＳ薄膜（第２の領域）で覆われる。
次にＬ＆Ｓパターンを形成したＰＨＳ−ｒ−ＰＭＭＡ／ＰＨＳ薄膜（第１のガイド層）の上にポリ４−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体（ＰＨＳ−ｂ−ＰＭＭＡ）（第１のブロック共重合体層）の乳酸エチル溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ｂ−ＰＭＭＡは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰＨＳ＝０．５である。
ＰＨＳ−ｂ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＨＳ−ｂ−ＰＭＭＡをＰＨＳ相（第１の相）とＰＭＭＡ相（第２の相）に相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。
続いてＡＬＤにてタングステン（第１の金属配線層）をＰＨＳ相（第１の相）上のみに選択的に成膜を行う。ＰＨＳには、ヒドロキシル基があるため、タングステン前駆体と反応してＰＨＳ相上のみに選択的に成膜することができる。タングステンを形成するための前駆体にＷＦ６とＳｉ２Ｈ６用いて、基板温度１８０℃で成膜を行う。タングステン成膜したＰＨＳ−ｂ−ＰＭＭＡ膜を断面ＳＥＭで観察すると、幅２５ｎｍ、高さ２０ｎｍのタングステンがＰＨＳ相上に選択的に成膜されている。
続いて、ＳｉＯ２（第１の絶縁膜）を成膜し、タングステン層が表面に露出していない状態にする。次にＣＭＰをして、タングステン層が表面に露出するまで平坦化する。
平坦化した後、低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２表面にヒドロキシル基を誘起する。ＵＶ処理後の基板に片末端がヒドロキシル基のＰＨＳ−ｒ−ＰＭＭＡと片末端がチオール基のポＰＨＳ−ｒ−ＰＭＭＡを重量比１：１の割合で混合した乳酸エチル溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いた２種類のＰＨＳ−ｒ−ＰＭＭＡは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰＨＳ＝０．５である。
ＰＨＳ−ｒ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＳｉＯ２表面のヒドロキシル基とＰＨＳ−ｒ−ＰＭＭＡ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＨＳ−ｒ−ＰＭＭＡを乳酸エチルでリンスする。
次にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。
フォトレジスト／ＳＯＧ／ＰＨＳ−ｒ−ＰＭＭＡ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。また、このＬ＆Ｓパターンは、上述したタングステン層のＬ＆Ｓパターンに対して直交している。ＰＥＢを１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨで現像を行う。
その後、ＳＯＧ層とＰＨＳ−ｒ−ＰＭＭＡ薄膜をフッ素系のガスでタングステン表面が現れるまでＲＩＥを行う。そして、ＴＭＹでフォトレジストやＳＯＧなどの残渣物を除去する。ＰＨＳ−ｒ−ＰＭＭＡ薄膜のパターン（第３の領域）が形成される。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２表面にヒドロキシル基を誘起する。ＵＶ処理後の基板に片末端がヒドロキシル基のポリ４−ヒドロキシスチレン（ＰＨＳ−ＯＨ）と片末端がチオール基のポリメチルメタクリレート（ＰＨＳ−ＳＨ）を重量比１：１の割合で混合した乳酸エチル溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いた２種類のＰＨＳは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。ＰＨＳ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＳｉＯ２基板表面のヒドロキシル基とＰＨＳ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＨＳ−ＯＨとＰＨＳ−ＳＨを乳酸エチルでリンスする。露出していたＳｉＯ２とタングステン表面が厚さ約５ｎｍのＰＨＳ薄膜（第４の領域）で覆われる。
次にＬ＆Ｓパターンを形成したＰＨＳ−ｒ−ＰＭＭＡ薄膜（第２のガイド層）の上にＰＨＳ−ｂ−ＰＭＭＡ（第２のブロック共重合体層）の乳酸エチル溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ｂ−ＰＭＭＡは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰＨＳ＝０．５である。
ＰＨＳ−ｂ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＨＳ−ｂ−ＰＭＭＡをＰＨＳ相（第３の相）とＰＭＭＡ相（第４の相）に相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。ただし、形成したＬ＆Ｓパターンは下層のタングステンとＳｉＯ２のＬ＆Ｓパターンに対して直交している。
続いて、ＰＨＳ−ｂ−ＰＭＭＡ薄膜（第２のブロック共重合体層）のＰＭＭＡ相（第４の相）をフッ素系のガスで選択的に除去した後、さらに下層のＰＨＳ−ｒ−ＰＭＭＡ薄膜（第３の領域）とＰＭＭＡ薄膜（第４の領域）をフッ素系のガスでタングステン（第１の金属配線層）表面が現れるまでＲＩＥを行う。
その後、タングステン層上のみに選択的に有機分子層（メモリ層）を形成する。有機分子層に用いる分子は４−［２−ｎｉｔｒｏ−５−ａｍｉｎｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌの誘導体であり、金属層上のみにＳＡＭを形成する。濃度１ｍＭの分子トルエン溶液を調製し、その溶液中に上述のＬ＆Ｓパターン基板を２４ｈ浸漬させる。浸漬させた後、タングステンに吸着していない過剰の分子をトルエンとエタノールでリンスする。分子は片末端にチオール基を有しているためＳｉＯ２層上には吸着せず、タングステン層上のみにＳＡＭを形成する。
続いて片末端にチオール基、もう片末端にヒドロキシル基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成する。濃度１ｍＭのアルキル分子トルエン溶液を調製し、その溶液中に上述の有機分子層形成後のＬ＆Ｓ パターン基板を２４ｈ浸漬させる。浸漬させた後、ＳｉＯ２に吸着していない過剰のアルキル分子をトルエンとエタノールでリンスする。分子は片末端にヒドロキシル基を有しているためＳｉＯ２層上のみに吸着し、もう片末端のチオール基を表面に露出している。
最後にＡＬＤにてタングステン（第２の金属配線層）を有機分子層及びアルキル分子層上のみに選択的に成膜する。タングステンを形成するための前駆体にＷＦ６とＳｉ２Ｈ６用いて、基板温度１８０℃で成膜を行う。周期５０ｎｍのタングステンのＬ＆Ｓパターンが形成される。以上の製造方法で製造される記憶装置をＴＥＭで断面を観察すると、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。なお、有機分子層よりも上部と下部のタングステン層はＬ＆Ｓパターンであり、互いに直交している。
（実施例２）
片末端にアミノ基、もう片末端にヒドロキシル基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成すること以外は、実施例１と同様の製造方法で記憶装置を製造する。製造される記憶装置をＴＥＭで断面を観察すると、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。
（実施例３）
片末端にチオール基、もう片末端にシラノール基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成すること以外は、実施例１と同様の製造方法で記憶装置を製造する。製造される記憶装置をＴＥＭで断面を観察すると、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。
（実施例４）
片末端にアミノ基、もう片末端にシラノール基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成すること以外は、実施例１と同様の製造方法で記憶装置を製造する。製造される記憶装置をＴＥＭで断面を観察すると、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。
（実施例５）
第１の実施形態の製造方法の別の具体例を以下説明する。
低圧水銀灯によりＵＶ光を５分間照射してＳｉ基板表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリスチレン−ポリ２ビニルピリジンランダム共重合体（ＰＳ−ｒ−Ｐ２ＶＰ）のプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｒ−Ｐ２ＶＰは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰ２ＶＰ＝０．５である。
ＰＳ−ｒ−２ＶＰ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＳ−ｒ−Ｐ２ＶＰ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＳ−ｒ−Ｐ２ＶＰを乳酸エチルでリンスする。ＰＳ−ｒ−Ｐ２ＶＰ薄膜の水の接触角を評価すると、ＰＳ薄膜の接触角８７．５°とＰ２ＶＰの接触角の５２．５°のほとんど中間値７０°であることが分かる。また、ＰＳ−ｒ−Ｐ２ＶＰ薄膜の膜厚をＡＦＭで評価すると、約５ｎｍであることが確認できる。
次にＰＳ−ｒ−Ｐ２ＶＰ薄膜にＬ＆Ｓのガイドパターンをフォトリソグラフィにて作製する。ＰＳ−ｒ−Ｐ２ＶＰ薄膜上にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。フォトレジスト／ＳＯＧ／ ＰＳ−ｒ−Ｐ２ＶＰ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。ＰＥＢを１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨで現像を行う。
その後、Ｏ２でＲＩＥし、ＳＯＧ層とＰＳ−ｒ−Ｐ２ＶＰ薄膜をフッ素系のガスで基板のＳｉ表面が現れるまでＲＩＥする。そして、ＴＭＹでフォトレジストやＳＯＧなどの残渣物を除去する。形成したＰＳ−ｒ−Ｐ２ＶＰ薄膜のパターン（第１の領域）をＳＥＭで観察すると、周期１００ｎｍのＬ＆Ｓパターンであることが分かる。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉ基板表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリ２ビニルピリジン（Ｐ２ＶＰ−ＯＨ）のＰＧＭＥＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰ２ＶＰ−ＯＨは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。Ｐ２ＶＰ−ＯＨ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰ２ＶＰ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰ２ＶＰ−ＯＨをＰＧＭＥＡでリンスする。露出していたＳｉ表面が厚さ約５ｎｍのＰＳ薄膜（第２の領域）で覆われる。
次にＬ＆Ｓパターンを形成したＰＳ−ｒ−Ｐ２ＶＰ／Ｐ２ＶＰ薄膜（第１のガイド層）の上にポリスチレン−ポリ２ビニルピリジンブロック共重合体（ＰＳ−ｂ−Ｐ２ＶＰ）（第１のブロック共重合体層）のＰＧＭＥＡ溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｂ−Ｐ２ＶＰは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰ２ＶＰ＝０．５である。
ＰＳ−ｂ−Ｐ２ＶＰ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＳ−ｂ−Ｐ２ＶＰをＰ２Ｖ２相（第１の相）とＰＳ相（第２の相）とに相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。
続いて無電解めっき法にてニッケル（第１の金属配線層）をＰ２ＶＰ相（第１の相）上のみに選択的に成膜を行う。Ｐ２ＶＰには、ピリジン環があるため、無電解めっき溶液中に含まれる塩化パラジウムを選択的に吸着でき、それを触媒としてニッケル前駆体が反応してＰ２ＶＰ相上のみに選択的にニッケルを成膜することができる。ニッケルを形成するための前駆体には硫酸ニッケルを用いて、基板温度７０℃で成膜を行う。ニッケル成膜したＰＳ−ｂ−Ｐ２ＶＰ膜を断面ＳＥＭで観察すると、幅２５ｎｍ、高さ２０ｎｍのニッケルがＰ２ＶＰ相上に選択的に成膜されている。
続いて、ＳｉＯ２（第１の絶縁膜）を成膜し、ニッケル層が表面に露出していない状態にする。次にＣＭＰをして、ニッケル層が表面に露出するまで平坦化する。
平坦化した後、低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２表面にヒドロキシル基を誘起する。ＵＶ処理後の基板に片末端がヒドロキシル基のＰＳ−ｒ−Ｐ２ＶＰと片末端がチオール基のポＰＳ−ｒ−Ｐ２ＶＰを重量比１：１の割合で混合したＰＧＭＥＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いた２種類のＰＳ−ｒ−Ｐ２ＶＰは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰ２ＶＰ＝０．５である。
ＰＳ−ｒ−Ｐ２ＶＰ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＳｉＯ２表面のヒドロキシル基とＰＳ−ｒ−Ｐ２ＶＰ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＳ−ｒ−Ｐ２ＶＰをＰＧＭＥＡでリンスする。
次にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。フォトレジスト／ＳＯＧ／ＰＳ−ｒ−Ｐ２ＶＰ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。また、このＬ＆Ｓパターンは、上述したタングステン層のＬ＆Ｓパターンに対して直交している。ＰＥＢを１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨで現像を行う。
その後、ＳＯＧ層とＰＳ−ｒ−Ｐ２ＶＰ薄膜をフッ素系のガスでタングステン表面が現れるまでＲＩＥを行う。そして、ＴＭＹでフォトレジストやＳＯＧなどの残渣物を除去する。ＰＳ−ｒ−Ｐ２ＶＰ薄膜のパターン（第３の領域）が形成される。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２表面にヒドロキシル基を誘起する。ＵＶ処理後の基板に片末端がヒドロキシル基のポリ２ビニルピリジン（Ｐ２ＶＰ−ＯＨ）と片末端がチオール基のポリ２ビニルピリジン（Ｐ２ＶＰ−ＳＨ）を重量比１：１の割合で混合したＰＧＭＥＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いた２種類のＰ２ＶＰは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。ＰＳ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＳｉＯ２基板表面のヒドロキシル基とＰ２ＶＰ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰ２ＶＰ−ＯＨとＰ２ＶＰ−ＳＨを乳酸エチルでリンスする。露出していたＳｉＯ２とニッケル表面が厚さ約５ｎｍのＰ２ＶＰ薄膜（第４の領域）で覆われる。
次にＬ＆Ｓパターンを形成したＰＳ−ｒ−Ｐ２ＶＰ／Ｐ２ＶＰ薄膜（第２のガイド層）の上にＰＳ−ｂ−Ｐ２ＶＰ（第２のブロック共重合体層）のＰＧＭＥＡ溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｂ−Ｐ２ＶＰは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰ２ＶＰ＝０．５である。
ＰＳ−ｂ−Ｐ２ＶＰ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＳ−ｂ−Ｐ２ＶＰを、Ｐ２Ｖ２相（第３の相）とＰＳ相（第４の相）とに相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。ただし、形成したＬ＆Ｓパターンは下層のニッケルとＳｉＯ２のＬ＆Ｓパターンに対して直交している。
続いて、ＰＳ−ｂ−Ｐ２ＶＰ薄膜のＰ２ＶＰ相（第３の相）をフッ素系のガスで選択的に除去した後、さらに下層のＰＳ−ｒ−Ｐ２ＶＰ薄膜（第３の領域）とＰ２ＶＰ薄膜（第４の領域）をフッ素系のガスでニッケル表面およびＳｉＯ２（第一の絶縁膜）が現れるまでＲＩＥを行う。
その後、ニッケル層上のみに選択的に有機分子層（メモリ層）を形成する。有機分子層に用いる分子は４−［２−ｎｉｔｒｏ−５−ａｍｉｎｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌの誘導体であり、ニッケル層上のみにＳＡＭを形成する。濃度１ｍＭの分子トルエン溶液を調製し、その溶液中に上述のＬ＆Ｓパターン基板を２４ｈ浸漬させる。浸漬させた後、ニッケルに吸着していない過剰の分子をトルエンとエタノールでリンスする。分子は片末端にチオール基を有しているためＳｉＯ２層上には吸着せず、ニッケル層上のみにＳＡＭを形成する。
続いて片末端にチオール基、もう片末端にヒドロキシル基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成する。濃度１ｍＭのアルキル分子トルエン溶液を調製し、その溶液中に上述の有機分子層形成後のＬ＆Ｓパターン基板を２４ｈ浸漬させる。浸漬させた後、ＳｉＯ２に吸着していない過剰のアルキル分子をトルエンとエタノールでリンスする。分子は片末端にヒドロキシル基を有しているためＳｉＯ２層上のみに吸着し、もう片末端のチオール基を表面に露出している。
最後に無電解めっき法にてニッケル（第２の金属配線層）を有機分子層及びアルキル分子層上のみに選択的に成膜する。ッケルを形成するための前駆体には硫酸ニッケルを用いて、基板温度７０℃で成膜を行う。周期５０ｎｍのニッケルのＬ＆Ｓパターンが形成される。以上の製造方法で製造される記憶装置をＴＥＭで断面を観察すると、ニッケル層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。なお、有機分子層よりも上部と下部のニッケル層はＬ＆Ｓパターンであり、互いに直交している。
（実施例６）
実施例５において、ＳＯＧ層とＰＳ−ｒ−Ｐ２ＶＰ薄膜をフッ素系のガスでタングステン表面が現れるまでＲＩＥを行い、ＰＳ−ｒ−Ｐ２ＶＰ薄膜のパターン（第３の領域）を形成した後、有機分子層（メモリ層）を形成するまでの製造方法を下記の方法に置き換える以外は、実施例５と同様の製造方法で記憶装置を製造する。
ＰＳ−ｒ−ＰＭＭＡ薄膜のパターン（第３の領域）が形成される。さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２表面にヒドロキシル基を誘起する。ＵＶ処理後の基板に片末端がヒドロキシル基のＰＭＭＡ−ＯＨと片末端がチオール基のＰＭＭＡ−ＳＨを重量比１：１の割合で混合したＰＧＭＥＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いた２種類のＰＭＭＡは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。ＰＳ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＳｉＯ２基板表面のヒドロキシル基とＰＭＭＡ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＭＭＡ−ＯＨとＰＭＭＡ−ＳＨを乳酸エチルでリンスする。露出していたＳｉＯ２とニッケル表面が厚さ約５ｎｍのＰＭＭＡ薄膜（第４の領域）で覆われる。
次にＬ＆Ｓパターンを形成したＰＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（第２のガイド層）の上にＰＳ−ｂ−ＰＭＭＡ（第２のブロック共重合体層）のＰＧＭＥＡ溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｂ−ＰＭＭＡは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰＭＭＡ＝０．５である。
ＰＳ−ｂ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＳ−ｂ−ＰＭＭＡを、ＰＭＭＡ相（第３の相）とＰＳ相（第４の相）とに相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。ただし、形成したＬ＆Ｓパターンは下層のニッケルとＳｉＯ２のＬ＆Ｓパターンに対して直交している。
続いて、ＰＳ−ｂ−ＰＭＭＡ薄膜のＰＭＭＡ相（第３の相）をフッ素系のガスで選択的に除去した後、さらに下層のＰＳ−ｒ−ＰＭＭＡ薄膜（第３の領域）とＰＭＭＡ薄膜（第４の領域）をフッ素系のガスでニッケル表面が現れるまでＲＩＥを行う。
その後、ニッケル層上のみに選択的に有機分子層（メモリ層）を形成する以降は実施例５と同様である。以上の製造方法で製造される記憶装置をＴＥＭで断面を観察すると、ニッケル層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。
（実施例７）
片末端にアミノ基、もう片末端にヒドロキシル基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成すること以外は、実施例５と同様の製造方法で記憶装置を製造する。製造される記憶装置をＴＥＭで断面を観察すると、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。
（実施例８）
片末端にチオール基、もう片末端にシラノール基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成すること以外は、実施例５と同様の製造方法で記憶装置を製造する。製造される記憶装置をＴＥＭで断面を観察すると、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。
（実施例９）
片末端にアミノ基、もう片末端にシラノール基を有した炭素数８個のアルキル分子を用いてＳｉＯ２上のみにアルキル分子層（第２の絶縁膜）を形成すること以外は、実施例１と同様の製造方法で記憶装置を製造する。製造される記憶装置をＴＥＭで断面を観察すると、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。
（実施例１０）
第２の実施形態の製造方法の具体例を以下説明する。
まず、Ｓｉ基板（基板）表面にＣＶＤ法による堆積と、フォトリソグラフィ及びＲＩＥでＳｉＯ２を用いた溝を形成する。溝の幅は５００ｎｍ、深さは５０ｎｍとする。
次に、溝３７に、ＰＳ−ｂ−Ｐ２Ｖ２（第２のブロック共重合体層）を成膜する。なお、用いたＰＳ−ｂ−Ｐ２Ｖ２は分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰ２Ｖ２＝０．２５である。
その後、熱処理により、ＰＳ−ｂ−Ｐ２Ｖ２をＰ２Ｖ２相（第１の相）とＰＳ相（第２の相）に相分離させる。
次に、無電解めっき法にてニッケル（第１の金属配線層）をＰ２ＶＰ相（第１の相）上のみに選択的に成膜を行う。ニッケル成膜したＰＳ−ｂ−Ｐ２ＶＰ膜を断面ＳＥＭで観察すると、幅２５ｎｍ、高さ２０ｎｍのニッケルがＰ２ＶＰ相上に選択的に成膜されている。
続いて、ＳｉＯ２（第１の絶縁膜）を成膜し、ニッケル層が表面に露出していない状態にする。次にＣＭＰをして、ニッケル層が表面に露出するまで平坦化する。
その後、実施例２と同様の方法で記憶装置を製造する。以上の製造方法で製造される記憶装置をＴＥＭで断面を観察すると、ニッケル層に挟まれた厚さ２ｎｍ程度の有機分子層が確認できる。なお、有機分子層よりも上部と下部のニッケル層はＬ＆Ｓパターンであり、互いに直交している。
（実施例１１）
第３の実施形態の製造方法の具体例を以下説明する。
実施例１と同様の製造方法で、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層を有する記憶装置を形成する。
さらに、上層のタングステン層（第２の金属配線層）上に、ＳｉＯ２（絶縁層）を形成する。
低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２（絶縁層）表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリ４−ヒドロキシスチレン−ポリメチルメタクリレートランダム共重合体（ＰＨＳ−ｒ−ＰＭＭＡ）の乳酸エチル溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ｒ−ＰＭＭＡは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰＨＳ＝０．５である。
ＰＨＳ−ｒ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＨＳ−ｒ−ＰＭＭＡ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＨＳ−ｒ−ＰＭＭＡを乳酸エチルでリンスする。ＰＨＳ−ｒ−ＰＭＭＡ薄膜の水の接触角を評価すると、ＰＨＳ薄膜の接触角とＰＭＭＡの接触角のほとんど中間値であることが分かる。また、ＰＨＳ−ｒ−ＰＭＭＡ薄膜の膜厚をＡＦＭで評価すると、約５ｎｍであることが確認できる。
次にＰＨＳ−ｒ−ＰＭＭＡ薄膜にＬ＆Ｓのガイドパターンをフォトリソグラフィにて作製する。ＰＨＳ−ｒ−ＰＭＭＡ薄膜上にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。フォトレジスト／ＳＯＧ／ＰＨＳ−ｒ−ＰＭＭＡ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）で現像を行う。
その後、Ｏ２でＲＩＥし、ＳＯＧ層とＰＨＳ−ｒ−ＰＭＭＡ薄膜をフッ素系のガスで基板のＳｉ表面が現れるまでＲＩＥする。そして、ＴＭＹ（Ｔｒｉｍｅｔｈｙｌ−２−ｈｙｄｒｏｘｙｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）でフォトレジストやＳＯＧなどの残渣物を除去する。形成したＰＨＳ−ｒ−ＰＭＭＡ薄膜のパターン（第１の領域）をＳＥＭで観察すると、周期１００ｎｍのＬ＆Ｓ（Ｌｉｎｅ＆Ｓｐａｃｅ）パターンであることが分かる。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２（絶縁層）表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉＯ２（絶縁層）に片末端がヒドロキシル基のポリ４−ヒドロキシスチレン（ＰＨＳ−ＯＨ）の乳酸エチル溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ＯＨは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。ＰＨＳ−ＯＨ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＨＳ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＨＳ−ＯＨを乳酸エチルでリンスする。露出していたＳｉ表面が厚さ約５ｎｍのＰＨＳ薄膜（第２の領域）で覆われる。
次にＬ＆Ｓパターンを形成したＰＨＳ−ｒ−ＰＭＭＡ／ＰＨＳ薄膜（ガイド層）の上にポリ４−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体（ＰＨＳ−ｂ−ＰＭＭＡ）（ブロック共重合体層）の乳酸エチル溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ｂ−ＰＭＭＡは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰＨＳ＝０．５である。
ＰＨＳ−ｂ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＨＳ−ｂ−ＰＭＭＡをＰＨＳ相（第１の相）とＰＭＭＡ相（第２の相）に相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。
続いてＡＬＤにてタングステン（第３の金属配線層）をＰＨＳ相（第１の相）上のみに選択的に成膜を行う。ＰＨＳには、ヒドロキシル基があるため、タングステン前駆体と反応してＰＨＳ相上のみに選択的に成膜することができる。タングステンを形成するための前駆体にＷＦ６とＳｉ２Ｈ６用いて、基板温度１８０℃で成膜を行う。タングステン成膜したＰＨＳ−ｂ−ＰＭＭＡ膜を断面ＳＥＭで観察すると、幅２５ｎｍ、高さ２０ｎｍのタングステンがＰＨＳ相上に選択的に成膜されている。
（実施例１２）
第３の実施形態の製造方法の具体例を以下説明する。
実施例５と同様の製造方法で、タングステン層に挟まれた厚さ２ｎｍ程度の有機分子層を有する記憶装置を形成する。
さらに、上層のタングステン層（第２の金属配線層）上に、ＳｉＯ２（絶縁層）を形成する。
低圧水銀灯によりＵＶ光を５分間照射してＳｉ基板表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリスチレン−ポリ２ビニルピリジンランダム共重合体（ＰＳ−ｒ−Ｐ２ＶＰ）のプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｒ−Ｐ２ＶＰは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰ２ＶＰ＝０．５である。
ＰＳ−ｒ−２ＶＰ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＳ−ｒ−Ｐ２ＶＰ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＳ−ｒ−Ｐ２ＶＰを乳酸エチルでリンスする。ＰＳ−ｒ−Ｐ２ＶＰ薄膜の水の接触角を評価すると、ＰＳ薄膜の接触角８７．５°とＰ２ＶＰの接触角の５２．５°のほとんど中間値70°であることが分かる。また、ＰＳ−ｒ−Ｐ２ＶＰ薄膜の膜厚をＡＦＭで評価すると、約５ｎｍであることが確認できる。
次にＰＳ−ｒ−Ｐ２ＶＰ薄膜にＬ＆Ｓのガイドパターンをフォトリソグラフィにて作製する。ＰＳ−ｒ−Ｐ２ＶＰ薄膜上にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。フォトレジスト／ＳＯＧ／ ＰＳ−ｒ−Ｐ２ＶＰ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。ＰＥＢを１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨで現像を行う。
その後、Ｏ２でＲＩＥし、ＳＯＧ層とＰＳ−ｒ−Ｐ２ＶＰ薄膜をフッ素系のガスで基板のＳｉ表面が現れるまでＲＩＥする。そして、ＴＭＹでフォトレジストやＳＯＧなどの残渣物を除去する。形成したＰＳ−ｒ−Ｐ２ＶＰ薄膜のパターン（第１の領域）をＳＥＭで観察すると、周期１００ｎｍのＬ＆Ｓパターンであることが分かる。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉ基板表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリ２ビニルピリジン（Ｐ２ＶＰ−ＯＨ）のＰＧＭＥＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰ２ＶＰ−ＯＨは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。Ｐ２ＶＰ−ＯＨ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰ２ＶＰ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰ２ＶＰ−ＯＨをＰＧＭＥＡでリンスする。露出していたＳｉ表面が厚さ約５ｎｍのＰＳ薄膜（第２の領域）で覆われる。
次にＬ＆Ｓパターンを形成したＰＳ−ｒ−Ｐ２ＶＰ／Ｐ２ＶＰ薄膜（第１のガイド層）の上にポリスチレン−ポリ２ビニルピリジンブロック共重合体（ＰＳ−ｂ−Ｐ２ＶＰ）（第１のブロック共重合体層）のＰＧＭＥＡ溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｂ−Ｐ２ＶＰは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰ２ＶＰ＝０．５である。
ＰＳ−ｂ−Ｐ２ＶＰ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＳ−ｂ−Ｐ２ＶＰをＰ２Ｖ２相（第１の相）とＰＳ相（第２の相）とに相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。
続いて無電解めっき法にてニッケル（第３の金属配線層）をＰ２ＶＰ相（第１の相）上のみに選択的に成膜を行う。Ｐ２ＶＰには、ピリジン環があるため、無電解めっき溶液中に含まれる塩化パラジウムを選択的に吸着でき、それを触媒としてニッケル前駆体が反応してＰ２ＶＰ相上のみに選択的にニッケルを成膜することができる。ニッケルを形成するための前駆体には硫酸ニッケルを用いて、基板温度７０℃で成膜を行う。ニッケル成膜したＰＳ−ｂ−Ｐ２ＶＰ膜を断面ＳＥＭで観察すると、幅２５ｎｍ、高さ２０ｎｍのニッケルがＰ２ＶＰ相上に選択的に成膜されている。
（実施例１３）
第４の実施形態の製造方法の具体例を以下説明する。
タングステン層（第２の金属配線層）上にＳｉＯ２（絶縁層）を形成し、Ｌ＆ＳパターンのＰＨＳ−ｒ−ＰＭＭＡ／ＰＨＳ薄膜（ガイド層）を形成するまでは、実施例１１と同様である。
ＰＨＳ−ｒ−ＰＭＭＡ／ＰＨＳ薄膜（ガイド層）の上にポリ４−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体（ＰＨＳ−ｂ−ＰＭＭＡ）（ブロック共重合体層）の乳酸エチル溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＨＳ−ｂ−ＰＭＭＡは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰＨＳ＝０．５である。
ＰＨＳ−ｂ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＨＳ−ｂ−ＰＭＭＡをＰＨＳ相（第１の相）とＰＭＭＡ相（第２の相）に相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。
次に、ＰＨＳ相（第１の相）に対し、ＰＭＭＡ相（第２の相）を選択的に除去する。この際、ＰＭＭＡ相（第２の相）の下層のＰＨＳ−ｒ−ＰＭＭＡ／ＰＨＳ薄膜（ガイド層）も、ＳｉＯ２（絶縁層）が露出するまで除去するエッチングして除去する。
次に、全面にタングステン（金属）を成膜する。次に、ＣＭＰ法によりタングステンをＰＨＳ相（第１の相）の表面が露出する。その後ＰＨＳ相（第１の相）及びＰＨＳ−ｒ−ＰＭＭＡ／ＰＨＳ薄膜（ガイド層）を、エッチングで剥離する。
断面ＳＥＭで観察すると、タングステンの配線がＳｉＯ２（絶縁層）上に形成されている。
（実施例１４）
第４の実施形態の製造方法の具体例を以下説明する。
実施例１３において、Ｌ＆ＳパターンのＰＨＳ−ｒ−ＰＭＭＡ／ＰＨＳ薄膜（ガイド層）を形成した後、ＰＨＳ相（第１の相）及びＰＨＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（ガイド層）をエッチングで剥離するまでの製造方法を下記の方法に置き換える以外は、実施例１３と同様の製造方法で記憶装置を製造する。
低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２（絶縁層）表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリスチレン−ポリメチルメタクリレートランダム共重合体（ＰＳ−ｒ−ＰＭＭＡ）のＰＧＥＭＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｒ−ＰＭＭＡは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰＭＭＡ＝０．５である。
ＰＳ−ｒ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＳ−ｒ−ＰＭＭＡ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＳ−ｒ−ＰＭＭＡをＰＧＭＥＡでリンスする。ＰＳ−ｒ−ＰＭＭＡ薄膜の水の接触角を評価すると、ＰＳ薄膜の接触角８７．５とＰＭＭＡ７０の接触角のほとんど中間値８０°であることが分かる。また、ＰＳ−ｒ−ＰＭＭＡ薄膜の膜厚をＡＦＭで評価すると、約５ｎｍであることが確認できる。
次にＰＳ−ｒ−ＰＭＭＡ薄膜にＬ＆Ｓのガイドパターンをフォトリソグラフィにて作製する。ＰＳ−ｒ−ＰＭＭＡ薄膜上にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。フォトレジスト／ＳＯＧ／ＰＳ−ｒ−ＰＭＭＡ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）で現像を行う。
その後、Ｏ２でＲＩＥし、ＳＯＧ層とＰＳ−ｒ−ＰＭＭＡ薄膜をフッ素系のガスで基板のＳｉ表面が現れるまでＲＩＥする。そして、ＴＭＹ（Ｔｒｉｍｅｔｈｙｌ−２−ｈｙｄｒｏｘｙｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）でフォトレジストやＳＯＧなどの残渣物を除去する。形成したＰＳ−ｒ−ＰＭＭＡ薄膜のパターン（第１の領域）をＳＥＭで観察すると、周期１００ｎｍのＬ＆Ｓ（Ｌｉｎｅ＆Ｓｐａｃｅ）パターンであることが分かる。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２（絶縁層）表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉＯ２（絶縁層）に片末端がヒドロキシル基のポリメチルメタクリレート（ＰＭＭＡ−ＯＨ）のＰＧＭＥＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＭＭＡ−ＯＨは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。ＰＭＭＡ−ＯＨ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＭＭＡ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＭＭＡ−ＯＨを乳酸エチルでリンスする。露出していたＳｉ表面が厚さ約５ｎｍのＰＭＭＡ薄膜（第２の領域）で覆われる。
ＰＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（ガイド層）の上にポリスチレン−ポリメチルメタクリレートブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）（ブロック共重合体層）のＰＧＭＥＡ溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｂ−ＰＭＭＡは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰＨＳ＝０．５である。
ＰＳ−ｂ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＳ−ｂ−ＰＭＭＡをＰＳ相（第１の相）とＰＭＭＡ相（第２の相）に相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。
次に、ＰＳ相（第１の相）に対し、ＰＭＭＡ相（第２の相）を選択的に除去する。この際、ＰＭＭＡ相（第２の相）の下層のＰＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（ガイド層）も、ＳｉＯ２（絶縁層）が露出するまで除去するエッチングして除去する。
次に、全面にタングステン（金属）を成膜する。次に、ＣＭＰ法によりタングステンをＰＳ相（第１の相）の表面が露出する。その後ＰＳ相（第１の相）及びＰＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（ガイド層）を、エッチングで剥離する。
断面ＳＥＭで観察すると、タングステンの配線がＳｉＯ２（絶縁層）上に形成されている。
（実施例１５）
第４の実施形態の製造方法の具体例を以下説明する。
実施例１２において、上層のタングステン層（第２の金属配線層）上に、ＳｉＯ２（絶縁層）を形成するまでは、実施例１２と同様の製造方法で記憶装置を製造する。
低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２（絶縁層）表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉ基板に片末端がヒドロキシル基のポリスチレン−ポリメチルメタクリレートランダム共重合体（ＰＳ−ｒ−ＰＭＭＡ）のＰＧＥＭＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｒ−ＰＭＭＡは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５、体積分率ｆＰＭＭＡ＝０．５である。
ＰＳ−ｒ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＳ−ｒ−ＰＭＭＡ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＳ−ｒ−ＰＭＭＡをＰＧＭＥＡでリンスする。ＰＳ−ｒ−ＰＭＭＡ薄膜の水の接触角を評価すると、ＰＳ薄膜の接触角８７．５とＰＭＭＡ７０の接触角のほとんど中間値８０°であることが分かる。また、ＰＳ−ｒ−ＰＭＭＡ薄膜の膜厚をＡＦＭで評価すると、約５ｎｍであることが確認できる。
次にＰＳ−ｒ−ＰＭＭＡ薄膜にＬ＆Ｓのガイドパターンをフォトリソグラフィにて作製する。ＰＳ−ｒ−ＰＭＭＡ薄膜上にＪＳＲ社製ＳＯＧ０８０を用いて１５００ｒｐｍ／３０ｓｅｃ．でスピンコーティングしてＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）層（膜厚：４５ｎｍ）を形成する。続いて、ＡｒＦ用フォトレジストを１５００ｒｐｍ／３５ｓｅｃ．でスピンコートし、１２０℃／９０ｓｅｃ．でプリベークを行う。フォトレジスト／ＳＯＧ／ＰＳ−ｒ−ＰＭＭＡ積層膜をＡｒＦエキシマレーザ露光装置でＬ＆Ｓパターン露光をする。露光量は２５ｍＪ／ｃｍ２、パターン周期は１００ｎｍとする。ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を１２５℃／６０ｓｅｃ．した後、２．３８％ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）で現像を行う。
その後、Ｏ２でＲＩＥし、ＳＯＧ層とＰＳ−ｒ−ＰＭＭＡ薄膜をフッ素系のガスで基板のＳｉ表面が現れるまでＲＩＥする。そして、ＴＭＹ（Ｔｒｉｍｅｔｈｙｌ−２−ｈｙｄｒｏｘｙｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）でフォトレジストやＳＯＧなどの残渣物を除去する。形成したＰＳ−ｒ−ＰＭＭＡ薄膜のパターン（第１の領域）をＳＥＭで観察すると、周期１００ｎｍのＬ＆Ｓ（Ｌｉｎｅ＆Ｓｐａｃｅ）パターンであることが分かる。
さらに低圧水銀灯によりＵＶ光を５分間照射してＳｉＯ２（絶縁層）表面にヒドロキシル基を誘起する。ＵＶ処理後のＳｉＯ２（絶縁層）に片末端がヒドロキシル基のポリメチルメタクリレート（ＰＭＭＡ−ＯＨ）のＰＧＭＥＡ溶液（濃度０．５ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＭＭＡ−ＯＨは分子量Ｍｎ＝５０，０００、多分散度Ｍｗ／Ｍｎ＝１．０５である。ＰＭＭＡ−ＯＨ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、Ｓｉ基板表面のヒドロキシル基とＰＭＭＡ−ＯＨ架橋反応させため１５０℃／８ｈでアニールを行う。続いて、架橋しない余分なＰＭＭＡ−ＯＨを乳酸エチルでリンスする。露出していたＳｉ表面が厚さ約５ｎｍのＰＭＭＡ薄膜（第２の領域）で覆われる。
ＰＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（ガイド層）の上にポリスチレン−ポリメチルメタクリレートブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）（ブロック共重合体層）のＰＧＭＥＡ溶液（濃度２ｗｔ％）を回転数２０００ｒｐｍでスピンコーティングする。なお、用いたＰＳ−ｂ−ＰＭＭＡは分子量Ｍｎ＝１２２，０００、多分散度Ｍｗ／Ｍｎ＝１．０８、体積分率ｆＰＨＳ＝０．５である。
ＰＳ−ｂ−ＰＭＭＡ薄膜中に含まれる溶媒を１１０℃／９０ｓｅｃ．で除去した後、ＰＳ−ｂ−ＰＭＭＡをＰＳ相（第１の相）とＰＭＭＡ相（第２の相）に相分離させるために２００℃／８ｈでアニールを行う。続いて、パターン確認のためＡＦＭで観察を行う。ＡＦＭ観察を行うと周期５０ｎｍのＬ＆Ｓパターンが形成されていることが分かる。
次に、ＰＳ相（第１の相）に対し、ＰＭＭＡ相（第２の相）を選択的に除去する。この際、ＰＭＭＡ相（第２の相）の下層のＰＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（ガイド層）も、ＳｉＯ２（絶縁層）が露出するまで除去するエッチングして除去する。
次に、全面にタングステン（金属）を成膜する。次に、ＣＭＰ法によりタングステンをＰＳ相（第１の相）の表面が露出する。その後ＰＳ相（第１の相）及びＰＳ−ｒ−ＰＭＭＡ／ＰＭＭＡ薄膜（ガイド層）を、エッチングで剥離する。
断面ＳＥＭで観察すると、タングステンの配線がＳｉＯ２（絶縁層）上に形成されている。
実施形態及び実施例では、メモリ層が有機分子層である場合を例に説明したが、電圧の印加により抵抗が変化するのであれば、金属酸化物層等その他の材料を用いることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 基板
１２ 第１の金属配線層
１４ 第２の金属配線層
１６ メモリ層
２０ ブロック共重合体層
２０ａ 第１の相
２０ｂ 第２の相

Claims (1)

  1. 基板上に、第１の重合体と、前記第１の重合体より低い表面エネルギーを有する第２の重合体とを含むブロック共重合体層を形成し、
    前記ブロック共重合体層を熱処理し、前記ブロック共重合体層を、前記第１の重合体を含み第１の方向に伸長する第１の相と、前記第２の重合体を含み前記第１の方向に伸長する第２の相とが、交互に配列するように分離し、
    前記第１の相の表面に、選択的に、第１の方向に伸長する第１の金属配線層を形成し、
    前記第１の金属配線層上に電圧の印加により抵抗が変化するメモリ層を形成し、
    前記メモリ層上に、前記第１の方向と交差する第２の方向に伸長する第２の金属配線層を形成する記憶装置の製造方法。
JP2014193109A 2014-09-22 2014-09-22 記憶装置の製造方法 Pending JP2016066644A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014193109A JP2016066644A (ja) 2014-09-22 2014-09-22 記憶装置の製造方法
US14/842,234 US9608203B2 (en) 2014-09-22 2015-09-01 Method for manufacturing memory device and method for manufacturing metal wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014193109A JP2016066644A (ja) 2014-09-22 2014-09-22 記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016066644A true JP2016066644A (ja) 2016-04-28

Family

ID=55526563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014193109A Pending JP2016066644A (ja) 2014-09-22 2014-09-22 記憶装置の製造方法

Country Status (2)

Country Link
US (1) US9608203B2 (ja)
JP (1) JP2016066644A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125089A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Grating layer with variable pitch formed using directed self-assembly of multiblock copolymers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515445B2 (ja) 1999-09-30 2004-04-05 株式会社東芝 ミクロパターンの形成方法
KR100913395B1 (ko) 2006-12-04 2009-08-21 한국전자통신연구원 메모리 소자 및 그 제조방법
US7964107B2 (en) 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US7999160B2 (en) * 2007-03-23 2011-08-16 International Business Machines Corporation Orienting, positioning, and forming nanoscale structures
US8114468B2 (en) * 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
JP5511345B2 (ja) 2008-12-11 2014-06-04 キヤノン株式会社 金属構造体含有高分子膜、金属構造体含有高分子膜の製造方法、パターン構造体の製造方法
JP2010142881A (ja) 2008-12-16 2010-07-01 Fujifilm Corp 有機−無機複合体層を備える構造体、およびその製造方法
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
FR2961344B1 (fr) 2010-06-09 2012-07-13 Commissariat Energie Atomique Procede de realisation d?une grille de lignes conductrices ou semi-conductrices d?acces croisees
JP5259661B2 (ja) * 2010-09-07 2013-08-07 株式会社東芝 パターン形成方法
JP5603834B2 (ja) * 2011-06-22 2014-10-08 株式会社東芝 半導体記憶装置及びその製造方法
JP5988258B2 (ja) 2011-07-29 2016-09-07 凸版印刷株式会社 微細構造体の製造方法、複合体の製造方法
JP5750009B2 (ja) 2011-08-12 2015-07-15 富士フイルム株式会社 積層体の製造方法
JP5694109B2 (ja) * 2011-09-26 2015-04-01 株式会社東芝 パターン形成方法
US8900963B2 (en) * 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
JP2013197363A (ja) 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8790522B1 (en) * 2013-02-11 2014-07-29 Globalfoundries Inc. Chemical and physical templates for forming patterns using directed self-assembly materials
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern

Also Published As

Publication number Publication date
US20160087206A1 (en) 2016-03-24
US9608203B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
US7432120B2 (en) Method for realizing a hosting structure of nanometric elements
JP6346115B2 (ja) パターン形成方法
KR101350072B1 (ko) 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
US8497201B2 (en) Self-assembly pattern for semiconductor integrated circuit
CN110060972B (zh) 用于后段(beol)互连的自对准过孔及插塞图案化
TWI501043B (zh) 在基板上形成圖案的方法
US8053163B2 (en) Method of fine patterning semiconductor device
US7993816B2 (en) Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom
JP5726693B2 (ja) 半導体装置の製造方法
CN109964311B (zh) 用于导电通孔制造的基于导电帽的方法及由此得到的结构
EP3122918A1 (en) Precursor and process design for photo-assisted metal atomic layer deposition (ald) and chemical vapor deposition (cvd)
TW201004862A (en) Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
CN110993566A (zh) 一种定向自组装和掩膜调控制备半导体纳米结构的方法
US9449839B2 (en) Self-assembled monolayer for pattern formation
CN111261586B (zh) 一种中孔半导体纳米结构的制作方法
JP2016066644A (ja) 記憶装置の製造方法
US10157744B2 (en) Method for forming patterns of semiconductor device
JP2018020282A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR101361450B1 (ko) 미세 구조체의 제조 방법
CN110993565A (zh) 一种定向自组装制备半导体纳米器件结构的方法
CN112366137A (zh) 一种定向自组装制备半导体纳米器件结构的方法