JP2016066644A - 記憶装置の製造方法 - Google Patents
記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2016066644A JP2016066644A JP2014193109A JP2014193109A JP2016066644A JP 2016066644 A JP2016066644 A JP 2016066644A JP 2014193109 A JP2014193109 A JP 2014193109A JP 2014193109 A JP2014193109 A JP 2014193109A JP 2016066644 A JP2016066644 A JP 2016066644A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- phase
- pmma
- phs
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000003860 storage Methods 0.000 title abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 116
- 239000002184 metal Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 229920000642 polymer Polymers 0.000 claims abstract description 77
- 229920001400 block copolymer Polymers 0.000 claims abstract description 71
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 292
- 239000010409 thin film Substances 0.000 description 113
- 239000010408 film Substances 0.000 description 89
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 88
- 239000004926 polymethyl methacrylate Substances 0.000 description 88
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 79
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 60
- 229910004298 SiO 2 Inorganic materials 0.000 description 53
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 52
- 229910052721 tungsten Inorganic materials 0.000 description 52
- 239000010937 tungsten Substances 0.000 description 52
- 229910020486 P2VP Inorganic materials 0.000 description 45
- LZCLXQDLBQLTDK-UHFFFAOYSA-N ethyl 2-hydroxypropanoate Chemical compound CCOC(=O)C(C)O LZCLXQDLBQLTDK-UHFFFAOYSA-N 0.000 description 44
- 229910052759 nickel Inorganic materials 0.000 description 39
- 239000000243 solution Substances 0.000 description 39
- 239000002052 molecular layer Substances 0.000 description 32
- 238000000137 annealing Methods 0.000 description 27
- 239000002904 solvent Substances 0.000 description 27
- 238000001020 plasma etching Methods 0.000 description 25
- 239000004793 Polystyrene Substances 0.000 description 24
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 24
- 125000000217 alkyl group Chemical group 0.000 description 23
- 229940116333 ethyl lactate Drugs 0.000 description 22
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 17
- 238000004132 cross linking Methods 0.000 description 17
- 239000011737 fluorine Substances 0.000 description 17
- 229910052731 fluorine Inorganic materials 0.000 description 17
- 239000007789 gas Substances 0.000 description 17
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 17
- 229910052753 mercury Inorganic materials 0.000 description 17
- 125000003396 thiol group Chemical group [H]S* 0.000 description 14
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 238000004528 spin coating Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000012790 confirmation Methods 0.000 description 10
- 238000007772 electroless plating Methods 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 10
- 150000004706 metal oxides Chemical class 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 239000002243 precursor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 8
- 125000004432 carbon atom Chemical group C* 0.000 description 8
- 238000011161 development Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229920005604 random copolymer Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- FUGYGGDSWSUORM-UHFFFAOYSA-N 4-hydroxystyrene Chemical compound OC1=CC=C(C=C)C=C1 FUGYGGDSWSUORM-UHFFFAOYSA-N 0.000 description 5
- 125000003277 amino group Chemical group 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- KGIGUEBEKRSTEW-UHFFFAOYSA-N 2-vinylpyridine Chemical compound C=CC1=CC=CC=N1 KGIGUEBEKRSTEW-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 125000005372 silanol group Chemical group 0.000 description 4
- 238000002791 soaking Methods 0.000 description 4
- 125000000094 2-phenylethyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C([H])([H])C([H])([H])* 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- JUJWROOIHBZHMG-UHFFFAOYSA-N Pyridine Chemical group C1=CC=NC=C1 JUJWROOIHBZHMG-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 3
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 2
- 238000005191 phase separation Methods 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 125000003368 amide group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- IQPQWNKOIGAROB-UHFFFAOYSA-N isocyanate group Chemical group [N-]=C=O IQPQWNKOIGAROB-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000193 polymethacrylate Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】低コスト化する記憶装置の製造方法を提供する。【解決手段】基板10上に、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含むブロック共重合体層20を形成し、ブロック共重合体層20を熱処理し、ブロック共重合体層20を、第1の重合体を含み第1の方向に伸長する第1の相20aと、第2の重合体を含み第1の方向に伸長する第2の相20bとが、交互に配列するように分離し、第1の相20aの表面に、選択的に、第1の方向に伸長する第1の金属配線層12を形成し、第1の金属配線12上に電圧の印加により抵抗が変化するメモリ層16を形成し、メモリ層16上に、第1の方向と交差する第2の方向に伸長する第2の金属配線層14を形成する。【選択図】図1
Description
本発明の実施形態は、記憶装置の製造方法に関する。
例えば、不揮発性半導体記憶装置等の記憶装置の低コスト化を実現するためには、メモリセルの寸法を微細化する方法が有力である。しかし、メモリセルの微細化は、技術的に困難になってきている。
そこで、低コスト化を実現するために例えば、リソグラフィ、膜堆積、エッチング等の高コストの工程の工程数を削減することが望まれている。
Q.Peng et al.,"Nanoscopic Patterned Materials with Tunable Dimensions via Atomoic Layer Deposition on Block Copolymers",Adv.Mater.2010,22,5129−5133
R.Chen et al.,"Chemistry for Positive Pattern Transfer Using Area−Selective Atomic Layer Deposition",Adv.Mater.2006,18,1086−1090
本発明が解決しようとする課題は、製造コストの低減を実現する記憶装置の製造方法及び金属配線の製造方法を提供することにある。
実施形態の記憶装置の製造方法は、基板上に、第1の重合体と、前記第1の重合体より低い表面エネルギーを有する第2の重合体とを含むブロック共重合体層を形成し、前記ブロック共重合体層を熱処理し、前記ブロック共重合体層を、前記第1の重合体を含み第1の方向に伸長する第1の相と、前記第2の重合体を含み前記第1の方向に伸長する第2の相とが、交互に配列するように分離し、前記第1の相の表面に選択的に、第1の方向に伸長する第1の金属配線層を形成し、前記第1の金属配線上に電圧の印加により抵抗が変化するメモリ層を形成し、前記メモリ層上に、前記第1の方向と交差する第2の方向に伸長する第2の金属配線層を形成する。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の相対的位置関係を示すために、「上」、「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
以下、図面を参照しつつ実施形態を説明する。
(第1の実施形態)
本実施形態の記憶装置の製造方法は、基板上に、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含むブロック共重合体層を形成し、ブロック共重合体層を熱処理し、ブロック共重合体層を、第1の重合体を含み第1の方向に伸長する第1の相と、第2の重合体を含み第1の方向に伸長する第2の相とが、交互に配列するように分離し、第1の相の表面に選択的に、第1の方向に伸長する第1の金属配線層を形成し、第1の金属配線上に電圧の印加により抵抗が変化するメモリ層を形成し、メモリ層上に、第1の方向と交差する第2の方向に伸長する第2の金属配線層を形成する。
本実施形態の記憶装置の製造方法は、基板上に、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含むブロック共重合体層を形成し、ブロック共重合体層を熱処理し、ブロック共重合体層を、第1の重合体を含み第1の方向に伸長する第1の相と、第2の重合体を含み第1の方向に伸長する第2の相とが、交互に配列するように分離し、第1の相の表面に選択的に、第1の方向に伸長する第1の金属配線層を形成し、第1の金属配線上に電圧の印加により抵抗が変化するメモリ層を形成し、メモリ層上に、第1の方向と交差する第2の方向に伸長する第2の金属配線層を形成する。
本実施形態の記憶装置の製造方法は、自己組織化材料であるブロック共重合体を用いてメモリセルアレイの金属配線を形成する。ブロック共重合体を起点として、メモリセルアレイをボトムアップで形成することにより、複雑な工程や高コストの工程を減らすことができ、製造工程が簡略化・低コスト化できる。よって、低コストで記憶装置を製造することが可能となる。
図1は、本実施形態の製造方法で製造される記憶装置の模式図である。図1(a)が上面図、図1(b)が図1(a)のAA断面図である。また、図2は、本実施形態の記憶装置のメモリセルの模式斜視図である。
本実施形態の記憶装置は、クロスポイント型の有機分子メモリである。記憶装置は、基板10上に、複数の第1の金属配線層12、複数の第2の金属配線14、複数のメモリ層16を備えている。複数の第1の金属配線層12、複数の第2の金属配線14、複数のメモリ層16が記憶装置のメモリセルアレイを構成する。メモリセルアレイは複数のメモリセルで構成される。
第1の金属配線層12は、第1の方向に伸長する。第2の金属配線層14は、第1の方向と交差する第2の方向に伸長する。本実施形態では、第1の方向と第2の方向は直交する。
図1、図2に示すように、第1の金属配線層12と第2の金属配線層14との交差部の、第1の金属配線層12と第2の金属配線層14との間に、メモリ層16が設けられる。メモリ層16は、電圧の印加により抵抗が変化する機能を備える。
基板10の材料は、特に限定されるものではない。半導体、絶縁体等を適用することが可能である。基板10は、例えば、トランジスタを形成した回路基板、単結晶シリコンやアモルファスシリコン等の半導体基板である。
第1の金属配線層12と第2の金属配線層14の材料は、特に限定されるものではない。原子層堆積(Atomic Layer Deposition:ALD)法又は無電解めっき法により形成できる金属であることが望ましい。例えば、第1の金属配線層12と第2の金属配線層14の材料は、タングステン(W)、ニッケル(Ni)、モリブデン(Mo)、金(Au)、銀(Ag)、銅(Cu)等である。
第1の金属配線層12と第2の金属配線層14のデザインルールは、例えば、5nm以上30nm以下である。
メモリ層16は、例えば、第1の金属配線層12に選択的に化学結合する抵抗変化型分子鎖を有する有機分子を含む有機分子層である。メモリ層16の膜厚は、例えば、2nm以上20nm以下である。メモリ層16は、例えば、有機分子の単分子膜である。
図3は、本実施形態のメモリ層の有機分子の分子構造の一例を示す図である。図3に示すように、本実施形態の有機分子層は抵抗変化型分子鎖を含む有機分子で構成されている。抵抗変化型分子鎖の一端が第1の金属配線層12に化学結合している。
抵抗変化型分子鎖は、4−[2−nitro−5−amino−4−(phenylethynyl)phenylethynyl]benzenethiolの誘導体である。図3に示す分子構造の抵抗変化型分子鎖は、ツアーワイア(Tour wire)とも称される。抵抗変化型分子鎖は、一端にリンカーとしてチオール基が存在し、硫黄原子(S)と、第1の金属配線層12表面が化学結合している。ここで、リンカーとは化学結合により電極等に対して分子を固定する部位を意味する。
抵抗変化型分子鎖は、電場の有無や電荷の注入により抵抗が変化する機能を備える分子鎖である。例えば、図3に示す分子構造を備える抵抗変化型分子鎖は、両端部の間に電圧を印加することで低抵抗状態と高抵抗状態とを切り替えることが可能である。この抵抗状態の変化を利用することでメモリセルが実現される。
なお、メモリ層16は、安定したメモリ特性を実現する観点から、電圧の印加により抵抗値が一桁以上変化することが望ましい。
図1に示すように、基板10と、第1の金属配線層12との間には、第1のガイド層(ガイド層)18、ブロック共重合体層20が設けられる。第1のガイド層18は、第1の方向に伸長する第1の領域18aと、第1の領域18aよりも低い表面エネルギーを有し第1の方向に伸長する第2の領域18bとが交互に配列する構造となっている。また、第1のブロック共重合体層(ブロック共重合体層)20は第1の相20aと第2の相20bとに相分離している。第1の相20aは第1の重合体を含み、第2の相20bは第2の重合体を含む。第2の重合体は、第1の重合体より低い表面エネルギーを有する。
第1の金属配線層12の間には、第1の絶縁膜22が設けられる。また、メモリ層16の間には、第2の絶縁膜24が設けられる。
以下、本実施形態の記憶装置の製造方法について説明する。図4−図16は、本実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図である。図4(a)−図16(a)は上面図、図4(b)−図16(b)は、図4(a)−図16(a)のAA断面図である。
まず、基板10上に第1の方向に伸長する複数の第1の領域18aを形成する(図4)。第1の領域18aは、例えば、有機材料膜のスピンコート法による塗布と、フォトリソグラフィ及びRIE(Reactive Ion Etching)で形成する。基板10は、半導体基板であり、例えば、単結晶シリコン基板である。第1の領域18aは、例えば、PHS、P2VPである。
次に、第1の領域18aの間に露出する基板10表面に、第1の方向に伸長する第2の領域18bを形成する(図5)。第2の領域18bは、第1の領域18aよりも低い表面エネルギーを備える。言い換えれば、第1の領域18aは、第2の領域18bよりも親水性の程度が高い。厳密には第2の領域18bは、後に形成される第1のブロック共重合体層20の第1の重合体と第2の重合体のほぼ中間の表面エネルギーの値を有している。
第2の領域18bは、例えば、塗布有機材料膜のスピンコート法による塗布と余剰部分の除去により形成される。第2の領域18bは、例えば、PHS−r−PMMA、PS−r−P2VPである。
交互に配列する第1の領域18aと第2の領域18bが第1のガイド層18を構成する。ガイド層18表面に相対的に表面エネルギーの高い第1の領域18aと、相対的に表面エネルギーの低い第2の領域18bとが、交互に配列することになる。
なお、第1のガイド層18は、感光性を有する有機材料膜に変更することで、例えば、リソグラフィ法で第1の領域18a又は第2の領域18bに相当する領域に光を照射することで表面を改質して形成することも可能である。光の照射により、相対的に表面エネルギーの高い第1の領域18aと、相対的に表面エネルギーの低い第2の領域18bとが、交互に配列する構造が形成可能である。
次に、第1のガイド層18上に第1のブロック共重合体層20を形成する(図6)。第1のブロック共重合体層20は、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含む。第1の重合体は、第2の重合体よりも親水性の程度が高い。第1のブロック共重合体層20は、例えば、スピンコート法による塗布により形成される。
第1の重合体が、側鎖にピリジン環、ヒドロキシル基、カルボキシル基、アミノ基、アミド基、及びイソシアネート基の群から選ばれる官能基を含み、第2の重合体が上記官能基を含まないことが望ましい。また、第1の重合体がポリスチレン誘導体であり、第2の重合体がポリメタクレート誘導体であることが望ましい。
第1のブロック共重合体層20は、例えば、ポリ4−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体(PHS−b−PMMA)、あるいはポリスチレン−ポリ2ビニルピリジンブロック共重合体(PS−b−P2VP)である。前者の場合、第1の重合体がPHS、第2の重合体がPMMAである。後者の場合、第1の重合体がP2VP、第2の重合体がPSである。
次に、第1のブロック共重合体層20を熱処理し、第1の相20aと第2の相20bとに分離する(図7)。第1の相20aは、第1の重合体を含み第1の方向に伸長する。第2の相20bは、第2の重合体を含み第1の方向に伸長する。分離により、第1の相20aと第2の相20bとが交互に配列する。
なお、第1の相20aと第2の相20bとを安定して分離させる観点から、第1の重合体が第2の領域18bより大きい表面エネルギーを有し、第2の重合体が第2の領域18bより小さい表面エネルギーを有することが望ましい。また、第1の相20aと第2の相20bとを安定して分離させる観点から、第1の領域18aは第1の重合体に近い表面エネルギーを有し、第2の領域18bは第1の重合体と第2の重合体のほぼ中間の表面エネルギーを有することがより望ましい。そして、第1の相20aと第2の相20bとを安定して分離させる観点から、第1の領域18aは第1の重合体とほぼ同一の表面エネルギーを有することがさらに望ましい。
次に、第1の相20aの表面に選択的に、第1の方向に伸長する第1の金属配線層12を形成する(図8)。第1の金属配線層12は、第2の相20bと比較して、表面エネルギーの高い第1の相20aの表面に選択的に形成される。
第1の金属配線層12は、例えば、原子層堆積法又は無電解めっき法により形成される。第1の金属配線層12の材料は、例えば、タングステン(W)、モリブデン(Mo)、金(Au)、銀(Ag)、銅(Cu)等である。
第1の金属配線層12を形成する前に、第1の相20aの表面に膜厚が1nm以下の金属酸化物膜を形成することも可能である。金属酸化物膜の形成により、第1の相20a上への第1の金属配線層12の選択成長が容易になる。金属酸化物膜は、例えば、酸化ハフニウム膜、酸化アルミニウム膜等である。
金属酸化物膜の膜厚が上記範囲を超えると、メモリセルの微細化の妨げになるため、望ましくない。なお、金属酸化物膜の膜厚は、例えば、TEM(Transmission Electron Microscope)により、測定することが可能である。
次に、第1の金属配線層12の間に、第1の絶縁膜22を形成する(図9)。第1の絶縁膜22の形成は、例えば、絶縁膜のCVD(Chemical Vapor Deposition)法による堆積と、CMP(Chemical Mechanical Polishing)法による研磨により形成される。
次に、第1の金属配線層12及び第1の絶縁膜22上に第2の方向に伸長する複数の第3の領域28aを形成する(図10)。第3の領域28aは、例えば、有機材料膜のスピンコート法による塗布と、フォトリソグラフィ及びRIEで形成する。第3の領域28aは、例えば、PHS、P2VPあるいはPMMAである。
次に、第3の領域28aの間に露出する第1の金属配線層12及び絶縁膜22表面に、第2の方向に伸長する第4の領域28bを形成する(図11)。第4の領域28bは、第3の領域28aよりも低い表面エネルギーを備える。言い換えれば、第3の領域28aは、第4の領域28bよりも親水性の程度が高い。厳密には第3の領域28bは、後に形成される第2のブロック共重合体層30の第3の重合体と第4の重合体のほぼ中間の表面エネルギーの値を有している。
第4の領域28bは、例えば、塗布有機材料膜のスピンコート法による塗布と余剰部分の除去により形成される。第4の領域28bは、例えば、PHS−r−PMMA,PS−r−P2VPあるいはPS−r−PMMAである。
交互に配列する第3の領域28aと第4の領域28bが第2のガイド層28を構成する。第2のガイド層28表面に相対的に表面エネルギーの高い第3の領域28aと、相対的に表面エネルギーの低い第4の領域28bとが、交互に配列することになる。
次に、第2のガイド層28上に第2のブロック共重合体層30を形成する(図12)。第2のブロック共重合体層30は、第3の重合体と、第3の重合体より低い表面エネルギーを有する第4の重合体とを含む。第3の重合体は、第4の重合体よりも親水性の程度が高い。第2のブロック共重合体層30は、例えば、スピンコート法による塗布により形成される。
第2のブロック共重合体層30は、例えば、ポリ4−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体(PHS−b−PMMA)、ポリスチレン−ポリ2ビニルピリジンブロック共重合体(PS−b−P2VP)、あるいはポリスチレン−ポリメチルメタクリレートブロック共重合体(PS−b−PMMA)である。この場合、第3の重合体がPHS、P2VP、PMMA、第4の重合体がPMMA、ポリスチレンである。
次に、第2のブロック共重合体層30を熱処理し、第3の相30aと第4の相30bとに分離する(図13)。第3の相30aは、第3の重合体を含み第2の方向に伸長する。第4の相30bは、第4の重合体を含み第2の方向に伸長する。分離により、第3の相30aと第4の相30bとが交互に配列する。
次に、第4の相30bを第3の相30aに対して選択的に除去する。更に、第4の相30bの下層の第2のガイド層28を、第2のガイド層28下層の第1の金属配線層12と絶縁膜22の表面が露出するよう除去する(図14)。第4の相30bと第2のガイド層28とは、例えば、フッ素系あるいは酸素系のガスを用いたRIEによりエッチングして除去する。
次に、第1の金属配線層12上に電圧の印加により抵抗が変化するメモリ層16を形成する(図15)。メモリ層16は、第1の金属配線層12に選択的に化学結合する抵抗変化型分子鎖を有する有機分子を含む有機分子層である。メモリ層16は、例えば、有機分子の溶液に、第1の金属配線層12を浸漬することで第1の金属配線層12上に選択的に形成する。有機分子層は、例えば、SAM(Self Aligned Monolayer)である。
なお、第1の金属配線層12を形成した後、メモリ層16を形成する前に、第1の金属配線層12上に、原子層堆積法より金属酸化物層を形成しても構わない。金属酸化物層を形成することにより、メモリ層16の抵抗値や抵抗の安定性を調整することが可能となる。
次に、第1の絶縁膜22上に、選択的に第2の絶縁膜24を形成する。第2の絶縁膜24は、例えば、第1の絶縁膜22に選択的に化学結合する有機分子を含む有機分子層である。第2の絶縁膜24は、例えば、有機分子の溶液に、第1の絶縁膜22を浸漬することで第1の絶縁膜22上に選択的に形成する。有機分子は、例えば、アルキル鎖を含む有機分子である。
その後、第3の相30aの間に露出するメモリ層16及び第2の絶縁膜24上に、選択的に第2の金属配線層14を形成する。第2の金属配線層14は第2の方向に伸長する。第2の金属配線層14は、例えば、原子層堆積法又は無電解めっき法により形成される。第2の金属配線層14の材料は、例えば、タングステン(W)、モリブデン(Mo)、金(Au)、銀(Ag)、銅(Cu)等である。
なお、メモリ層16を形成した後、第2の金属配線層14を形成する前に、メモリ層16上に、原子層堆積法より金属酸化物層を形成する形成しても構わない。金属酸化物層を形成することにより、メモリ層16の抵抗値や抵抗の安定性を調整することが可能となる。
以上の製造方法により、図1に示す記憶装置が製造される。
以下、本実施形態の記憶装置の製造方法の作用及び効果について説明する。
不揮発性半導体記憶装置等の記憶装置の低コスト化を実現するためには、メモリセルの寸法を微細化する方法が有力である。しかし、メモリセルの微細化は、技術的に困難になってきている。特に、高精度なリソグラフィ、金属膜のエッチング等の高コストの工程の工程数を削減することが望まれている。
本実施形態では、自己組織化材料であるブロック共重合体を用いてメモリセルアレイの金属配線を形成する。すなわち、まず、ブロック共重合体の相分離を用いて、デザインルールの小さいライン&スペースパターンを形成する。このため、デザインルールの小さいパターンを、高精度なリソグラフィを用いずに形成することが可能である。また、ブロック共重合体の相分離を用いて形成されたパターン上に、選択的に第1及び第2の金属配線層12、14を形成する。このため、金属膜のエッチングを用いずに微細な第1及び第2の金属配線層12、14が形成できる。
ブロック共重合体を起点として、メモリセルアレイをボトムアップで形成することにより、複雑な工程や高コストの工程を減らすことができる。したがって、製造工程が簡略化・低コスト化できる。よって、低いコストで記憶装置を製造することが可能となる。
更に、第2の金属配線層14の加工用パターンを用いて、第1の金属配線層12上にメモリ層16を形成する。したがって、クロスポイント型のメモリセルアレイにおいて、第1の金属配線層12、メモリ層16、第2の金属配線層14をセルフアラインで形成することが可能となる。よって、記憶装置の微細化が実現できる。
以上、本実施形態によれば、記憶装置の製造コストを低減することが可能となる。更に、記憶装置の微細化が実現できる。
(第2の実施形態)
本実施形態の記憶装置の製造方法は、ブロック共重合体層を形成する前に、基板上に、第1の方向に伸長する溝を有するガイド層を形成し、溝内に、ブロック共重合体層を形成する点以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
本実施形態の記憶装置の製造方法は、ブロック共重合体層を形成する前に、基板上に、第1の方向に伸長する溝を有するガイド層を形成し、溝内に、ブロック共重合体層を形成する点以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
図17−図21は、本実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式図である。図17(a)−図21(a)は上面図、図17(b)−図21(b)は、図17(a)−図21(a)のAA断面図である。
まず、基板10上に第1の方向に伸長する複数の絶縁層36で溝37を形成する(図17)。この溝37と絶縁層36がガイド層となる。絶縁層36は、例えば、絶縁膜のCVD法による堆積と、フォトリソグラフィ及びRIEで形成する。基板10は、例えば、単結晶シリコン基板である。絶縁層36は、例えば、シリコン酸化膜である。
次に、絶縁層36の間に形成される溝37内に、ブロック共重合体層40を形成する(図18)。ブロック共重合体層40は、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含む。第1の重合体は、第2の重合体よりも親水性の程度が高い。ブロック共重合体層40は、例えば、スピンコート法による塗布により形成される。
次に、ブロック共重合体層40を熱処理し、第1の相40aと第2の相40bとに分離する(図19)。第1の相40aは、第1の重合体を含み第1の方向に伸長する。第2の相40bは、第2の重合体を含み第1の方向に伸長する。分離により、第1の相40aと第2の相40bとが交互に配列する。
次に、第1の相40aの表面に選択的に、第1の方向に伸長する第1の金属配線層12を形成する(図20)。第1の金属配線層12は、第2の相40bと比較して、表面エネルギーの高い第1の相40aの表面に選択的に形成される。
次に、第1の金属配線層12の間に、第1の絶縁膜22を形成する(図21)。第1の絶縁膜22の形成は、例えば、絶縁膜のCVD法による堆積と、CMP法による研磨により形成される。
以後の工程は、第1の実施形態と同様である。
本実施形態によれば、第1の実施形態同様、記憶装置の製造コストを低減することが可能となる。また、記憶装置の微細化が実現できる。
(第3の実施形態)
本実施形態の金属配線の製造方法は、基板上に、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含むブロック共重合体層を形成し、ブロック共重合体層を熱処理し、ブロック共重合体層を、第1の重合体を含み第1の方向に伸長する第1の相と、第2の重合体を含み第1の方向に伸長する第2の相とが、交互に配列するように分離し、第1の相の表面に選択的に、第1の方向に伸長する金属配線層を形成する。
本実施形態の金属配線の製造方法は、基板上に、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含むブロック共重合体層を形成し、ブロック共重合体層を熱処理し、ブロック共重合体層を、第1の重合体を含み第1の方向に伸長する第1の相と、第2の重合体を含み第1の方向に伸長する第2の相とが、交互に配列するように分離し、第1の相の表面に選択的に、第1の方向に伸長する金属配線層を形成する。
本実施形態の金属配線の形成方法は、半導体基板上ではなく、絶縁層上に形成されること以外は、第1の実施形態の第1の金属配線層の形成方法と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。
本実施形態では、第1の実施形態の記憶装置の第2の金属配線層上に、更に金属配線層を形成する場合を例に説明する。
図22−図25は、本実施形態の金属配線の製造方法において、製造途中の金属配線を示す模式図である。
まず、最初に第1の実施形態の記憶装置の第2の金属配線層14上に、絶縁層38が形成された基板50を準備する。絶縁層38は、例えば、CVD法により形成する。絶縁層38は、例えば、シリコン酸化膜である。
次に、基板50上、すなわち絶縁層38の表面に相対的に表面エネルギーの高い第1の領域58aと、相対的に表面エネルギーの低い第2の領域58bとが、交互に配列するガイド層58を形成する(図22)。
ガイド層58上にブロック共重合体層60を形成する(図23)。ブロック共重合体層60は、第1の重合体と、第1の重合体より低い表面エネルギーを有する第2の重合体とを含む。
次に、ブロック共重合体層60を熱処理し、第1の相60aと第2の相60bとに分離する(図24)。第1の相60aは、第1の重合体を含み第1の方向に伸長する。第2の相60bは、第2の重合体を含み第1の方向に伸長する。分離により、第1の相60aと第2の相60bとが交互に配列する。なお、本実施形態において、第1の方向とは、第1の実施形態の図1(a)に図示される方向と同様である。
次に、第1の相60aの表面に選択的に、第1の方向に伸長する金属配線層52を形成する(図25)。金属配線層52は、第2の相60bと比較して、表面エネルギーの高い第1の相60aの表面に選択的に形成される。
本実施形態によれば、金属配線の製造コストを低減することが可能となる。
なお、本実施形態の金属配線の製造方法は、例えば、ロジックデバイスの配線層や、回路基板上の配線等、基板上に形成される金属配線であれば、広い範囲に適用することが可能である。
(第4の実施形態)
本実施形態の金属配線の製造方法は、ブロック共重合体層60の第1の相60a上ではなく、第2の相60bが除去された第1の相60aの間に、選択的に金属配線層を形成する点で、第3の実施形態と異なっている。
本実施形態の金属配線の製造方法は、ブロック共重合体層60の第1の相60a上ではなく、第2の相60bが除去された第1の相60aの間に、選択的に金属配線層を形成する点で、第3の実施形態と異なっている。
図26−図29は、本実施形態の金属配線の製造方法において、製造途中の金属配線を示す模式断面図である。
ガイド層60の形成までは、第3の実施形態と同様である(図26)。
次に、第1の相60aに対し、第2の相60bを選択的に除去する。この際、第2の相60bの下層の第2のガイド層58も、下層の絶縁層38が露出するまで除去する(図27)。第2の相60bと第2のガイド層58とは、例えば、フッ素系あるいは酸素系のガスを用いたRIEによりエッチングして除去する。
次に、金属51を、例えば、CVD法、無電解めっき法、ALD法等で全面に成膜する(図28)。次に、例えば、CMP法により金属51を第1の相60aの表面が露出するもで研磨する(図29)。
その後、第1の相60a及び第2のガイド層58を、ドライエッチング又はウェットエッチングで剥離する(図30)。以上の工程により、第1の方向に伸長する金属配線層52を形成する。なお、本実施形態において、第1の方向とは、第1の実施形態の図1(a)に図示される方向と同様である。
本実施形態によれば、金属配線の製造コストを低減することが可能となる。
以下、実施例について説明する。
(実施例1)
第1の実施形態の製造方法の具体例を以下説明する。
第1の実施形態の製造方法の具体例を以下説明する。
低圧水銀灯によりUV光を5分間照射してSi基板(基板)表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリ4−ヒドロキシスチレン−ポリメチルメタクリレートランダム共重合体(PHS−r−PMMA)の乳酸エチル溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−r−PMMAは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fPHS=0.5である。
PHS−r−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPHS−r−PMMA架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPHS−r−PMMAを乳酸エチルでリンスする。PHS−r−PMMA薄膜の水の接触角を評価すると、PHS薄膜の接触角とPMMAの接触角のほとんど中間値であることが分かる。また、PHS−r−PMMA薄膜の膜厚をAFMで評価すると、約5nmであることが確認できる。
次にPHS−r−PMMA薄膜にL&Sのガイドパターンをフォトリソグラフィにて作製する。PHS−r−PMMA薄膜上にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG(Spin On Glass)層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。フォトレジスト/SOG/PHS−r−PMMA積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。PEB(Post Exposure Bake)を125℃/60sec.した後、2.38%TMAH(Tetra Methyl Ammonium Hydroxide)で現像を行う。
その後、O2でRIEし、SOG層とPHS−r−PMMA薄膜をフッ素系のガスで基板のSi表面が現れるまでRIEする。そして、TMY(Trimethyl−2−hydroxyethyl ammonium hydroxide)でフォトレジストやSOGなどの残渣物を除去する。形成したPHS−r−PMMA薄膜のパターン(第1の領域)をSEMで観察すると、周期100nmのL&S(Line&Space)パターンであることが分かる。
さらに低圧水銀灯によりUV光を5分間照射してSi基板表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリ4−ヒドロキシスチレン(PHS−OH)の乳酸エチル溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−OHは分子量Mn=50,000、多分散度Mw/Mn=1.05である。PHS−OH薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPHS−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPHS−OHを乳酸エチルでリンスする。露出していたSi表面が厚さ約5nmのPHS薄膜(第2の領域)で覆われる。
次にL&Sパターンを形成したPHS−r−PMMA/PHS薄膜(第1のガイド層)の上にポリ4−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体(PHS−b−PMMA)(第1のブロック共重合体層)の乳酸エチル溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−b−PMMAは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fPHS=0.5である。
PHS−b−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PHS−b−PMMAをPHS相(第1の相)とPMMA相(第2の相)に相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。
続いてALDにてタングステン(第1の金属配線層)をPHS相(第1の相)上のみに選択的に成膜を行う。PHSには、ヒドロキシル基があるため、タングステン前駆体と反応してPHS相上のみに選択的に成膜することができる。タングステンを形成するための前駆体にWF6とSi2H6用いて、基板温度180℃で成膜を行う。タングステン成膜したPHS−b−PMMA膜を断面SEMで観察すると、幅25nm、高さ20nmのタングステンがPHS相上に選択的に成膜されている。
続いて、SiO2(第1の絶縁膜)を成膜し、タングステン層が表面に露出していない状態にする。次にCMPをして、タングステン層が表面に露出するまで平坦化する。
平坦化した後、低圧水銀灯によりUV光を5分間照射してSiO2表面にヒドロキシル基を誘起する。UV処理後の基板に片末端がヒドロキシル基のPHS−r−PMMAと片末端がチオール基のポPHS−r−PMMAを重量比1:1の割合で混合した乳酸エチル溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いた2種類のPHS−r−PMMAは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fPHS=0.5である。
PHS−r−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、SiO2表面のヒドロキシル基とPHS−r−PMMA架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPHS−r−PMMAを乳酸エチルでリンスする。
次にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。
フォトレジスト/SOG/PHS−r−PMMA積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。また、このL&Sパターンは、上述したタングステン層のL&Sパターンに対して直交している。PEBを125℃/60sec.した後、2.38%TMAHで現像を行う。
その後、SOG層とPHS−r−PMMA薄膜をフッ素系のガスでタングステン表面が現れるまでRIEを行う。そして、TMYでフォトレジストやSOGなどの残渣物を除去する。PHS−r−PMMA薄膜のパターン(第3の領域)が形成される。
さらに低圧水銀灯によりUV光を5分間照射してSiO2表面にヒドロキシル基を誘起する。UV処理後の基板に片末端がヒドロキシル基のポリ4−ヒドロキシスチレン(PHS−OH)と片末端がチオール基のポリメチルメタクリレート(PHS−SH)を重量比1:1の割合で混合した乳酸エチル溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いた2種類のPHSは分子量Mn=50,000、多分散度Mw/Mn=1.05である。PHS薄膜中に含まれる溶媒を110℃/90sec.で除去した後、SiO2基板表面のヒドロキシル基とPHS−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPHS−OHとPHS−SHを乳酸エチルでリンスする。露出していたSiO2とタングステン表面が厚さ約5nmのPHS薄膜(第4の領域)で覆われる。
次にL&Sパターンを形成したPHS−r−PMMA薄膜(第2のガイド層)の上にPHS−b−PMMA(第2のブロック共重合体層)の乳酸エチル溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−b−PMMAは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fPHS=0.5である。
PHS−b−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PHS−b−PMMAをPHS相(第3の相)とPMMA相(第4の相)に相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。ただし、形成したL&Sパターンは下層のタングステンとSiO2のL&Sパターンに対して直交している。
続いて、PHS−b−PMMA薄膜(第2のブロック共重合体層)のPMMA相(第4の相)をフッ素系のガスで選択的に除去した後、さらに下層のPHS−r−PMMA薄膜(第3の領域)とPMMA薄膜(第4の領域)をフッ素系のガスでタングステン(第1の金属配線層)表面が現れるまでRIEを行う。
その後、タングステン層上のみに選択的に有機分子層(メモリ層)を形成する。有機分子層に用いる分子は4−[2−nitro−5−amino−4−(phenylethynyl)phenylethynyl]benzenethiolの誘導体であり、金属層上のみにSAMを形成する。濃度1mMの分子トルエン溶液を調製し、その溶液中に上述のL&Sパターン基板を24h浸漬させる。浸漬させた後、タングステンに吸着していない過剰の分子をトルエンとエタノールでリンスする。分子は片末端にチオール基を有しているためSiO2層上には吸着せず、タングステン層上のみにSAMを形成する。
続いて片末端にチオール基、もう片末端にヒドロキシル基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成する。濃度1mMのアルキル分子トルエン溶液を調製し、その溶液中に上述の有機分子層形成後のL&S パターン基板を24h浸漬させる。浸漬させた後、SiO2に吸着していない過剰のアルキル分子をトルエンとエタノールでリンスする。分子は片末端にヒドロキシル基を有しているためSiO2層上のみに吸着し、もう片末端のチオール基を表面に露出している。
最後にALDにてタングステン(第2の金属配線層)を有機分子層及びアルキル分子層上のみに選択的に成膜する。タングステンを形成するための前駆体にWF6とSi2H6用いて、基板温度180℃で成膜を行う。周期50nmのタングステンのL&Sパターンが形成される。以上の製造方法で製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。なお、有機分子層よりも上部と下部のタングステン層はL&Sパターンであり、互いに直交している。
(実施例2)
片末端にアミノ基、もう片末端にヒドロキシル基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
片末端にアミノ基、もう片末端にヒドロキシル基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
(実施例3)
片末端にチオール基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
片末端にチオール基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
(実施例4)
片末端にアミノ基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
片末端にアミノ基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
(実施例5)
第1の実施形態の製造方法の別の具体例を以下説明する。
第1の実施形態の製造方法の別の具体例を以下説明する。
低圧水銀灯によりUV光を5分間照射してSi基板表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリスチレン−ポリ2ビニルピリジンランダム共重合体(PS−r−P2VP)のプロピレングリコールモノメチルエーテルアセテート(PGMEA)溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−r−P2VPは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fP2VP=0.5である。
PS−r−2VP薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPS−r−P2VP架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPS−r−P2VPを乳酸エチルでリンスする。PS−r−P2VP薄膜の水の接触角を評価すると、PS薄膜の接触角87.5°とP2VPの接触角の52.5°のほとんど中間値70°であることが分かる。また、PS−r−P2VP薄膜の膜厚をAFMで評価すると、約5nmであることが確認できる。
次にPS−r−P2VP薄膜にL&Sのガイドパターンをフォトリソグラフィにて作製する。PS−r−P2VP薄膜上にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。フォトレジスト/SOG/ PS−r−P2VP積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。PEBを125℃/60sec.した後、2.38%TMAHで現像を行う。
その後、O2でRIEし、SOG層とPS−r−P2VP薄膜をフッ素系のガスで基板のSi表面が現れるまでRIEする。そして、TMYでフォトレジストやSOGなどの残渣物を除去する。形成したPS−r−P2VP薄膜のパターン(第1の領域)をSEMで観察すると、周期100nmのL&Sパターンであることが分かる。
さらに低圧水銀灯によりUV光を5分間照射してSi基板表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリ2ビニルピリジン(P2VP−OH)のPGMEA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたP2VP−OHは分子量Mn=50,000、多分散度Mw/Mn=1.05である。P2VP−OH薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とP2VP−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なP2VP−OHをPGMEAでリンスする。露出していたSi表面が厚さ約5nmのPS薄膜(第2の領域)で覆われる。
次にL&Sパターンを形成したPS−r−P2VP/P2VP薄膜(第1のガイド層)の上にポリスチレン−ポリ2ビニルピリジンブロック共重合体(PS−b−P2VP)(第1のブロック共重合体層)のPGMEA溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−b−P2VPは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fP2VP=0.5である。
PS−b−P2VP薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PS−b−P2VPをP2V2相(第1の相)とPS相(第2の相)とに相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。
続いて無電解めっき法にてニッケル(第1の金属配線層)をP2VP相(第1の相)上のみに選択的に成膜を行う。P2VPには、ピリジン環があるため、無電解めっき溶液中に含まれる塩化パラジウムを選択的に吸着でき、それを触媒としてニッケル前駆体が反応してP2VP相上のみに選択的にニッケルを成膜することができる。ニッケルを形成するための前駆体には硫酸ニッケルを用いて、基板温度70℃で成膜を行う。ニッケル成膜したPS−b−P2VP膜を断面SEMで観察すると、幅25nm、高さ20nmのニッケルがP2VP相上に選択的に成膜されている。
続いて、SiO2(第1の絶縁膜)を成膜し、ニッケル層が表面に露出していない状態にする。次にCMPをして、ニッケル層が表面に露出するまで平坦化する。
平坦化した後、低圧水銀灯によりUV光を5分間照射してSiO2表面にヒドロキシル基を誘起する。UV処理後の基板に片末端がヒドロキシル基のPS−r−P2VPと片末端がチオール基のポPS−r−P2VPを重量比1:1の割合で混合したPGMEA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いた2種類のPS−r−P2VPは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fP2VP=0.5である。
PS−r−P2VP薄膜中に含まれる溶媒を110℃/90sec.で除去した後、SiO2表面のヒドロキシル基とPS−r−P2VP架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPS−r−P2VPをPGMEAでリンスする。
次にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。フォトレジスト/SOG/PS−r−P2VP積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。また、このL&Sパターンは、上述したタングステン層のL&Sパターンに対して直交している。PEBを125℃/60sec.した後、2.38%TMAHで現像を行う。
その後、SOG層とPS−r−P2VP薄膜をフッ素系のガスでタングステン表面が現れるまでRIEを行う。そして、TMYでフォトレジストやSOGなどの残渣物を除去する。PS−r−P2VP薄膜のパターン(第3の領域)が形成される。
さらに低圧水銀灯によりUV光を5分間照射してSiO2表面にヒドロキシル基を誘起する。UV処理後の基板に片末端がヒドロキシル基のポリ2ビニルピリジン(P2VP−OH)と片末端がチオール基のポリ2ビニルピリジン(P2VP−SH)を重量比1:1の割合で混合したPGMEA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いた2種類のP2VPは分子量Mn=50,000、多分散度Mw/Mn=1.05である。PS薄膜中に含まれる溶媒を110℃/90sec.で除去した後、SiO2基板表面のヒドロキシル基とP2VP−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なP2VP−OHとP2VP−SHを乳酸エチルでリンスする。露出していたSiO2とニッケル表面が厚さ約5nmのP2VP薄膜(第4の領域)で覆われる。
次にL&Sパターンを形成したPS−r−P2VP/P2VP薄膜(第2のガイド層)の上にPS−b−P2VP(第2のブロック共重合体層)のPGMEA溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−b−P2VPは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fP2VP=0.5である。
PS−b−P2VP薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PS−b−P2VPを、P2V2相(第3の相)とPS相(第4の相)とに相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。ただし、形成したL&Sパターンは下層のニッケルとSiO2のL&Sパターンに対して直交している。
続いて、PS−b−P2VP薄膜のP2VP相(第3の相)をフッ素系のガスで選択的に除去した後、さらに下層のPS−r−P2VP薄膜(第3の領域)とP2VP薄膜(第4の領域)をフッ素系のガスでニッケル表面およびSiO2(第一の絶縁膜)が現れるまでRIEを行う。
その後、ニッケル層上のみに選択的に有機分子層(メモリ層)を形成する。有機分子層に用いる分子は4−[2−nitro−5−amino−4−(phenylethynyl)phenylethynyl]benzenethiolの誘導体であり、ニッケル層上のみにSAMを形成する。濃度1mMの分子トルエン溶液を調製し、その溶液中に上述のL&Sパターン基板を24h浸漬させる。浸漬させた後、ニッケルに吸着していない過剰の分子をトルエンとエタノールでリンスする。分子は片末端にチオール基を有しているためSiO2層上には吸着せず、ニッケル層上のみにSAMを形成する。
続いて片末端にチオール基、もう片末端にヒドロキシル基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成する。濃度1mMのアルキル分子トルエン溶液を調製し、その溶液中に上述の有機分子層形成後のL&Sパターン基板を24h浸漬させる。浸漬させた後、SiO2に吸着していない過剰のアルキル分子をトルエンとエタノールでリンスする。分子は片末端にヒドロキシル基を有しているためSiO2層上のみに吸着し、もう片末端のチオール基を表面に露出している。
最後に無電解めっき法にてニッケル(第2の金属配線層)を有機分子層及びアルキル分子層上のみに選択的に成膜する。ッケルを形成するための前駆体には硫酸ニッケルを用いて、基板温度70℃で成膜を行う。周期50nmのニッケルのL&Sパターンが形成される。以上の製造方法で製造される記憶装置をTEMで断面を観察すると、ニッケル層に挟まれた厚さ2nm程度の有機分子層が確認できる。なお、有機分子層よりも上部と下部のニッケル層はL&Sパターンであり、互いに直交している。
(実施例6)
実施例5において、SOG層とPS−r−P2VP薄膜をフッ素系のガスでタングステン表面が現れるまでRIEを行い、PS−r−P2VP薄膜のパターン(第3の領域)を形成した後、有機分子層(メモリ層)を形成するまでの製造方法を下記の方法に置き換える以外は、実施例5と同様の製造方法で記憶装置を製造する。
実施例5において、SOG層とPS−r−P2VP薄膜をフッ素系のガスでタングステン表面が現れるまでRIEを行い、PS−r−P2VP薄膜のパターン(第3の領域)を形成した後、有機分子層(メモリ層)を形成するまでの製造方法を下記の方法に置き換える以外は、実施例5と同様の製造方法で記憶装置を製造する。
PS−r−PMMA薄膜のパターン(第3の領域)が形成される。さらに低圧水銀灯によりUV光を5分間照射してSiO2表面にヒドロキシル基を誘起する。UV処理後の基板に片末端がヒドロキシル基のPMMA−OHと片末端がチオール基のPMMA−SHを重量比1:1の割合で混合したPGMEA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いた2種類のPMMAは分子量Mn=50,000、多分散度Mw/Mn=1.05である。PS薄膜中に含まれる溶媒を110℃/90sec.で除去した後、SiO2基板表面のヒドロキシル基とPMMA−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPMMA−OHとPMMA−SHを乳酸エチルでリンスする。露出していたSiO2とニッケル表面が厚さ約5nmのPMMA薄膜(第4の領域)で覆われる。
次にL&Sパターンを形成したPS−r−PMMA/PMMA薄膜(第2のガイド層)の上にPS−b−PMMA(第2のブロック共重合体層)のPGMEA溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−b−PMMAは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fPMMA=0.5である。
PS−b−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PS−b−PMMAを、PMMA相(第3の相)とPS相(第4の相)とに相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。ただし、形成したL&Sパターンは下層のニッケルとSiO2のL&Sパターンに対して直交している。
続いて、PS−b−PMMA薄膜のPMMA相(第3の相)をフッ素系のガスで選択的に除去した後、さらに下層のPS−r−PMMA薄膜(第3の領域)とPMMA薄膜(第4の領域)をフッ素系のガスでニッケル表面が現れるまでRIEを行う。
その後、ニッケル層上のみに選択的に有機分子層(メモリ層)を形成する以降は実施例5と同様である。以上の製造方法で製造される記憶装置をTEMで断面を観察すると、ニッケル層に挟まれた厚さ2nm程度の有機分子層が確認できる。
(実施例7)
片末端にアミノ基、もう片末端にヒドロキシル基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例5と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
片末端にアミノ基、もう片末端にヒドロキシル基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例5と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
(実施例8)
片末端にチオール基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例5と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
片末端にチオール基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例5と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
(実施例9)
片末端にアミノ基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
片末端にアミノ基、もう片末端にシラノール基を有した炭素数8個のアルキル分子を用いてSiO2上のみにアルキル分子層(第2の絶縁膜)を形成すること以外は、実施例1と同様の製造方法で記憶装置を製造する。製造される記憶装置をTEMで断面を観察すると、タングステン層に挟まれた厚さ2nm程度の有機分子層が確認できる。
(実施例10)
第2の実施形態の製造方法の具体例を以下説明する。
第2の実施形態の製造方法の具体例を以下説明する。
まず、Si基板(基板)表面にCVD法による堆積と、フォトリソグラフィ及びRIEでSiO2を用いた溝を形成する。溝の幅は500nm、深さは50nmとする。
次に、溝37に、PS−b−P2V2(第2のブロック共重合体層)を成膜する。なお、用いたPS−b−P2V2は分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fP2V2=0.25である。
その後、熱処理により、PS−b−P2V2をP2V2相(第1の相)とPS相(第2の相)に相分離させる。
次に、無電解めっき法にてニッケル(第1の金属配線層)をP2VP相(第1の相)上のみに選択的に成膜を行う。ニッケル成膜したPS−b−P2VP膜を断面SEMで観察すると、幅25nm、高さ20nmのニッケルがP2VP相上に選択的に成膜されている。
続いて、SiO2(第1の絶縁膜)を成膜し、ニッケル層が表面に露出していない状態にする。次にCMPをして、ニッケル層が表面に露出するまで平坦化する。
その後、実施例2と同様の方法で記憶装置を製造する。以上の製造方法で製造される記憶装置をTEMで断面を観察すると、ニッケル層に挟まれた厚さ2nm程度の有機分子層が確認できる。なお、有機分子層よりも上部と下部のニッケル層はL&Sパターンであり、互いに直交している。
(実施例11)
第3の実施形態の製造方法の具体例を以下説明する。
第3の実施形態の製造方法の具体例を以下説明する。
実施例1と同様の製造方法で、タングステン層に挟まれた厚さ2nm程度の有機分子層を有する記憶装置を形成する。
さらに、上層のタングステン層(第2の金属配線層)上に、SiO2(絶縁層)を形成する。
低圧水銀灯によりUV光を5分間照射してSiO2(絶縁層)表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリ4−ヒドロキシスチレン−ポリメチルメタクリレートランダム共重合体(PHS−r−PMMA)の乳酸エチル溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−r−PMMAは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fPHS=0.5である。
PHS−r−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPHS−r−PMMA架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPHS−r−PMMAを乳酸エチルでリンスする。PHS−r−PMMA薄膜の水の接触角を評価すると、PHS薄膜の接触角とPMMAの接触角のほとんど中間値であることが分かる。また、PHS−r−PMMA薄膜の膜厚をAFMで評価すると、約5nmであることが確認できる。
次にPHS−r−PMMA薄膜にL&Sのガイドパターンをフォトリソグラフィにて作製する。PHS−r−PMMA薄膜上にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG(Spin On Glass)層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。フォトレジスト/SOG/PHS−r−PMMA積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。PEB(Post Exposure Bake)を125℃/60sec.した後、2.38%TMAH(Tetra Methyl Ammonium Hydroxide)で現像を行う。
その後、O2でRIEし、SOG層とPHS−r−PMMA薄膜をフッ素系のガスで基板のSi表面が現れるまでRIEする。そして、TMY(Trimethyl−2−hydroxyethyl ammonium hydroxide)でフォトレジストやSOGなどの残渣物を除去する。形成したPHS−r−PMMA薄膜のパターン(第1の領域)をSEMで観察すると、周期100nmのL&S(Line&Space)パターンであることが分かる。
さらに低圧水銀灯によりUV光を5分間照射してSiO2(絶縁層)表面にヒドロキシル基を誘起する。UV処理後のSiO2(絶縁層)に片末端がヒドロキシル基のポリ4−ヒドロキシスチレン(PHS−OH)の乳酸エチル溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−OHは分子量Mn=50,000、多分散度Mw/Mn=1.05である。PHS−OH薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPHS−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPHS−OHを乳酸エチルでリンスする。露出していたSi表面が厚さ約5nmのPHS薄膜(第2の領域)で覆われる。
次にL&Sパターンを形成したPHS−r−PMMA/PHS薄膜(ガイド層)の上にポリ4−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体(PHS−b−PMMA)(ブロック共重合体層)の乳酸エチル溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−b−PMMAは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fPHS=0.5である。
PHS−b−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PHS−b−PMMAをPHS相(第1の相)とPMMA相(第2の相)に相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。
続いてALDにてタングステン(第3の金属配線層)をPHS相(第1の相)上のみに選択的に成膜を行う。PHSには、ヒドロキシル基があるため、タングステン前駆体と反応してPHS相上のみに選択的に成膜することができる。タングステンを形成するための前駆体にWF6とSi2H6用いて、基板温度180℃で成膜を行う。タングステン成膜したPHS−b−PMMA膜を断面SEMで観察すると、幅25nm、高さ20nmのタングステンがPHS相上に選択的に成膜されている。
(実施例12)
第3の実施形態の製造方法の具体例を以下説明する。
第3の実施形態の製造方法の具体例を以下説明する。
実施例5と同様の製造方法で、タングステン層に挟まれた厚さ2nm程度の有機分子層を有する記憶装置を形成する。
さらに、上層のタングステン層(第2の金属配線層)上に、SiO2(絶縁層)を形成する。
低圧水銀灯によりUV光を5分間照射してSi基板表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリスチレン−ポリ2ビニルピリジンランダム共重合体(PS−r−P2VP)のプロピレングリコールモノメチルエーテルアセテート(PGMEA)溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−r−P2VPは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fP2VP=0.5である。
PS−r−2VP薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPS−r−P2VP架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPS−r−P2VPを乳酸エチルでリンスする。PS−r−P2VP薄膜の水の接触角を評価すると、PS薄膜の接触角87.5°とP2VPの接触角の52.5°のほとんど中間値70°であることが分かる。また、PS−r−P2VP薄膜の膜厚をAFMで評価すると、約5nmであることが確認できる。
次にPS−r−P2VP薄膜にL&Sのガイドパターンをフォトリソグラフィにて作製する。PS−r−P2VP薄膜上にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。フォトレジスト/SOG/ PS−r−P2VP積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。PEBを125℃/60sec.した後、2.38%TMAHで現像を行う。
その後、O2でRIEし、SOG層とPS−r−P2VP薄膜をフッ素系のガスで基板のSi表面が現れるまでRIEする。そして、TMYでフォトレジストやSOGなどの残渣物を除去する。形成したPS−r−P2VP薄膜のパターン(第1の領域)をSEMで観察すると、周期100nmのL&Sパターンであることが分かる。
さらに低圧水銀灯によりUV光を5分間照射してSi基板表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリ2ビニルピリジン(P2VP−OH)のPGMEA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたP2VP−OHは分子量Mn=50,000、多分散度Mw/Mn=1.05である。P2VP−OH薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とP2VP−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なP2VP−OHをPGMEAでリンスする。露出していたSi表面が厚さ約5nmのPS薄膜(第2の領域)で覆われる。
次にL&Sパターンを形成したPS−r−P2VP/P2VP薄膜(第1のガイド層)の上にポリスチレン−ポリ2ビニルピリジンブロック共重合体(PS−b−P2VP)(第1のブロック共重合体層)のPGMEA溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−b−P2VPは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fP2VP=0.5である。
PS−b−P2VP薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PS−b−P2VPをP2V2相(第1の相)とPS相(第2の相)とに相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。
続いて無電解めっき法にてニッケル(第3の金属配線層)をP2VP相(第1の相)上のみに選択的に成膜を行う。P2VPには、ピリジン環があるため、無電解めっき溶液中に含まれる塩化パラジウムを選択的に吸着でき、それを触媒としてニッケル前駆体が反応してP2VP相上のみに選択的にニッケルを成膜することができる。ニッケルを形成するための前駆体には硫酸ニッケルを用いて、基板温度70℃で成膜を行う。ニッケル成膜したPS−b−P2VP膜を断面SEMで観察すると、幅25nm、高さ20nmのニッケルがP2VP相上に選択的に成膜されている。
(実施例13)
第4の実施形態の製造方法の具体例を以下説明する。
第4の実施形態の製造方法の具体例を以下説明する。
タングステン層(第2の金属配線層)上にSiO2(絶縁層)を形成し、L&SパターンのPHS−r−PMMA/PHS薄膜(ガイド層)を形成するまでは、実施例11と同様である。
PHS−r−PMMA/PHS薄膜(ガイド層)の上にポリ4−ヒドロキシスチレン−ポリメチルメタクリレートブロック共重合体(PHS−b−PMMA)(ブロック共重合体層)の乳酸エチル溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPHS−b−PMMAは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fPHS=0.5である。
PHS−b−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PHS−b−PMMAをPHS相(第1の相)とPMMA相(第2の相)に相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。
次に、PHS相(第1の相)に対し、PMMA相(第2の相)を選択的に除去する。この際、PMMA相(第2の相)の下層のPHS−r−PMMA/PHS薄膜(ガイド層)も、SiO2(絶縁層)が露出するまで除去するエッチングして除去する。
次に、全面にタングステン(金属)を成膜する。次に、CMP法によりタングステンをPHS相(第1の相)の表面が露出する。その後PHS相(第1の相)及びPHS−r−PMMA/PHS薄膜(ガイド層)を、エッチングで剥離する。
断面SEMで観察すると、タングステンの配線がSiO2(絶縁層)上に形成されている。
(実施例14)
第4の実施形態の製造方法の具体例を以下説明する。
第4の実施形態の製造方法の具体例を以下説明する。
実施例13において、L&SパターンのPHS−r−PMMA/PHS薄膜(ガイド層)を形成した後、PHS相(第1の相)及びPHS−r−PMMA/PMMA薄膜(ガイド層)をエッチングで剥離するまでの製造方法を下記の方法に置き換える以外は、実施例13と同様の製造方法で記憶装置を製造する。
低圧水銀灯によりUV光を5分間照射してSiO2(絶縁層)表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリスチレン−ポリメチルメタクリレートランダム共重合体(PS−r−PMMA)のPGEMA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−r−PMMAは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fPMMA=0.5である。
PS−r−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPS−r−PMMA架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPS−r−PMMAをPGMEAでリンスする。PS−r−PMMA薄膜の水の接触角を評価すると、PS薄膜の接触角87.5とPMMA70の接触角のほとんど中間値80°であることが分かる。また、PS−r−PMMA薄膜の膜厚をAFMで評価すると、約5nmであることが確認できる。
次にPS−r−PMMA薄膜にL&Sのガイドパターンをフォトリソグラフィにて作製する。PS−r−PMMA薄膜上にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG(Spin On Glass)層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。フォトレジスト/SOG/PS−r−PMMA積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。PEB(Post Exposure Bake)を125℃/60sec.した後、2.38%TMAH(Tetra Methyl Ammonium Hydroxide)で現像を行う。
その後、O2でRIEし、SOG層とPS−r−PMMA薄膜をフッ素系のガスで基板のSi表面が現れるまでRIEする。そして、TMY(Trimethyl−2−hydroxyethyl ammonium hydroxide)でフォトレジストやSOGなどの残渣物を除去する。形成したPS−r−PMMA薄膜のパターン(第1の領域)をSEMで観察すると、周期100nmのL&S(Line&Space)パターンであることが分かる。
さらに低圧水銀灯によりUV光を5分間照射してSiO2(絶縁層)表面にヒドロキシル基を誘起する。UV処理後のSiO2(絶縁層)に片末端がヒドロキシル基のポリメチルメタクリレート(PMMA−OH)のPGMEA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPMMA−OHは分子量Mn=50,000、多分散度Mw/Mn=1.05である。PMMA−OH薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPMMA−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPMMA−OHを乳酸エチルでリンスする。露出していたSi表面が厚さ約5nmのPMMA薄膜(第2の領域)で覆われる。
PS−r−PMMA/PMMA薄膜(ガイド層)の上にポリスチレン−ポリメチルメタクリレートブロック共重合体(PS−b−PMMA)(ブロック共重合体層)のPGMEA溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−b−PMMAは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fPHS=0.5である。
PS−b−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PS−b−PMMAをPS相(第1の相)とPMMA相(第2の相)に相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。
次に、PS相(第1の相)に対し、PMMA相(第2の相)を選択的に除去する。この際、PMMA相(第2の相)の下層のPS−r−PMMA/PMMA薄膜(ガイド層)も、SiO2(絶縁層)が露出するまで除去するエッチングして除去する。
次に、全面にタングステン(金属)を成膜する。次に、CMP法によりタングステンをPS相(第1の相)の表面が露出する。その後PS相(第1の相)及びPS−r−PMMA/PMMA薄膜(ガイド層)を、エッチングで剥離する。
断面SEMで観察すると、タングステンの配線がSiO2(絶縁層)上に形成されている。
(実施例15)
第4の実施形態の製造方法の具体例を以下説明する。
第4の実施形態の製造方法の具体例を以下説明する。
実施例12において、上層のタングステン層(第2の金属配線層)上に、SiO2(絶縁層)を形成するまでは、実施例12と同様の製造方法で記憶装置を製造する。
低圧水銀灯によりUV光を5分間照射してSiO2(絶縁層)表面にヒドロキシル基を誘起する。UV処理後のSi基板に片末端がヒドロキシル基のポリスチレン−ポリメチルメタクリレートランダム共重合体(PS−r−PMMA)のPGEMA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−r−PMMAは分子量Mn=50,000、多分散度Mw/Mn=1.05、体積分率fPMMA=0.5である。
PS−r−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPS−r−PMMA架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPS−r−PMMAをPGMEAでリンスする。PS−r−PMMA薄膜の水の接触角を評価すると、PS薄膜の接触角87.5とPMMA70の接触角のほとんど中間値80°であることが分かる。また、PS−r−PMMA薄膜の膜厚をAFMで評価すると、約5nmであることが確認できる。
次にPS−r−PMMA薄膜にL&Sのガイドパターンをフォトリソグラフィにて作製する。PS−r−PMMA薄膜上にJSR社製SOG080を用いて1500rpm/30sec.でスピンコーティングしてSOG(Spin On Glass)層(膜厚:45nm)を形成する。続いて、ArF用フォトレジストを1500rpm/35sec.でスピンコートし、120℃/90sec.でプリベークを行う。フォトレジスト/SOG/PS−r−PMMA積層膜をArFエキシマレーザ露光装置でL&Sパターン露光をする。露光量は25mJ/cm2、パターン周期は100nmとする。PEB(Post Exposure Bake)を125℃/60sec.した後、2.38%TMAH(Tetra Methyl Ammonium Hydroxide)で現像を行う。
その後、O2でRIEし、SOG層とPS−r−PMMA薄膜をフッ素系のガスで基板のSi表面が現れるまでRIEする。そして、TMY(Trimethyl−2−hydroxyethyl ammonium hydroxide)でフォトレジストやSOGなどの残渣物を除去する。形成したPS−r−PMMA薄膜のパターン(第1の領域)をSEMで観察すると、周期100nmのL&S(Line&Space)パターンであることが分かる。
さらに低圧水銀灯によりUV光を5分間照射してSiO2(絶縁層)表面にヒドロキシル基を誘起する。UV処理後のSiO2(絶縁層)に片末端がヒドロキシル基のポリメチルメタクリレート(PMMA−OH)のPGMEA溶液(濃度0.5wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPMMA−OHは分子量Mn=50,000、多分散度Mw/Mn=1.05である。PMMA−OH薄膜中に含まれる溶媒を110℃/90sec.で除去した後、Si基板表面のヒドロキシル基とPMMA−OH架橋反応させため150℃/8hでアニールを行う。続いて、架橋しない余分なPMMA−OHを乳酸エチルでリンスする。露出していたSi表面が厚さ約5nmのPMMA薄膜(第2の領域)で覆われる。
PS−r−PMMA/PMMA薄膜(ガイド層)の上にポリスチレン−ポリメチルメタクリレートブロック共重合体(PS−b−PMMA)(ブロック共重合体層)のPGMEA溶液(濃度2wt%)を回転数2000rpmでスピンコーティングする。なお、用いたPS−b−PMMAは分子量Mn=122,000、多分散度Mw/Mn=1.08、体積分率fPHS=0.5である。
PS−b−PMMA薄膜中に含まれる溶媒を110℃/90sec.で除去した後、PS−b−PMMAをPS相(第1の相)とPMMA相(第2の相)に相分離させるために200℃/8hでアニールを行う。続いて、パターン確認のためAFMで観察を行う。AFM観察を行うと周期50nmのL&Sパターンが形成されていることが分かる。
次に、PS相(第1の相)に対し、PMMA相(第2の相)を選択的に除去する。この際、PMMA相(第2の相)の下層のPS−r−PMMA/PMMA薄膜(ガイド層)も、SiO2(絶縁層)が露出するまで除去するエッチングして除去する。
次に、全面にタングステン(金属)を成膜する。次に、CMP法によりタングステンをPS相(第1の相)の表面が露出する。その後PS相(第1の相)及びPS−r−PMMA/PMMA薄膜(ガイド層)を、エッチングで剥離する。
断面SEMで観察すると、タングステンの配線がSiO2(絶縁層)上に形成されている。
実施形態及び実施例では、メモリ層が有機分子層である場合を例に説明したが、電圧の印加により抵抗が変化するのであれば、金属酸化物層等その他の材料を用いることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 基板
12 第1の金属配線層
14 第2の金属配線層
16 メモリ層
20 ブロック共重合体層
20a 第1の相
20b 第2の相
12 第1の金属配線層
14 第2の金属配線層
16 メモリ層
20 ブロック共重合体層
20a 第1の相
20b 第2の相
Claims (1)
- 基板上に、第1の重合体と、前記第1の重合体より低い表面エネルギーを有する第2の重合体とを含むブロック共重合体層を形成し、
前記ブロック共重合体層を熱処理し、前記ブロック共重合体層を、前記第1の重合体を含み第1の方向に伸長する第1の相と、前記第2の重合体を含み前記第1の方向に伸長する第2の相とが、交互に配列するように分離し、
前記第1の相の表面に、選択的に、第1の方向に伸長する第1の金属配線層を形成し、
前記第1の金属配線層上に電圧の印加により抵抗が変化するメモリ層を形成し、
前記メモリ層上に、前記第1の方向と交差する第2の方向に伸長する第2の金属配線層を形成する記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014193109A JP2016066644A (ja) | 2014-09-22 | 2014-09-22 | 記憶装置の製造方法 |
US14/842,234 US9608203B2 (en) | 2014-09-22 | 2015-09-01 | Method for manufacturing memory device and method for manufacturing metal wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014193109A JP2016066644A (ja) | 2014-09-22 | 2014-09-22 | 記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016066644A true JP2016066644A (ja) | 2016-04-28 |
Family
ID=55526563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014193109A Pending JP2016066644A (ja) | 2014-09-22 | 2014-09-22 | 記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9608203B2 (ja) |
JP (1) | JP2016066644A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018125089A1 (en) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Grating layer with variable pitch formed using directed self-assembly of multiblock copolymers |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3515445B2 (ja) | 1999-09-30 | 2004-04-05 | 株式会社東芝 | ミクロパターンの形成方法 |
KR100913395B1 (ko) | 2006-12-04 | 2009-08-21 | 한국전자통신연구원 | 메모리 소자 및 그 제조방법 |
US7964107B2 (en) | 2007-02-08 | 2011-06-21 | Micron Technology, Inc. | Methods using block copolymer self-assembly for sub-lithographic patterning |
US7999160B2 (en) * | 2007-03-23 | 2011-08-16 | International Business Machines Corporation | Orienting, positioning, and forming nanoscale structures |
US8114468B2 (en) * | 2008-06-18 | 2012-02-14 | Boise Technology, Inc. | Methods of forming a non-volatile resistive oxide memory array |
JP5511345B2 (ja) | 2008-12-11 | 2014-06-04 | キヤノン株式会社 | 金属構造体含有高分子膜、金属構造体含有高分子膜の製造方法、パターン構造体の製造方法 |
JP2010142881A (ja) | 2008-12-16 | 2010-07-01 | Fujifilm Corp | 有機−無機複合体層を備える構造体、およびその製造方法 |
US8293658B2 (en) | 2010-02-17 | 2012-10-23 | Asm America, Inc. | Reactive site deactivation against vapor deposition |
FR2961344B1 (fr) | 2010-06-09 | 2012-07-13 | Commissariat Energie Atomique | Procede de realisation d?une grille de lignes conductrices ou semi-conductrices d?acces croisees |
JP5259661B2 (ja) * | 2010-09-07 | 2013-08-07 | 株式会社東芝 | パターン形成方法 |
JP5603834B2 (ja) * | 2011-06-22 | 2014-10-08 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP5988258B2 (ja) | 2011-07-29 | 2016-09-07 | 凸版印刷株式会社 | 微細構造体の製造方法、複合体の製造方法 |
JP5750009B2 (ja) | 2011-08-12 | 2015-07-15 | 富士フイルム株式会社 | 積層体の製造方法 |
JP5694109B2 (ja) * | 2011-09-26 | 2015-04-01 | 株式会社東芝 | パターン形成方法 |
US8900963B2 (en) * | 2011-11-02 | 2014-12-02 | Micron Technology, Inc. | Methods of forming semiconductor device structures, and related structures |
JP2013197363A (ja) | 2012-03-21 | 2013-09-30 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
US8790522B1 (en) * | 2013-02-11 | 2014-07-29 | Globalfoundries Inc. | Chemical and physical templates for forming patterns using directed self-assembly materials |
US8853085B1 (en) * | 2013-04-23 | 2014-10-07 | International Business Machines Corporation | Grapho-epitaxy DSA process with dimension control of template pattern |
-
2014
- 2014-09-22 JP JP2014193109A patent/JP2016066644A/ja active Pending
-
2015
- 2015-09-01 US US14/842,234 patent/US9608203B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160087206A1 (en) | 2016-03-24 |
US9608203B2 (en) | 2017-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432120B2 (en) | Method for realizing a hosting structure of nanometric elements | |
JP6346115B2 (ja) | パターン形成方法 | |
KR101350072B1 (ko) | 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법 | |
US8497201B2 (en) | Self-assembly pattern for semiconductor integrated circuit | |
CN110060972B (zh) | 用于后段(beol)互连的自对准过孔及插塞图案化 | |
TWI501043B (zh) | 在基板上形成圖案的方法 | |
US8053163B2 (en) | Method of fine patterning semiconductor device | |
US7993816B2 (en) | Method for fabricating self-aligned nanostructure using self-assembly block copolymers, and structures fabricated therefrom | |
JP5726693B2 (ja) | 半導体装置の製造方法 | |
CN109964311B (zh) | 用于导电通孔制造的基于导电帽的方法及由此得到的结构 | |
EP3122918A1 (en) | Precursor and process design for photo-assisted metal atomic layer deposition (ald) and chemical vapor deposition (cvd) | |
TW201004862A (en) | Methods of improving long range order in self-assembly of block copolymer films with ionic liquids | |
CN110993566A (zh) | 一种定向自组装和掩膜调控制备半导体纳米结构的方法 | |
US9449839B2 (en) | Self-assembled monolayer for pattern formation | |
CN111261586B (zh) | 一种中孔半导体纳米结构的制作方法 | |
JP2016066644A (ja) | 記憶装置の製造方法 | |
US10157744B2 (en) | Method for forming patterns of semiconductor device | |
JP2018020282A (ja) | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム | |
KR101361450B1 (ko) | 미세 구조체의 제조 방법 | |
CN110993565A (zh) | 一种定向自组装制备半导体纳米器件结构的方法 | |
CN112366137A (zh) | 一种定向自组装制备半导体纳米器件结构的方法 |