JP2016059105A - スイッチング電源の制御方法及び制御装置 - Google Patents

Abstract

【課題】過電流設定値を超えて出力電力が停止してしまうことを防止する。【解決手段】スイッチング電源は、スイッチングパルスにより動作するスイッチング素子により、ＤＣ入力電圧をスイッチングしてＡＣ電圧に変換し、このＡＣ電圧を共振回路により共振させ、この共振させたＡＣ電圧を整流及び平滑してＤＣ電圧を出力する。制御装置６０は、入力電力制限制御部７１、及びスイッチングパルス生成部７２等を有している。制御部７１は、出力電圧値ｖｏｕｔが、入力電力制限開始の第２出力電圧設定値ｖｏｂよりも小さいときには、入力電力値ｐｉｎが、出力電圧値ｖｏｕｔに応じた入力電力制限値ｐｉａとなるよう、スイッチング周波数を決定して制御信号Ｓ７１を出力する。この制御信号Ｓ７１等に基づき、生成部７２がスイッチングパルスを生成する。【選択図】図１

Description

本発明は、共振回路を有するＬＬＣ共振コンバータ等のスイッチング電源の制御方法及び制御装置に関するものである。

従来、例えば、スイッチング電源の１つであるＬＬＣ共振コンバータは、特許文献１、２及び非特許文献１に記載されているように、２つのスイッチング素子を有するスイッチング回路と、ＬＬＣ共振回路と、変圧器（以下「トランス」という。）と、出力整流平滑回路と、を備えている。

この種のスイッチング電源では、入力される直流（以下「ＤＣ」という。）電圧が、スイッチング回路において、スイッチング周波数ｆを有するスイッチングパルスによってスイッチングされる。スイッチングされた交流（以下「ＡＣ」という。）電圧は、共振周波数ｆ０を有する共振回路にて共振される。共振されたＡＣ電圧は、出力整流平滑回路によりＤＣ電圧に変換されて出力される。

図６は、非特許文献１に記載された従来のＬＬＣ共振コンバータにおける周波数／ゲイン特性を示す波形図である。

図６において、横軸は、スイッチング周波数比Ｆ［＝スイッチング周波数ｆ／共振周波数ｆ０］、縦軸は、出力電圧比［ゲインＧ］である。横軸のスイッチング周波数比Ｆ＝ｆ／ｆ０のところを１として波形が描かれている。Ｑ（＝１〜１０）は、ＬＬＣ共振コンバータに対する負荷の大きさを表す数値であり、軽負荷ほどＱの値が大きくなる。波形のピークのｆｓは、共振回路によって決まる高い共振電圧がでる共振周波数である。領域（ａ）は、周波数が共振周波数ｆｓ〜ｆ０の範囲の一部であり、ＬＬＣ共振の通常動作範囲である。領域（ｂ）は、周波数が共振周波数ｆ０以上の範囲であり、領域（ｃ）は、周波数が共振周波数ｆｓ以下の範囲と共振周波数ｆｓ〜ｆ０の範囲の一部である。領域（ｃ）は、ＬＬＣ共振では使用できない範囲である。

ＬＬＣ共振コンバータの制御方法では、図６の領域（ａ）と（ｂ）を選び、スイッチング周波数ｆを変化させることで、出力電圧を制御する。スイッチング周波数ｆを上げると、出力電圧が下がり、スイッチング周波数ｆを下げると、出力電圧が上がる動作をする。

特開平１０−２２５１１９号公報 特開２００２−３２５４４５号公報

「電源回路設計２００９」（２００９−５−１）ＣＱ出版（株）、Ｐ．１９１−２０４

しかしながら、従来のスイッチング電源の１つであるＬＬＣ共振コンバータでは、以下のような課題があった。

図７は、特許文献２に記載された従来のＬＬＣコンバータの電圧垂下特性の一手法を示す図である。図７において、横軸は、ＬＬＣ共振コンバータの出力電流、縦軸は、出力電圧である。

ＬＬＣ共振コンバータでは、回路の特性上、出力電圧を低下させるには、図６に示すようなゲインＧと周波数の関係から、スイッチング周波数ｆを増加させていくことになるが、図６に示すように、出力電圧（ゲインＧ）の低下傾きが緩やかなため、高周波にする必要がある。一手法として、入力電力の上限を設けることで、出力電力が略定電力の状態において出力電圧を低下させることができる。しかし、そのまま出力電圧が低下し続けると、出力電流が増加し、回路保護のために設けられた過電流設定値Ｉｍａｘを超えて、出力電力が停止してしまうと、再起動し直す等の処置を施さなければならない課題がある。

本発明の内の第１の発明のスイッチング電源の制御方法は、ＤＣの入力電力における入力電圧をスイッチング素子によりスイッチングしてＡＣ電圧に変換し、このＡＣ電圧を共振回路により共振させ、この共振させたＡＣ電圧を整流及び平滑してＤＣの出力電圧を出力するスイッチング電源の制御方法であって、前記出力電圧の値が、入力電力制限開始の第２出力電圧設定値よりも小さいときには、前記入力電力の値が、前記出力電圧の値に応じた入力電力制限値となるよう、スイッチング周波数を決定して前記スイッチング素子をオン／オフ動作させる入力電力制限制御処理を行うことを特徴とする。

第２の発明のスイッチング電源の制御方法は、第１の発明のスイッチング電源の制御方法において、計測処理と、第１判定処理と、定電圧制御処理と、定電力制御処理と、第２判定処理と、前記第１の発明の入力電力制限制御処理と、を有することを特徴とする。

前記計測処理では、前記入力電力の値を計測する。前記第１判定処理では、前記入力電力の値が、前記入力電力制限値よりも大きいか否かを判定し、小さいときには、第１判定結果を出力し、大きいときには、第２判定結果を出力する。前記定電圧制御処理では、前記第１判定結果が出力された場合には、前記出力電圧の値が、第１出力電圧設定値となるよう、前記スイッチング周波数を決定して前記スイッチング素子をオン／オフ動作させる。

前記定電力制御処理では、前記第２判定結果が出力された場合には、前記入力電力制限値に基づき、前記入力電力の値を定電力制御し、前記出力電圧における出力電力が定電力となるよう、前記スイッチング周波数を決定して前記スイッチング素子をオン／オフ動作させる。前記第２判定処理では、前記出力電圧の値が、前記第２出力電圧設定値よりも大きいか否かを判定し、大きいときには、前記定電力制御処理へ与える前記第２判定結果を出力して前記定電力制御処理を行わせ、小さいときには、第３判定結果を出力する。更に、前記入力電力制限制御処理は、前記第３判定結果が出力された場合に実行される。

第３の発明のスイッチング電源の制御装置は、ＤＣの入力電力における入力電圧をスイッチング素子によりスイッチングしてＡＣ電圧に変換し、このＡＣ電圧を共振回路により共振させ、この共振させたＡＣ電圧を整流及び平滑してＤＣの出力電圧を出力するスイッチング電源の制御装置であって、前記出力電圧の値が、入力電力制限開始の第２出力電圧設定値よりも小さいときには、前記入力電力の値が、前記出力電圧の値に応じた入力電力制限値となるよう、スイッチング周波数を決定して入力電力制限制御信号を出力する入力電力制限制御部と、前記入力電力制限制御信号に基づき、前記スイッチング素子をオン／オフ動作させるためのスイッチングパルスを生成するスイッチングパルス生成部と、を有することを特徴とする。

第４の発明のスイッチング電源の制御装置は、前記第３の発明のスイッチング電源の制御装置において、入力電力計測部６５と、第１判定部６７と、第２判定部６８と、定電圧制御部６９と、定電力制御部７０と、前記第３の発明の入力電力制限制御部７１と、前記前記第３の発明のスイッチングパルス生成部と、を有することを特徴とする。

前記入力電力計測部は、前記入力電力の値を計測するものである。前記第１判定部は、前記入力電力の値が、前記入力電力制限値よりも大きいか否かを判定し、小さいときには、第１判定結果を出力し、大きいときには、第２判定結果を出力するものである。前記第２判定部は、前記出力電圧の値が、前記第２出力電圧設定値よりも大きいか否かを判定し、大きいときには、前記第２判定結果を出力し、小さいときには、第３判定結果を出力するものである。

前記定電圧制御部は、前記第１判定結果が出力された場合には、前記出力電圧の値が、第１出力電圧設定値となるよう、前記スイッチング周波数を決定して定電圧制御信号を出力するものである。前記定電力制御部は、前記第２判定結果が出力された場合には、前記入力電力制限値に基づき、前記入力電力の値を定電力制御し、前記出力電圧における出力電力が定電力となるよう、前記スイッチング周波数を決定して定電力制御信号を出力するものである。前記入力電力制限制御部は、前記第３判定結果が出力された場合には、前記入力電力制限制御信号を出力するものである。更に、前記スイッチングパルス生成部は、前記定電圧制御信号、前記定電力制御信号、又は前記入力電力制限制御信号のいずれか１つの制御信号に基づき、前記スイッチングパルスを生成するものである。

本発明のスイッチング電源の制御方法及び制御装置によれば、入力電力制限制御処理（又は入力電力制限制御部）の入力電力制限機能によって入力電力を制限している。これにより、過電流設定値の手前で、出力電圧を低下させることが可能となり、従来の課題である出力の停止を防止できる。

図１は図２中の制御装置６０の構成例を示す機能ブロック図である。 図２は本発明の実施例１におけるスイッチング電源を示す概略の構成図である。 図３は図１及び図２のスイッチング電源における電圧垂下特性を示す図である。 図４は図１の制御装置６０における制御方法を示すフローチャートである。 図５は本発明の実施例２におけるスイッチング電源を示す概略の構成図である。 図６は非特許文献１に記載された従来のＬＬＣ共振コンバータにおける周波数／ゲイン特性を示す波形図である。 図７は特許文献２に記載された従来のＬＬＣコンバータの電圧垂下特性の一手法を示す図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の構成）
図２は、本発明の実施例１におけるスイッチング電源を示す概略の構成図である。

このスイッチング電源は、例えば、ＬＬＣ共振コンバータであり、ＤＣ電源１に接続された一対の＋側入力端子２ａ及び−側入力端子２ｂを有している。一対の入力端子２ａ，２ｂは、ＤＣの入力電力Ｐｉｎ（入力電圧Ｖｉｎ及び入力電流Ｉｉｎ）を入力する端子であり、この入力端子２ａ，２ｂに、スイッチング回路１０が接続されている。

スイッチング回路１０は、ＤＣの入力電圧Ｖｉｎをスイッチングして第１ＡＣ電圧を出力する回路であり、複数（例えば、４つ）のスイッチング素子（例えば、Ｎ型のＭＯＳＦＥＴ）１１〜１４を有している。４つのＭＯＳＦＥＴ１１〜１４の内、２つのＭＯＳＦＥＴ１１，１２が、入力端子２ａ，２ｂに対して直列接続され、更に、２つのＭＯＳＦＥＴ１３，１４が、入力端子２ａ，２ｂに対して直列接続されて、フル・ブリッジ構成となっている。４つのＭＯＳＦＥＴ１１〜１４は、スイッチング周波数ｆを有する４つのスイッチングパルスＳ１１〜Ｓ１４によってそれぞれオン／オフ動作する。各ＭＯＳＦＥＴ１１〜１４のドレイン及びソース間には、ダイオード１１ａ〜１４ａがそれぞれ逆方向に並列接続されている。各ダイオード１１ａ〜１４ａは、各ＭＯＳＦＥＴ１１〜１４のボディ・ダイオード、又は外付けのダイオードである。

ＭＯＳＦＥＴ１１及びＭＯＳＦＥＴ１２の接続点と、ＭＯＳＦＥＴ１３及びＭＯＳＦＥＴ１４の接続点とには、共振回路２０が接続されている。共振回路２０は、固有の共振周波数ｆ０を有し、スイッチング回路１０から出力される第１ＡＣ電圧を共振させる回路であり、共振インダクタ２１、励磁インダクタ２２及び電流共振コンデンサ２３の直列回路により構成されている。

共振回路２０の出力側には、トランス３０が接続されている。トランス３０は、共振回路２０から出力されるＡＣ電圧を変圧して第２ＡＣ電圧を出力するものであり、励磁インダクタ２２に並列接続された１次巻線３１と、２次巻線３２と、により構成されている。なお、共振回路２０の共振インダクタ２１は、トランス３０の漏れインダクタンス、更に、励磁インダクタ２２は、トランス３０の励磁インダクタンスをそれぞれ利用できる。

トランス３０の２次巻線３２には、整流平滑回路４０が接続されている。整流平滑回路４０は、２次巻線３２から出力される第２ＡＣ電圧を全波整流してＤＣ電圧を生成する回路であり、４つの整流ダイオード４１〜４４からなるブリッジ回路と、この出力側に並列接続された平滑コンデンサ４５と、により構成されている。平滑コンデンサ４５には、一対の＋側出力端子４６ａ及び−側出力端子４６ｂが並列接続されている。この出力端子４６ａ，４６ｂからは、ＤＣの出力電力Ｐｏｕｔ（出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔ）が出力される。

＋側入力端子２ａ及び−側入力端子２ｂ間には、ＤＣの入力電圧Ｖｉｎを測定する入力電圧測定器５１が接続されている。入力電圧測定器５１は、分圧抵抗等により構成されている。更に、−側入力端子２ｂ側には、ＤＣの入力電流Ｉｉｎを測定する入力電流測定器５２が接続されている。入力電流測定器５２は、シャント抵抗等により構成されている。

同様に、＋側出力端子４６ａ及び−側出力端子４６ｂ間には、ＤＣの出力電圧Ｖｏｕｔを測定する出力電圧測定器５３が接続されている。出力電圧測定器５３は、分圧抵抗等により構成されている。更に、−側出力端子４６ｂ側には、ＤＣの出力電流Ｉｏｕｔを測定する出力電流測定器５４が接続されている。出力電流測定器５４は、シャント抵抗等により構成されている。

入力電圧測定器５１、入力電流測定器５２、出力電圧測定器５３、及び出力電流測定器５４の出力側には、スイッチング電源の制御装置６０が接続されている。制御装置６０は、入力電圧測定器５１、入力電流測定器５２、出力電圧測定器５３、及び出力電流測定器５４の測定値を入力し、スイッチング回路１０内のＭＯＳＦＥＴ１１〜１４をオン／オフ動作させるためのスイッチングパルスＳ１１〜Ｓ１４を生成する機能を有している。

スイッチング電源では、スイッチング周波数ｆを変化させることで、出力電圧Ｖｏｕｔを制御することができる。そのため、制御装置６０は、周波数変調（ＳＦＭ）制御を行う機能を有し、マイクロコンピュータ、デジタル・シグナル・プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）等のプログラム制御可能なプロセッサ等により構成されている。

図１は、図２中の制御装置６０の構成例を示す機能ブロック図である。
この制御装置６０は、入力電圧検出部６１、入力電流検出部６２、出力電圧検出部６３、及び出力電流検出部６４を有している。

入力電圧検出部６１は、入力電圧測定器５１で測定された入力電圧Ｖｉｎの測定値からデジタル信号の入力電圧値ｖｉｎを検出するものであり、アナログ／デジタル変換器（以下「Ａ／Ｄ変換器」という。）等で構成されている。入力電流検出部６２は、入力電流測定器５２で測定された入力電流Ｉｉｎの測定値からデジタル信号の入力電流値ｉｉｎを検出するものであり、Ａ／Ｄ変換器等で構成されている。出力電圧検出部６３は、出力電圧測定器５３で測定された出力電圧Ｖｏｕｔの測定値からデジタル信号の出力電圧値ｖｏｕｔを検出するものであり、Ａ／Ｄ変換器等で構成されている。更に、出力電流検出部６４は、出力電流測定器５４で測定された出力電流Ｉｏｕｔの測定値からデジタル信号の出力電流値ｉｏｕｔを検出するものであり、Ａ／Ｄ変換器等で構成されている。

入力電圧検出部６１及び入力電流検出部６２の出力側には、入力電力計測部としての入力電力算出部６５が接続されている。入力電力算出部６５は、検出された入力電圧値ｖｉｎと入力電流値ｉｉｎとを乗算して入力電力値ｐｉｎを算出するものであり、この出力側に、第１判定部６７が接続されている。出力電圧検出部６３の出力側には、第２判定部６８が接続されている。

第１判定部６７は、算出された入力電力値ｐｉｎが入力電力制限値ｐｉａよりも大きいか否か（即ち、ｐｉｎ＞ｐｉａ又はｐｉｎ≦ｐｉａ）を判定し、小さいときには（ｐｉｎ≦ｐｉａ）、第１判定結果Ｓ６７ａを出力し、大きいときには（ｐｉｎ＞ｐｉａ）、第２判定結果Ｓ６７ｂを出力するものであり、この出力側に、定電圧制御部６９及び定電力制御部７０が接続されている。

第２判定部６８は、検出された出力電圧値ｖｏｕｔが、入力電力制限開始の第２出力電圧設定値ｖｏｂよりも大きいか否か（即ち、ｖｏｕｔ＞ｖｏｂ又はｖｏｕｔ≦ｖｏｂ）を判定し、大きいときには（ｖｏｕｔ＞ｖｏｂ）、第２判定結果Ｓ６７ｂを出力し、小さいときには（ｖｏｕｔ≦ｖｏｂ）、第３判定結果Ｓ６８を出力するものであり、この出力側に、定電力制御部７０及び入力電力制限制御部７１が接続されている。

定電圧制御部６９は、第１判定結果Ｓ６７ａを入力すると、検出された出力電圧値ｖｏｕｔが、第１出力電圧設定値ｖｏａとなるよう、スイッチング周波数ｆを決定して定電圧制御信号Ｓ６９を出力するものであり、この出力側に、スイッチングパルス生成部７２が接続されている。定電力制御部７０は、第２判定結果Ｓ６７ｂを入力すると、入力電力制限値ｐｉａに基づき、入力電力値ｐｉｎを定電力制御し、その結果、出力電力Ｐｏｕｔが定電力となるよう、スイッチング周波数ｆを決定して定電力制御信号Ｓ７０を出力するものであり、この出力側に、スイッチングパルス生成部７２が接続されている。

入力電力制限制御部７１は、過電流を防止するために、第３判定結果Ｓ６８が入力されると、算出された入力電力値ｐｉｎが、検出された出力電圧値ｖｏｕｔに応じた入力電力制限値ｐｉａとなるよう、スイッチング周波数ｆを決定して入力電力制限制御信号Ｓ７１を出力するものであり、この出力側に、スイッチングパルス生成部７２が接続されている。出力電圧値ｖｏｕｔに応じた入力電力制限値ｐｉａは、例えば、入力電力制限値ｐｉａから入力電力制限値ｐｉｂ［Ｗ／Ｖ］を減算した値である。

スイッチングパルス生成部７２は、定電圧制御信号Ｓ６９、定電力制御信号Ｓ７０、又は入力電力制限制御信号Ｓ７１のいずれか１つの制御信号に基づき、スイッチング回路１０内の４つのＭＯＳＦＥＴ１１〜１４をオン／オフ動作させるための４つのスイッチングパルスＳ１１〜Ｓ１４を生成する機能を有している。

（実施例１のスイッチング電源の全体の動作）
図２のスイッチング電源において、図６中のＬＬＣ共振の通常動作範囲（ａ）における概略の定電圧出力動作を説明する。

制御装置６０は、出力端子４６ａ，４６ｂから出力される出力電圧Ｖｏｕｔが一定となるように、スイッチングパルスＳ１１〜Ｓ１４を出力して、スイッチング回路１０内のＭＯＳＦＥＴ１１〜１４をオン／オフ動作させる。ＤＣ電源１から供給されたＤＣ電圧が、入力端子２ａ，２ｂに入力されると、その入力電圧Ｖｉｎが、スイッチング回路１０によってスイッチングされ、第１ＡＣ電圧に変換される。

変換された第１ＡＣ電圧は、共振回路２０及びトランス３０の１次巻線３１へ供給され、これらの共振回路２０及びトランス３０の１次巻線３１に、共振回路２０の共振周波数ｆ０に対応した疑似正弦波電流が流れる。すると、トランス３０の２次巻線３２に、第２ＡＣ電圧（即ち、誘起電圧）が発生する。発生した誘起電圧は、整流平滑回路４０により、ＤＣ電圧に変換された後に平滑コンデンサ４５で平滑される。これにより、ＤＣの出力電力Ｐｏｕｔ（即ち、ＤＣの出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔ）が出力端子４６ａ，４６ｂから出力される。

制御装置６０は、出力電圧測定器５３で測定された出力電圧Ｖｏｕｔの測定値に基づき、その出力電圧Ｖｏｕｔが一定となるように、出力電圧Ｖｏｕｔが高い場合は、スイッチング周波数ｆを増加し、出力電圧Ｖｏｕｔが低い場合は、スイッチング周波数ｆを低下するようなスイッチングパルスＳ１１〜Ｓ１４を生成し、スイッチング回路１０を制御する。これにより、定電圧出力が得られる。

（実施例１の制御装置の制御方法）
図３は、図１及び図２のスイッチング電源における電圧垂下特性を示す図である。

図３において、横軸は、出力電流測定器５４で測定されて制御装置６０内で検出された出力電流値ｉｏｕｔ、縦軸は、出力電圧測定器５３で測定されて制御装置６０内で検出された出力電圧値ｖｏｕｔである。

図３において、領域（１）は、出力電流値ｉｏｕｔのゼロから入力電力制限値ｐｉａ（即ち、垂下開始点）までの間の定電圧制御領域、領域（２）は、入力電力制限値ｐｉａから入力電力制限開始の第２出力電圧設定値ｖｏｂまでの間の入力電力Ｐｉｎの定電力制御領域、及び、領域（３）は、第２出力電圧設定値ｖｏｂ以下の入力電力制限制御領域である。

図４は、図１の制御装置６０における制御方法を示すフローチャートである。
以下、図１及び図３を参照しつつ、図４のフローチャートの制御処理を説明する。

図４のフローチャートにおいて、図１の制御装置６０の動作が開始されると、各種計測処理のステップＳＴ１へ進む。ステップＳＴ１において、入力電圧測定器５１、入力電流測定器５２、出力電圧測定器５３、及び出力電流測定器５４により、ＤＣ入力電圧Ｖｉｎ、ＤＣ入力電流Ｉｉｎ、ＤＣ出力電圧Ｖｏｕｔ、及びＤＣ出力電流Ｉｏｕｔがそれぞれ測定され、これらの測定値が制御装置６０内に入力される。

制御装置６０内において、入力電圧検出部６１によって入力電圧値ｖｉｎが検出されると共に、入力電流検出部６２によって入力電流値ｉｉｎが検出され、これらの入力電圧値ｖｉｎ及び入力電流値ｉｉｎが入力電力算出部６５に入力される。更に、出力電圧検出部６３によって出力電圧値ｖｏｕｔが検出されると共に、出力電流検出部６４によって出力電流値ｉｏｕｔが検出され、その出力電圧値ｖｏｕｔが第２判定部６８に入力される。入力電力算出部６５は、入力電圧値ｖｉｎと入力電流値ｉｉｎとを乗算して入力電力値ｐｉｎを算出し、第１判定部６７へ与え、第１判定処理のステップＳＴ２へ進む。

ステップＳＴ２において、第１判定部６７は、入力電力値ｐｉｎが入力電力制限値ｐｉａよりも大きいか否かを判定し、小さいときには（ｐｉｎ≦ｐｉａ、ＮＯ）、第１判定結果Ｓ６７ａを定電圧制御部６９へ出力して定電圧制御処理（１）のステップＳＴ３へ進む。前記判定結果が大きいときには（ｐｉｎ＞ｐｉａ、ＹＥＳ）、第２判定結果Ｓ６７ｂを定電力制御部７０へ出力して定電力制御処理（２）のステップＳＴ４へ進む。

ステップＳＴ３において、定電圧制御部６９は、出力電圧値ｖｏｕｔが第１出力電圧設定値ｖｏａとなるようスイッチング周波数ｆを決定し、定電圧制御信号Ｓ６９をスイッチングパルス生成部７２へ与える。スイッチングパルス生成部７２では、定電圧制御信号Ｓ６９に基づき、決定されたスイッチング周波数ｆのスイッチングパルスＳ１１〜Ｓ１４を生成し、スイッチング回路１０内のＭＯＳＦＥＴ１１〜１４をオン／オフ動作させる。これにより、通常の制御ループである定電圧制御（１）が行われ、ステップＳＴ１へ戻る。

ステップＳＴ４において、定電力制御部７０は、入力電力制限値ｐｉａに基づき、入力電力値ｐｉｎを定電力制御し、その結果、出力電力Ｐｏｕｔが定電力となるよう、スイッチング周波数ｆを決定し、定電力制御信号Ｓ７０をスイッチングパルス生成部７２へ与える。スイッチングパルス生成部７２では、定電力制御信号Ｓ７０に基づき、決定されたスイッチング周波数ｆのスイッチングパルスＳ１１〜Ｓ１４を生成し、スイッチング回路１０内のＭＯＳＦＥＴ１１〜１４をオン／オフ動作させる。これにより、入力電力Ｐｉｎの定電力制御（２）が行われ、第２判定処理のステップＳＴ５へ進む。

ステップＳＴ５において、第２判定部６８は、出力電圧値ｖｏｕｔが入力電力制限開始の第２出力電圧設定値ｖｏｂよりも大きいか否かを判定し、大きいときには（ｖｏｕ＞ｖｏｂ、ＹＥＳ）、第２判定結果Ｓ６７ｂを定電力制御部７０へ与え、ステップＳＴ４に戻る。これにより、ステップＳＴ４の定電力制御（２）が行われる。第２判定部６８は、前記判定結果が小さいときには（ｖｏｕｔ≦ｖｏｂ、ＮＯ）、第３判定結果Ｓ６８を入力電力制限制御部７１に与え、入力電力制限制御処理（３）のステップＳＴ６へ進む。

ステップＳＴ６において、入力電力制限制御部７１は、過電流を防止するための制御として、入力電力値ｐｉｎが出力電圧値ｖｏｕｔに応じた入力電力制限値ｐｉａ（＝入力電力制限値ｐｉａ−入力電力制限量ｐｉｂ）となるようスイッチング周波数ｆを決定し、入力電力制限制御信号Ｓ７１をスイッチングパルス生成部７２へ与える。スイッチングパルス生成部７２では、入力電力制限制御信号Ｓ７１に基づき、決定されたスイッチング周波数ｆのスイッチングパルスＳ１１〜Ｓ１４を生成し、スイッチング回路１０内のＭＯＳＦＥＴ１１〜１４をオン／オフ動作させる。これにより、入力電力制限制御（３）が行われ、制御処理が終了する。

（実施例１の効果）
本実施例１によれば、入力電圧Ｖｉｎと入力電流Ｉｉｎを計測して入力電力値ｐｉｎを算出し、入力電力制限制御部７１の入力電力制限機能によってその入力電力値ｐｉｎを制限している。又、出力電圧Ｖｏｕｔを計測し、この出力電圧値ｖｏｕｔによって入力電力値ｐｉｎを更に制限している。これにより、過電流設定値ｉｍａｘの手前で、出力電圧値ｖｏｕｔを低下させることが可能となり、従来の課題である出力の停止を防止できる。

（実施例２の構成）
図５は、本発明の実施例２におけるスイッチング電源を示す概略の構成図であり、実施例１を示す図２中の要素と共通の要素には共通の符号が付されている。

本実施例２のスイッチング電源は、実施例１と同様に、ＬＬＣ共振コンバータであるが、次のような点が異なっている。

本実施例２では、実施例１のフル・ブリッジ構成のスイッチング回路１０に代えて、２つのＭＯＳＦＥＴ１１，１２を有するハーフ・ブリッジ構成のスイッチング回路１０Ａが設けられている。これに加えて、本実施例２では、実施例１の４つの整流ダイオード４１〜４４及び平滑コンデンサ４５を有する整流平滑回路４０に代えて、２つの整流ダイオード４１，４２及び平滑コンデンサ４５を有する整流平滑回路４０Ａが設けられている。

更に、実施例１の制御装置６０では、４つのスイッチングパルスＳ１１〜Ｓ１４を生成する構成になっているが、本実施例２の制御装置６０Ａでは、２つのスイッチングパルスＳ１１，Ｓ１２を生成する構成になっている。即ち、本実施例２の制御装置６０Ａでは、実施例１を示す図２中の制御装置６０において、スイッチングパルス生成部７２により、２つのスイッチングパルスＳ１１，Ｓ１２を生成する構成になっている点等が、実施例１と異なっている。
その他の構成は、実施例１と略同様である。

（実施例２の動作・制御方法）
本実施例２の制御装置６０Ａでは、出力端子４６ａ，４６ｂから出力される出力電圧Ｖｏｕｔが一定となるように、２つのスイッチングパルスＳ１１，Ｓ１２を出力して、スイッチング回路１０Ａ内の２つのＭＯＳＦＥＴ１１，１２をオン／オフ動作させる。これにより、実施例１と略同様に、定電圧出力が得られる。
又、本実施例２の制御装置６０Ａにおける制御方法は、実施例１と略同様である。

（実施例２の効果）
本実施例２によれば、実施例１と略同様に、過電流設定値ｉｍａｘの手前で、出力電圧値ｖｏｕｔを低下させることが可能となり、従来の課題である出力の停止を防止できる。

（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）、（ｂ）のようなものがある。

（ａ） 制御装置６０，６０Ａを除いたスイッチング電源の主回路は、図２及び図５の構成に限定されず、種々の変形が可能である。

例えば、図２及び図５中のスイッチング回路１０，１０Ａにおいて、ＭＯＳＦＥＴ１１〜１４に代えて、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の他のスイッチング素子を用いても良い。又、図１中のスイッチング回路１０において、２つのＭＯＳＦＥＴ１３，１４に代えて、２つのダイオードを用い、この２つのダイオードを、ダイオード１１ａ，１２ａと同じ向きに直列に接続したり、或いは、２つのＭＯＳＦＥＴ１１，１３に代えて、２つのダイオードを用い、この２つのダイオードを、ダイオード１２ａ，１４ａと同じ向きに接続しても良い。このような構成に変更しても、実施例１と略同様の作用効果を奏することができる。

（ｂ） 図１の制御装置６０は、他の構成に変更しても良い。図１では、入力電圧値ｖｉｎと入力電流値ｉｉｎとを掛け合わせて入力電力値ｐｉｎを計測しているが、例えば、入力電流Ｉｉｎのみ測定し、入力電圧Ｖｉｎは制御装置６０にテーブルを設けたものから当てはめて、入力電力Ｐｉｎを推測することも可能である。又、図４のフローチャートも、他の処理手順に変更が可能である。

１ ＤＣ電源
１０，１０Ａ スイッチング回路
１１〜１４ ＭＯＳＦＥＴ
２０ 共振回路
３０ トランス
４０，４０Ａ 整流平滑回路
５１〜５４ 測定器
６０，６０Ａ 制御装置
６１ 入力電圧検出部
６２ 入力電流検出部
６３ 出力電圧検出部
６４ 出力電流検出部
６５ 入力電力算出部
６７，６８ 第１、第２判定部
６９ 定電圧制御部
７０ 定電力制御部
７１ 入力電力制限制御部
７２ スイッチングパルス生成部

Claims (5)

1. 直流の入力電力における入力電圧をスイッチング素子によりスイッチングして交流電圧に変換し、この交流電圧を共振回路により共振させ、この共振させた交流電圧を整流及び平滑して直流の出力電圧を出力するスイッチング電源の制御方法であって、
   前記出力電圧の値が、入力電力制限開始の第２出力電圧設定値よりも小さいときには、前記入力電力の値が、前記出力電圧の値に応じた入力電力制限値となるよう、スイッチング周波数を決定して前記スイッチング素子をオン／オフ動作させる入力電力制限制御処理を行うことを特徴とするスイッチング電源の制御方法。
2. 前記入力電力の値を計測する計測処理と、
   前記入力電力の値が、前記入力電力制限値よりも大きいか否かを判定し、小さいときには、第１判定結果を出力し、大きいときには、第２判定結果を出力する第１判定処理と、
   前記第１判定結果が出力された場合には、前記出力電圧の値が、第１出力電圧設定値となるよう、前記スイッチング周波数を決定して前記スイッチング素子をオン／オフ動作させる定電圧制御処理と、
   前記第２判定結果が出力された場合には、前記入力電力制限値に基づき、前記入力電力の値を定電力制御し、前記出力電圧における出力電力が定電力となるよう、前記スイッチング周波数を決定して前記スイッチング素子をオン／オフ動作させる定電力制御処理と、
   前記出力電圧の値が、前記第２出力電圧設定値よりも大きいか否かを判定し、大きいときには、前記定電力制御処理へ与える前記第２判定結果を出力して前記定電力制御処理を行わせ、小さいときには、第３判定結果を出力する第２判定処理と、
   前記第３判定結果が出力された場合に実行される前記入力電力制限制御処理と、
   を有することを特徴とする請求項１記載のスイッチング電源の制御方法。
3. 前記出力電圧の値に応じた前記入力電力制限値は、
   前記入力電力制限値から入力電力制限量を減算した値であることを特徴とする請求項１又は２記載のスイッチング電源の制御方法。
4. 直流の入力電力における入力電圧をスイッチング素子によりスイッチングして交流電圧に変換し、この交流電圧を共振回路により共振させ、この共振させた交流電圧を整流及び平滑して直流の出力電圧を出力するスイッチング電源の制御装置であって、
   前記出力電圧の値が、入力電力制限開始の第２出力電圧設定値よりも小さいときには、前記入力電力の値が、前記出力電圧の値に応じた入力電力制限値となるよう、スイッチング周波数を決定して入力電力制限制御信号を出力する入力電力制限制御部と、
   前記入力電力制限制御信号に基づき、前記スイッチング素子をオン／オフ動作させるためのスイッチングパルスを生成するスイッチングパルス生成部と、
   を有することを特徴とするスイッチング電源の制御装置。
5. 前記入力電力の値を計測する入力電力計測部と、
   前記入力電力の値が、前記入力電力制限値よりも大きいか否かを判定し、小さいときには、第１判定結果を出力し、大きいときには、第２判定結果を出力する第１判定部と、
   前記出力電圧の値が、前記第２出力電圧設定値よりも大きいか否かを判定し、大きいときには、前記第２判定結果を出力し、小さいときには、第３判定結果を出力する第２判定部と、
   前記第１判定結果が出力された場合には、前記出力電圧の値が、第１出力電圧設定値となるよう、前記スイッチング周波数を決定して定電圧制御信号を出力する定電圧制御部と、
   前記第２判定結果が出力された場合には、前記入力電力制限値に基づき、前記入力電力の値を定電力制御し、前記出力電圧における出力電力が定電力となるよう、前記スイッチング周波数を決定して定電力制御信号を出力する定電力制御部と、
   前記第３判定結果が出力された場合には、前記入力電力制限制御信号を出力する前記入力電力制限制御部と、
   前記定電圧制御信号、前記定電力制御信号、又は前記入力電力制限制御信号のいずれか１つの制御信号に基づき、前記スイッチングパルスを生成する前記スイッチングパルス生成部と、
   を有することを特徴とする請求項４記載のスイッチング電源の制御装置。

Images