JP2016054221A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016054221A
JP2016054221A JP2014179460A JP2014179460A JP2016054221A JP 2016054221 A JP2016054221 A JP 2016054221A JP 2014179460 A JP2014179460 A JP 2014179460A JP 2014179460 A JP2014179460 A JP 2014179460A JP 2016054221 A JP2016054221 A JP 2016054221A
Authority
JP
Japan
Prior art keywords
grease
power card
semiconductor device
cooling member
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014179460A
Other languages
English (en)
Inventor
岩田 秀一
Shuichi Iwata
秀一 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014179460A priority Critical patent/JP2016054221A/ja
Publication of JP2016054221A publication Critical patent/JP2016054221A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本明細書は、パワーカードと冷却部材の間にグリスが塗布された半導体装置に関し、パワーカードと冷却部材の間に粘度の高いグリスを採用しつつ、グリスの層の厚みを薄くするために半導体装置に加える荷重を抑える技術を提供する。
【解決手段】本明細書が開示する半導体装置2は、パワーカード10と絶縁板6(冷却部材)の間に粘度の異なる2種類のグリスが挟まれている。パワーカードと冷却部材の積層方向からみたときに半導体素子と重なる領域に第1グリス9aが塗布されている。第1グリス9aを囲むように第1グリスよりも粘度が低い第2グリス9bが塗布されている。粘度の高い第1グリス9aが塗布されている領域を小さくすることで、グリスの厚みを薄くするのに要する荷重が抑えられる。
【選択図】図3

Description

本発明は、半導体装置に関する。特に、半導体素子を封止したパワーカードがグリスを挟んで冷却部材に接しているとともにパワーカードと冷却部材の積層方向に荷重が加えられている半導体装置に関する。
上記したタイプの半導体装置は、半導体素子に対する冷却性能が高く、例えば電気自動車の駆動系のインバータに用いられている。そのような半導体装置の一例が特許文献1に開示されている。
特許文献1の半導体装置では、パワーカードと冷却器(冷却部材)がグリスを挟んで積層されている。パワーカードと冷却器は、いずれも平板型であり、幅広面の法線が水平方向を向く姿勢で保持されている。パワーカードと冷却器の間からグリスが垂れ落ちることを防止するために、パワーカードの表面の下方に、水平方向に伸びる突条が設けられている。なお、一般に、パワーカードと冷却部材の間からグリスが流出することを「グリスが抜ける」と表現することがある。本明細書でもそのような表現を用いる。
特開2014−075537号公報
パワーカードと冷却部材の間からグリスが抜ける原因は重力だけではない。グリスの層が薄いほど、パワーカードに対する冷却能力が高まる。それゆえ、パワーカードと冷却部材の積層体にはその積層方向に荷重が加えられ、グリスの層が薄く延ばされる。グリスの厚み(パワーカードと冷却部材の間の隙間幅)は、100ミクロン以下であることが好ましい。隙間幅がミクロンオーダになると、半導体素子の発熱と冷却の繰り返し(熱サイクル)で生じるポンピングやブリードアウトと呼ばれる現象によりグリスが抜ける虞が生じる。
ポンピングとは、パワーカードの熱変形により、パワーカードと冷却部材の間の隙間幅が局所的に狭まったり元に戻ったりする現象である。隙間幅が狭まるとグリスがパワーカードと冷却部材の間の隙間から押し出され、隙間幅が元に戻る際にグリスは隙間に吸い込まれる。隙間幅が元に戻る際に一部のグリスはグリス塊から千切れて元の位置にもどりきれずに、その箇所に空気が入り込む。ブリードアウトは、グリス自体の熱膨張収縮によりパワーカードと冷却部材の隙間からグリスが抜ける現象である。膨張したグリスが収縮する際、一部のグリスがグリス塊から千切れて元の位置に戻り切れず、その箇所に空気が入り込む。空気はグリスよりも熱伝導係数が低い。また、ポンピングやブリードアウトは、発熱源である半導体素子の付近で特に顕著である。従って、熱サイクルが累積するうちにパワーカードと冷却部材の間に徐々に空気が拡がり、パワーカード(半導体素子)に対する冷却性能が低下する。
粘度の高いグリスを採用することで、ポンピングやブリードアウトによるグリス抜けを抑制することができる。粘度が高いグリスは千切れ難いからである。一方、粘度の高いグリスを採用すると、パワーカードと冷却部材の隙間幅を所定の値まで狭めるための荷重を高める必要がある。荷重を高くすると、隙間幅を所定の値まで狭めるのに要する時間(製造時間)が長くなる。また、荷重を高めるとパワーカードや冷却部材に高い負荷が加わる。本明細書は、パワーカードと冷却部材の間に粘度の高いグリスを採用しつつ、グリスの層の厚みを所定値まで狭めるために半導体装置に加える荷重を抑える技術を提供する。
本明細書が開示する半導体装置では、発熱する半導体素子から受ける熱量の大きい領域に粘度の高いグリスを塗布し、その回りを粘度の低いグリスで囲む。より具体的には、パワーカードと冷却部材の間であってそれらを積層方向からみたときに半導体素子と重なる領域に第1グリスを塗布し、その第1グリスを囲むように第2グリスを塗布する。第2グリスには、第1グリスよりも粘度の低いグリスを採用する。受熱量が大きく、ポンピングやブリードアウトが顕著に生じる領域には粘度の高いグリス(第1グリス)を採用することで、グリスが元の位置に戻る際に千切れ難くなる。即ち、グリスが抜け難くなる。積層方向からみたときに発熱源(半導体素子)から離れるほど熱サイクルの温度変化は小さくなり、グリスの移動量も小さくなる。それゆえ、グリスの粘度が低くてもポンピングやブリードアウトは生じ難い。そして、一部の領域だけに粘度の高いグリス(第1グリス)を用い、その周囲には粘度の低いグリス(第2グリス)を用いるので、パワーカードと冷却部材の隙間幅を所定の値まで狭めるのに要する荷重もそれほど大きくならない。
なお、パワーカードに複数の半導体素子が封止されている場合、それぞれの半導体素子に対して、積層方向で重なる領域に第1グリスを塗布しなくてもよい。複数の半導体素子のうち、発熱量の大きい一つの(あるいは幾つかの)半導体素子に対して、積層方向で重なる領域に第1グリスを塗布することも好適である。本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
実施例の半導体装置の斜視図である。 パワーカードを裏面からみた斜視図である。 図1の座標系におけるXY平面でカットした半導体装置の断面図である。 図1の座標系におけるXZ平面でカットした半導体装置の断面図である。 パワーカードの正面図である。 パワーカードの裏面図である。 第2実施例におけるパワーカードの正面図である。 第2実施例におけるパワーカードの裏面図である。 第3実施例におけるパワーカードの正面図である。 第4実施例におけるパワーカードの正面図である。 第4実施例の半導体装置の断面図である。 第5実施例におけるパワーカードの正面図である。 第5実施例の半導体装置の断面図である。
(第1実施例)図面を参照して実施例の半導体装置を説明する。図1は、第1実施例の半導体装置2の斜視図である。半導体装置2は、複数のパワーカード10と複数の冷却器3が積層されたユニットである。なお、図1では、一つのパワーカードだけに符号10を付し、他のパワーカードには符号を省略している。同様に一つの冷却器だけに符号3を付し、他の冷却器には符号を省略している。また、半導体装置2の全体が見えるように、半導体装置2を収容するケース31は仮想線で描いてある。なお、パワーカード10と絶縁板6の間、及び、絶縁板6と冷却器3の間にはグリスが塗布されているが、図1と図2ではグリスの図示は省略している。
一つのパワーカード10には4個の半導体素子が収容されている。4個の半導体素子は、具体的には、2個のトランジスタTa、Tbと、2個のダイオードDa、Dbである。パワーカード10の内部構造は後に詳しく説明する。冷却器3を通る冷媒により、半導体素子が冷却される。冷媒は液体であり、典型的には水である。
パワーカード10と冷却器3は、共に平板型であり、複数の側面のうち最大面積の平坦面が対向するように積層されている。パワーカード10と冷却器3は交互に積層されており、ユニットの積層方向の両端には冷却器が位置している。パワーカード10と冷却器3の間には絶縁板6が挟まれている。各パワーカード10は、その両面の夫々に、絶縁板6を挟んで冷却器3が対向している。
複数の冷却器3は、連結パイプ5a、5bで連結されている。積層方向の一端の冷却器3には、冷媒供給管4aと冷媒排出管4bが連結されている。冷媒供給管4aを通じて供給される冷媒は、連結パイプ5aを通じて全ての冷却器3に分配される。冷媒は各冷却器3を通る間に隣接するパワーカード10から熱を吸収する。各冷却器3を通った冷媒は連結パイプ5bを通り、冷媒排出管4bから排出される。
半導体装置2はケース31に収容される際、積層方向の一端側に板バネ32が挿入される。その板バネ32により、パワーカード10と絶縁板6と冷却器3の積層ユニットには、積層方向の両側から荷重が加えられる。その荷重は、例えば3[kN]である。後述するように絶縁板6とパワーカード10の間にはグリスが塗布されるが、3[kN]という高い荷重は、グリスの層を薄く引き延ばし、パワーカード10から冷却器3への伝熱効率を高める。パワーカード10は、直接的には絶縁板6に熱を奪われる。それゆえ、絶縁板6は、冷却部材に相当する。半導体装置2は、半導体素子(2個のトランジスタTa、Tbと2個のダイオードDa、Db)を収容したパワーカード10にグリスを挟んで絶縁板6(冷却部材)が接しているとともに、パワーカード10と絶縁板6が密着するようにそれらの積層方向に荷重が加えられているデバイスである。
パワーカード10を説明する。パワーカード10において、絶縁板6と対向する一方の平坦面10aには、放熱板16a、16bが露出している。説明の便宜上、平坦面10aをパワーカード10の正面と称する。パワーカード10を裏面(X軸の負方向)からみた図を図2に示す。平坦面10aとは反対側の平坦面10bには、別の放熱板17が露出している。平坦面10bにはグリスを挟んで別の絶縁板6が接しており、その絶縁板6にはグリスを挟んで別の冷却器3が接している。パワーカード10は、両面の夫々がグリスを挟んで絶縁板6と接しており、各絶縁板6はグリスを挟んで冷却器3と接している。パワーカード10の上面(図中Z軸の正方向を向く面)からは3本の電極端子7a、7b、7cが伸びており、下面(図中Z軸方向の負方向を向く面)からは制御端子29が伸びている。
ここからは、図1、図2とともに図3と図4を参照してパワーカード10の内部構造を説明する。図3は、図1のパワーカード10を図中の座標系のXY面に平行な平面であってトランジスタTaとTbを横切る平面でカットした断面図である。図4は、図1のパワーカード10を図中の座標系のXZ面に平行な平面でカットした断面図であってトランジスタTaとダイオードDaを横切る平面でカットした断面図である。別言すれば、図4は、図3のIV−IV線に沿った断面図であり、図3は図4のIII−III線に沿った断面図である。
4個の半導体素子(トランジスタTa、Tb、ダイオードDa、Db)は、樹脂製の筐体13に封止されている。筐体13は、射出成形により半導体素子を封止する。いずれの半導体素子も平坦なチップであり、その平坦面が筐体13の平坦面(パワーカード10の平坦面10a、10b)と平行になるように配置されている。なお、以下では、パワーカード10の平坦面10a、10bを筐体13の平坦面10a、10bと称する場合がある。
トランジスタTa(Tb)のチップの一方の平坦面にはコレクタ電極が露出しており、他方の平坦面にはエミッタ電極が露出している。トランジスタTa(Tb)のゲートは、チップの一方の平坦面の端に設けられている。トランジスタTaの一方の平坦面の電極はハンダ15により放熱板16aの裏面に接合している。放熱板16aのおもて面は、筐体13の表面に露出している。トランジスタTaの他方の平坦面の電極は、ハンダ15と導電部材(スペーサ14)を介して放熱板17の裏面に接合している。放熱板17のおもて面は、筐体13の表面に露出している。トランジスタTaの他方の平坦面の端にはゲートが位置しており、そのゲートはワイヤを介して制御端子29に接続されている。図4では、ワイヤは破線で描いてある。トランジスタTbも同様の構造を有している。
図4によく示されているように、放熱板16aは、電極端子7aの一部である。筐体内部で放熱板16aの側縁から延設部が伸びており、その延設部は筐体13の内部を通り、筐体13の上面(図中の座標系のZ軸正方向を向く面)から外部へ伸びている。即ち、トランジスタTaの電極を外部の他のデバイスと接続するための電極端子7aにおいて、筐体13の平坦面10aに露出している部位が放熱板16aに相当する。電極端子7aはトランジスタTaの電極と接しているので、トランジスタTaの内部の熱を伝えやすい。その電極端子7aの一部が放熱板16aとして筐体13から露出しているので、放熱板16aにはトランジスタTaの内部の熱がよく伝わる。一方、冷却器3はアルミニウム(導電性の金属)で作られているので、放熱板16aと絶縁する必要がある。それゆえ、半導体装置2は、冷却器3と放熱板16a(パワーカード10)との間に絶縁板6を挟んでいる。絶縁板6は、薄くて絶縁性が高く、導電性も良いセラミックスで作られている。放熱板16a(電極端子7a)は、導電性と伝熱性に優れた銅で作られている。スペーサ14も、導電性と伝熱性に優れた銅で作られている。
ダイオードDa、Dbも平坦なチップであり、一方の平坦面にアノード電極が露出しており、他方の平坦面にカソード電極が露出している。ダイオードDaの一方の平坦面に露出している電極も、トランジスタTaと同様に、ハンダ15を介して放熱板16aの裏面に接続している。トランジスタTaの他方の面の電極はハンダ15とスペーサ14を介して放熱板17の裏面(筐体に対向する面)に接続している。ダイオードDaの他方の面の電極も、ハンダ15とスペーサ14を介して放熱板17の裏面に接続している。即ち、トランジスタTaとダイオードDaは、放熱板16a(即ち電極端子7a)と放熱板17の間で並列(逆並列)に接続されている。放熱板17も、放熱板16aと同様に電極端子7cの一部である。
トランジスタTbとダイオードDbの組も、トランジスタTaとダイオードDaの組と同様の構造を有している。トランジスタTaとダイオードDbの一方の面の電極はハンダ15を介して放熱板16bの裏面に接続されており、他方の面の電極はハンダ15とスペーサ14を介して放熱板17の裏面に接続している。トランジスタTaとダイオードDbも、筐体13の内部で並列(逆並列)に接続されている。放熱板16bも、放熱板16aと同様に、電極端子7bの一部である。
放熱板16a、16bは、平板型のパワーカード10(筐体13)の最大面積の一方の平坦面10aに露出しており、放熱板17は、パワーカード10(筐体13)の最大面積の他方の平坦面10bに露出している。図3、及び、図4によく示されているように、絶縁板6とパワーカード10との間には2種類のグリス(第1グリス9aと第2グリス9b)が塗布されている。絶縁板6と冷却器3の間には、第2グリス9bが塗布されている。
グリスについて説明する。第1グリス9aと第2グリス9bは粘度が異なる。第1グリスの粘度が第2グリスの粘度よりも高い。粘度の相違の効果は後述する。図5に、パワーカード10の正面図を示し、図6に、パワーカード10の裏面図を示す。図5は、パワーカード10をX軸の正方向から見た図であり、図6は、パワーカード10をX軸の負方向からみた図である。図5、図6では、絶縁板6を仮想線で表している。第1グリス9aは、パワーカード10と絶縁板6の積層方向(図中のX軸方向)からみたときに、トランジスタTaと重なる領域と、トランジスタTbと重なる領域に塗布されている。なお、放熱板16a(16b)は、積層方向からみたときにトランジスタTa(Tb)と重なるように位置しているので、第1グリス9aが塗布された領域は積層方向からみたときに放熱板16a(16b)とも重なる。また、裏面の放熱板17も、積層方向からみたときにトランジスタTa、Tbと重なるように位置しているので、第1グリス9aは積層方向からみたときに放熱板17とも重なる。また、第2グリス9bは、積層方向からみて第1グリス9aを囲むように塗布されている。積層方向からみたときに第1グリス9aが塗布された領域と第2グリス9bが塗布された領域は接している。別言すれば、積層方向からみたときに第1グリス9aが塗布された領域と第2グリス9bが塗布された領域の間には空気が存在しない。
グリスの粘度の相違による効果を説明する。グリス9a、9bは、パワーカード10(放熱板16a、16b、17)と絶縁板6の間の熱伝達率、及び、絶縁板6と冷却器3の間の熱伝達率を高めるために塗布されている。以下、放熱板17と絶縁板6の間を例にとって説明する。伝熱効率の観点からは、グリスの層の厚みはできるだけ薄い方がよい。グリスの層の厚みは100ミクロン以下が好ましい。一方、グリスの層の厚みが小さいと、トランジスタTa(Tb)の熱サイクル(発熱と冷却を繰り返すこと)の累積に伴い、ポンピングやブリードアウトといった現象によるグリス抜けが生じる。グリス抜けを抑制するには粘度の高いグリスを使うのがよい。グリスの塊が千切れ難いからである。しかし、グリスの粘度が高いと、グリスの層の厚みを所定の値まで薄くするのに高い荷重を積層方向に加える必要がある。高い荷重はパワーカード10、絶縁板6、冷却器3に加わる負荷を大きくする。また、グリスの厚みを所定の値まで薄くするまでに、長い時間を要する。即ち、半導体装置2の製造時間が長くなる。そこで、実施例の半導体装置2では、積層方向からみたときにトランジスタTa、Tbと重なる領域(即ち、放熱板16a、16b、及び、17の夫々においてトランジスタから受ける熱量の大きい領域)には粘度の高い第1グリス9aを塗布し、その周囲には第1グリス9aよりも粘度の低い第2グリス9bを塗布する。第1グリス9aの領域と第2グリス9bの領域は接しており、両者の間に空気は入っていない。
ポンピングやブリードアウトの影響が大きい領域(半導体素子からの受熱量が大きい領域)には第1グリス9aでポンピングやブリードアウトに対策する。また、積層方向からみてトランジスタTa、Tbから離れるにつれて、放熱板16a、16b、17の単位面積当たりの受熱量が小さくなるので、そのような領域には第2グリス9bを塗布する。こうして、粘度の異なる2種類のグリスを用いることで、グリスの層全体の厚みを薄くするのに要する荷重を抑制する。なお、図5、図6に示すように、本実施例では、積層方向でダイオードDa、Dbと重なる位置には第1グリス9aではなく、第2グリス9bが塗布されている。これは、ダイオードDa、Dbの発熱量がトランジスタTa、Tbほどには大きくなく、粘度の低い第2グリス9bでもグリス抜けを起こし難いからである。
第1グリス9aの粘度は、例えば、800[Pa・s]であり、第2グリス9bの粘度は、例えば200[Pa・s]である。なお、絶縁板6と冷却器3の間には、粘度の低い第2グリス9bが塗布されている。これは、絶縁板6と冷却器3の間は、放熱板16a、16b、17のトランジスタTa、Tbと面する領域ほどには高温にならないからである。
(第2実施例)第2実施例の半導体装置を説明する。第2実施例の半導体装置は、グリスの態様が第1実施例とは異なるだけである。それゆえ、半導体装置全体の説明は省略する。図7に、第2実施例におけるパワーカード10の正面図を示し、図8に、パワーカード10の裏面図を示す。図5、図6と同様に、絶縁板6を仮想線で描いてある。
第2実施例の半導体装置では、パワーカード10に封止されたトランジスタTa、Tbのみならず、ダイオードDa、Dbと対向する位置にも第1グリス9aが塗布されている。即ち、パワーカード10と絶縁板積層方向から見たときに、トランジスタTa、Tb、及び、ダイオードDa、Dbの夫々と重なる領域に第1グリス9aが塗布されており、各第1グリス9aの領域を囲むように第2グリス9bが塗布されている。この実施例ではダイオードDa、Dbの発熱量が第1実施例のダイオードよりも多く、グリス抜けの虞がある。それゆえ、本実施例では、ダイオードDa、Dbと重なる領域にも第1グリス9aを塗布し、グリス抜けを防止する。また、積層方向からみたときに、第1グリス9aが塗布された全ての領域を合計した領域の図心と第2グリス9bが塗布された領域の図心は一致する。本実施例の場合、平坦面10a、10bの各面における第1グリスの領域と第2グリスの領域の各図心は、絶縁板6の矩形の中心Gに一致する。なお、図心とは、断面1次モーメントを全体の面積で除した値であり、直観的には図形の中心のことである。第1グリス9aと第2グリス9bは粘度が異なるので、パワーカード10と絶縁板6の積層体に対してその積層方向に荷重を加える場合、第1グリス9aの領域と第2グリス9bの領域で反力の大きさが異なる。しかし、反力の中心は図心に一致するから、第1グリス9aによる反力の位置と第2グリス9bによる反力の位置は同じ図心(図中で符号Gが示す位置)に一致する。従って、パワーカード10と絶縁板6の積層体に荷重を加える際、第1グリス9aの領域に均等に圧力を加えることができるとともに、第2グリス9bの領域にも均等に圧力を加えることができる。別言すれば、図心に対して荷重を加えることで、荷重中に筐体13と絶縁板6の平行を容易に維持することができる。
なお、パワーカード10に封止される半導体素子の位置は様々である。第1グリスの領域の図心と第2グリスの領域の図心が一致しない場合、図心が一致するように、第1グリスを塗布するダミー領域を設けてもよい。「ダミー領域」とは、半導体素子と対向しない領域であるが、第1グリスの領域の図心を第2グリスの領域の図心に一致させるために設ける第1グリスの領域である。
(第3実施例)第3実施例の半導体装置を説明する。第3実施例の半導体装置は、グリスの態様が第1実施例とは異なるだけであるので、装置全体の説明は省略する。図9に、第3実施例におけるパワーカード10の正面図を示す。図5と同様に、絶縁板6を仮想線で描いてある。
先に説明した第2実施例では、放熱板16aの上に2つの第1グリス9aの領域が形成され、一方の領域がトランジスタTaと重なっており、他方の領域がダイオードDaに重なっていた。第3実施例では、一つの第1グリスの領域が、トランジスタTaとダイオードDbの双方と重なる。別言すれば、第1グリス9aは、放熱板16a(16b)に塗布され、第2グリス9bは、放熱板16a(16b)の外形に沿って、第1グリス9aの領域を囲む。この態様は、積層方向からみたときに金属製の放熱板16a(16b)の周囲を樹脂製の筐体13が囲んでいるパワーカード10に対して有効である。樹脂製の筐体13は金属製の放熱板16a、16bよりも熱伝導率が低く、放熱板16aと比較して高温になり難いからである。なお、図9の例では、第2グリス9bは、積層方向からみたときに、放熱板16a(16b)の外形の内側に沿って第1グリス9aを囲んでいる。このほか、第2グリス9bは、積層方向からみたときに、放熱板16a(16b)の外形の外側に沿って第1グリス9aを囲んでいてもよい。積層方向からみたときの放熱板16a(16b)の外周は、第1グリス9aに覆われていてもよいし、第2グリス9bで覆われていてもよい。
(第4実施例)第4実施例の半導体装置を説明する。第4実施例の半導体装置では、放熱板が、パワーカード110の筐体表面から突出している。図10に、第4実施例の半導体装置におけるパワーカード110の正面図を示す。図11は、第4実施例の半導体装置2aの断面図である。図11におけるパワーカード110の断面は、図10のBB線に沿った断面に相当する。
第1グリス9aと第2グリス9bが塗布されている領域は、第3実施例と同じである。即ち、第1グリス9aは、パワーカード110と絶縁板6の積層方向から見て、トランジスタTa及びダイオードDa(トランジスタTb及びダイオードDb)と重なる領域に塗布されている。別言すれば、第1グリス9aは、放熱板26a(26b)の上に塗布されている。第1グリス9aよりも粘度が低い第2グリス9bは、積層方向からみて、放熱板26a(26b)の外形に沿って、第1グリス9aを囲うように塗布されている。本実施例では、放熱板27の側のグリスの分布については説明を省略するが放熱板26aと同様である。
図11に示されているように、放熱板26a、26b、27は、樹脂製の筐体13の表面から突出している。以下、放熱板26aについて説明するが、放熱板26b、27についても同様である。符号W1が、筐体表面からの放熱板26aの突出量を示している。放熱板26aが筐体表面から突出しているので、放熱板26aと絶縁板6の間の隙間幅W2は、筐体表面と絶縁板6の間の隙間幅W3よりも小さくなる。隙間幅W2は、放熱板26aと絶縁板6との間のグリスの厚みに相当する。また、隙間幅W3は、筐体表面と絶縁板6との間のグリスの厚みに相当する。この実施例では、隙間幅がW3の領域は、概ね、粘度の低い第2グリスが塗布されている領域である。この実施例では、放熱板26aと絶縁板6との間の隙間幅W2を所定の値まで狭める際、筐体表面と絶縁板6との間の隙間幅W3は隙間幅W2よりも大きくてよい。従って、実施例3の場合と比較して、隙間幅W2を所定の値まで狭めるのに要する荷重を小さくすることができる。放熱板27の側でも同様である。
放熱板の筐体からの突出量(図の符号W1が示す厚み)は100−300ミクロン程度が好ましい。放熱板と絶縁板の間のグリスの厚み(図の符号W2が示す厚み)は、100ミクロン以下が好ましい。
(第5実施例)第5実施例の半導体装置を説明する。第5実施例の半導体装置では、放熱板の表面が、パワーカード210の筐体表面に対して窪んでいる。図12に、第5実施例の半導体装置におけるパワーカード210の正面図を示す。図13は、第5実施例の半導体装置2bの断面図である。図13におけるパワーカード210の断面は、図12のCC線に沿った断面に相当する。
第1グリス9aと第2グリス9bが塗布されている領域は、第3実施例と同じである。即ち、第1グリス9aは、パワーカード210と絶縁板6の積層方向から見て、トランジスタTa及びダイオードDa(トランジスタTb及びダイオードDb)と重なる領域に塗布されている。別言すれば、第1グリス9aは、放熱板36a(36b)の上に塗布されている。第1グリス9aよりも粘度が低い第2グリス9bは、積層方向からみて、放熱板36a(36b)の外形に沿って、第1グリス9aを囲うように塗布されている。本実施例では、放熱板37の側のグリスの分布について説明を省略するが、放熱板36aと同様である。
以下、放熱板36aについて説明するが、放熱板36b、37についても同様である。図13に示されているように、放熱板36aの表面は、放熱板36aの周囲における筐体13の表面に対して窪んでいる。符号W4が、筐体13の表面に対する放熱板26aの表面の窪みの深さを示している。放熱板26aの表面の窪みの深さW4は、概ね100ミクロン程度が好ましい。放熱板36aの表面と絶縁板6との間の隙間幅W5は、概ね200ミクロン以下が好ましい。
実施例で説明した技術に関する留意点を述べる。図では、理解を助けるため、グリスの層の厚み、放熱板の厚み、放熱板の突出量、放熱板の窪み深さ、などを強調して描いることに留意されたい。
実施例では、パワーカードの両面にて、粘度の異なる2種類のグリスを用いた。パワーカードのいずれか一方の表面においてだけ、粘度の異なる2種類のグリスを用いてもよい。トランジスタTa、Tbは、エミッタ電極よりもコレクタ電極の方が発熱量が大きいので、コレクタ電極が向いている側のパワーカードの表面にて粘度の異なる2種類のグリスを用いるのがよい。
放熱板をその周囲の筐体表面から突出させることは、放熱板の表面とその周囲の筐体表面が面一であってその筐体表面に放熱板を囲む溝を設ける場合とは、効果が顕著に相違する。溝を設けた場合、積層方向から見てリング状の溝の外側に厚みの薄いグリスの層が続く。熱膨張したグリスは溝の外側の厚みの薄い層へと拡がり、そこでは放熱板上と同様にブリードアウトが生じ易い。溝の外側でブリードアウトが生じると収縮時に溝に戻るグリスの量が減少する。その結果、収縮時に放熱板の中心へとグリスを押し戻す効果が減少する。これに対して実施例の半導体装置では、厚みの大きい層は、積層方向からみてグリスの層の全体の縁まで続いているので、上記した溝の場合のブリードアウト生じない。
図3と図4に示したように、冷却器3の内部は単純な空洞である。冷却器の内部空間には、絶縁板と接する側板の裏面に接するフィンを設けてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2、2a、2b:半導体装置
3:冷却器
6:絶縁板(冷却部材)
7a、7b、7c:電極端子
9a:第1グリス
9b:第2グリス
10a、10b:平坦面
10、110、210:パワーカード
13:筐体
14:スペーサ
15:ハンダ
16a、16b、17、26a、26b、27、36a、36b、37:放熱板
29:制御端子
31:ケース
32:板バネ
Da、Db:ダイオード(半導体素子)
Ta、Tb:トランジスタ(半導体素子)

Claims (6)

  1. 半導体素子を封止したパワーカードが冷却部材に接しているとともに前記パワーカードと前記冷却部材の積層方向に荷重が加えられている半導体装置であり、
    前記パワーカードと前記冷却部材の間であって積層方向からみたときに前記半導体素子と重なる領域に第1グリスが塗布されているとともに前記第1グリスを囲むように前記第1グリスよりも粘度が低い第2グリスが塗布されている、
    ことを特徴とする半導体装置。
  2. 前記パワーカードは、一方の面が当該パワーカードの前記冷却部材と対向する表面に露出しているとともに他方の面が当該パワーカードの筐体内で前記半導体素子と導通している放熱板を備えており、
    前記第1グリスは前記放熱板に塗布されており、前記第2グリスは前記積層方向からみたときに前記放熱板の外形に沿って前記第1グリスを囲むように塗布されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記放熱板が、前記パワーカードの筐体表面から突出していることを特徴とする請求項2に記載の半導体装置。
  4. 前記放熱板の表面が、前記パワーカードの筐体表面に対して窪んでいることを特徴とする請求項2に記載の半導体装置。
  5. 前記冷却部材は、一方の面が前記第1及び第2グリスを挟んで前記パワーカードに面しており他方の面が前記第2グリスを挟んで冷却器に接している絶縁板であることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
  6. 積層方向からみたときに、第1グリスが塗布された領域の図心と第2グリスが塗布された領域の図心が一致していることを特徴とする請求項1から5のいずれか1項に記載の半導体装置。
JP2014179460A 2014-09-03 2014-09-03 半導体装置 Pending JP2016054221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014179460A JP2016054221A (ja) 2014-09-03 2014-09-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014179460A JP2016054221A (ja) 2014-09-03 2014-09-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2016054221A true JP2016054221A (ja) 2016-04-14

Family

ID=55745264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014179460A Pending JP2016054221A (ja) 2014-09-03 2014-09-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2016054221A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041824A (ja) * 2016-09-07 2018-03-15 トヨタ自動車株式会社 半導体装置
CN110364499A (zh) * 2018-03-26 2019-10-22 英飞凌科技奥地利有限公司 多封装顶侧冷却
WO2022249841A1 (ja) * 2021-05-26 2022-12-01 パナソニックIpマネジメント株式会社 実装構造体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041824A (ja) * 2016-09-07 2018-03-15 トヨタ自動車株式会社 半導体装置
CN110364499A (zh) * 2018-03-26 2019-10-22 英飞凌科技奥地利有限公司 多封装顶侧冷却
CN110364499B (zh) * 2018-03-26 2023-07-28 英飞凌科技奥地利有限公司 多封装顶侧冷却
WO2022249841A1 (ja) * 2021-05-26 2022-12-01 パナソニックIpマネジメント株式会社 実装構造体

Similar Documents

Publication Publication Date Title
US7015578B2 (en) Semiconductor unit with cooling system
JP6369403B2 (ja) 半導体装置
US10064310B2 (en) Power-module device, power conversion device, and method for manufacturing power-module device
WO2015064232A1 (ja) 半導体モジュール
JP2016054221A (ja) 半導体装置
JP2016054223A (ja) 半導体装置
JP6483565B2 (ja) 半導体装置
JP6361597B2 (ja) 半導体装置
JP5891616B2 (ja) 半導体装置
JP2016054220A (ja) 半導体装置
JP2014120720A (ja) 半導体積層冷却ユニット
JP2017017229A (ja) 半導体装置
JP2018082006A (ja) パワーモジュール
JP6468095B2 (ja) 半導体装置
JP6528730B2 (ja) 半導体装置
JP2016066660A (ja) 半導体装置
JP2016054175A (ja) 半導体装置
JP4482824B2 (ja) 両面冷却型半導体装置
JP2017017280A (ja) 半導体装置
JP2016092226A (ja) 半導体装置
JP5621812B2 (ja) 半導体装置
JP2016092222A (ja) 半導体装置
JP6724668B2 (ja) 半導体装置
JP2017017189A (ja) 半導体装置の製造方法
JP2021068844A (ja) 半導体装置