JP2016045778A - 半導体装置 - Google Patents

Abstract

【課題】リーダー・ライターに対して近距離に配置された場合でも安定な通信を可能とする半導体装置を提供することを課題とする。【解決手段】アンテナにより受信したＲＦキャリア信号から整流回路により電源電圧を生成する半導体装置にて、整流回路を複数の容量と複数のダイオードとを有する整流回路を多段接続して構成するとともに、ダイオードのオン電圧よりも大きい電圧でオン状態になり、ダイオードのカソードを第１の電圧にクランプするリミッタ回路を、アンテナ接続端子に接続される容量と電源電圧の基準電位ＶＳＳとの間にダイオードに対して並列接続し、大電力の無線信号が入力された場合に整流回路のダイオードのカソード電位の負電位への振り込みを抑え出力電圧の低下を抑制する。【選択図】図８

Description

本発明は、半導体装置に関する。

近年、ＲＦＩＤ（Radio Frequency IDentification）を用いた自動認識、情報管理、トレーサビリティ管理などが広まっている。ＲＦＩＤシステムは、データ書き込みが可能、情報量が多い、長距離通信が可能であるといった点から、様々な産業分野で用いられている。ＲＦＩＤシステムにおける利用周波数としては、ＨＦ帯（主に１３．５６ＭＨｚ）とＵＨＦ帯（８６０ＭＨｚ〜９６０ＭＨｚ）があり、ＵＨＦ帯を利用するＲＦＩＤシステムでは、周波数が高い（波長が短い）ために小型化、長距離化が進んでいる。

ＲＦＩＤシステムは、それぞれアンテナを有するリーダー・ライター（Ｒ／Ｗ：Reader/Writer）とＲＦＩＤタグ（ＴＡＧ）とを含み構成される。リーダー・ライターは、ＲＦキャリア信号をコマンドで変調して送出する。ＲＦＩＤタグは、リーダー・ライターからの信号を受信して、ＲＦキャリア信号から直流電源を生成する。また、ＲＦＩＤタグは、生成した直流電源で回路を駆動し、受信したコマンドを解釈してコマンドに応じた処理を行う。例えば、応答を求めるコマンドである場合には、ＲＦＩＤタグは、変調回路を用いて、内部で生成したデータを基に、受信したＲＦキャリア信号の反射又は吸収によって２値データを作成して応答する。

一般的に、ＲＦＩＤシステムでは、リーダー・ライターとＲＦＩＤタグとの間の距離が決まっておらず、顧客用途によって様々な距離で使用される。したがって、ＲＦＩＤタグに対する要求の１つとして、リーダー・ライターとＲＦＩＤタグとの間が近距離でも長距離でも安定した通信が可能なこと、言い換えれば広いダイナミックレンジを有することがある。そのため、通常、ＲＦＩＤタグは、長距離の通信でも動作できるように設計される。すなわち、ＲＦＩＤタグは、小電力でも受信・応答動作が可能なように、回路としては入力振幅が小さくても動くような回路設計がなされる。

ＲＦＩＤタグがリーダー・ライターの近傍にあるとき、場合によっては、使用場所での規制等に準じた最大送信電力がＲＦＩＤタグのアンテナに入力されることになる。ここで、リーダー・ライターの送信電力を一定とした場合、ＲＦＩＤタグの受信電力は、リーダー・ライターとＲＦＩＤタグとの間の距離の２乗に反比例して変化する。したがって、小電力で動作可能に設計されたＲＦＩＤタグでは、リーダー・ライターの近傍では受信電力が非常に大きくなって大信号受信性能が不安定あるいは受信困難な状況が発生する可能性があり、広ダイナミックレンジな通信ができなくなってしまう。

ＲＦＩＤに用いられ、アンテナで受信された電波から直流電源を生成する半導体集積回路装置において、出力端子から出力される出力電圧が所定の電圧を超えたときに基準電位点に向けて電流を流す電圧制限回路を設け、所定電圧を超える出力電圧の上昇を制限する技術が提案されている（例えば、特許文献１参照）。また、磁界エネルギーを調整された電気エネルギーに変換するデバイスにおいて、磁界変換器回路に蓄積された余分なエネルギーを放電促進器回路により放電する技術が提案されている（例えば、特許文献２参照）。

特開２００８−２３６９６１号公報 特表２００１−５１６４６０号公報

本発明の目的は、リーダー・ライターに対して近距離に配置された場合でも安定な通信を可能とする半導体装置を提供することにある。

半導体装置の一態様は、無線信号を送受信するアンテナと、複数の容量と複数のダイオードとを有する単位整流回路が多段接続され、アンテナにより受信した無線信号から電源電圧を生成する整流回路とを有する。整流回路は、ダイオードのオン電圧よりも大きい電圧でオン状態になり、ダイオードのカソードを第１の電圧にクランプするリミッタ回路を有し、アンテナ接続端子に接続される容量と電源電圧の基準電位との間にダイオードとリミッタ回路が並列接続される。

開示の半導体装置は、大電力の無線信号が入力されても整流回路のダイオードのカソード電位の負電位への振り込みを抑え出力電圧の低下を抑制することができ、リーダー・ライターに対して近距離に配置された場合でも安定な通信が可能となる。

本発明の実施形態におけるＲＦＩＤシステムの構成例を示す図である。 整流回路の構成例を示す図である。 多段接続した整流回路の構成例を示す図である。 受信電波の一例を示す図である。 図３に示した整流回路における各ノードの電位の時間変化を示す図である。 図３に示した整流回路でのダイオードのレイアウト例を示す図である。 図６に示したＩ−Ｉ線に沿った断面図である。 本実施形態における整流回路の構成例を示す図である。 本実施形態における整流回路の構成例を示す図である。 本実施形態におけるリミッタ回路としてのＭＯＳトランジスタの構成を示す断面図である。 本実施形態における整流回路のダイオード及びリミッタ回路の特性を説明するための図である。

以下、本発明の実施形態を図面に基づいて説明する。

図１は、本発明の一実施形態におけるＲＦＩＤシステムの構成例を示す図である。本実施形態におけるＲＦＩＤシステムは、リーダー・ライター１０及び本実施形態における半導体装置としてのＲＦＩＤタグ２０とを有する。リーダー・ライター１０とＲＦＩＤタグ２０とは、ＲＦキャリア信号（無線信号）３０を送受信して無線通信を行う。

リーダー・ライター１０は、キャリア生成回路１１、コマンド生成回路１２、変調回路１３、アンテナ１４、及び受信回路１５を有する。キャリア生成回路１１は、例えば発振器であり、ＲＦキャリア信号を生成する。コマンド生成回路１２は、ＲＦＩＤタグ２０側に送るコマンドやデータを含むコマンド信号を生成する。コマンドには、例えばＲＦＩＤタグに書き込まれた情報（ＩＤ等）を読み出すコマンドや、ＲＦＩＤタグにおいて指定したアドレス領域にデータを書き込むコマンド等がある。

変調回路１３は、コマンド生成回路１２からのコマンド信号で、キャリア生成回路１１により生成されたＲＦキャリア信号を変調する。変調方式は、ＡＳＫ（amplitude shift keying、振幅偏移）変調であり、例えばキャリアが存在すれば“１”データを表し、キャリアが存在しなければ“０”データを表す。アンテナ１４は、ＲＦキャリア信号を送受信する。アンテナ１４は、変調回路１３により変調されたＲＦキャリア信号を送出したり、ＲＦＩＤタグ２０からのＲＦキャリア信号を受信して受信回路１５に供給したりする。

受信回路１５は、アンテナ１４を介してＲＦＩＤタグ２０からの応答信号を受信する。受信回路１５は、受信した信号をデコードし、応答データに応じた処理を行う。なお、変調回路１３からのＲＦキャリア信号が受信回路１５に直接入ると、ＲＦＩＤタグ２０からの応答信号を妨害してしまうので、例えば変調回路１３と受信回路１５及びアンテナ１４の間に図示しないサーキュレータ等を挿入して信号の漏れ込みを防止する。

ＲＦＩＤタグ２０は、アンテナ２１、整流回路２２、受信回路２３、変調回路２４、処理回路２５、及びメモリ２６を有する。アンテナ２１は、ＲＦキャリア信号を送受信する。アンテナ２１により受信されたリーダー・ライター１０からの変調されたＲＦキャリア信号（コマンドに応じて変調されたキャリア信号）は、整流回路２２、受信回路２３、及び変調回路２４に入射する。整流回路２２は、アンテナ２１により受信されたＲＦキャリア信号を整流して電源電圧（直流電圧）を生成する。整流回路２２により生成される電源電圧（直流電圧）により、ＲＦＩＤタグ２０が有する各回路を駆動する。

受信回路２３は、アンテナ２１により受信された、変調されたＲＦキャリア信号からコマンドを取り出す。例えば、ＵＨＦ帯のキャリア信号の場合、キャリア信号の周波数が８６０ＭＨｚ〜９６０ＭＨｚであり、コマンドのビットレートが４０Ｋｂ／ｓ〜１６０Ｋｂ／ｓであるので、２００ＫＨｚ程度の低域通過周波数を持つローパスフィルタにより受信した信号からコマンドを取り出すことが可能である。

処理回路２５は、受信したコマンドを自己タイミングで認識し、コマンドに応じた処理を行う。コマンドの前には“０”データの長さや“０”データ及び“１”データの長さ等がヘッダとしてリーダー・ライター１０から送られてくるので、この長さを基に処理を行う。メモリ２６は、ＲＦＩＤタグ２０の情報（ＩＤ、製造番号、個別データ等）を保持する、読み書き可能な不揮発性メモリである。例えば、処理回路２５により認識されたリーダー・ライター１０からのコマンドの内容に基づいてメモリ２６にアクセスを行うことで、情報の読み出しや書き込みが行われる。

変調回路２４は、処理回路２５でのコマンドに応じた処理結果に基づいて、リーダー・ライター１０への応答を行うための回路である。変調回路２４は、リーダー・ライター１０の変調回路１３とは異なり、入射したＲＦキャリア信号を吸収又は反射（インピーダンス変調）することで“０”及び“１”の２値信号を作成する。例えば、アンテナ２１と基準電位との間にトランジスタを配置して、このトランジスタをオン／オフ制御することで反射の量を制御する。

図２は、整流回路（倍電圧整流回路）の構成例を示す図である。容量Ｃ１は、一方の電極が入力電圧Ｖｉｎの入力端子に接続され、他方の電極がダイオードＤ１のカソードに接続される。ダイオードＤ１のアノードは、基準電位ＶＳＳとする基準電位線に接続される。また、容量Ｃ２は、一方の電極が基準電位線に接続され、他方の電極がダイオードＤ２のカソード及び出力電圧Ｖｏｕｔの出力端子に接続される。ダイオードＤ２のアノードは、容量Ｃ１の他方の電極とダイオードＤ１のカソードとの相互接続点に接続される。

図２に示した整流回路（倍電圧整流回路）の整流動作について説明する。以下では、入力端子には基準電位ＶＳＳに対して±Ｖｉｎの電位の振幅を有する正弦波の信号が入力され、ダイオードＤ１、Ｄ２のオン電圧はともにＶｏｎであるとする。入力端子の電位が基準電位ＶＳＳと比べてダイオードのオン電圧Ｖｏｎより低くなると、基準電位線からダイオードＤ１及び容量Ｃ１を介して入力端子に電流が流れ、容量Ｃ１に充電される。次に、入力端子の電位が基準電位ＶＳＳと比べてダイオードのオン電圧Ｖｏｎより高くなると、入力端子から容量Ｃ１、ダイオードＤ２、及び容量Ｃ２を介して基準電位線に電流が流れる。このとき、入力端子の電位に前過程において充電された容量Ｃ１の電位が加算されて容量Ｃ２に充電される。これを繰り返し、図２に示した整流回路は、出力電圧Ｖｏｕｔとして電圧｛２×（Ｖｉｎ−Ｖｏｎ）｝を生成する。

図２に示したような構成の整流回路（倍電圧整流回路）の出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎ及びダイオードのオン電圧Ｖｏｎを用いて、Ｖｏｕｔ＝Ｎ×（Ｖｉｎ−Ｖｏｎ）で表される。ここで、Ｎはダイオードの数である。なお、ダイオードのオン電圧Ｖｏｎは、例えばＳｉダイオードでは０．７Ｖ、ショットキーバリアダイオード（ＳＢＤ）では０．２〜０．３Ｖである。

図２に示したような構成の整流回路において、出力電圧Ｖｏｕｔを大きくするには、図２に示した回路を積み重ねて（多段接続して）ダイオードの数を増やす、あるいはダイオードのオン電圧Ｖｏｎを下げれば良い。図３に一例として、図２に示した回路構成の整流回路（倍電圧整流回路）を積み重ねて（多段接続して）ダイオードの数を１２個とした整流回路（倍電圧整流回路）の構成例を示す。図３には、ＲＦＩＤタグ２０の整流回路２２に適用した例を示している。

図３において破線で囲んだように、容量Ｃ１、Ｃ２とダイオードＤ１、Ｄ２との組、容量Ｃ３、Ｃ４とダイオードＤ３、Ｄ４との組、容量Ｃ５、Ｃ６とダイオードＤ５、Ｄ６との組、容量Ｃ７、Ｃ８とダイオードＤ７、Ｄ８との組、容量Ｃ９、Ｃ１０とダイオードＤ９、Ｄ１０との組、及び容量Ｃ１１、Ｃ１２とダイオードＤ１１、Ｄ１２との組、の各組により図２と同様の整流回路（倍電圧整流回路）が実現される。

そして、前の段の整流回路の出力ノードが次の段の整流回路に接続され、前の段の整流回路の出力電圧が次の段の整流回路に供給されている。すなわち、容量Ｃ１、Ｃ２とダイオードＤ１、Ｄ２とで構成される第１の整流回路の出力ノードＮ３が、容量Ｃ３、Ｃ４とダイオードＤ３、Ｄ４とで構成される第２の整流回路に接続され、第２の整流回路の出力ノードＮ４が、容量Ｃ５、Ｃ６とダイオードＤ５、Ｄ６とで構成される第３の整流回路に接続され、第３の整流回路の出力ノードの電位が第１の出力電位（生成する電源電圧の高電位）ＶＤＤとして出力される。

また、容量Ｃ７、Ｃ８とダイオードＤ７、Ｄ８とで構成される第４の整流回路の出力ノードＮ２が、容量Ｃ９、Ｃ１０とダイオードＤ９、Ｄ１０とで構成される第５の整流回路に接続され、第５の整流回路の出力ノードＮ１が、容量Ｃ１１、Ｃ１２とダイオードＤ１１、Ｄ１２とで構成される第６の整流回路に接続され、第６の整流回路の出力ノードの電位が第２の出力電位（生成する電源電圧の基準電位）ＶＳＳとして出力される。ここで、出力電位ＶＳＳは、ＲＦＩＤタグ２０の各回路が形成される半導体集積回路（ＬＳＩ）の基板電位であり、出力電位ＶＳＳを基準電位とした出力電圧ＶＤＤがＲＦＩＤタグ２０内の各回路に供給される。

また、図３において、ＰＷＲＰ、ＰＷＲＭはアンテナ接続端子であり、この端子間にアンテナ２１が接続され、図４に示すような端子ＰＷＲＭの電位に対してある電位の振幅を有する正弦波のＲＦキャリア信号が入力される。図５は、端子ＰＷＲＰ、ＰＷＲＭ間に図４に示した信号を印加した場合の各ノードの電位の時間変化を示した図である。図５においては、端子ＰＷＲＭの電位を基準とした各ノードＮ１〜Ｎ４、ＶＤＤ、ＶＳＳの電位を示している。なお、図４には示されないが、端子ＰＷＲＰ、ＰＷＲＭ間に入力されるＲＦキャリア信号は、リーダー・ライター１０によりＡＳＫ変調されたＲＦキャリア信号である。

図６は、図３に示した整流回路でのダイオードのレイアウト例を示す図である。図３に示した整流回路のダイオードＤ１〜Ｄ１２を図６に示すようにレイアウトして直線的に配置することで、整流回路の回路面積を小さくすることが可能である。図７は、図６に示したＩ−Ｉ線に沿った断面図である。図７において、Ａ部がダイオードＤ１２及びＶＳＳであり、Ｂ部がダイオードＤ６である。Ｐ型基板７１上にＰ型ウェル７２Ａ、７２Ｂ、７２Ｃ及びＮ型ウェル７３Ａ、７３Ｂが形成されている。また、ＳＴＩはシャロートレンチアイソレーション（Shallow Trench Isolation）である。

図７に示すように、容量Ｃ１１を介してアンテナ接続端子ＰＷＲＰと接続されるダイオードＤ１２のカソード電極７４Ｂは、コンタクトを介してＮ型ウェル７３Ａに接続される。ダイオードＤ１２のアノード電極７４Ａは、Ｎ型ウェル７３Ａとショットキーバリア接合される。また、出力電位ＶＤＤの出力端子と接続されるダイオードＤ６のカソード電極７５Ｂは、コンタクトを介してＮ型ウェル７３Ｂに接続される。ダイオードＤ６のアノード電極７５Ａは、Ｎ型ウェル７３Ｂとショットキーバリア接合される。また、Ｐ型ウェル７２Ｂは配線７６等により電位ＶＳＳとされる。図７に示した構造では、ダイオードＤ６（Ｂ部）を構成するＮ型ウェル７３Ｂ、電位ＶＳＳとされるＰ型ウェル７２Ｂ、及びダイオードＤ１２（Ａ部）を構成するＮ型ウェル７３Ａによる寄生的なＮＰＮバイポーラトランジスタが存在する。

ここで、整流回路（倍電圧整流回路）の構成上、アンテナ接続端子は容量を介してダイオードと接続される。図３に示した例では、例えばアンテナ接続端子ＰＷＲＰは、容量Ｃ１を介してダイオードＤ１のカソード、容量Ｃ３を介してダイオードＤ３のカソード、容量Ｃ５を介してダイオードＤ５のカソード、容量Ｃ７を介してダイオードＤ８のカソード、容量Ｃ９を介してダイオードＤ１０のカソード、容量Ｃ１１を介してダイオードＤ１２のカソードに接続される。そのため、近距離での受信時にアンテナにより受信されるキャリア信号の振幅が大きくなると、ダイオードのカソード直流電位に対して正方向及び負方向のピーク電圧も大きくなる。

容量Ｃ１１を介してアンテナ接続端子ＰＷＲＰと接続されるダイオードＤ１２のカソード電極７４Ｂの電位が、近距離の通信等により大電力が入力され負側に振り込むと電位ＶＳＳとされるＰ型ウェル７２ＢからダイオードＤ１２のカソードであるＮ型ウェル７３Ａに向かって電流が流れる（ベース電流に相当する）。さらに電流利得分増倍された電流が、ダイオードＤ６のカソードであるＮ型ウェル７３ＢからダイオードＤ１２のカソードであるＮ型ウェル７３Ａに向かって電流が流れることとなる（コレクタ電流に相当する）。

そのため、ダイオードＤ６のカソードの電位、すなわち出力電位ＶＤＤが低下し、他の回路へ正常な電力供給ができなくなって回路の安定動作が妨げられ、通信が不安定あるいは不可能な状態となるおそれがある。コレクタ電流を減らすには、ベース電流が減るように回路間の距離を伸ばし配線抵抗を付けることが考えられるが、回路面積が大きくなってしまう。

そこで、本実施形態では、図８に示すようにリミッタ回路を設け、アンテナ接続端子ＰＷＲＰが接続される容量とダイオードのカソードとの間のノード電位をリミッタ回路により制限して電位ＶＳＳに対して負電位への振り込みを抑制する。これにより、ダイオードＤ６、Ｄ１２により形成される寄生バイポーラトランジスタのベース電流の増大を抑え、出力電位ＶＤＤが低下することを抑制する。

図８は、本実施形態における整流回路（倍電圧整流回路）の構成例を示す図である。図８には、図３に示した１２個のダイオードを有する整流回路（倍電圧整流回路）に対してリミッタ回路を設けた例を示している。

前述したように、容量Ｃ１、Ｃ２とダイオードＤ１、Ｄ２との組、容量Ｃ３、Ｃ４とダイオードＤ３、Ｄ４との組、容量Ｃ５、Ｃ６とダイオードＤ５、Ｄ６との組、容量Ｃ７、Ｃ８とダイオードＤ７、Ｄ８との組、容量Ｃ９、Ｃ１０とダイオードＤ９、Ｄ１０との組、及び容量Ｃ１１、Ｃ１２とダイオードＤ１１、Ｄ１２との組、の各組により図２と同様の整流回路（倍電圧整流回路）が実現される。

そして、前の段の整流回路の出力ノードが次の段の整流回路に接続され、前の段の整流回路の出力電圧が次の段の整流回路に供給されている。すなわち、容量Ｃ１、Ｃ２とダイオードＤ１、Ｄ２とで構成される第１の整流回路の出力ノードＮ３が、容量Ｃ３、Ｃ４とダイオードＤ３、Ｄ４とで構成される第２の整流回路に接続され、第２の整流回路の出力ノードＮ４が、容量Ｃ５、Ｃ６とダイオードＤ５、Ｄ６とで構成される第３の整流回路に接続され、第３の整流回路の出力ノードの電位が第１の出力電位（生成する電源電圧の高電位）ＶＤＤとして出力される。

また、容量Ｃ７、Ｃ８とダイオードＤ７、Ｄ８とで構成される第４の整流回路の出力ノードＮ２が、容量Ｃ９、Ｃ１０とダイオードＤ９、Ｄ１０とで構成される第５の整流回路に接続され、第５の整流回路の出力ノードＮ１が、容量Ｃ１１、Ｃ１２とダイオードＤ１１、Ｄ１２とで構成される第６の整流回路に接続され、第６の整流回路の出力ノードの電位が第２の出力電位（生成する電源電圧の基準電位）ＶＳＳとして出力される。

アンテナ接続端子ＰＷＲＰに接続される容量Ｃ１１と電位ＶＳＳのノードＮ１１との間に、リミッタ回路ＬＩＭ１とダイオードＤ１２とが並列に接続される。また、アンテナ接続端子ＰＷＲＰに接続される容量Ｃ９と電位ＶＳＳのノードＮ１１との間に、リミッタ回路ＬＩＭ２とダイオードＤ１０とが並列に接続される。アンテナ接続端子ＰＷＲＰに接続される容量Ｃ７と電位ＶＳＳのノードＮ１１との間に、リミッタ回路ＬＩＭ３とダイオードＤ８とが並列に接続される。

リミッタ回路ＬＩＭ１、ＬＩＭ２、ＬＩＭ３は、容量Ｃ１１、Ｃ９、Ｃ７とダイオードＤ１２、Ｄ１０、Ｄ８との間のノードＮ１２、Ｎ１３、Ｎ１４の電位が電位ＶＳＳに対して負電位となったときに、対応するダイオードにより形成される寄生バイポーラトランジスタがオンする電位まで低下することを防止する。すなわち、リミッタ回路ＬＩＭ１、ＬＩＭ２、ＬＩＭ３は、ノードＮ１２、Ｎ１３、Ｎ１４の電位が電位ＶＳＳに対して負電位となったときに、ノードＮ１２、Ｎ１３、Ｎ１４の電位と電位ＶＳＳとの電位差が寄生バイポーラトランジスタがオンする電位に到達しないよう、ある電位でクリップし電位が低下することを制限する。

リミッタ回路ＬＩＭ１、ＬＩＭ２、ＬＩＭ３は、図１１に示すように、例えば寄生バイポーラトランジスタがオンする電圧がＶ３であるとすると、電圧Ｖ３以下の電圧Ｖ２でオン状態となり、ノードＮ１２、Ｎ１３、Ｎ１４の電位と電位ＶＳＳとの電位差が電圧Ｖ３とならないように十分な電流を流せる回路特性１０２を有している。なお、図１１において、回路特性１０１は、ダイオードＤ１〜Ｄ１２の特性を示しており、図１１に示すようにリミッタ回路ＬＩＭ１、ＬＩＭ２、ＬＩＭ３がオンする電圧Ｖ２よりも低い電圧Ｖ１でオン状態となることで、高効率な整流特性を実現することができる。なお、整流回路のダイオードＤ１〜Ｄ１２は、高効率な整流特性を実現するために、例えばオン電圧が低いショットキーバリアダイオード（ＳＢＤ）を用いることが望ましい。

図９は、本実施形態における整流回路（倍電圧整流回路）の回路構成例を示す図である。図９には、図８に示したリミッタ回路ＬＩＭ１、ＬＩＭ２、ＬＩＭ３を、ダイオード接続されたＮチャネル型ＭＯＳトランジスタＴ１、Ｔ２、Ｔ３で実現した例を示している。

電位ＶＳＳのノードＮ１１とダイオードＤ１２のカソード（ノードＮ１２）との間に、リミッタ回路としてのダイオード接続されたＮチャネル型ＭＯＳトランジスタＴ１が接続される。また、電位ＶＳＳのノードＮ１１とダイオードＤ１０のカソード（ノードＮ１３）との間に、リミッタ回路としてのダイオード接続されたＮチャネル型ＭＯＳトランジスタＴ２が接続される。電位ＶＳＳのノードＮ１１とダイオードＤ８のカソード（ノードＮ１４）との間に、リミッタ回路としてのダイオード接続されたＮチャネル型ＭＯＳトランジスタＴ３が接続される。

図１０は、Ｎチャネル型ＭＯＳトランジスタＴ１、Ｔ２、Ｔ３の構成例を示す断面図である。Ｐ型基板９１上にＮ型ウェル９２が形成され、Ｎ型ウェル９２にＰ型ウェル９３が形成される。Ｐ型ウェル９３には、ソース領域及びドレイン領域となるＮ＋拡散層が形成され、その上にソース電極９５及びドレイン電極９６がそれぞれ形成されている。また、ソース領域とドレイン領域と間のチャネル領域上には、ゲート絶縁膜（酸化膜）９７を介してゲート電極９８が形成されている。

Ｎチャネル型ＭＯＳトランジスタＴ１、Ｔ２、Ｔ３のしきい値電圧をＶｔｈとすると、図９に示すように構成することで、ノードＮ１２、Ｎ１３、Ｎ１４の電位が（Ｖｓｓ−Ｖｔｈ）以下とはならないようにすることができる。また、リミッタ回路として、ダイオード接続されたＮチャネル型ＭＯＳトランジスタＴ１、Ｔ２、Ｔ３を用いることで、負荷としてはソース・ドレインの一方の容量だけがつくので、リミッタ回路を設けることによる負荷容量の増加を抑制することができる。

本実施形態によれば、アンテナ接続端子ＰＷＲＰが接続される容量と電位ＶＳＳのノードとの間に、低しきい値の整流素子であるダイオードと、しきい値が高くかつ電位をクランプするリミッタ回路とを並列に接続する。これにより、ダイオードのカソードの電位が電位ＶＳＳに対して負電位になった場合、その電位差が寄生バイポーラトランジスタのオンする電圧以下となるように、アンテナ接続端子ＰＷＲＰが接続される容量とダイオードのカソードとの間のノード電位をリミッタ回路により制限する。したがって、近距離の通信等により大電力が入力されてもダイオードのカソード電位の負電位への振り込みを抑えて出力電位ＶＤＤが低下することを抑制し、リーダー・ライターに対して近距離に配置された場合でも安定な通信が可能となる。また、低しきい値の整流素子を用いることで整流特性の低下も抑制することができる。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０ リーダー・ライター
２０ ＲＦＩＤタグ
２１ アンテナ
２２ 整流回路
２３ 受信回路
２４ 変調回路
２５ 処理回路
２６ メモリ
Ｃ１〜Ｃ１２ 容量
Ｄ１〜Ｄ１２ ダイオード（整流素子）
ＬＩＭ１、ＬＩＭ２、ＬＩＭ３ リミッタ回路
ＰＷＲＰ、ＰＷＲＭ アンテナ接続端子

Claims (5)

1. 無線信号を送受信するアンテナと、
   複数の容量と複数のダイオードとを有する単位整流回路が多段接続され、アンテナ接続端子を介して接続された前記アンテナにより受信した無線信号から電源電圧を生成する整流回路とを有し、
   前記整流回路は、
   前記ダイオードのオン電圧よりも大きい電圧でオン状態になり、前記ダイオードのカソードを第１の電圧にクランプする、前記アンテナ接続端子に接続される前記容量と前記電源電圧の基準電位との間に前記ダイオードと並列接続されたリミッタ回路を有することを特徴とする半導体装置。
2. 前記リミッタ回路は、前記アンテナ接続端子に接続される前記容量と前記電源電圧の基準電位との間に接続された、ダイオード接続されたＭＯＳトランジスタであることを特徴とする請求項１記載の半導体装置。
3. 前記第１の電圧は、前記整流回路のダイオードにより形成された寄生バイポーラトランジスタのしきい値電圧より小さいことを特徴とする請求項１又は２記載の半導体装置。
4. 前記整流回路のダイオードがショットキーバリアダイオードであり、
   前記リミッタ回路がダイオード接続されたＭＯＳトランジスタであることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
5. 前記アンテナにより受信した無線信号からコマンドを取り出す受信回路と、
   受信した前記コマンドに応じた処理を行う処理回路と、
   前記処理回路によりアクセスされる不揮発性メモリと、
   前記コマンドに応じた処理結果を基に応答信号を作成する変調回路とをさらに有し、
   前記受信回路、前記処理回路、前記不揮発性メモリ、及び前記変調回路は、前記整流回路により生成された前記電源電圧で駆動されることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。

Images