JP2016040647A - Analog/digital conversion circuit - Google Patents
Analog/digital conversion circuit Download PDFInfo
- Publication number
- JP2016040647A JP2016040647A JP2014164081A JP2014164081A JP2016040647A JP 2016040647 A JP2016040647 A JP 2016040647A JP 2014164081 A JP2014164081 A JP 2014164081A JP 2014164081 A JP2014164081 A JP 2014164081A JP 2016040647 A JP2016040647 A JP 2016040647A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital conversion
- conversion
- identification data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
本発明は、アナログ／ディジタル変換回路に関する。 The present invention relates to an analog / digital conversion circuit.
プラントやビルの空調設備等に設けられる温度調節器等の計装機器は、制御対象装置の状態を監視し、制御対象装置が目標の状態になるように制御対象装置内に設けられたヒータやバルブ等を制御するものである。
例えば、下記特許文献１には、温度センサによって検知された制御対象装置の温度の検知結果（アナログ信号）をアナログ／ディジタル変換回路（以下、「Ａ／Ｄ変換回路」とも称する。）によって周期的にディジタル信号に変換して測定データを生成し、連続した測定データを用いて後段のデータ処理部（ＣＰＵ等のプロセッサ）でＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇｒａｌ Ｄｅｒｉｖａｔｉｖｅ）演算を行うことにより、制御対象装置が目標の温度になるように制御する温度調節器が開示されている。
Instrumentation equipment such as a temperature controller provided in a plant or building air conditioner, etc. monitors the state of the controlled device, and includes a heater or a heater provided in the controlled device so that the controlled device is in a target state. Controls valves and the like.
For example, in
温度調節器等の計装機器は、制御対象装置の状態の変化を的確に把握し、状態の変化に応じて適切な制御を行わなければならない。そのため、温度調節器等の計装機器では、センサの検知結果を周期的にＡ／Ｄ変換し、連続したＡ／Ｄ変換結果を欠落なくＣＰＵ等のデータ処理部に送信しなければならない。仮に、データ処理部側で測定データの欠落があると、測定データの連続性が失われる。このような状態でデータ処理部によるＰＩＤ演算（特に微分演算）を行うと演算結果（操作量）が本来意図しない値に急変し、制御結果が不安定になる、あるいは異常になる虞がある。 An instrumentation device such as a temperature controller must accurately grasp a change in the state of the device to be controlled and perform appropriate control according to the change in the state. Therefore, in an instrumentation device such as a temperature controller, it is necessary to periodically A / D convert the detection result of the sensor and transmit the continuous A / D conversion result to a data processing unit such as a CPU without omission. If there is a lack of measurement data on the data processing unit side, the continuity of the measurement data is lost. When PID calculation (particularly differential calculation) is performed by the data processing unit in such a state, the calculation result (operation amount) suddenly changes to an unintended value, and the control result may become unstable or abnormal.
しかしながら、Ａ／Ｄ変換回路によって周期的に更新されるＡ／Ｄ変換結果をデータ処理部が漏れなく確実に取得できるようにすることは容易ではない。そこで、データ処理部側で、取得したデータの連続性が保たれているか否かを判断し、データの連続性が保たれている場合に取得したデータをＰＩＤ演算に用い、データの連続性が保たれていない場合に取得したデータをＰＩＤ演算に用いないようにする等のデータ欠落時の対応を行うことで、ＰＩＤ演算結果における操作量急変等の異常が起こることを回避し、制御の安定性を保つことが可能となる。しかしながら、従来の温度調節器等の計装機器では、データ処理部側で取得したＡ／Ｄ変換結果の連続性が保たれているか否かを判断することができなかった。 However, it is not easy for the data processing unit to reliably acquire the A / D conversion result periodically updated by the A / D conversion circuit without omission. Therefore, the data processing unit determines whether or not the continuity of the acquired data is maintained. When the data continuity is maintained, the acquired data is used for the PID calculation, and the data continuity is determined. Stabilize the control by avoiding abnormalities such as sudden changes in the manipulated variable in the PID calculation result by taking measures when data is lost, such as not using the acquired data for PID calculation when it is not maintained It becomes possible to keep sex. However, in a conventional instrument such as a temperature controller, it has not been possible to determine whether or not the continuity of the A / D conversion result obtained on the data processing unit side is maintained.
例えば、一般的にＡ／Ｄ変換回路とＣＰＵ等のデータ処理部とは別個の半導体チップで構成される。これらのチップが近接して配置できない場合などは、二つの半導体チップに単一の発振子から同一のクロック信号を供給することができないこともある。このような場合、個別の発振子を使用することになるが、Ａ／Ｄ変換の周期とＡ／Ｄ変換結果の読み出し周期とが一致するようにそれぞれの発振子のクロックを用いてＡ／Ｄ変換回路とデータ処理制御部を動作させるようプログラムした場合であっても、実際には双方の動作周期に発振子の個体差や性能の違いによる誤差が生じる。その誤差が累積すると同じＡ／Ｄ変換結果を２回取得してしまうことが起こり得る。このような条件下でもし同じＡ／Ｄ変換結果を２回取得した場合、データ処理部は、取得したデータを見ただけでは２つのＡ／Ｄ変換結果が、同一のＡ／Ｄ変換周期で変換されずに前回から更新されていないデータであるのか、変換は行われたが入力値が安定していたため、たまたま前回と同じ変換結果であったのかを判断することができなかった。 For example, an A / D conversion circuit and a data processing unit such as a CPU are generally formed of separate semiconductor chips. When these chips cannot be arranged close to each other, the same clock signal may not be supplied from two oscillator chips from a single oscillator. In such a case, an individual oscillator is used. However, the A / D conversion cycle and the read cycle of the A / D conversion result match the A / D using each oscillator clock. Even when the conversion circuit and the data processing control unit are programmed to operate, an error due to an individual difference of oscillators or a difference in performance actually occurs in both operation cycles. If the error accumulates, the same A / D conversion result may be acquired twice. Under these conditions, if the same A / D conversion result is acquired twice, the data processing unit can obtain two A / D conversion results in the same A / D conversion cycle only by looking at the acquired data. Whether the data has not been converted and has not been updated since the previous time, or since the conversion was performed but the input value was stable, it could not be determined whether the conversion result happened to be the same as the previous time.
また、例えば、Ａ／Ｄ変換処理が完了したか否かによりＡ／Ｄ変換回路側の半導体チップのポート（外部端子）のオン／オフ状態を切り替え、データ処理部側がそのポートのオン・オフ状態の切り替わりをポーリングまたは割り込み処理により検知し、Ａ／Ｄ変換結果の読み出し処理を実行するようにした場合、ポーリングによる判定処理や割り込み処理の後に実行するＡ／Ｄ変換結果の読み出し処理が遅れると、目的とするＡ／Ｄ変換周期のＡ／Ｄ変換結果を取得できずに、次のＡ／Ｄ変換周期のＡ／Ｄ変換結果を取得してしまうことが起こり得る。このように目的とするＡ／Ｄ変換周期のＡ／Ｄ変換結果を取りこぼした場合、データ処理部は、取得したデータを見るだけでは１周期分のＡ／Ｄ変換結果を取りこぼしたか否かを判断することができなかった。なお、Ａ／Ｄ変換結果の読み出し処理が遅れないようにするために各処理のタイミングを厳密に規定することもできるが、データ処理部側の処理の時間的な制約が多くなり、データ処理部側の設計が複雑になるという問題があった。 Further, for example, the on / off state of the port (external terminal) of the semiconductor chip on the A / D conversion circuit side is switched depending on whether or not the A / D conversion processing is completed, and the data processing unit side turns on / off the port. When the A / D conversion result read process is detected by polling or interrupt process and the A / D conversion result read process is executed, if the A / D conversion result read process executed after the polling determination process or interrupt process is delayed, It may happen that the A / D conversion result of the next A / D conversion period is acquired without acquiring the A / D conversion result of the target A / D conversion period. When the A / D conversion result of the target A / D conversion cycle is missed in this way, the data processing unit determines whether or not the A / D conversion result for one cycle is missed only by looking at the acquired data. I couldn't. Note that the timing of each process can be strictly defined in order to prevent the A / D conversion result reading process from being delayed, but the time restriction of the process on the data processing unit side increases, and the data processing unit There was a problem that the design on the side became complicated.
本発明は、上記問題点を解消するためになされたものであり、周期的にＡ／Ｄ変換を行うＡ／Ｄ変換回路から連続的に取得した複数のＡ／Ｄ変換結果の連続性が保たれているか否かを取得した回路側で判断できるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and the continuity of a plurality of A / D conversion results obtained continuously from an A / D conversion circuit that periodically performs A / D conversion is maintained. It is an object of the present invention to make it possible to determine whether or not the circuit has been hit.
本発明に係るアナログ／ディジタル変換回路（１０、６０）は、入力したアナログ信号（ＶＡ）をディジタル信号（ＤＯＵＴ）に変換するアナログ／ディジタル変換処理を周期的に実行するアナログ／ディジタル変換部（１０１）と、記憶部（１０３、６０３）と、前記アナログ／ディジタル変換部によって前記アナログ／ディジタル変換処理が実行される毎に、前記アナログ／ディジタル変換処理によるアナログ／ディジタル変換結果（ＤＯＵＴ）と、前記アナログ／ディジタル変換結果に対応付けられた識別データ（ＤＩＤ）とを前記記憶部に書き込む制御部（１０３、６０３）と、前記記憶部に書き込まれた前記アナログ／ディジタル変換結果と、対応する前記識別データとを読み出して出力する出力部（１０６）とを備える。 The analog / digital conversion circuit (10, 60) according to the present invention is an analog / digital conversion unit (101) that periodically executes an analog / digital conversion process for converting an input analog signal (VA) into a digital signal (DOUT). ), The storage unit (103, 603), and the analog / digital conversion process executed by the analog / digital conversion unit, the analog / digital conversion result (DOUT) by the analog / digital conversion process, A control unit (103, 603) that writes identification data (DID) associated with an analog / digital conversion result in the storage unit, and the analog / digital conversion result written in the storage unit and the corresponding identification And an output unit (106) for reading and outputting data.
上記アナログ／ディジタル変換回路において、前記制御部は、前記アナログ／ディジタル変換部による前記アナログ／ディジタル変換結果と前記識別データの双方の前記記憶部に対する書き込みが完了するまで、前記出力部による前記記憶部の読み出しを許可しないようにしてもよい。 In the analog / digital conversion circuit, the control unit performs the storage unit by the output unit until writing of both the analog / digital conversion result and the identification data by the analog / digital conversion unit to the storage unit is completed. May not be allowed to be read.
上記アナログ／ディジタル変換回路において、前記識別データは、前記アナログ／ディジタル変換部によるアナログ／ディジタル変換処理の実行回数を示すデータであってもよい。 In the analog / digital conversion circuit, the identification data may be data indicating the number of execution times of the analog / digital conversion processing by the analog / digital conversion unit.
上記アナログ／ディジタル変換回路において、前記識別データは、前記アナログ／ディジタル変換部によって前記アナログ／ディジタル変換処理が実行された時刻を示すデータであってもよい。 In the analog / digital conversion circuit, the identification data may be data indicating a time when the analog / digital conversion processing is executed by the analog / digital conversion unit.
上記アナログ／ディジタル変換回路において、前記識別データは、前記アナログ／ディジタル変換部によって前記アナログ／ディジタル変換処理が実行される毎に論理レベルが反転する１ビットのデータであってもよい。 In the analog / digital conversion circuit, the identification data may be 1-bit data whose logic level is inverted each time the analog / digital conversion process is executed by the analog / digital conversion unit.
上記アナログ／ディジタル変換回路において、前記識別データは、フリーランカウンタのカウント値に基づくデータであってもよい。 In the analog / digital conversion circuit, the identification data may be data based on a count value of a free-run counter.
上記アナログ／ディジタル変換回路（６０）において、前記記憶部は、前記アナログ／ディジタル変換処理による前記アナログ／ディジタル変換結果を記憶する第１レジスタ（６０４＿１〜６０４＿ｎ）と、前記識別データを記憶する第２レジスタ（６０５＿１〜６０５＿ｎ）とを一組とするレジスタ対（６０６＿１〜６０６＿ｎ）を複数有し、前記制御部は、前記アナログ／ディジタル変換処理が実行される毎に、実行されたアナログ／ディジタル変換処理の前記アナログ／ディジタル変換結果と前記識別データとを前記レジスタ対に順次書き込み、前記出力部は、外部から入力された読み出し要求に応答して、複数の前記レジスタ対から複数回分の前記アナログ／ディジタル変換処理に係る前記アナログ／ディジタル変換結果および前記識別データを読み出すようにしてもよい。 In the analog / digital conversion circuit (60), the storage unit stores a first register (604_1 to 604_n) that stores the analog / digital conversion result obtained by the analog / digital conversion process, and a second register that stores the identification data. There are a plurality of register pairs (606_1 to 606_n) each including a pair of registers (605_1 to 605_n), and the control unit executes the analog / digital conversion process executed each time the analog / digital conversion process is executed. The analog / digital conversion result and the identification data are sequentially written to the register pair, and the output unit responds to a read request input from the outside, and the analog / digital for a plurality of times from the plurality of register pairs. The analog / digital conversion result relating to the conversion process and the Another data may be read.
なお、上記説明において括弧を付した参照符号は、図面において当該参照符号が付された構成要素の概念に含まれるものを例示するに過ぎない。 In the above description, the reference numerals with parentheses merely exemplify what are included in the concept of the constituent elements with the reference numerals in the drawings.
以上説明したことにより、本発明によれば、周期的にＡ／Ｄ変換を行うＡ／Ｄ変換回路から連続的に取得した複数のＡ／Ｄ変換結果の連続性が保たれているか否かを取得した回路側で判断することができる。 As described above, according to the present invention, whether or not the continuity of a plurality of A / D conversion results obtained continuously from the A / D conversion circuit that periodically performs A / D conversion is maintained. This can be determined on the acquired circuit side.
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
≪実施の形態１≫
図１は、本発明の一実施の形態に係るＡ／Ｄ変換回路を有する温度調節器を備えた温度調節システムの構成を示す図である。
同図に示される温度調節システム３００は、温度調節器１、制御対象装置２、温度センサ３、操作部４、およびヒータ５を備えている。
<<
FIG. 1 is a diagram showing a configuration of a temperature control system including a temperature controller having an A / D conversion circuit according to an embodiment of the present invention.
A
温度センサ３は、制御対象装置２の温度を検知し、アナログ形式の検知信号（以下、「アナログ信号」とも称する。）ＶＡを出力する。ヒータ５は、例えば制御対象装置２の内部に設けられ、制御対象装置２を加熱する装置である。操作部４は、ヒータ５の加熱温度を調節する装置である。例えば、操作部４は、温度調節器２からから供給された制御信号ＣＮＴに基づいてヒータ５に供給する電流または電圧を変化させることにより、ヒータ５の加熱温度を調整する。
The temperature sensor 3 detects the temperature of the
温度調節器１は、温度センサ３から出力されたアナログ信号ＶＡを周期的にディジタル信号に変換し、変換したディジタル信号（測定データ）を用いてＰＩＤ演算を行うことにより、制御対象装置２が目標の温度になるように制御信号ＣＮＴを生成する。
図２は、温度調節器１の内部構成を示す図である。
図２に示されるように、温度調節器１は、Ａ／Ｄ変換回路１０、データ処理制御部１１、およびその他図示されていない電源回路や外部入出力インターフェース回路等を備えている。
The
FIG. 2 is a diagram illustrating an internal configuration of the
As shown in FIG. 2, the
Ａ／Ｄ変換回路１０は、温度センサ３から出力されたアナログ信号ＶＩＮをディジタル信号に変換する回路である。Ａ／Ｄ変換回路１０は、Ａ／Ｄ変換結果を出力することのみならず、そのＡ／Ｄ変換結果に対応付けられた識別データを後段のデータ処理制御部１１に出力する機能も有している。
The A /
具体的に、Ａ／Ｄ変換回路１０は、Ａ／Ｄ変換部１０１、制御部１０２、記憶部１０３、および通信回路１０６を含む。Ａ／Ｄ変換回路１０は、例えば、Ａ／Ｄ変換部１０１、制御部１０２、記憶部１０３、および通信回路１０６が公知のＣＭＯＳ製造プロセスによって１個の半導体基板に形成された１チップの半導体装置として実現されている。
Specifically, the A /
Ａ／Ｄ変換部１０１は、温度センサ３から出力されたアナログ信号ＶＩＮをディジタル信号に変換するＡ／Ｄ変換処理を周期的に実行する。例えば、Ａ／Ｄ変換部１０１は、一定の周期で（例えば１０ｍｓ毎に）、アナログ信号ＶＩＮをディジタル信号ＤＯＵＴに変換して出力する。Ａ／Ｄ変換部１０１は、例えばΔΣ型のＡ／Ｄ変換器である。なお、以下の説明では、Ａ／Ｄ変換部１０によって変換されたディジタル信号ＤＯＵＴを、Ａ／Ｄ変換結果ＤＯＵＴとも称する。
The A /
制御部１０２は、Ａ／Ｄ変換部１０によるＡ／Ｄ変換処理が完了する毎に、完了したＡ／Ｄ変換処理に係るＡ／Ｄ変換結果ＤＯＵＴを記憶部１０３に書き込むとともに、そのＡ／Ｄ変換結果ＤＯＵＴに対応付けた識別データＤＩＤを記憶部１０３に書き込む。ここで、識別データＤＩＤとは、あるタイミングで実行されたＡ／Ｄ変換処理による変換結果とその前後のタイミングで実行されたＡ／Ｄ変換処理による変換結果とを識別するためのデータである。識別データＤＩＤの詳細については後述する。
Each time the A / D conversion process by the A /
更に、制御部１０２は、後述する通信回路１０６による記憶部１０３に対するデータの読み出しの許可・不許可を指示するイネーブル信号ＥＮを出力する。例えば、制御部１０２は、Ａ／Ｄ変換結果ＤＯＵＴとそのＡ／Ｄ変換結果ＤＯＵＴに対応する識別データＤＩＮの記憶部１０３に対する書き込みが完了するまでイネーブル信号ＥＮをネゲートすることにより記憶部１０３からのデータの読み出しを禁止し、Ａ／Ｄ変換結果ＤＯＵＴと識別データＤＩＮの双方のデータの書き込みが完了したら、イネーブル信号ＥＮをアサートすることにより記憶部１０３からのデータの読み出しを許可する。これにより、Ａ／Ｄ変換結果ＤＯＵＴと識別データＤＩＤの一方しか書き換え（更新）が完了していない状況での記憶部１０３からのデータの読み出しが禁止され、読み出されたＡ／Ｄ変換結果と識別データとの対応関係がずれることを防止することができる。
Further, the
記憶部１０３は、データを記憶するための記憶領域を備えた回路から構成され、Ａ／Ｄ変換結果ＤＯＵＴと識別データＤＩＤとを記憶する。具体的に、記憶部１０３は、Ａ／Ｄ変換結果ＤＯＵＴを記憶するための記憶回路としてＡ／Ｄ変換結果レジスタ１０４を有し、識別データＤＩＤを記憶するための記憶回路として識別データレジスタ１０５を有する。Ａ／Ｄ変換結果レジスタ１０４および識別データレジスタ１０５は、制御部１０２によるデータの書き換えと、通信回路１０６によるデータの読み出しが可能にされている。例えば、Ａ／Ｄ変換部１０によるＡ／Ｄ変換処理が完了する毎に、完了したＡ／Ｄ変換処理に係るＡ／Ｄ変換結果ＯＵＴと対応する識別データＤＩＤとが制御部１０２によってＡ／Ｄ変換結果レジスタ１０４および識別データレジスタ１０５に書き込まれることにより、Ａ／Ｄ変換結果レジスタ１０４および識別データレジスタ１０５が更新され、Ａ／Ｄ変換結果レジスタ１０４および識別データレジスタ１０５に記憶されたＡ／Ｄ変換結果ＤＯＵＴおよび識別データＤＩＤが通信回路１０６によって定期的に読み出される。
The
通信回路１０６は、記憶部１０３からデータを読み出して出力する出力部として機能する。具体的に、通信回路１０６は、データ処理制御部１１からのデータの読み出し要求に応答して、記憶部１０３に書き込まれたＡ／Ｄ変換結果ＤＯＵＴと識別データＤＩＤとを読み出し、読み出した２つのデータをデータ処理制御部１１に送信する。より具体的には、通信回路１０６は、データ処理制御部１１からデータの読み出し要求を受け取ったとき、イネーブル信号ＥＮがアサートされている場合には、記憶部１０３からＡ／Ｄ変換結果ＤＯＵＴと識別データＤＩＤとを読み出してデータ処理制御部１１に送信し、イネーブル信号ＥＮがネゲートされている場合には、イネーブル信号ＥＮがアサートされるまで待機する。そして、イネーブル信号ＥＮがアサートされたら、記憶部１０３からＡ／Ｄ変換結果ＤＯＵＴと識別データＤＩＤとを読み出してデータ処理制御部１１に送信する。
The
データ処理制御部１１は、例えばマイクロコントローラであり、ＣＰＵ１１１、記憶装置１１２、通信回路１１３、および図示されていない外部インターフェース回路等を備えている。例えば、データ処理制御部１１は、ＣＰＵ１１１、記憶装置１１２、および通信回路１１３等が一つの半導体基板に形成された１チップのマイクロコントローラとして構成されていてもよいし、ＣＰＵ１１１、記憶装置１１２、および通信回路１１３等が夫々別個の半導体チップに形成されたマルチチップ構成のマイクロコントローラとして構成されていてもよい。
The data
通信回路１１３は、外部回路と通信を行うための回路である。例えば、通信回路１１３は、ＣＰＵ１１１からの指示に応じてデータの読み出し要求をＡ／Ｄ変換回路１０に対して発行するとともに、発行した読み出し要求に応じてＡ／Ｄ変換回路１０から出力されたＡ／Ｄ変換結果ＤＯＵＴおよび識別データＤＩＤを受信する。通信回路１１３によって受信したＡ／Ｄ変換結果ＤＯＵＴおよび識別データＤＩＤは、例えば記憶装置１１２に記憶される。
The
記憶装置１１２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、複数のレジスタ等を含む。例えば、ＲＯＭには、ＣＰＵ１１１に各種の演算を実行させるためのプログラムが記憶され、上記複数のレジスタには、通信回路１１３で受信したＡ／Ｄ変換結果ＤＯＵＴや識別データＤＩＤ等が記憶され、ＲＡＭには、ＲＯＭから読み出されて展開されたプログラムやＣＰＵ１１１による演算結果等が記憶される。
The
ＣＰＵ１１１は、記憶装置１１２に記憶されたプログラムに従って各種の演算を行うことにより、温度調節器１の統括的な制御を行う。また、ＣＰＵ１１１は、記憶装置１１２に記憶されているＡ／Ｄ変換結果ＤＯＵＴに基づいてＰＩＤ演算を行うことにより、制御対象装置２が目標の温度になるように制御信号ＣＮＴを生成する。ＣＰＵ１１１によって生成された制御信号ＣＮＴは、図示されていない外部インターフェース回路を介して操作部４に入力され、前述したようにヒータ５の加熱温度の制御に利用される。
The
次に、識別データＤＩＤについて詳細に説明する。
前述したように、Ａ／Ｄ変換回路１０は、Ａ／Ｄ変換結果ＤＯＵＴに加えて、そのＡ／Ｄ変換結果ＤＯＵＴに対応付けられた識別データＤＩＤを後段のデータ処理制御部１１に出力する。識別データＤＩＤの生成手法として、例えば以下の４つを例示することができる。
Next, the identification data DID will be described in detail.
As described above, the A /
第１の例は、Ａ／Ｄ変換処理の実行回数に基づくデータを識別データＤＩＤとする手法である。
図３Ａは、Ａ／Ｄ変換処理の実行回数に基づくデータを識別データＤＩＤとする場合の一例を示す図である。
同図に示されるように、Ａ／Ｄ変換処理の実行回数をカウントし、そのカウント値を識別データＤＩＤとする。具体的には、制御部１０２内にカウンタを設け、Ａ／Ｄ変換部１０からＡ／Ｄ変換結果ＤＯＵＴが出力される毎に、上記カウンタのカウント値をインクリメントする。制御部１０２は、Ａ／Ｄ変換部１０からＡ／Ｄ変換結果ＤＯＵＴが出力される毎に、Ａ／Ｄ変換結果ＤＯＵＴをＡ／Ｄ変換結果レジスタ１０５に書き込むとともに、その時の上記カウンタのカウント値を識別データレジスタ１０５に書き込む。
The first example is a technique in which data based on the number of executions of A / D conversion processing is used as identification data DID.
FIG. 3A is a diagram illustrating an example in which data based on the number of executions of the A / D conversion process is used as identification data DID.
As shown in the figure, the number of executions of the A / D conversion process is counted, and the count value is used as identification data DID. Specifically, a counter is provided in the
上記カウンタとしては、例えばＡ／Ｄ変換処理の実行回数をカウントするカウンタを例示することができる。例えば、図３Ａには、８ビットのカウンタによってＡ／Ｄ変換処理の実行回数をカウントし、Ａ／Ｄ変換処理の実行回数を２５６回目までカウントしたらカウント値をリセットし、２５７回目から再び“０”からカウント動作を開始する場合が示されている。 An example of the counter is a counter that counts the number of executions of A / D conversion processing. For example, in FIG. 3A, the number of executions of the A / D conversion process is counted by an 8-bit counter, and when the number of executions of the A / D conversion process is counted up to the 256th time, the count value is reset. The case where the count operation is started from "" is shown.
上記のようにＡ／Ｄ変換処理の実行回数を識別データＤＩＤとして記録することにより、あるタイミングで実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果とその前後のタイミングで実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果とを識別することが可能となる。 By recording the number of executions of the A / D conversion process as the identification data DID as described above, the A / D conversion result by the A / D conversion process executed at a certain timing and the A / D executed at the timing before and after the A / D conversion process are recorded. It becomes possible to identify the A / D conversion result by the D conversion process.
なお、図３Ａには上記カウンタとして８ビットカウンタを例示したが、温度調節器１のデバッグのために、過去に実行したＡ／Ｄ変換回数を記憶したい場合には、ビット数がより大きいカウンタを用いればよい。例えば、Ａ／Ｄ変換処理が１ｍｓ間隔で実行される場合、３２ビットのカウンタを用いることで、約４９日分のＡ／Ｄ変換処理の実行回数を記録することが可能となる。
また、例えば４０ビットのカウンタを用いるだけで、約３４年のＡ／Ｄ変換の実行回数を記録することが可能となり、一般的な製品の寿命を超えるような実行回数を連続して記録することも可能になる。さらに、一般的な設計であっても３２ビット程度のカウンタを用意することが可能であるので、必要に応じてビット数を増やすことが可能である。
In FIG. 3A, an 8-bit counter is exemplified as the counter. However, in order to store the number of A / D conversions executed in the past for debugging the
For example, it is possible to record the number of executions of A / D conversion in about 34 years just by using a 40-bit counter, and continuously record the number of executions exceeding the life of a general product. Is also possible. Furthermore, even with a general design, a counter of about 32 bits can be prepared, so that the number of bits can be increased as necessary.
第２の例は、Ａ／Ｄ変換処理の実行時刻に基づくデータを識別データＤＩＤとする手法である。
図３Ｂは、Ａ／Ｄ変換処理の実行時刻に基づくデータを識別データＤＩＤとする場合の一例を示す図である。同図に示されるように、Ａ／Ｄ変換処理の実行時刻（タイムスタンプ）を識別データＤＩＤとする。上記実行時刻は、例えば、Ａ／Ｄ変換処理が完了した時刻である。
The second example is a technique in which data based on the execution time of the A / D conversion process is used as identification data DID.
FIG. 3B is a diagram illustrating an example when data based on the execution time of the A / D conversion process is used as identification data DID. As shown in the figure, the execution time (time stamp) of the A / D conversion process is set as identification data DID. The execution time is, for example, the time when the A / D conversion process is completed.
Ａ／Ｄ変換処理の実行時刻を用いる具体的な手法として、例えば以下の２つを例示することができる。一つは、Ａ／Ｄ変換回路１０の内部または外部にリアルタイムクロックを設け、Ａ／Ｄ変換部１０１からＡ／Ｄ変換結果ＤＯＵＴが出力される毎に、制御部１０２がＡ／Ｄ変換結果ＤＯＵＴをＡ／Ｄ変換結果レジスタ１０５に書き込むとともに、その時の上記リアルタイムクロックの値を識別データＤＩＤとして識別データレジスタ１０５に書き込む手法である。リアルタイムクロックの必要なビット数としては、例えば４８〜６４ビットである。
As a specific method using the execution time of the A / D conversion process, for example, the following two can be exemplified. One is that a real-time clock is provided inside or outside the A /
もう一つは、リアルタイムクロックの代わりに、例えば電源投入時を時刻０として一定周期毎にインクリメントするカウンタを制御部１０２の内部または外部に設け、Ａ／Ｄ変換部１０からＡ／Ｄ変換結果ＤＯＵＴが出力される毎に、制御部１０２がＡ／Ｄ変換結果ＤＯＵＴをＡ／Ｄ変換結果レジスタ１０５に書き込むとともに、その時の上記カウンタの値を識別データＤＩＤとして識別データレジスタ１０５に書き込む手法である。
The other is that instead of the real-time clock, for example, a counter that increments at predetermined intervals with the power-on time as
上記のいずれの手法によっても、あるタイミングで実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果とその前後のタイミングで実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果とを識別することが可能となる。更に、上述したリアルタイムクロックを用いる手法によれば、Ａ／Ｄ変換処理が実行された正確な時刻が記録できるため、識別データＤＩＤを温度調節器１のデバッグ等に用いることが可能となる。一方、上述したリアルタイムクロックを用いない手法によれば、回路規模の増大を抑えることができる。
By any of the above methods, the A / D conversion result by the A / D conversion process executed at a certain timing and the A / D conversion result by the A / D conversion process executed at the timing before and after that are identified. Is possible. Furthermore, according to the above-described method using the real-time clock, the accurate time when the A / D conversion process is executed can be recorded, so that the identification data DID can be used for debugging the
第３の例は、Ａ／Ｄ変換処理が実行される毎に論理レベルが反転する１ビットのデータを識別データＤＩＤとする場合である。
図３Ｃは、Ａ／Ｄ変換処理が実行される毎に論理レベルが反転する１ビットのデータを識別データＤＩＤとする場合の一例を示す図である。
A third example is a case where 1-bit data whose logic level is inverted every time A / D conversion processing is executed is used as identification data DID.
FIG. 3C is a diagram illustrating an example in which 1-bit data whose logic level is inverted every time A / D conversion processing is performed is used as identification data DID.
同図に示されるように、識別データレジスタ１０５を１ビットの記憶素子（フラグ）によって構成し、Ａ／Ｄ変換部１０からＡ／Ｄ変換結果ＤＯＵＴが出力される毎に、制御部１０２がＡ／Ｄ変換結果ＤＯＵＴをＡ／Ｄ変換結果レジスタ１０５に書き込むとともに、識別データレジスタ１０５に記録されている１ビットの値を反転させる。この場合、識別データレジスタ１０５を１ビットカウンタで実現してもよい。
As shown in the figure, the identification data register 105 is configured by a 1-bit storage element (flag), and each time the A / D conversion result DOUT is output from the A /
これによれば、あるタイミングで実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果とその前後のタイミングで実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果とを識別することが可能となる。また、識別データレジスタ１０５を１ビットの記憶素子によって実現するので、必要なハードウェアリソースを少なくすることができ、回路規模の増大を抑えることができる。 According to this, it is possible to identify the A / D conversion result by the A / D conversion process executed at a certain timing and the A / D conversion result by the A / D conversion process executed at the timing before and after the A / D conversion process. Become. Further, since the identification data register 105 is realized by a 1-bit storage element, the necessary hardware resources can be reduced, and an increase in circuit scale can be suppressed.
第４の例は、フリーランカウンタのカウント値に基づくデータを識別データＤＩＤとする場合である。例えば、８ビットのフリーランカウンタによって、Ａ／Ｄ変換処理の実行処理とは無関係に連続して入力されるパルスをカウントし、そのカウント値を識別データＤＩＤとしても良い。これによれば、ビット幅の大きなカウンタは必要ないので、回路規模の増大を抑えることができる。なお、識別データＤＩＤとして記憶するデータは、フリーランカウンタのカウント値（数値）そのものでなくてもよく、例えばＡ〜Ｚ等のような順番のわかるアルファベット（キャラクターコード）であってもよい。 A fourth example is a case where data based on the count value of the free-run counter is used as identification data DID. For example, an 8-bit free-run counter may count pulses input continuously regardless of the execution process of the A / D conversion process, and the count value may be used as the identification data DID. According to this, since a counter having a large bit width is not required, an increase in circuit scale can be suppressed. Note that the data stored as the identification data DID does not have to be the count value (numerical value) of the free-run counter itself, but may be an alphabet (character code) whose order is known, such as AZ.
次に、Ａ／Ｄ変換回路１０とデータ処理制御部１１との間の具体的な通信方法について説明する。
Ａ／Ｄ変換回路１０とデータ処理制御部１１との間の通信は、例えばＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）によって行われる。Ａ／Ｄ変換回路１０側の通信回路１０６とデータ処理制御部１１側の通信回路１１３とは、ＳＰＩによる通信に必要なハードウェアリソースを夫々備えている。
Next, a specific communication method between the A /
Communication between the A /
Ａ／Ｄ変換回路１０からデータ処理制御部１１へのＡ／Ｄ変換結果の送信は、前述したように、データ処理制御部１１がデータの読み出し要求（読み出し命令）を発行し、Ａ／Ｄ変換回路１０が、その読み出し要求のレスポンスとして、Ａ／Ｄ変換結果ＤＯＵＴと識別データＤＩＤとをセットにして出力することによって実現される。
As described above, the A / D conversion result is transmitted from the A /
図４Ａは、実施の形態１に係るデータの読み出し要求の送信電文のフォーマットの一例を示す。また、図４Ｂは、実施の形態１に係るデータの読み出し要求に係る応答電文のフォーマットの一例を示す。
図４Ａに示されるように、データ処理制御部１１が発行するデータの読み出し要求に係る送信電文は、例えばＳＰＩプロトコルに従って最初と最後にヘッダとフッタが付されたシリアルデータとして構成されている。同図には、”アドレス１００Ｈから１組のＡ／Ｄ変換結果ＤＯＵＴおよび識別データＤＩＤを読み出す”ことを指示する命令が示されている。
FIG. 4A shows an example of a format of a transmission message of a data read request according to the first embodiment. FIG. 4B shows an example of a response message format related to a data read request according to the first embodiment.
As shown in FIG. 4A, a transmission message related to a data read request issued by the data
また、図４Ｂに示されるように、データ処理制御部１１の送信電文に応答してＡ／Ｄ変換回路１０から送信される応答電文は、上記送信電文と同様に、ＳＰＩプロトコルに従って最初と最後にヘッダとフッタが付された１フレームのシリアルデータとして構成されている。同図には、読み出し命令に対すレスポンスとして、“３３５６Ｈ”というＡ／Ｄ変換結果ＤＯＵＴと、“０１Ｈ”という識別データＤＩＤとが出力されたことが示されている。
Further, as shown in FIG. 4B, the response message transmitted from the A /
データ処理制御部１１がＡ／Ｄ変換回路１０に対して読み出し要求を発行する周期は、Ａ／Ｄ変換回路１０においてＡ／Ｄ変換処理が実行される周期（Ａ／Ｄ変換結果レジスタ１０４および識別データレジスタ１０５が更新される周期）と同じか、それよりも短い周期とされる。これにより、データ処理制御部１１は、Ａ／Ｄ変換回路１０によって周期的に更新されたＡ／Ｄ変換結果ＤＯＵＴを連続して取得することが可能となる。
The cycle in which the data
以上、本発明に係るＡ／Ｄ変換回路によれば、Ａ／Ｄ変換結果毎に識別データを付与し、Ａ／Ｄ変換結果と識別データとをセットで出力するので、Ａ／Ｄ変換結果を受信した回路側で、取得したＡ／Ｄ変換結果の連続性が保たれているか否かを判断することが可能となる。 As described above, according to the A / D conversion circuit according to the present invention, identification data is assigned for each A / D conversion result, and the A / D conversion result and the identification data are output as a set. On the received circuit side, it is possible to determine whether or not the continuity of the acquired A / D conversion result is maintained.
例えば、実施の形態１に係る温度調節器１において、データ処理制御部１１が、取得したＡ／Ｄ変換結果に対応する識別データとその直前に取得したＡ／Ｄ変換結果に対応する識別データとを比較することによって、同じＡ／Ｄ変換周期のＡ／Ｄ変換結果の重複取得やＡ／Ｄ変換結果の取りこぼしの有無、すなわち、取得したＡ／Ｄ変換結果の連続性が保たれているか否かを、データ処理制御部１１側で判断することが可能となる。これにより、データ処理制御部１１は、取得したＡ／Ｄ変換結果の連続性が保たれていると判断した場合に、取得したＡ／Ｄ変換結果を用いてＰＩＤ演算を行い、取得したＡ／Ｄ変換結果の連続性が保たれていないと判断した場合に、取得したＡ／Ｄ変換結果をＰＩＤ演算に用いないようにする等の対応を行うことが可能となり、ＰＩＤ演算結果の急変等の異常が起こることを回避し、温度調節システム３００の制御の安定性を保つことが可能となる。
For example, in the
また、Ａ／Ｄ変換結果の重複取得や取りこぼしがあっても、上記のようにデータ処理制御部１１側で対処することが可能であることから、Ａ／Ｄ変換回路１０によるＡ／Ｄ変換処理の実行周期とデータ処理制御部１１によるＡ／Ｄ変換結果の読み出し周期とを非同期にすることが可能となる。これにより、データ処理制御部１１側でポーリングによる常時監視や割り込み処理等のタイミングを厳密に規定する必要がないので、データ処理部１１側の処理の時間的な制約が少なくなり、データ処理部側の設計が容易となる。
In addition, even if there are duplicate acquisitions or omissions of A / D conversion results, the data
また、本発明に係るＡ／Ｄ変換回路によれば、Ａ／Ｄ変換結果と識別データの双方のデータの書き込みが完了するまでデータの読み出しを許可しないので、読み出されたＡ／Ｄ変換結果と識別データとの対応関係がずれることを防止することができる。 In addition, according to the A / D conversion circuit of the present invention, since reading of data is not permitted until data writing of both the A / D conversion result and the identification data is completed, the read A / D conversion result And the correspondence between the identification data and the identification data can be prevented from shifting.
≪実施の形態２≫
実施の形態２に係るＡ／Ｄ変換回路は、Ａ／Ｄ変換結果および識別データを記憶するためのレジスタを複数組備える点で、実施の形態１に係るＡ／Ｄ変換回路１０と相違し、その他の点は実施の形態１に係るＡ／Ｄ変換回路１０と同様である。
図５は、実施の形態２に係るＡ／Ｄ変換回路を備えた温度調節器の構成を示す図である。なお、実施の形態２に係る温度調節器６において、実施の形態１に係る温度調節器１と同様の構成要素には、同一の符号を付してその詳細な説明を省略する。
<<
The A / D conversion circuit according to the second embodiment is different from the A /
FIG. 5 is a diagram illustrating a configuration of a temperature controller including an A / D conversion circuit according to the second embodiment. In addition, in the temperature regulator 6 which concerns on
温度調節器６におけるＡ／Ｄ変換回路６０において、Ａ／Ｄ変換結果および識別データを記憶する記憶部６０３は、複数のＡ／Ｄ変換結果レジスタ６０４＿１〜６０４＿ｎ（ｎは２以上の整数）と、複数の識別データレジスタ６０５＿１〜６０５＿ｎとを備える。Ａ／Ｄ変換結果レジスタ６０４＿１と識別データレジスタ６０５＿１とは一組のレジスタ対６０６＿１を構成する。同様に、Ａ／Ｄ変換結果レジスタ６０４＿ｎと識別データレジスタ６０５＿ｎとは一組のレジスタ対６０６＿ｎを構成する。
In the A /
制御部６０２は、Ａ／Ｄ変換部１０によるＡ／Ｄ変換処理が実行される毎に、Ａ／Ｄ変換結果ＤＯＵＴと対応する識別データＤＩＤとを上記の複数のレジスタ対６０６＿１〜６０６＿ｎに順次書き込む。
例えば、あるＡ／Ｄ変換周期で実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果ＤＯＵＴ＿１と対応する識別データＤＩＤ＿１とをＡ／Ｄ変換結果レジスタ６０４＿１と識別データレジスタ６０５＿１に書き込み、次のＡ／Ｄ変換周期で実行されたＡ／Ｄ変換処理によるＡ／Ｄ変換結果ＤＯＵＴ＿２と対応する識別データＤＩＤ＿２とをＡ／Ｄ変換結果レジスタ６０４＿２と識別データレジスタ６０５＿２に書き込む、というように、Ａ／Ｄ変換処理が完了する毎に、順番にレジスタ対６０６＿１〜６０６＿ｎに書き込んでゆく。すべてのレジスタ対６０６＿１〜６０６＿ｎにデータが書き込まれた状態においてＡ／Ｄ変換処理が実行されたら、最も古いＡ／Ｄ変換結果および識別データが書き込まれているレジスタ対に、最新のＡ／Ｄ変換結果と識別データを上書きする。
The
For example, the A / D conversion result DOUT_1 by the A / D conversion process executed in a certain A / D conversion cycle and the corresponding identification data DID_1 are written in the A / D conversion result register 604_1 and the identification data register 605_1, and the next A The A / D conversion result DOUT_2 by the A / D conversion process executed in the / D conversion cycle and the corresponding identification data DID_2 are written in the A / D conversion result register 604_2 and the identification data register 605_2, and so on. Each time conversion processing is completed, data is sequentially written to the register pairs 606_1 to 606_n. When A / D conversion processing is executed in a state where data is written in all the register pairs 606_1 to 606_n, the latest A / D conversion is performed on the register pair in which the oldest A / D conversion result and identification data are written. Overwrite results and identification data.
Ａ／Ｄ変換回路６０からデータ処理制御部１１へのＡ／Ｄ変換結果の送信は、実施の形態１と同様に、データ処理制御部１１がデータの読み出し要求（読み出し命令）を発行し、Ａ／Ｄ変換回路６０が、その読み出し要求のレスポンスとしてＡ／Ｄ変換結果ＤＯＵＴおよび識別データＤＩＤを出力することによって実現される。具体的に、データ処理制御部１１は、複数セットのＡ／Ｄ変換結果ＤＯＵＴおよび識別データＤＩＤの読み出し命令を発行する。以下、詳細に説明する。
The transmission of the A / D conversion result from the A /
図６は、Ａ／Ｄ変換処理レジスタおよび識別データレジスタのアドレスの割り付けの一例を示す図である。
同図に示されるように、レジスタ対６０６＿１〜６０６＿ｎには、順番にアドレスが付与される。このように、レジスタ対６０６＿１〜６０６＿ｎ毎に順番にアドレスを付与することにより、複数の連続したＡ／Ｄ変換結果および識別データの読み出し命令の簡易化を図ることが可能となる。例えば、図７Ａに示すように、読み出しの先頭アドレスを“１００ｈ”とし、読み出し数を“０３ｈ”とする読み出し命令を発行することにより、図７Ｂに示すように、レジスタアドレス“１００ｈ”から“１０５ｈ”までのデータが読み出され、３回分のＡ／Ｄ変換結果および識別データを取得することが可能となる。すなわち、図６に示すようにレジスタ対６０６＿１〜６０６＿ｎ毎に順番にレジスタアドレスを付与し、図７Ａのように読み出しの先頭アドレスと読み出し数を指定する命令を発行することにより、一つの読み出し命令によって複数回分のＡ／Ｄ変換結果および識別データを取得することが可能となる。
FIG. 6 is a diagram illustrating an example of assignment of addresses of the A / D conversion processing register and the identification data register.
As shown in the figure, addresses are sequentially assigned to the register pairs 606_1 to 606_n. In this manner, by sequentially assigning addresses to the register pairs 606_1 to 606_n, it is possible to simplify a plurality of continuous A / D conversion result and identification data read instructions. For example, as shown in FIG. 7A, by issuing a read command in which the read start address is “100h” and the read number is “03h”, as shown in FIG. 7B, the register addresses “100h” to “105h” are issued. The data up to "" are read out, and the A / D conversion results and identification data for three times can be acquired. That is, as shown in FIG. 6, register addresses are assigned in order for each of the register pairs 606_1 to 606_n, and by issuing a command specifying the read start address and the number of reads as shown in FIG. It becomes possible to acquire A / D conversion results and identification data for a plurality of times.
以上、実施の形態２に係るＡ／Ｄ変換回路６０によれば、Ａ／Ｄ変換結果と識別データを記憶するための記憶部（レジスタ）を複数設け、Ａ／Ｄ変換結果および識別データを複数セット読み出せるようにすることで、Ａ／Ｄ変換結果の取りこぼしを防ぐことができる。例えば、データ処理制御部１１によるデータの読み出し処理において、１回分のＡ／Ｄ変換結果の取りこぼしがあったとしても、次回の読み出し処理において、取りこぼした分のＡ／Ｄ変換結果を取得することが可能となる。
As described above, according to the A /
また、実施の形態２に係るＡ／Ｄ変換回路６０によれば、１回の読み出し命令によって複数回分のＡ／Ｄ変換結果および識別データを読み出すことができるので、データ処理制御部によるデータの読み出し回数を減らすことが可能となる。
これにより、データ処理制御部による高速且つ高精度な処理時間の管理が不要となり、データ処理部側の設計が容易となるとともに、データ処理制御部として低速で安価なマイクロコントローラ（ＣＰＵ）を利用することができるので、コストの低減を図ることが可能となる。
例えば、Ａ／Ｄ変換回路１０によるＡ／Ｄ変換周期が１ＭＨｚである場合、Ａ／Ｄ変換結果および識別データは１μｓ毎に更新される。この場合に、従来のようにデータ処理制御部が１μｓ毎にデータを読み出さなければならないとすると、１μｓ毎のＡ／Ｄ変換処理時間に対応した動作クロックでデータ処理制御部を動作させなければならない。
これに対し、実施の形態２に係るＡ／Ｄ変換回路６０のようにｎ個のレジスタ対を設けることにより、データ処理制御部は（ｎ×１）μｓ毎にデータの読み出し処理を実行すれば、取りこぼすことなくデータを取得することができる。例えば、レジスタ対を１０００組設ければ、データ処理制御部は１ｍｓ毎にデータの読み出し処理を実行すればよい。すなわち、実施の形態２に係るＡ／Ｄ変換回路６０によれば、従来よりも、データ処理制御部としてのマイクロコントローラの動作クロック周波数を下げることが可能となり、コストの低減を図ることが可能となる。
Further, according to the A /
This eliminates the need for high-speed and high-precision processing time management by the data processing control unit, facilitates the design of the data processing unit, and uses a low-speed and inexpensive microcontroller (CPU) as the data processing control unit. Therefore, the cost can be reduced.
For example, when the A / D conversion cycle by the A /
On the other hand, by providing n register pairs as in the A /
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Although the invention made by the present inventors has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof. Yes.
例えば、上記実施の形態において、Ａ／Ｄ変換結果および識別データを記憶する記憶回路としてレジスタを例示したが、Ａ／Ｄ変換結果および識別データを記憶することができる回路であれば、レジスタに限定されない。 For example, in the above embodiment, the register is exemplified as the storage circuit for storing the A / D conversion result and the identification data. However, the circuit is limited to the register as long as the circuit can store the A / D conversion result and the identification data. Not.
また、実施の形態２において、Ａ／Ｄ変換回路６０が１つのＡ／Ｄ変換部１０１を備える場合を例示したが、これに限られず、Ａ／Ｄ変換部１０１を複数備えていてもよい。この場合、記憶部６０３における各レジスタのアドレスの割り付けを図８のように設定し、前述と同様に、読み出しの先頭アドレスと読み出し数を指定する命令を発行することにより、複数チャネルのＡ／Ｄ変換結果および識別データを一つの読み出し命令によって読み出すことが可能となる。
Further, in the second embodiment, the case where the A /
また、上記実施の形態において、Ａ／Ｄ変換回路１０、６０を温度調節器１に適用する場合を例示したが、センサ等からのアナログ信号を定期的にＡ／Ｄ変換し、そのＡ／Ｄ変換結果を逐次記録するレコーダー等にも適用することができる。
Further, in the above embodiment, the case where the A /
また、Ａ／Ｄ変換回路１０、６０におけるＡ／Ｄ変換部１０１がΔΣ型Ａ／Ｄ変換回路である場合を例示したが、別の変換方式のＡ／Ｄ変化回路であってもよい。例えば、逐次比較型Ａ／Ｄ変換回路であってもよい。
Further, although the case where the A /
また、上記実施の形態では、データの取りこぼしが起きないように複数のＡ／Ｄ変換結果レジスタ１０４を準備する場合を一例として説明したが、これに限られない。例えば、準備した複数のＡ／Ｄ変換結果レジスタ１０４が満杯になって新たなＡ／Ｄ変換結果が保存できなくなってしまった場合に、Ａ／Ｄ変換結果レジスタ１０４をリングバッファとして用い、最も古いデータが最新のデータで上書きされていくようにしてもよい。 In the above embodiment, the case where a plurality of A / D conversion result registers 104 are prepared so as not to cause data loss has been described as an example. However, the present invention is not limited to this. For example, when a plurality of prepared A / D conversion result registers 104 are full and a new A / D conversion result cannot be stored, the A / D conversion result register 104 is used as a ring buffer. The data may be overwritten with the latest data.
３００…温度調節システム、１、６…温度調節器、２…制御対象装置、３…温度センサ、４…操作部、５…ヒータ、ＶＡ…検知信号（アナログ信号）、ＣＮＴ…制御信号、１０、６０…Ａ／Ｄ変換回路、１１…データ処理制御部、１０１…Ａ／Ｄ変換部、１０２，６０２…制御部、１０３、６０３…記憶部、１０４、６０４＿１〜６０４＿ｎ…Ａ／Ｄ変換結果レジスタ、１０５、６０５＿１〜６０５＿ｎ…識別データレジスタ、６０６＿１〜６０６＿ｎ…レジスタ対、１０６…通信回路、１１３…通信回路１１１…ＣＰＵ、１１２…記憶装置、１１３…通信回路、ＥＮ…イネーブル信号、ＤＯＵＴ…ディジタル信号（Ａ／Ｄ変換結果）、ＩＤ…識別データ。
DESCRIPTION OF
Claims (7)
記憶部と、
前記アナログ／ディジタル変換部によって前記アナログ／ディジタル変換処理が実行される毎に、前記アナログ／ディジタル変換処理によるアナログ／ディジタル変換結果と、前記アナログ／ディジタル変換結果に対応付けられた識別データとを前記記憶部に書き込む制御部と、
前記記憶部に書き込まれた前記アナログ／ディジタル変換結果と、対応する前記識別データとを読み出して出力する出力部と、を備える
ことを特徴とするアナログ／ディジタル変換回路。 An analog / digital converter that periodically executes an analog / digital conversion process for converting an input analog signal into a digital signal;
A storage unit;
Each time the analog / digital conversion process is executed by the analog / digital conversion unit, the analog / digital conversion result by the analog / digital conversion process and the identification data associated with the analog / digital conversion result are A control unit for writing to the storage unit;
An analog / digital conversion circuit comprising: an output unit that reads out and outputs the analog / digital conversion result written in the storage unit and the corresponding identification data.
前記制御部は、前記アナログ／ディジタル変換部による前記アナログ／ディジタル変換結果と前記識別データの双方の前記記憶部に対する書き込みが完了するまで、前記出力部による前記記憶部の読み出しを許可しない
ことを特徴とするアナログ／ディジタル変換回路。 The analog / digital conversion circuit according to claim 1,
The control unit does not allow the output unit to read the storage unit until writing of both the analog / digital conversion result and the identification data by the analog / digital conversion unit to the storage unit is completed. An analog / digital conversion circuit.
前記識別データは、前記アナログ／ディジタル変換部によるアナログ／ディジタル変換処理の実行回数を示すデータである
ことを特徴とするアナログ／ディジタル変換回路。 The analog / digital conversion circuit according to claim 1 or 2,
The identification data is data indicating the number of execution times of the analog / digital conversion processing by the analog / digital conversion unit.
前記識別データは、前記アナログ／ディジタル変換部によって前記アナログ／ディジタル変換処理が実行された時刻を示すデータである
ことを特徴とするアナログ／ディジタル変換回路。 The analog / digital conversion circuit according to claim 1 or 2,
The identification data is data indicating a time when the analog / digital conversion processing is executed by the analog / digital conversion unit.
前記識別データは、前記アナログ／ディジタル変換部によって前記アナログ／ディジタル変換処理が実行される毎に論理レベルが反転する１ビットのデータである
ことを特徴とするアナログ／ディジタル変換回路。 The analog / digital conversion circuit according to claim 1 or 2,
The identification data is 1-bit data whose logic level is inverted each time the analog / digital conversion unit executes the analog / digital conversion process.
前記識別データは、フリーランカウンタのカウント値に基づくデータである
ことを特徴とするアナログ／ディジタル変換回路。 The analog / digital conversion circuit according to claim 1 or 2,
The analog / digital conversion circuit, wherein the identification data is data based on a count value of a free-run counter.
前記記憶部は、前記アナログ／ディジタル変換処理による前記アナログ／ディジタル変換結果を記憶する第１レジスタと前記識別データを記憶する第２レジスタとを一組とするレジスタ対を複数有し、
前記制御部は、前記アナログ／ディジタル変換処理が実行される毎に、実行されたアナログ／ディジタル変換処理の前記アナログ／ディジタル変換結果と前記識別データとを前記レジスタ対に順次書き込み、
前記出力部は、外部から入力された読み出し要求に応答して、複数の前記レジスタ対から複数回分の前記アナログ／ディジタル変換処理に係る前記アナログ／ディジタル変換結果および前記識別データを読み出す
ことを特徴とするアナログ／ディジタル変換回路。 The analog / digital conversion circuit according to any one of claims 1 to 6,
The storage unit includes a plurality of register pairs each including a first register that stores the analog / digital conversion result obtained by the analog / digital conversion process and a second register that stores the identification data.
The controller sequentially writes the analog / digital conversion result of the executed analog / digital conversion process and the identification data to the register pair each time the analog / digital conversion process is executed,
The output unit reads the analog / digital conversion result and the identification data related to the analog / digital conversion processing for a plurality of times from a plurality of the register pairs in response to a read request input from the outside. Analog / digital conversion circuit.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014164081A JP2016040647A (en) | 2014-08-12 | 2014-08-12 | Analog/digital conversion circuit |
| PCT/JP2015/071756 WO2016024483A1 (en) | 2014-08-12 | 2015-07-31 | Analog/digital conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014164081A JP2016040647A (en) | 2014-08-12 | 2014-08-12 | Analog/digital conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016040647A true JP2016040647A (en) | 2016-03-24 |
Family
ID=55304112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014164081A Pending JP2016040647A (en) | 2014-08-12 | 2014-08-12 | Analog/digital conversion circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2016040647A (en) |
| WO (1) | WO2016024483A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074501A (en) * | 2016-11-02 | 2018-05-10 | 株式会社ディスコ | D/a conversion circuit, a/d conversion circuit, and driving system |
| JP2018156220A (en) * | 2017-03-16 | 2018-10-04 | アズビル株式会社 | Multi channel ad converter and processor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6499602B2 (en) * | 2016-03-03 | 2019-04-10 | アズビル株式会社 | AD conversion result reading circuit |
| CN109714053B (en) * | 2018-12-20 | 2023-03-31 | 成都蝠来科技有限公司 | Terminal device, system and method for digital communication using analog signal pin |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05284487A (en) * | 1992-02-04 | 1993-10-29 | Sony Corp | Transmitting device and framing method for digital image signal |
| JP2005142670A (en) * | 2003-11-04 | 2005-06-02 | Hitachi Ltd | Electronic control apparatus |
| JP2006343543A (en) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | Display device system |
| JP2008225675A (en) * | 2007-03-09 | 2008-09-25 | Denso Corp | Electronic control device |
| JP2014099794A (en) * | 2012-11-15 | 2014-05-29 | Nippon Hoso Kyokai <Nhk> | Imaging device and signal processing device |
-
2014
- 2014-08-12 JP JP2014164081A patent/JP2016040647A/en active Pending
-
2015
- 2015-07-31 WO PCT/JP2015/071756 patent/WO2016024483A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05284487A (en) * | 1992-02-04 | 1993-10-29 | Sony Corp | Transmitting device and framing method for digital image signal |
| JP2005142670A (en) * | 2003-11-04 | 2005-06-02 | Hitachi Ltd | Electronic control apparatus |
| JP2006343543A (en) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | Display device system |
| JP2008225675A (en) * | 2007-03-09 | 2008-09-25 | Denso Corp | Electronic control device |
| JP2014099794A (en) * | 2012-11-15 | 2014-05-29 | Nippon Hoso Kyokai <Nhk> | Imaging device and signal processing device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074501A (en) * | 2016-11-02 | 2018-05-10 | 株式会社ディスコ | D/a conversion circuit, a/d conversion circuit, and driving system |
| JP2018156220A (en) * | 2017-03-16 | 2018-10-04 | アズビル株式会社 | Multi channel ad converter and processor |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016024483A1 (en) | 2016-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016040647A (en) | Analog/digital conversion circuit | |
| WO2010109584A1 (en) | A/d converter and programmable controller system | |
| CN104133790B (en) | Conditional link for direct memory access controller | |
| EP3376316B1 (en) | Slave device, control method of slave device, information processing program and computer readable recording medium | |
| JP2019020822A (en) | Programmable controller | |
| JP2009271724A (en) | Hardware engine controller | |
| KR20150054904A (en) | Analog conversion device and programmable controller system | |
| JP2018132829A (en) | Control device | |
| JP5653391B2 (en) | Data polling method and digital instrumentation control system for nuclear power plant using the method | |
| JP5987203B1 (en) | A / D converter, D / A converter, and PLC | |
| US20220398211A1 (en) | Input/output unit for data acquisition with a field-bus system | |
| JP6070600B2 (en) | Microcomputer | |
| WO2019176287A1 (en) | Control device, control system, control method, and control program | |
| US9886411B2 (en) | Data transfer device and data transfer method | |
| US11640150B2 (en) | Communication system, communication method, and information storage medium | |
| JP2016114968A (en) | Semiconductor integrated circuit and data transfer method using the same | |
| JP2005242806A (en) | Data processor | |
| JP4181482B2 (en) | Electronic control unit | |
| JP6386513B2 (en) | Measuring system | |
| JP4389786B2 (en) | Transmission of general-purpose digital messages through microprocessor monitoring circuitry | |
| JP2019200744A (en) | Controller and data recording method | |
| US20150006765A1 (en) | Direct memory access descriptor-based synchronization | |
| JP2020064340A5 (en) | ||
| KR20190105356A (en) | Programmable logic controller system | |
| JP2018041130A (en) | Method for acquiring execution time data on on-vehicle control program and on-vehicle control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181002 |