JP2016035956A - Board processing method, program, compute storage medium, and board processing system - Google Patents
Board processing method, program, compute storage medium, and board processing system Download PDFInfo
- Publication number
- JP2016035956A JP2016035956A JP2014157705A JP2014157705A JP2016035956A JP 2016035956 A JP2016035956 A JP 2016035956A JP 2014157705 A JP2014157705 A JP 2014157705A JP 2014157705 A JP2014157705 A JP 2014157705A JP 2016035956 A JP2016035956 A JP 2016035956A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- acid
- substrate
- wafer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本発明は、レジスト膜が形成された基板を処理する基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システムに関する。 The present invention relates to a substrate processing method, a program, a computer storage medium, and a substrate processing system for processing a substrate on which a resist film is formed.
例えば半導体デバイスの製造プロセスにおけるフォトリソグラフィー工程では、例えば半導体ウェハ(以下、「ウェハ」という。)表面の被処理膜上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、当該レジスト膜に所定のパターンを露光する露光処理、露光後にレジスト膜内の化学反応を促進させる加熱処理(ポストエクスポージャーベーキング)、露光されたレジスト膜を現像する現像処理などが順次行われ、ウェハ上に所定のレジストパターンが形成される。 For example, in a photolithography process in a semiconductor device manufacturing process, for example, a resist coating process is performed on a surface of a semiconductor wafer (hereinafter referred to as “wafer”) to form a resist film by applying a resist solution onto the film to be processed. An exposure process for exposing a predetermined pattern, a heating process (post-exposure baking) for promoting a chemical reaction in the resist film after the exposure, a development process for developing the exposed resist film, and the like are sequentially performed on the wafer. A pattern is formed.
ところで、近年、半導体デバイスのさらなる高集積化を図るため、上述した被処理膜のパターンの微細化が求められている。このため、レジストパターンの微細化が進められており、当該微細化に対応するレジストとして例えば光酸発生剤を含むレジスト(化学増幅型レジスト)が用いられている。(特許文献1)。 Incidentally, in recent years, in order to further increase the integration of semiconductor devices, it is required to make the pattern of the film to be processed finer. For this reason, the miniaturization of the resist pattern is being promoted, and a resist (chemically amplified resist) containing, for example, a photoacid generator is used as a resist corresponding to the miniaturization. (Patent Document 1).
上述したような化学増幅型レジストは、露光処理により露光した箇所で光酸発生剤が光分解して酸が発生する。そして、露光後にポストエクスポージャーベーキング(以下、「PEB処理」という)を行うことで、露光部に発生した酸によりレジストの脱保護反応がおこる。 In the chemically amplified resist as described above, the acid is generated by photolysis of the photoacid generator at the location exposed by the exposure process. Then, by performing post-exposure baking (hereinafter referred to as “PEB treatment”) after exposure, the resist is deprotected by the acid generated in the exposed portion.
ところが、露光部に発生した酸は、PEB処理により脱保護反応を起こすだけではなく、熱エネルギーにより未露光部まで拡散する。未露光部まで酸が拡散すると、現像処理の際に当該拡散した酸の影響により未露光部が完全に除去されず、現像後に形成されるレジストパターンの線幅が所望の寸法にならないおそれがある。特に、レジストパターンの微細化が進んだ近年では、この未露光部の酸による寸法変化は無視できないものとなっている。 However, the acid generated in the exposed portion not only causes a deprotection reaction by PEB treatment, but also diffuses to the unexposed portion by thermal energy. If the acid diffuses to the unexposed area, the unexposed area may not be completely removed due to the influence of the diffused acid during the development process, and the line width of the resist pattern formed after the development may not be a desired dimension. . In particular, in recent years when the resist pattern has been miniaturized, the dimensional change due to the acid in the unexposed portion cannot be ignored.
また、ポストエクスポージャーベーキング後であって現像処理前にウェハがなんらかの理由により加熱雰囲気に曝された場合は、未露光部の酸の拡散が一段と進行して、さらなるパターン寸法の悪化を招いてしまうおそれもある。 In addition, if the wafer is exposed to a heated atmosphere for some reason after post-exposure baking and before development processing, the acid diffusion in the unexposed area may proceed further, leading to further deterioration in pattern dimensions. There is also.
本発明は、この点に鑑みてなされたものであり、現像処理前にレジスト中の酸を失活させることで現像処理を適切に行い、所望の寸法でレジストパターンを形成することを目的としている。 The present invention has been made in view of this point, and an object of the present invention is to appropriately perform development processing by deactivating acid in a resist before development processing and form a resist pattern with a desired size. .
前記の目的を達成するため、本発明は、基板を処理する基板処理方法であって、基板上にレジスト膜を形成するレジスト膜形成工程と、基板上のレジスト膜にパターンの露光を行う露光工程と、前記露光工程後の基板を加熱し、前記レジスト膜中の酸により当該レジスト膜を脱保護させるPEB処理工程と、前記PEB処理工程後の基板上のレジスト膜に対してアルカリ性のガスまたはアルカリ溶液のミストの少なくともいずれかを供給し、前記レジスト膜中の酸を失活させる酸失活工程と、前記酸失活工程後に現像液を基板に対して供給し、前記レジスト膜の現像処理を行う現像処理工程と、を有することを特徴としている。 To achieve the above object, the present invention provides a substrate processing method for processing a substrate, wherein a resist film forming step for forming a resist film on the substrate and an exposure step for exposing a pattern to the resist film on the substrate are performed. A PEB treatment step of heating the substrate after the exposure step and deprotecting the resist film with an acid in the resist film; and an alkaline gas or an alkali for the resist film on the substrate after the PEB treatment step Supplying at least one of the mists of the solution and deactivating the acid in the resist film; and supplying a developer to the substrate after the acid deactivation process, and developing the resist film And a development processing step to be performed.
本発明によれば、PEB処理工程後であって現像処理工程前に行われる酸失活工程によりレジスト膜中の酸を失活させるので、現像処理の際にはレジストパターンの線幅の変動要因である酸が存在しない。そのため、酸の影響を受けることなく現像処理を行い、それにより所望の寸法のレジストパターンを形成することができる。また、酸失活後であって現像処理前にウェハが加熱雰囲気に曝されたとしても、レジストには既に酸が存在しないため、酸の拡散が進行することによるパターン寸法の悪化が生じることもない。 According to the present invention, the acid in the resist film is deactivated by the acid deactivation process that is performed after the PEB treatment process and before the development treatment process. There is no acid that is. Therefore, a development process can be performed without being affected by an acid, thereby forming a resist pattern having a desired dimension. In addition, even if the wafer is exposed to a heated atmosphere after acid deactivation and before development processing, there is no acid already in the resist, which may cause deterioration in pattern dimensions due to the progress of acid diffusion. Absent.
前記酸失活工程後であって前記現像処理前に、前記レジスト膜を改質処理する改質処理工程をさらに有していてもよい。 A modification treatment step for modifying the resist film may be further included after the acid deactivation step and before the development treatment.
前記改質処理では、前記レジスト膜をシリコン含有の化合物と反応させて当該レジスト膜をシリル化してもよい。 In the modification treatment, the resist film may be reacted with a silicon-containing compound to silylate the resist film.
前記PEB処理工程後であって前記酸失活工程前に、前記PEB処理工程後のレジスト膜に対して波長193nm又は波長248nmの紫外線を照射して当該レジスト膜中の光酸発生剤を失活させる、紫外線照射工程をさらに有していてもよい。 After the PEB treatment step and before the acid deactivation step, the resist film after the PEB treatment step is irradiated with ultraviolet rays having a wavelength of 193 nm or 248 nm to deactivate the photoacid generator in the resist film. You may further have an ultraviolet irradiation process.
前記レジスト膜は、EUVレジストの膜であってもよい。 The resist film may be an EUV resist film.
別の観点による本発明によれば、前記基板処理方法を基板処理装置によって実行させるように、当該基板処理装置を制御する制御部のコンピュータ上で動作するプログラムが提供される。 According to another aspect of the present invention, there is provided a program that operates on a computer of a control unit that controls the substrate processing apparatus so that the substrate processing method is executed by the substrate processing apparatus.
また別な観点による本発明によれば、前記プログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。 According to another aspect of the present invention, a readable computer storage medium storing the program is provided.
さらに、別な観点による本発明は、基板を処理する基板処理システムであって、基板上にレジスト膜を塗布するレジスト塗布装置と、前記基板処理システムの外部に設けられた露光装置により露光が行われた基板を加熱し、前記レジスト膜中の酸により当該レジスト膜を脱保護させるPEB処理装置と、前記レジスト膜に対してアルカリ性のガスまたはアルカリ溶液のミストの少なくともいずれかを供給してレジスト膜中の酸を失活させる酸失活処理装置と、基板上に現像液を供給して前記レジスト膜の現像処理を行う現像処理装置と、を有することを特徴としている。 Furthermore, the present invention according to another aspect is a substrate processing system for processing a substrate, wherein exposure is performed by a resist coating apparatus that coats a resist film on the substrate and an exposure apparatus provided outside the substrate processing system. A resist substrate by heating a broken substrate and deprotecting the resist film with an acid in the resist film, and supplying at least one of an alkaline gas or a mist of an alkaline solution to the resist film And an acid deactivation processing device for deactivating the acid therein, and a development processing device for supplying a developing solution onto the substrate to develop the resist film.
本発明によれば、現像処理前にレジスト中の酸を失活させることで現像処理を適切に行い、所望の寸法でレジストパターンを形成することができる。 According to the present invention, the resist in the resist can be formed with desired dimensions by appropriately performing the development process by deactivating the acid in the resist before the development process.
以下、本発明の実施の形態について説明する。図1は、本実施の形態にかかる基板処理方法を実施する基板処理システム1の構成の概略を示す説明図である。図2及び図3は、基板処理システム1の内部構成の概略を示す側面図である。なお、本実施の形態では、基板処理システム1がウェハWに対してフォトリソグラフィー処理を行う塗布現像処理システムであり、PEB処理後であって現像処理前にウェハWに改質処理を行うことにより、ウェハWが加熱雰囲気に曝される場合を一例として説明する。
Embodiments of the present invention will be described below. FIG. 1 is an explanatory diagram showing an outline of the configuration of a
基板処理システム1は、図1に示すように複数枚のウェハWを収容したカセットCが搬入出されるカセットステーション10と、ウェハWに所定の処理を施す複数の各種処理装置を備えた処理ステーション11と、処理ステーション11に隣接する露光装置12との間でウェハWの受け渡しを行うインターフェイスステーション13とを一体に接続した構成を有している。
As shown in FIG. 1, the
カセットステーション10には、カセット載置台20が設けられている。カセット載置台20には、基板処理システム1の外部に対してカセットCを搬入出する際に、カセットCを載置するカセット載置板21が複数設けられている。
The
カセットステーション10には、図1に示すようにX方向に延びる搬送路22上を移動自在なウェハ搬送装置23が設けられている。ウェハ搬送装置23は、上下方向及び鉛直軸周り(θ方向)にも移動自在であり、各カセット載置板21上のカセットCと、後述する処理ステーション11の第3のブロックG3の受け渡し装置との間でウェハWを搬送できる。
As shown in FIG. 1, the
処理ステーション11には、各種装置を備えた複数例えば4つのブロックG1、G2、G3、G4が設けられている。例えば処理ステーション11の正面側(図1のX方向負方向側)には、第1のブロックG1が設けられ、処理ステーション11の背面側(図1のX方向正方向側)には、第2のブロックG2が設けられている。また、処理ステーション11のカセットステーション10側(図1のY方向負方向側)には、第3のブロックG3が設けられ、処理ステーション11のインターフェイスステーション13側(図1のY方向正方向側)には、第4のブロックG4が設けられている。
The
例えば第1のブロックG1には、図2に示すように複数の液処理装置、例えばウェハWを現像処理する現像処理装置30、ウェハWのレジスト膜の下層に反射防止膜(以下「下部反射防止膜」という)を形成する下部反射防止膜形成装置31、ウェハWにレジスト液を塗布してレジスト膜を形成するレジスト塗布装置32、ウェハWのレジスト膜の上層に反射防止膜(以下「上部反射防止膜」という)を形成する上部反射防止膜形成装置33が下からこの順に配置されている。
For example, in the first block G1, as shown in FIG. 2, a plurality of liquid processing apparatuses, for example, a
第1のブロックG1の現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33は、処理時にウェハWを収容するカップFを水平方向に複数有し、複数のウェハWを並行して処理することができる。これら液処理装置では、カップF内でウェハW上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハW上に塗布液を吐出すると共に、ウェハWを回転させて、塗布液をウェハWの表面に拡散させる。
The
第2のブロックG2には、図3に示すようにウェハWの加熱処理や冷却処理を行う熱処理装置40、ウェハWにHMDSガスを供給して疎水化処理する疎水化処理装置41、ウェハWの外周部を露光する周辺露光装置42、ウェハWに対して紫外線を照射する紫外線照射装置43、ウェハWに対してアルカリ性のガスまたはアルカリ溶液のミストの少なくともいずれかを供給してレジスト膜中の酸を失活させる酸失活処理装置44、レジスト膜を改質処理する改質処理装置45が上下方向と水平方向に並べて設けられている。なお、各装置40〜45の数や配置は、任意に選択できる。なお、酸失活処理装置44の構成については後述する。また、本実施の形態では、改質処理装置45で行われる改質処理が、レジスト膜のシリル化である場合を例に説明する。
As shown in FIG. 3, the second block G2 includes a
例えば第3のブロックG3には、複数の受け渡し装置50、51、52、53、54、55、56が下から順に設けられている。また、第4のブロックG4には、複数の受け渡し装置60、61、62が下から順に設けられている。
For example, in the third block G3, a plurality of
図1に示すように第1のブロックG1〜第4のブロックG4に囲まれた領域には、ウェハ搬送領域Dが形成されている。ウェハ搬送領域Dには、例えばY方向、X方向、θ方向及び上下方向に移動自在な搬送アームを有する、ウェハ搬送装置70が複数配置されている。ウェハ搬送装置70は、ウェハ搬送領域D内を移動し、周囲の第1のブロックG1、第2のブロックG2、第3のブロックG3及び第4のブロックG4内の所定の装置にウェハWを搬送できる。
As shown in FIG. 1, a wafer transfer region D is formed in a region surrounded by the first block G1 to the fourth block G4. In the wafer transfer region D, for example, a plurality of
また、ウェハ搬送領域Dには、第3のブロックG3と第4のブロックG4との間で直線的にウェハWを搬送するシャトル搬送装置80が設けられている。シャトル搬送装置80は、例えば図3のY方向に直線的に移動自在になっており、第3のブロックG3の受け渡し装置52と第4のブロックG4の受け渡し装置62との間でウェハWを搬送できる。
Further, in the wafer transfer region D, a
図1に示すように第3のブロックG3のX方向正方向側の隣には、ウェハ搬送装置100が設けられている。ウェハ搬送装置100は、例えばX方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置100は、ウェハWを支持した状態で上下に移動して、第3のブロックG3内の各受け渡し装置にウェハWを搬送できる。
As shown in FIG. 1, a
インターフェイスステーション13には、ウェハ搬送装置110と受け渡し装置111が設けられている。ウェハ搬送装置110は、例えばY方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置110は、例えば搬送アームにウェハWを支持して、第4のブロックG4内の各受け渡し装置、受け渡し装置111及び露光装置12との間でウェハWを搬送できる。
The
次に、上述した酸失活処理装置44の構成について説明する。図4は、酸失活処理装置44の構成の概略を示す縦断面図である。
Next, the structure of the acid
酸失活処理装置44は、上部が開口する有底の略U字状の処理容器120と、処理容器120の開口を覆う蓋体121とを有している。処理容器120の底面上部には、ウェハWを載置する載置台122が設けられている。載置台112の内部には、ウェハWを加熱するためのヒータ123が設けられている。
The acid
蓋体121は、水平な天板130と、天板130の外周縁部から鉛直下方に延伸して設けられた側板131を備えている。側板131の下端部131aは、処理容器120の上端部120aに対向している。これにより、処理容器120と蓋体121との間に処理空間Sが形成されている。
The
蓋体121は、当該蓋体121を処理容器120に対して相対的に昇降動させる昇降機構124を備えている。なお、昇降機構124は、蓋体121と処理容器120とを互いに相対的に昇降自在に移動させることができれば、処理容器120側に設けられていてもよい。また、昇降機構124により、側板131の下端部131aと処理容器120の上端部120aとの間に、所定の隙間Gが形成されるように、蓋体121の処理容器120に対する高さ方向の位置が調整されている。なお、本実施の形態においては、所定の隙間Gは例えば3mm〜10mm程度に設定されている。
The
蓋体121下面の中央部には、ウェハWの上方から当該ウェハWに対して処理ガスを供給するガス供給部132が設けられている。ガス供給部132は、図4に示すように、縦断面形状が下底側が狭い台形状に形成された、略円錐台形状を有している。ガス供給部132には蓋体121の内部に形成されたガス流路133が連通している。
A
図4に示すように、ガス流路133には、ガス供給管135が接続されている。ガス供給管135におけるガス流路133の反対側の端部には、アルカリ性のガスとしてのHMDSガスを供給するHMDSガス供給源140と、パージガスとして例えば窒素ガスを供給する窒素ガス供給源141がそれぞれ接続されている。ガス流路133におけるHMDSガス供給源140の下流側と窒素ガス供給源141の下流側には、開閉機能及び流量調整機能を備えた弁体142、143がそれぞれ設けられている。これにより、ウェハWに対して供給するガスを、HMDSガスと窒素ガスとに交互に切替えることができる。なお、ガス供給部132からは、アルカリ性のガスに代えて、アルカリ溶液のミストを供給してもよい。本実施の形態においては、HMDSガスに代えて、例えばHMDSのミストを供給してもよい。また、アルカリ性のガスとしては、本実施の形態のHMDSガスのように常温で液相のものを蒸気化したものや、例えばアンモニアガスのように常温で気相のもののいずれを用いてもよい。
As shown in FIG. 4, a
蓋体121の下面であってガス供給部132の外側には、中心排気部150が形成されている。中心排気部150は、ウェハWの中央部に対向する位置であってガス供給部132の外側に、例えばガス供給部132に同心円状に形成された複数の排気孔151により構成されている。
A
蓋体121の内部には、各排気孔151に連通する中心排気路152が形成されている。中心排気路152には中心排気管153が接続されている。中心排気管153は、当該中心排気管153と後述する外周排気管163とに共通して設けられた排気母管154を介して、例えば真空ポンプなどの排気装置155に接続されている。これにより、中心排気部150から処理空間S内の雰囲気を排気することができる。排気母管154には、開閉機能を備えた弁体156が設けられている。
A
また、蓋体121の側板131の下端部131aには、載置台122上のウェハWより外方から処理空間S内の雰囲気を排気する外周排気部160が形成されている。外周排気部160は、蓋体121の下端部131aの周方向に沿って、例えば環状に等間隔に設けられた複数の排気孔161により構成されている。各排気孔161は、蓋体121の内部に形成された外周排気路162に連通している。
In addition, an outer
外周排気路162は、外周排気管163を介して排気母管154に接続されている。外周排気管163の排気母管154側の端部は、中心排気管153に設けられた弁体156と排気装置155との間に接続されている。外周排気管163には、当該外周排気管163を流れる流体の流量を制限する流量制限機構164が設けられている。流量制限機構164は、中心排気管153の弁体156を開操作したときに、外周排気管163を流れる流体の流量が中心排気管153を流れる流体の流量と同じかまたは少なくなるように構成されている。流量制限機構164としては、例えばオリフィスなどを使用することができるが、流量制限機構164には最低限の機能として流量を制限する機能が備わっていればよく、例えば流量制限の機能に加えて開閉機能も有するニードル弁などの弁体をオリフィスに代えて用いてもよい。
The outer
なお、疎水化処理装置41は、酸失活処理装置44と同一の構成を有している。また、本実施の形態における改質処理装置45は、ガス供給部132から供給されるガスが、レジスト膜のシリル化のためのシリコン含有の低分子化合物である、TMSDMA(N−トリメチルシリルジメチルアミン)ガスである点を除いて、酸失活処理装置44と同一の構成を有している。
Note that the hydrophobizing apparatus 41 has the same configuration as the
以上の基板処理システム1には、図1に示すように制御部200が設けられている。制御部200は、例えばコンピュータであり、プログラム格納部(図示せず)を有している。プログラム格納部には、基板処理システム1におけるウェハWの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種装置や搬送装置などの駆動系の動作を制御して、基板処理システム1における塗布現像処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Hに記録されていたものであって、その記憶媒体Hから制御部200にインストールされたものであってもよい。
The
次に、以上のように構成された基板処理システム1を用いて行われるウェハ処理について説明する。図5は、かかるウェハ処理の主な工程の例を示すフローチャートである。なお、本実施の形態においては、改質処理装置45で行われる改質処理は、上述の通りレジスト膜のシリル化である。
Next, wafer processing performed using the
先ず、複数のウェハWを収納したカセットCが、基板処理システム1のカセットステーション10に搬入され、ウェハ搬送装置23によりカセットC内の各ウェハWが順次処理ステーション11の受け渡し装置53に搬送される。
First, a cassette C storing a plurality of wafers W is loaded into the
次にウェハWは、ウェハ搬送装置70によって第2のブロックG2の熱処理装置40に搬送され温度調節処理される。その後、ウェハWは、ウェハ搬送装置71によって例えば第1のブロックG1の下部反射防止膜形成装置31に搬送され、ウェハW上に下部反射防止膜が形成される。その後ウェハWは、第2のブロックG2の熱処理装置40に搬送され、熱処理が行われる。
Next, the wafer W is transferred to the
その後ウェハWは、ウェハ搬送装置70によって第2のブロックG2の疎水化処理装置41に搬送される。疎水化処理装置41では、ウェハWを例えば約90℃で加熱した状態でHMDSガスを供給し、疎水化処理が行われる。次にウェハWは、ウェハ搬送装置70によって第1のブロックG1のレジスト塗布装置32に搬送され、ウェハW上にレジスト膜が形成される(図5の工程S1)。その後ウェハWは、熱処理装置40に搬送され、プリベーク処理される。なお、本実施の形態では、レジストとして例えばネガ型のEUVレジストが用いられる。
Thereafter, the wafer W is transferred by the
次にウェハWは、第1のブロックG1の上部反射防止膜形成装置33に搬送され、ウェハW上に上部反射防止膜が形成される。その後、ウェハWは第2のブロックG2の熱処理装置40に搬送され、加熱処理が行われる。
Next, the wafer W is transferred to the upper antireflection
次にウェハWは、ウェハ搬送装置70によって上部反射防止膜形成装置33に搬送され、ウェハW上に上部反射防止膜が形成される。その後ウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送されて、加熱され、温度調節される。その後、ウェハWは、周辺露光装置42に搬送され、周辺露光処理される。
Next, the wafer W is transferred to the upper antireflection
その後、ウェハWは、露光装置12に搬送され、所定のパターンで露光処理される(図5の工程S2)。
Thereafter, the wafer W is transferred to the
次にウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送され、例えば約95℃で加熱されてPEB処理される(図5の工程S3)。これにより、例えば図6に示すように、レジスト膜300の露光部301において発生した酸302により、当該レジスト膜300の露光部301を脱保護反応させる。なお、本実施の形態では、熱処理装置40が、本発明のPEB処理装置として機能する。その後ウェハWは、ウェハ搬送装置70によって酸失活処理装置44に搬送される。
Next, the wafer W is transferred to the
酸失活処理装置44においては、先ず、昇降機構124により蓋体121を所定の位置まで上昇させた状態で載置台122上にウェハWが載置される。
In the acid
次いで、蓋体121の下端部131aと処理容器120の上端部120aとの間に所定の隙間Gが形成される位置まで蓋体121を下降させ、処理空間Sを形成する。
Next, the
次に、ヒータ123によりウェハWをPEB処理の温度よりも低い温度、本実施の形態では例えば50℃に加熱した後、弁体142を所定の開度で開き、ガス供給部132から例えば濃度が概ね1%のHMDSガスを処理空間S内に所定の流量で供給する。また、HMDSガスの供給と共に排気装置155を起動し、外周排気部160から所定の流量でHMDSガスを排気する。なお、この際、排気母管154の弁体156は閉止した状態にしており、処理空間S内の排気は外周排気部160のみから行われる。これにより、ウェハWの中央上方から供給されたHMDSガスは、ウェハWの上方をウェハWの外周縁部に向かって均一に拡散するように流れる。これにより、HMDSガスがウェハW上のレジスト膜300内に浸透し、露光部301で発生した酸302が中和され、失活する(図5の工程S4)。
Next, after heating the wafer W to a temperature lower than the temperature of the PEB process by the
HMDSガスを所定の時間供給してレジスト膜300中の酸302を失活させた後、弁体142を閉じてHMDSガスの供給を停止する。そして、弁体143を所定の開度で開き、ガス供給部132から窒素ガスを所定の流量で供給して、処理空間S内に残存するHMDSガスを例えば10秒間パージする。また、窒素ガスの供給と共に弁体156を開操作し、中心排気部150からも処理空間S内の排気を行う。これにより、処理容器120内のHMDSガスがパージされる。
After supplying the HMDS gas for a predetermined time to deactivate the
処理容器120内のパージが完了した後、各弁体143、156を閉止すると共に排気装置155を停止させる。次いで、昇降機構124により蓋体を所定の高さまで上昇させ、酸失活処理が完了したウェハWが処理容器120の外部に搬出される。
After the purging in the
その後、ウェハWは、ウェハ搬送装置70によって改質処理装置45に搬送される。改質処理装置45ではレジスト膜300のシリル化が行われる。改質処理装置45では、ウェハWがシリル化温度以上、レジスト膜300の溶解温度以下、本実施の形態では、例えば130℃で加熱した後、レジスト膜300に対してTMSDMAガスを供給する。これにより、露光部301のカルボキシル基にシラノール基が付加してレジスト膜300の露光部301がシリル化する(図5の工程S5)。なお、改質処理装置45においてTMSDMAガスを供給する際の手順については、酸失活処理装置44においてHMDSガスを供給する際の手順と同様である。
Thereafter, the wafer W is transferred to the
ここで、現像処理前にレジスト膜中の酸を失活させていない場合、PEB処理後のレジスト膜300では、例えば図7に示すように、露光部301で発生した酸302がPEB処理の熱エネルギーにより未露光部303まで拡散した状態となっている。また、このように酸302が失活していない状態で例えば加熱処理を伴う改質処理を行うと、改質処理の際の熱エネルギーによりさらに酸302を拡散させると共に、本来は脱保護されるべきでない未露光部303でも脱保護が進行してしまう。この点、本実施の形態においては、酸失活処理装置44により既にレジスト膜300中の酸302を失活させているので、改質処理装置45でPEB処理の温度以上の温度で加熱しても、酸302がレジスト膜300内に拡散し、未露光部303を脱保護させるようなことがない。換言すれば、レジスト膜300中の脱保護された領域が、PEB処理後に変動することがない。
Here, in the case where the acid in the resist film is not deactivated before the development process, in the resist film 300 after the PEB process, as shown in FIG. The
その後、ウェハWは、ウェハ搬送装置70によって現像処理装置30に搬送され、例えば酢酸ブチルがウェハW上に供給されてネガ型の現像処理((図5の工程S6)が行われる。その結果、図8に示すように、未露光部303が除去されて所定のレジストパターン310が形成される。この際、レジスト膜300にはレジストパターン310の線幅の変動要因である酸302が存在しないため、酸302の影響を受けることなく現像処理を行うことができる。また、PEB処理後、直ちに酸302を失活させることで、レジスト膜300中の脱保護された領域は酸失活工程後に変動することがないので、例えばシリル化のような、ウェハWが加熱雰囲気に曝される改質処理を行った場合であっても、所望の線幅のレジストパターン310を得ることができる。
Thereafter, the wafer W is transferred to the
また、露光部301がシリル化することで当該露光部301が硬化し、酢酸ブチルに対してより溶解しにくくなるため、ネガ現像の際の露光部301と未露光部303との間の酢酸ブチルに対する溶解コントラストが向上する。その結果、レジストパターン310のラインエッジラフネス(LER)や面内均一性(CDU)が向上し、より精度の高いレジストパターン310を得ることができる。
Further, since the exposed
現像終了後、ウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送され、ポストベーク処理される。その後、ウェハWは、ウェハ搬送装置70によって第3のブロックG3の受け渡し装置50に搬送され、その後カセットステーション10のウェハ搬送装置23によって所定のカセット載置板21のカセットCに搬送される。こうして、一連のフォトリソグラフィー工程が終了する。
After the development is completed, the wafer W is transferred to the
以上の実施の形態によれば、PEB処理(図5の工程S3)後のウェハWに酸失活処理装置44でアルカリ性のガスとしてHMDSガスを供給し、レジスト膜300中の酸302を中和して失活させている(図5の工程S4)ので、現像処理の際にはレジストパターン310の線幅の変動要因である酸302が既に存在しないため、酸302の影響を受けることなく現像処理を行うことができる。したがって、当該レジストパターン310の線幅を所望なものとすることができる。また、レジスト膜300中の脱保護された領域は酸失活工程後に変動することがないので、現像処理前に、例えばシリル化のような熱処理を伴う処理を行ったとしても、所望の線幅のレジストパターン310を得ることができる。
According to the above embodiment, HMDS gas is supplied as an alkaline gas to the wafer W after the PEB processing (step S3 in FIG. 5) by the acid
また、現像処理前にレジスト膜300のシリル化を行うことで、レジスト膜300の露光部301と未露光部303の酢酸ブチルに対する溶解コントラストが向上するため、レジストパターン310のラインエッジラフネス(LER)や面内均一性(CDU)が向上し、より精度の高いレジストパターン310を得ることができる。
Further, by performing silylation of the resist film 300 before development processing, the dissolution contrast of the exposed
また、従来レジストパターン310のシリル化を行う場合は、シリル化に伴う熱処理により酸302が拡散するのを避けるために、現像処理によりレジストパターン310を形成した後に当該レジストパターン310のシリル化を行っていた。しかしながらその場合、熱処理に伴うレジストパターン310への応力などによりレジストパターン310が倒れるいわゆるパターン倒れが生じるという問題があった。この点について、本実施の形態のように現像処理前のレジスト膜300に対してシリル化を行う場合、シリル化の時点では現像処理後にレジストパターン310となる未露光部303に露光部301が未だ隣接して存在した状態にあり、例えばシリル化の際の熱処理などに伴う応力が作用しても、未露光部303が倒れるスペースが存在しない。そのため、現像処理後にシリル化を行う際に問題となっていた、パターン倒れについてもその問題を解消することができる。
Further, when the conventional resist
なお、以上の実施の形態では、PEB処理後であって現像処理前に、レジストの改質処理としてシリル化を行っていたが、改質処理は必ずしも行う必要はなく、酸失活処理工程後に直ちに現像処理を行った場合でも、酸302の影響を受けることなく現像処理を行うことでレジストパターン310の線幅を所望なものとすることができるという本発明の効果は、当然に得ることができる。
In the above embodiment, silylation is performed as a resist modification process after the PEB process and before the development process. However, the modification process is not necessarily performed, and after the acid deactivation process step. Even when the development process is performed immediately, the effect of the present invention that the line width of the resist
なお、以上の実施の形態では、PEB処理後に酸を失活させ、レジスト膜をシリル化した後にネガ型現像によりレジスト膜300を現像したが、現像処理に際してはポジ型現像を行ってもよい。既述のように、露光部301がシリル化することにより、当該露光部301が硬化する。その際、例えば図9に示すように、露光部301が未露光部303を押しよけるように膨張する。したがって、例えば図10に示すように、ポジ型現像を行った後にレジストパターン320として残る未露光部303は、露光部301に押されることで表面の凹凸が均される。その結果、現像処理後のレジストパターン320に、いわゆるスムージング処理を行った場合と同様の効果を得ることができる。なお、ポジ型現像を行う場合、例えば図5に示す工程S6の現像処理において、酢酸ブチルに代えてTMAH(テトラメチルアンモニウムハイドロオキサイド)などのアルカリ溶液が供給される。
In the above embodiment, the acid is deactivated after the PEB treatment, and the resist film 300 is developed by negative development after silylation of the resist film. However, positive development may be performed in the development treatment. As described above, when the
また、以上の実施の形態では、レジストとしてネガ型のEUVレジストを用いた場合を例に説明したが、レジストとしてポジ型のEUVレジストを用いてもよい。ポジ型のレジストを用いる場合、露光処理においてはポジ型のマスクが用いられ、現像処理においてはアルカリ溶液である例えばTMAHが用いられる点を除いて、ネガ型のEUVレジストを用いた場合と同様である。なお、上述のネガ型レジストに対してポジ型現像を用いる場合と同様に、ポジ型レジストに対してネガ型現像を用いてもよい。 In the above embodiment, the case where a negative type EUV resist is used as the resist has been described as an example. However, a positive type EUV resist may be used as the resist. When using a positive type resist, a positive type mask is used in the exposure process, and, for example, TMAH, which is an alkaline solution, is used in the development process, as in the case of using a negative type EUV resist. is there. Note that negative development may be used for the positive resist in the same manner as in the case of using positive development for the negative resist described above.
以上の実施の形態では、酸失活処理装置44において、例えば50℃でウェハWを加熱した状態でHMDSガスを供給したが、ウェハWの加熱温度については、本実施の形態の内容に限定されるものではなく、例えば常温(23℃)程度であっても、レジスト膜300中の酸302を失活させられることが本発明者らにより確認されている。したがって、酸失活処理装置44でのウェハWの温度は、HMDSガスによりレジスト膜300中の酸302を失活させられる程度の温度であればよい。その一方、ウェハW処理のスループットの観点からは、ウェハWの温度が高いほど酸の中和が促進するが、PEB処理の際の温度以上に加熱すると、レジスト膜300中の酸302の拡散、及びそれに伴う脱保護反応が進んでしまうため、酸失活工程におけるウェハ加熱の上限温度は、PEB処理温度よりも、例えば30℃程度低い温度とすることが好ましい。
In the above embodiment, the acid
なお、以上の実施の形態では、改質処理装置45でレジスト膜300のシリル化を行っていたが、改質処理の内容については本実施の形態の内容に限定されるものではなく、シリル化の他に、例えばレジストパターン320に金属含有液を浸潤させた後にウェハWを加熱処理して、当該レジストパターン320を硬化(ハードニング)するといった、熱処理を伴う処理を行ってもよい。また、当然に、熱処理を伴わない処理を行ってもよい。
In the above embodiment, the silylation of the resist film 300 is performed by the
レジストパターン320のハードニングにおいては、既述の工程S1〜S4を実施してレジスト膜300中の酸302を失活させた後、レジスト膜300上に液体状の金属含有液を供給する。金属含有液としては、例えばアルコールに金属を溶解させた溶液が用いられ、アルコールとしては、例えばIPA(イソプロピルアルコール)、エタノール、ブタノール、MIBC(メチルイソブチルカルビノール)等が用いられる。また金属としては、例えばZr(ジルコニウム)、Ti(チタン)、W(タングステン)等が用いられる。なお、この金属は微小な径を有し、例えば5nm以下の径のナノパーティクルである。
In the hardening of the resist
レジスト膜300上に金属含有液が塗布されると、金属含有液中のアルコールは、レジスト膜300の露光部301中のOH基等、親和性の良い官能基をターゲットにして露光部301中に進入する。この露光部301中へのアルコールの進入に伴い、当該アルコールを進入経路として金属も露光部301中に進入する。そして、金属は露光部301中のOH基と結合して露光部301中に浸潤する。なおこのとき、未露光部303中には金属が進入せず、当該未露光部303の表面には金属が堆積する。その後、ウェハW上に洗浄液を供給して、未露光部303上に堆積した金属を除去し、次いでウェハWを熱処理装置40で熱処理する。これにより、露光部301のハードニングが行われ、その後、現像処理(工程S6)を行うことで、硬化したレジストパターン320がウェハW上に形成される。
When the metal-containing liquid is applied onto the resist film 300, the alcohol in the metal-containing liquid is targeted to the functional group having good affinity, such as an OH group in the exposed
このような金属含有液の供給や洗浄液の供給は、スピンコーティングにより行われる。したがって、酸失活工程(工程S4)の後に金属含有液によるレジストパターン320のハードニングを行う場合は、例えば図11に示すように、基板処理システム1に、ウェハWに対して金属含有液や洗浄液を供給する液処理装置として、塗布処理装置400を設けてもよい。
Such metal-containing liquid and cleaning liquid are supplied by spin coating. Therefore, when hardening the resist
なお、シリル化等の、PEB処理後、現像処理前に行われる改質処理においては、既述のとおり、レジスト膜300中の酸302が既に失活しているため、レジストパターン310の線幅に影響を与えることなくPEB温度以上の加熱を行うことができるが、酸失活後であってもレジスト膜300中には光酸発生剤が残存しており、この光酸発生剤が加熱により分解し、酸302が発生する可能性がある。
Note that in the modification process performed after the PEB process and before the development process, such as silylation, as described above, the
したがって、PEB処理後に、例えばレジスト膜300に対して紫外線を照射して、レジスト膜300中の光酸発生剤を失活させる紫外線照射工程を実施してもよい。紫外線照射工程の実施にあたっては、例えばPEB処理後であって、酸失活処理前にウェハWを紫外線照射装置43に搬送する。そして、紫外線照射装置43において、ウェハWに対して例えば波長が193nm又は248nmの紫外線が照射される。これにより、レジスト膜300中の光酸発生剤が失活し、その後の改質処理においてウェハWを加熱しても、光酸発生剤から酸302が発生したり、発生した酸302によりレジスト膜300が脱保護したりすることがない。したがって、安定した改質処理を行うことができる。なお、照射する紫外線の波長としては、193nm又は248nmに限定されるものではなく、他の波長の紫外線も適宜使用可能であるが、193nmよりも短い、例えば波長172nmの紫外線の場合、エネルギーが高過ぎてレジスト膜300中の保護基の結合も切断される可能性があるため、紫外線の波長は193nm以上であることが好ましい。
Therefore, after the PEB treatment, for example, an ultraviolet irradiation process for irradiating the resist film 300 with ultraviolet rays to deactivate the photoacid generator in the resist film 300 may be performed. In carrying out the ultraviolet irradiation process, for example, after the PEB treatment, the wafer W is transferred to the
以上の実施の形態では、ウェハWの疎水化を疎水化処理装置41で、レジスト膜300中の酸302の失活処理を酸失活処理装置44で行ったが、既述の通り疎水化処理装置41と酸失活処理装置44は同一の構成を有しており、疎水化処理の際のウェハWの加熱温度と酸失活処理の際のウェハWの加熱温度が異なるのみである。したがって、基板処理システム1には、疎水化処理装置41と酸失活処理装置44の少なくともいずれかを設け、疎水化処理と酸失活処理との際に、ウェハWを加熱するヒータ123の設定温度を変更して使用するようにしてもよい。
In the above embodiment, the hydrophobization of the wafer W is performed by the hydrophobization processing apparatus 41 and the deactivation process of the
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。 The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious for those skilled in the art that various modifications or modifications can be conceived within the scope of the idea described in the claims, and these naturally belong to the technical scope of the present invention. It is understood. The present invention is not limited to this example and can take various forms. The present invention can also be applied to a case where the substrate is another substrate such as an FPD (flat panel display) other than a wafer or a mask reticle for a photomask.
本発明は、基板にレジストパターンを形成する際に有用である。 The present invention is useful when forming a resist pattern on a substrate.
1 基板処理システム
30 現像処理装置
31 下部反射防止膜形成装置
32 レジスト塗布装置
33 上部反射防止膜形成装置
40 熱処理装置
41 疎水化処理装置
42 周辺露光装置
43 紫外線照射装置
44 酸失活処理装置
45 改質処理装置
300 レジスト膜
301 露光部
302 酸
303 未露光部
310 レジストパターン
320 レジストパターン
W ウェハ
DESCRIPTION OF
Claims (8)
基板上にレジスト膜を形成するレジスト膜形成工程と、
基板上のレジスト膜にパターンの露光を行う露光工程と、
前記露光工程後の基板を加熱し、前記レジスト膜中の酸により当該レジスト膜を脱保護させるPEB処理工程と、
前記PEB処理工程後の基板上のレジスト膜に対してアルカリ性のガスまたはアルカリ溶液のミストの少なくともいずれかを供給し、前記レジスト膜中の酸を失活させる酸失活工程と、
前記酸失活工程後に現像液を基板に対して供給し、前記レジスト膜の現像処理を行う現像処理工程と、を有することを特徴とする、基板処理方法。 A substrate processing method for processing a substrate, comprising:
A resist film forming step of forming a resist film on the substrate;
An exposure process for exposing the pattern to the resist film on the substrate;
A PEB treatment step of heating the substrate after the exposure step and deprotecting the resist film with an acid in the resist film;
An acid deactivation step of deactivating the acid in the resist film by supplying at least one of an alkaline gas or an alkali solution mist to the resist film on the substrate after the PEB treatment step;
A development processing step of supplying a developing solution to the substrate after the acid deactivation step and performing a development processing of the resist film.
基板上にレジスト膜を塗布するレジスト塗布装置と、
前記基板処理システムの外部に設けられた露光装置により露光が行われた基板を加熱し、前記レジスト膜中の酸により当該レジスト膜を脱保護させるPEB処理装置と、
前記レジスト膜に対してアルカリ性のガスまたはアルカリ溶液のミストの少なくともいずれかを供給してレジスト膜中の酸を失活させる酸失活処理装置と、
基板上に現像液を供給して前記レジスト膜の現像処理を行う現像処理装置と、を有することを特徴とする、基板処理システム。
A substrate processing system for processing a substrate,
A resist coating apparatus for coating a resist film on a substrate;
A PEB processing apparatus that heats a substrate exposed by an exposure apparatus provided outside the substrate processing system and deprotects the resist film with an acid in the resist film;
An acid deactivation treatment apparatus for deactivating the acid in the resist film by supplying at least one of an alkaline gas or a mist of an alkaline solution to the resist film;
A substrate processing system, comprising: a developing device that supplies a developing solution to the substrate to perform the developing process on the resist film.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014157705A JP6231450B2 (en) | 2014-08-01 | 2014-08-01 | Substrate processing method, program, computer storage medium, and substrate processing system |
PCT/JP2015/070146 WO2016017415A1 (en) | 2014-08-01 | 2015-07-14 | Substrate processing method, computer storage medium and substrate processing system |
TW104123761A TW201626117A (en) | 2014-08-01 | 2015-07-22 | Board processing method, program, compute storage medium, and board processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014157705A JP6231450B2 (en) | 2014-08-01 | 2014-08-01 | Substrate processing method, program, computer storage medium, and substrate processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016035956A true JP2016035956A (en) | 2016-03-17 |
JP6231450B2 JP6231450B2 (en) | 2017-11-15 |
Family
ID=55217320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014157705A Active JP6231450B2 (en) | 2014-08-01 | 2014-08-01 | Substrate processing method, program, computer storage medium, and substrate processing system |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6231450B2 (en) |
TW (1) | TW201626117A (en) |
WO (1) | WO2016017415A1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190000310A (en) * | 2017-06-22 | 2019-01-02 | 도쿄엘렉트론가부시키가이샤 | Pattern forming method |
JP2019203935A (en) * | 2018-05-21 | 2019-11-28 | 信越化学工業株式会社 | Pattern forming method |
JP2020046549A (en) * | 2018-09-19 | 2020-03-26 | 東京エレクトロン株式会社 | Method for forming mask |
JP2020074354A (en) * | 2018-08-23 | 2020-05-14 | アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ | Substrate processing apparatus and method |
JP2022019880A (en) * | 2018-03-23 | 2022-01-27 | 東京エレクトロン株式会社 | Device and method for heat treatment |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684783A (en) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | Manufacture of semiconductor device and semiconductor manufacturing device used for it |
JPH1063001A (en) * | 1996-08-14 | 1998-03-06 | Sony Corp | Formation of resist pattern |
JP2007047782A (en) * | 2005-08-05 | 2007-02-22 | Taiwan Semiconductor Manufacturing Co Ltd | Method of immersion lithography process on semiconductor substrate and method for treating semiconductor wafer |
JP2011086724A (en) * | 2009-10-14 | 2011-04-28 | Tokyo Electron Ltd | Method and apparatus for processing development |
JP2013021152A (en) * | 2011-07-12 | 2013-01-31 | Dainippon Printing Co Ltd | Method for forming resist pattern |
-
2014
- 2014-08-01 JP JP2014157705A patent/JP6231450B2/en active Active
-
2015
- 2015-07-14 WO PCT/JP2015/070146 patent/WO2016017415A1/en active Application Filing
- 2015-07-22 TW TW104123761A patent/TW201626117A/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684783A (en) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | Manufacture of semiconductor device and semiconductor manufacturing device used for it |
JPH1063001A (en) * | 1996-08-14 | 1998-03-06 | Sony Corp | Formation of resist pattern |
JP2007047782A (en) * | 2005-08-05 | 2007-02-22 | Taiwan Semiconductor Manufacturing Co Ltd | Method of immersion lithography process on semiconductor substrate and method for treating semiconductor wafer |
JP2011086724A (en) * | 2009-10-14 | 2011-04-28 | Tokyo Electron Ltd | Method and apparatus for processing development |
JP2013021152A (en) * | 2011-07-12 | 2013-01-31 | Dainippon Printing Co Ltd | Method for forming resist pattern |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190000310A (en) * | 2017-06-22 | 2019-01-02 | 도쿄엘렉트론가부시키가이샤 | Pattern forming method |
KR102108627B1 (en) | 2017-06-22 | 2020-05-07 | 도쿄엘렉트론가부시키가이샤 | Pattern forming method |
JP2022019880A (en) * | 2018-03-23 | 2022-01-27 | 東京エレクトロン株式会社 | Device and method for heat treatment |
JP7365387B2 (en) | 2018-03-23 | 2023-10-19 | 東京エレクトロン株式会社 | Heat treatment equipment and heat treatment method |
JP2019203935A (en) * | 2018-05-21 | 2019-11-28 | 信越化学工業株式会社 | Pattern forming method |
JP2020074354A (en) * | 2018-08-23 | 2020-05-14 | アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ | Substrate processing apparatus and method |
JP2020046549A (en) * | 2018-09-19 | 2020-03-26 | 東京エレクトロン株式会社 | Method for forming mask |
JP7154081B2 (en) | 2018-09-19 | 2022-10-17 | 東京エレクトロン株式会社 | Mask forming method |
Also Published As
Publication number | Publication date |
---|---|
TW201626117A (en) | 2016-07-16 |
WO2016017415A1 (en) | 2016-02-04 |
JP6231450B2 (en) | 2017-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102640367B1 (en) | Substrate processing method and heat treatment apparatus | |
JP6231450B2 (en) | Substrate processing method, program, computer storage medium, and substrate processing system | |
JP5575706B2 (en) | Hydrophobic treatment apparatus, hydrophobic treatment method, program, and computer recording medium. | |
JP4853536B2 (en) | Coating, developing device, coating, developing method and storage medium | |
WO2004109779A1 (en) | Method for improving surface roughness of processed film of substrate and apparatus for processing substrate | |
JP4271095B2 (en) | Substrate heating apparatus and substrate heating method | |
JP2007194503A (en) | Method and device of treating substrate | |
JP2010219168A (en) | Substrate treatment apparatus, substrate treatment method, coating and developing apparatus, coating and developing method, and storage medium | |
WO2007023648A1 (en) | Substrate heating device, coating/development device, and method for heating substrate | |
JP2011061142A (en) | Resist coating and developing apparatus and method | |
KR101760310B1 (en) | Developing processing apparatus, developing processing method and computer readable storage medium | |
JP2005277268A (en) | Substrate treatment apparatus and substrate treatment method | |
JP6268113B2 (en) | Substrate processing method, program, computer storage medium, and substrate processing system | |
KR102415320B1 (en) | Unit for supporting substrate, Apparatus for treating substrate, and Method for treating substrate | |
JP5415881B2 (en) | Hydrophobic treatment apparatus, hydrophobic treatment method, program, and computer storage medium | |
JP2011124352A (en) | Development processing method, program, and computer storage medium | |
JP2010040747A (en) | Substrate processing apparatus | |
JP2021086993A (en) | Substrate processing method and substrate processing device | |
JP3631131B2 (en) | Silylation treatment apparatus and silylation treatment method | |
JP6955073B2 (en) | Heat treatment method and heat treatment equipment | |
WO2022270411A1 (en) | Substrate processing method and substrate processing system | |
JP5059082B2 (en) | Substrate processing method, program, and computer storage medium | |
KR100834242B1 (en) | Manufacturing equipment for semiconductor device | |
JP2009016653A (en) | Substrate processing method and computer-readable storage medium | |
WO2020100633A1 (en) | Substrate processing method and substrate processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6231450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |