JP2016032014A - 窒化物半導体装置の製造方法 - Google Patents
窒化物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016032014A JP2016032014A JP2014153538A JP2014153538A JP2016032014A JP 2016032014 A JP2016032014 A JP 2016032014A JP 2014153538 A JP2014153538 A JP 2014153538A JP 2014153538 A JP2014153538 A JP 2014153538A JP 2016032014 A JP2016032014 A JP 2016032014A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- semiconductor layer
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】縦型構造の静電誘導トランジスタ(SIT)において、素子サイズの増大を抑制した状態で、動作が保証できる範囲のチャネル幅でチャネル断面積を大きくする。
【解決手段】平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状の部分を備えて形成されたトレンチ領域203aの底面の第1半導体層202上に、MOCVD法等によりn-−GaNを選択的に再成長して第2半導体層205を形成する。
【選択図】 図3C
【解決手段】平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状の部分を備えて形成されたトレンチ領域203aの底面の第1半導体層202上に、MOCVD法等によりn-−GaNを選択的に再成長して第2半導体層205を形成する。
【選択図】 図3C
Description
本発明は、基板に対して垂直方向に電流が流れる縦型トランジスタ構造を有する窒化物半導体装置の製造方法に関する。
従来では、GaNをはじめとした窒化物半導体は、高い絶縁破壊電界強度、高い熱伝導率および高い電子飽和速度等の特性を有しており、高周波のハイパワーデバイス向けの材料として優れている。例えば、サファイア基板上に形成したIII族極性のGaNバッファ層およびこの上のAlGaNバリア層を有するヘテロ接合構造では、分極効果によりヘテロ接合界面近傍に電子が高濃度に蓄積され、いわゆる2次元電子ガス(2DEG)を形成する。この2DEGは、散乱要因となる導電性不純物が存在しないアンドープGaN層内を走行できるために高い電子移動度を示す。このことより、上記構成は、いわゆる高電子移動度トランジスタ(HEMT)として動作させることが可能である。窒化物系HEMTにおいては、上述した分極効果によって発生する2DEG濃度が非常に高いことから、高電流密度でのトランジスタ動作が可能となり、この点でもハイパワーデバイス向けとして有利である。
上に述べた例をはじめ、窒化物半導体から構成されるトランジスタでは、バリア層としてAlGaN層が用いられることが多い。これは、AlGaN層の形成が比較的容易であること、AlGaN層のAl組成・層厚を変化させることにより2DEGのシートキャリア濃度を制御できること、など、デバイス製造上・設計上の柔軟性・適応性があるためである。
ところで、AlGaNとGaNとのヘテロ構造を用いたHEMTにおいては、上で述べたように2DEGをチャネルとして用いているため、電流は基板に対し水平方向に流れる。このように、電流が基板に平行な方向に流れる構造のトランジスタを以下では横型トランジスタと呼ぶ。チャネルは、AlGaNからなるバリア層直下の数十〜数百nmの領域に形成され、ソース電極・ドレイン電極およびゲート電極は、基板の同じ側に形成されるのが一般的である。また、この縦型トランジスタの耐圧は、ソースあるいはゲート電極とドレインの電極間隔で決まり、特に電界が集中するゲート・ドレイン間の距離を大きくとることが高耐圧化のためには必要である(非特許文献1参照)。
しかし、上述した横型のハイパワートランジスタにおいては、ゲート幅を長くする必要があるために、素子領域の面積を小さくすることに制限があった。一方、大電流ハイパワー動作させる他の材料系(例えば、シリコン)のトランジスタでは、基板に垂直方向に電流を流す構造が広く採用されている。
例えば、ハイパワーの金属酸化膜半導体電界効果トランジスタ(MOSFET)では、基板表面側にソース電極およびゲート電極を配置し、基板裏面側にドレイン電極を配置する素子構造を有している。電流は、ソース→ドレイン(p型チャネル)あるいはドレイン→ソース(n型チャネル)の方向に流れるため、上記配置を取ることで、電流は基板に垂直な方向に流れる。このように、電流が基板に垂直な方向に流れる構造のトランジスタを、以下では縦型トランジスタと呼ぶ。
縦型トランジスタでは、チャネル断面積は基本的には素子領域にほぼ等しく取ることができるため、小さい素子面積でも大電流を流すことが可能となる。例えば、非特許文献1におけるチャネル厚が0.1μmであったと仮定すると、この横型トランジスタにおいて得られている最大電流密度はおよそ350kA/cm2となる。縦型トランジスタにおいても同じ電流密度が得られるとすると、同じ電流値を得るのに必要な素子サイズは0.2 mm角程度(=0.04mm2弱)と、横型トランジスタの1/250程度まで小さくすることが可能となる。
これまでに窒化物トランジスタにおいて縦型トランジスタを作製する試みはいくつか報告されているが、なかでも、小型で、かつ、大電流での動作が期待されるような報告が非特許文献2にある。
図10に、非特許文献2における縦型トランジスタの断面構造を示す。ここで示されている縦型トランジスタは、サファイア基板701の上に形成されたn+−GaN層702と、n+−GaN層702の上に形成されたSiをドープしたn-−GaNからなるチャネル層703と、チャネル層703の上部を細くしたメサ部704と、メサ部704の上に形成されたn+−InAlGaNからなるコンタクト層705とを備える。また、メサ部704の周囲のチャネル層703の上には、ゲート電極711が形成され、コンタクト層705の上には、ソース電極712が形成され、チャネル層703の周囲のn+−GaN層702の上には、ドレイン電極713が形成されている。
この縦型トランジスタでは、ソース電極712からドレイン電極713への電子の流れを、チャネル層703に設けられたゲート電極711に印加する電圧によって制御するもので、静電誘導トランジスタ(Static Induction Transistor:SIT)と呼ばれている。非特許文献2においては、最大電流密度として80kA/cm2という値が報告されている。仮に0.4mm角のチャネル層断面積があれば、130A弱の大電流を得られることになり、縦型トランジスタを用いることで期待される効果を実現できる可能性がある。
池田成明 他、「Si基板上高出力GaN HFETの開発」、古河電工時報、第122号、22〜28頁、平成20年。
T. Morita et al. , "Current Collapse-Free Vertical Submicron Channel GaN-based Transistors with InAlGaN Quaternary Alloy Contact Layers.", Proc. 62nd Device Research Conference, pp.97- 98, 2006.
しかしながら、SITにおいてはチャネル幅(図10においては、メサ704の径およびゲート電極711が形成されている領域のチャネル層703の層厚)がトランジスタ動作を規定しており、通常は0.2〜0.3μm程度、せいぜい1μm以下のサイズである。このため、単純なスケーリングによってチャネル幅を増大させてチャネル断面積を大きくすることはできない。
本発明は、以上のような問題点を解消するためになされたものであり、縦型構造の静電誘導トランジスタ(SIT)において、素子サイズの増大を抑制した状態で、動作が保証できる範囲のチャネル幅でチャネル断面積を大きくすることを目的とする。
本発明に係る窒化物半導体装置の製造方法は、n型とされた第1窒化物半導体からなる第1半導体層の上に、ゲート層を形成する第1工程と、ゲート層に、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状のトレンチ領域を、ゲート層を貫通して形成する第2工程と、トレンチ領域の底部の第1半導体層より第1窒化物半導体を再成長させて第2半導体層を形成する第3工程と、第1窒化物半導体より高濃度にn型とされた第3窒化物半導体からなる第3半導体層を、第2半導体層に接続して形成する第4工程と、ゲート層に接続するゲート電極を形成する第5工程と、第3半導体層に接続するソース電極を形成する第6工程と、第1半導体層に接続するドレイン電極を形成する第7工程とを備える。
上記窒化物半導体装置の製造方法において、ゲート層は、金属から構成すればよい。
上記窒化物半導体装置の製造方法において、ゲート層は、p型とされた第2窒化物半導体から構成してもよい。この場合、第1半導体層の上に接して形成されたアンドープの第4窒化物半導体から構成された障壁層を備えるようにしてもよい。
本発明に係る窒化物半導体装置の製造方法は、第1窒化物半導体からなる第1半導体層の上に接して、第1窒化物半導体より高濃度にn型とされた第2窒化物半導体からなる第2半導体層を形成する第1工程と、第2半導体層および厚さ方向に一部の第1半導体層をパターニングし、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備えるメサ部を形成する第2工程と、メサ部の周囲の第1半導体層の上にp型とされた第3窒化物半導体を再成長することで、第1半導体層におけるメサ部の複数の短冊状部分の間にゲート層を形成する第3工程と、ゲート層に接続するゲート電極を形成する第4工程と、第2半導体層に接続するソース電極を形成する第5工程と、第1半導体層に接続するドレイン電極を形成する第6工程とを備える。
本発明に係る窒化物半導体装置の製造方法は、第1窒化物半導体からなる第1半導体層の上に、p型とされた第1窒化物半導体からなるゲート層を形成する第1工程と、ゲート層の、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備えるメサ状部にn型の不純物を導入し、メサ状部の領域のゲート層に、n型とされた第1窒化物半導体からなる第2半導体層を形成する第2工程と、第1半導体層より高濃度にn型とされた第1窒化物半導体からなる第3半導体層を、第2半導体層に接続して形成する第3工程と、ゲート層に接続するゲート電極を形成する第4工程と、第3半導体層に接続するソース電極を形成する第5工程と、第1半導体層に接続するドレイン電極を形成する第6工程とを備える。
以上説明したことにより、本発明によれば、縦型構造の静電誘導トランジスタ(SIT)において、素子サイズの増大を抑制した状態で、動作が保証できる範囲のチャネル幅でチャネル断面積を大きくできるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。
縦型構造の静電誘導トランジスタにおいて、素子サイズの増大を抑制した状態で、動作が保証できる範囲のチャネル幅でチャネル断面積を大きくするためには、図10を用いて説明した静電誘導トランジスタ(SIT)におけるメサ部704の、平面視で延在する長さを大きくすることによって解決することができる。例えば、図1に示すように、n+−GaN層101の上のチャネル層102に、平面視で所定の方向に延在する短冊状とした複数のメサ部103を形成することが考えられる。また、図2に示すように、n+−GaN層101の上のチャネル層122に、平面視で所定の方向に延在する短冊状とした複数の短冊部123を連結させたメサ部124を形成することが考えられる。
本発明は、上述した複雑なメサをチャネルに有するSITの製造方法を提供する。以下では、図1に例示したメサを有するチャネル構造としたSITの製造方法について説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について、図3A〜図3Hを用いて説明する。図3A〜図3Hは、本発明の実施の形態1における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
はじめに、本発明の実施の形態1について、図3A〜図3Hを用いて説明する。図3A〜図3Hは、本発明の実施の形態1における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
まず、図3Aに示すように、基板としてn型に高濃度ドーピングされたn+−GaNからなる基板201を用意する。基板201の面方位は、(0001)III族極性面とされている。この基板201の上に、有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法などにより、比較的低濃度にn型ドーピングしたn-−GaNからなる第1半導体層202,高濃度にp型ドーピングしたp+−GaNからなるゲート層203を順次積層する。ここで、第1半導体層202におけるn-−GaNのドーピング濃度は、作製するトランジスタのスペックに依存して変えることになるが、典型的には、例えば1×1015cm-3〜1×1017cm-3程度となる。
次に、図3Bに示すように、例えば、プラズマ援用化学気相堆積(P−CVD)法やスパッタ法により、SiO2やSiNなどを堆積して絶縁層204を形成し、さらにフォトリソグラフによってパターニングしたマスクパターン(不図示)を用い、開口領域204aを形成し、加えて、一部領域を第1半導体層202に達する深さまで、例えば、誘導結合型反応性イオンエッチング(ICP−RIE)法等によって除去し、トレンチ領域203aを形成する。トレンチ領域203aは、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状の部分を備えて形成されている。このトレンチ領域203aが、最終的にトランジスタのチャネルとなる。
次に、図3Cに示すように、MOCVD法等により、トレンチ領域203aの底面の第1半導体層202上に、n-−GaNを選択的に再成長し、第2半導体層205を形成する。この際、再成長するn-−GaNによる第2半導体層205の表面が、選択成長マスクとなっている絶縁層204表面よりも高い位置に達するまで成長する。次いで、第2半導体層205の上にアンドープAlGaNを成長して障壁層206を形成する。再成長により形成した第2半導体層205と障壁層206との界面には、窒化物半導体の分極効果によって高濃度の2DEGが発生する。
次に、選択マスクとした絶縁層204をいったん除去し、再び絶縁膜を全面に堆積させた後、フォトリソグラフおよびエッチングによってパターニングし、一部のゲート層203および障壁層206の領域を残して他の絶縁膜を除去し、図3Dに示すように、絶縁層207を形成する。この時、再成長によって形成した第2半導体層205の一部上部および障壁層206が、ゲート層203上面より柱状に突出しているが、これらの側壁には絶縁膜が残らない状態とする。
次に、再びMOCVD法等により、絶縁層207を形成していない領域のゲート層203上面よりn+−GaNを再成長し、図3Eに示すように、第3半導体層208を形成する。この例では、再成長により形成した第2半導体層205の一部上部および障壁層206が柱状に突出している領域を覆いかぶさるように、例えばいわゆるELO(Epitaxial Lateral Overgrowth)の手法を用いているが、必ずしも柱状領域を覆いかぶさるように成長する必要はない。
次に、絶縁層207を除去し、図3Fに示すように、第3半導体層208形成領域以外のゲート層203上面を露出させる。次いで、フォトリソグラフおよびリフトオフ技術により、図3Gに示すように、ゲート層203に接続するゲート電極209を形成し、また、第3半導体層208の上にソース電極210を形成する。最後に、図3Hに示すように、基板201の裏面にドレイン電極211を形成することでトランジスタ(SIT)が完成する。ドレイン電極211は、第1半導体層202に接続している。
このトランジスタにおいては、図3Hに示すように、再成長によって形成したn-−GaNからなる第2半導体層205に、チャネル221が形成されるようになる。また、チャネル221を形成する複数の第2半導体層205の間に、ゲート電極209に接続してゲートとして機能するゲート層203が配置されている。従って、ゲート層203およびチャネル221が形成されている第2半導体層205の、基板201平面に平行な方向は、ゲートとチャネルとが、交互に配列された状態となっている。
次に、上述したことにより作製したトランジスタにおけるバンドプロファイルについて図4,図5を用いて説明する。ここで、(a)は、ゲートとなるゲート層203、およびチャネル221が形成されている第2半導体層205の、基板201平面に平行な方向のバンドプロファイルを示している。また、(b)は、基板201,第1半導体層202,第2半導体層205,および障壁層206の積層方向のバンドプロファイルを示している。
図4の(a)に示すように、ゲート層203および第2半導体層205の配列方向には、ゲートとなるゲート層203によって、チャネルが形成される第2半導体層205のバンドが、フェルミレベルより上に持ち上がっている。バンドの持ち上がりは、チャネルの幅とドーピング濃度に依存し、例えば、この例では、チャネル幅0.6μm、ドーピング濃度1×1016cm-3の場合を示している。
また、積層方向のバンドプロファイル(b)では、ソース→ドレインの電子の輸送パスに沿ったバンドプロファイルが示されていることになる。図4の(b)に示すゲートに電圧を印加しない状況では、ソースとドレインの間のチャネル(第2半導体層205)のフェルミレベルより上への持ち上がりが、電子に対するバリアとなり、障壁層206から第1半導体層202にかけての電流は流れない。すなわち、ノーマリオフの構成とすることができる。
一方、ゲートにプラスの電圧を印加すると、図5に示すように、この素子のゲートにプラスの電圧を印加することにより、チャネルが形成される第2半導体層205のエネルギーがフェルミレベルにまで低下し、電子に対するバリアが解消され、ソース側からドレインに向かって電子が流れるようになり、すなわち、ソース・ドレイン電流が流れるようにすることができる。
ここで、上述した実施の形態1では、再成長時にAlGaN(障壁層206)も成長させているが、これは2DEGを利用することでソースコンタクト抵抗を低減させることを意図したものである。従って、トランジスタの作製という目的からは、必ずしも必須の層ではない。ソース抵抗が所望の特性を満たすのであれば、アンドープのAlGaNを再成長させる必要はない。また、この場合、窒化物半導体の分極効果を使用しないため、基板面方位は、(0001)III族極性である必要はなく、M面やA面など任意である。
以下、図6A〜図6Fを用いて説明する。図6A〜図6Fは、本発明の実施の形態1における窒化物半導体装置の他の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
まず、図6Aに示すように、基板としてn型に高濃度ドーピングされたn+−GaNからなる基板301を用意する。基板301の面方位は、任意である。この基板301の上に、有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法などにより、比較的低濃度にn型ドーピングしたn-−GaNからなる第1半導体層302,高濃度にp型ドーピングしたp+−GaNからなるゲート層303を順次積層する。ここで、第1半導体層302におけるn-−GaNのドーピング濃度は、作製するトランジスタのスペックに依存して変えることになるが、典型的には、例えば1×1015cm-3〜1×1017cm-3程度となる。
次に、図6Bに示すように、例えば、P−CVD法やスパッタ法により、SiO2やSiNなどを堆積して絶縁層304を形成し、さらにフォトリソグラフによってパターニングしたマスクパターン(不図示)を用い、開口領域304aを形成し、加えて、一部領域を第1半導体層302に達する深さまで、例えば、誘導結合型反応性イオンエッチング(ICP−RIE)法等によって除去し、トレンチ領域303aを形成する。このトレンチ領域303aが、最終的にトランジスタのチャネルとなる。
次に、図6Cに示すように、MOCVD法等により、トレンチ領域303aの底面の第1半導体層302上に、n-−GaNを選択的に再成長し、第2半導体層305を形成する。この際、再成長するn-−GaNによる第2半導体層305の表面が、選択成長マスクとなっている絶縁層304表面よりも高い位置に達するまで成長する。次いで、第2半導体層305の上に高濃度にn型ドーピングしたn+−GaNを成長して第3半導体層306を形成する。この例では、再成長により形成した第2半導体層305と第3半導体層306との界面には、窒化物半導体の分極効果が発現せず、2DEGは発生しない。
次に、絶縁層304をフォトリソグラフおよびエッチングによってパターニングし、図6Dに示すように、開口部307を形成する。次に、フォトリソグラフおよびリフトオフ技術により、図6Eに示すように、開口部307においてゲート層303に接続するゲート電極309を形成し、また、各第2半導体層305に接続するソース電極310を形成する。最後に、図6Fに示すように、基板301の裏面にドレイン電極311を形成することでトランジスタ(SIT)が完成する。ドレイン電極311は、第1半導体層302に接続している。
このトランジスタにおいても、再成長によって形成したn-−GaNからなる第2半導体層305に、チャネルが形成されるようになる。また、チャネルを形成する複数の第2半導体層305の間に、ゲート電極309に接続してゲートとして機能するゲート層303が配置されている。従って、ゲート層303およびチャネルが形成されている第2半導体層305の、基板301平面に平行な方向は、ゲートとチャネルとが、交互に配列された状態となっている。
また、図6D〜図6Fを、図6G〜図6Lに示すように変更してもよい。まず、再成長により第3半導体層306を形成した後、絶縁層304をフォトリソグラフおよびエッチングによってパターニングし、図6Gに示すように、開口部371を形成する。開口部371は、図6Gの(c)に示すように、平面視で、第3半導体層306(第2半導体層305)の形成領域の周囲を覆うように形成する。
次に、フォトリソグラフおよびリフトオフ技術により、図6Hに示すように、開口部371においてゲート層303に接続するゲート電極308を形成する。この例では、より広い領域で、ゲート電極308が、ゲート層303に接続する状態となる。
次に、図6Iに示すように、全域を覆う絶縁層319を形成し、次いで、フォトリソグラフおよびエッチングにより、図6Jに示すように、開口部320,開口部321を形成する。開口部320は底部に一部のゲート電極308が露出し、開口部321は、第3半導体層306の上面が露出する。次いで、リフトオフ法により、開口部321を介して第3半導体層306に接続するように金属を堆積する。これにより、図6Kに示すように、第3半導体層306に接続するソース電極312を形成する。
また、開口部320を介してゲート電極308に接続するように金属を堆積し、また、開口部321を介してソース電極312に接続するように金属を堆積する。これにより、図6Kに示すように、ゲート電極308に接続するゲートパッド313を形成し、ソース電極312に接続するソースパッド314を形成する。最後に、図6Lに示すように、基板301の裏面にドレイン電極311を形成することでトランジスタ(SIT)が完成する。
このような工程にすることで得られるトランジスタでは、チャネルが形成される第2半導体層305直近のゲート層303へ、効率的に電圧を印加できる。p+−GaNからなるゲート層303は、キャリア濃度を高くすることが容易ではなく、結果的に低抵抗化が難しい。このため、上述したように、第2半導体層305直近のゲート層303へ、効率的に電圧を印加できる構成とすることで、効果的にトランジスタのスイッチング動作等をさせることが可能となる。
[実施の形態2]
次に、本発明の実施の形態2について、図7A〜図7Fを用いて説明する。図7A〜図7Fは、本発明の実施の形態2における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
次に、本発明の実施の形態2について、図7A〜図7Fを用いて説明する。図7A〜図7Fは、本発明の実施の形態2における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
前述した実施の形態1では、チャネル層となる領域を再成長により形成する手順を説明したが、実施の形態2では、ゲートとなる領域を再成長により形成する例を説明する。
まず、図7Aに示すように、基板としてn型に高濃度ドーピングされたn+−GaNからなる基板401を用意する。基板401の面方位は、任意である。この基板401の上に、有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法などにより、比較的低濃度にn型ドーピングしたn-−GaNからなる第1半導体層402,高濃度にn型ドーピングしたn+−GaNからなる第2半導体層403を順次積層する。
次に、図7Bに示すように、SiO2やSiNなどからなる絶縁層406をマスクパターンとして用いたパターニングにより、第1半導体層402にメサ部404を形成し、また、第2半導体層403からなるメサ部405を形成する。各メサ部は、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備える状態に形成する。
次に、図7Cに示すように、MOCVD法等により、メサ部404の周囲の第1半導体層402上に、高濃度にp型ドーピングしたp+−GaNを選択的に再成長し、ゲート層407を形成する。この際、再成長するp+−GaNによるゲート層407の上面が、メサ部404の上端より低い位置となり、ゲート層407がメサ部405に接しないように成長する。
次に、図7Dに示すように、全域に絶縁層408を形成した後、フォトリソグラフおよびエッチングによりパターニングし、開口部409,開口部410を形成する。開口部409においては、ゲート層407を露出させる。また、開口部410においては、絶縁層406も貫通させてメサ部405の上面を露出させる。
次に、フォトリソグラフおよびリフトオフ技術により、図7Eに示すように、ゲート層407に接続するゲート電極411を形成し、また、各メサ部405に接続するソース電極411を形成する。最後に、図7Fに示すように、基板401の裏面にドレイン電極413を形成することでトランジスタ(SIT)が完成する。ドレイン電極413は、第1半導体層402に接続している。
このトランジスタにおいては、パターニングにより形成したメサ部404にチャネルが形成されるようになる。一方、この例では、再成長によりゲート層407を形成している。この例でも、チャネルを形成する複数のメサ部404の間に、ゲート電極411に接続してゲートとして機能するゲート層407が配置されている。従って、ゲート層407およびチャネルが形成されているメサ部404の、基板401平面に平行な方向は、ゲートとチャネルとが、交互に配列された状態となっている。
なお、この例においても、図6G〜図6Lを用いて説明したように、チャネルとなるメサを取り囲む領域にまでゲート電極を形成する工程を取ることが可能であり、これによってゲート抵抗を低減させることができる。
[実施の形態3]
次に、本発明の実施の形態3について、図8A〜図8Fを用いて説明する。図8A〜図8Fは、本発明の実施の形態3における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
次に、本発明の実施の形態3について、図8A〜図8Fを用いて説明する。図8A〜図8Fは、本発明の実施の形態3における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
前述した実施の形態1では、チャネル層となる領域を再成長により形成する手順を説明したが、実施の形態3では、ゲートとなる領域を再イオン注入により形成する例を説明する。
まず、図8Aに示すように、基板としてn型に高濃度ドーピングされたn+−GaNからなる基板501を用意する。基板501の面方位は、任意である。この基板501の上に、有機金属化学気相成長(MOCVD)法や分子線エピタキシー(MBE)法などにより、比較的低濃度にn型ドーピングしたn-−GaNからなる第1半導体層502,高濃度にp型ドーピングしたp+−GaNからなるゲート層503を順次積層する。
次に、図8Bに示すように、SiO2やSiNなどからななり、開口部504aを備える絶縁層504をマスクパターンとして用いたイオン注入により、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備えるメサ状部にn型の不純物を導入し、メサ状部の領域のゲート層503に、比較的低濃度にn型ドーピングしたn-−GaNからなる第2半導体層503aを形成する。開口部504aが、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備えるメサ状となっていればよい。メサ状の第2半導体層503aは、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備える状態に形成する。
次に、図8Cに示すように、MOCVD法等により、第2半導体層503aの上に、高濃度にn型ドーピングしたn+−GaNからなる第3半導体層505を再成長する。このように、第3半導体層505を、第2半導体層503aの上に接して再成長させることで、イオン注入工程で第2半導体層503a表面に導入されたダメージによるキャリアトラップを補償させることが可能で、ダメージの影響を無視できるようにできる。
次に、図8Dに示すように、絶縁層504をフォトリソグラフおよびエッチングによりパターニングし、新たに開口部506を形成する。開口部506においては、ゲート層503を露出させる。
次に、フォトリソグラフおよびリフトオフ技術により、図8Eに示すように、ゲート層503に接続するゲート電極507を形成し、また、各第3半導体層505に接続するソース電極411508を形成する。最後に、図8Fに示すように、基板501の裏面にドレイン電極509を形成することでトランジスタ(SIT)が完成する。ドレイン電極509は、第1半導体層502に接続している。
このトランジスタにおいては、イオン注入により形成した第2半導体層503aにチャネルが形成されるようになる。この例でも、チャネルを形成する複数の第2半導体層503aの間に、ゲート電極507に接続してゲートとして機能するゲート層503が配置されている。従って、ゲート層503およびチャネルが形成されている第2半導体層503aの、基板501平面に平行な方向は、ゲートとチャネルとが、交互に配列された状態となっている。
なお、この例においても、図6G〜図6Lを用いて説明したように、チャネルとなるメサを取り囲む領域にまでゲート電極を形成する工程を取ることが可能であり、これによってゲート抵抗を低減させることができる。
[実施の形態4]
次に、本発明の実施の形態4について、図9A〜図9Hを用いて説明する。図9A〜図9Hは、本発明の実施の形態4における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
次に、本発明の実施の形態4について、図9A〜図9Hを用いて説明する。図9A〜図9Hは、本発明の実施の形態4における窒化物半導体装置の製造方法の各工程における状態を示す構成図である。ここでは、断面を模式的に示している。また、(a)および(b)は、断面図である。また、(c)は平面図である。
前述した実施の形態1では、ゲート層を窒化物半導体から構成したが、実施の形態4では、ゲート層を金属から構成する例を説明する。
まず、図9Aに示すように、基板として比較的低濃度にn型ドーピングされたn-−GaNからなる基板601を用意する。ここでは、基板601が、第1半導体層となる。基板601の面方位は、任意である。この基板601の上に、絶縁層602を形成し、絶縁層602の上に金属層603を形成する。金属層603は、ゲート電極となる金属から構成する。この後のプロセスにおけるMOCVDなどの高温での処理を考慮し、金属層603は、例えば、タングステンやタングステンシリサイドなどなどの高融点金属またはこのシリサイドから構成すればよい。
次に、フォトリソグラフによるマスクパターン(不図示)を形成した後、例えば金属RIE(Reactive Ion Etching)などによって金属層603をパターニングし、図9Bに示すように、ゲート層604を形成する。このパターニングでは、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状のトレンチ領域を、金属層603を貫通して形成することで、ゲート層604とする。次に、図9Cに示すように、ゲート層604の表面を被覆する絶縁層605を形成する。
次に、フォトリソグラフによるマスクパターン(不図示)を形成した後、エッチングによりパターニングすることで、図9Dに示すように、絶縁層605に、開口部607を形成する。開口部607は、絶縁層602を貫通させ、基板601表面を露出させる。ここで、開口部607は、上述したトレンチ領域に対応させ、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備える状態に形成する。
次に、MOCVD法等により、開口部607の底面の基板601上に、n-−GaNおよびn+−GaNを選択的に順次に成長し、図9Eに示すように、第2半導体層608,第3半導体層609を形成する。この際、第2半導体層608の上端部が、選択成長マスクとなっている絶縁層605表面よりも高い位置に達するまで成長する。
次に、絶縁層605をフォトリソグラフおよびエッチングによって再度パターニングし、図9Fに示すように、開口部610を形成する。次に、フォトリソグラフおよびリフトオフ技術により、図9Gに示すように、ゲート層604に接続するゲートパッド611を形成し、また、各第3半導体層609に接続するソース電極612を形成する。最後に、図9Hに示すように、基板601の裏面を研削研磨して薄層化する。加えてイオン注入により、n型に高濃度ドーピングされたn+−GaNからなるコンタクト層613を形成し、ここに、ドレイン電極614を形成することでトランジスタ(SIT)が完成する。
なお、上述した例では、窒化物半導体の成長工程を少なくするために、n-−GaNからなる基板901を用い、イオン注入によりコンタクト層613を形成したが、実施の形態1・2と同様に、n+−GaNからなる基板上に、n-−GaNを成長したものを出発点として作製する工程であってもよい。本実施の形態では基板研磨工程を含んでいるが、これはn-−GaN基板を用いているため、基板厚が厚いほど素子抵抗が高くなってしまうことを回避するためであり、本質的に必須の工程ではなく、所望のトランジスタ特性に応じて必要であれば行えばよい。
以上に説明したように、本発明によれば、縦型構造の静電誘導トランジスタ(SIT)において、素子サイズの増大を抑制した状態で、動作が保証できる範囲のチャネル幅でチャネル断面積を大きくすることができる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、なお、実施の形態1〜3においてはn+−GaNからなる基板を利用していたが、これに限るものではなく、実施の形態4と同様にn-−GaNからなる基板を用い、ドレイン電極形成部にイオン注入工程によって高濃度n型領域(コンタクト層)を形成するようにしてもよい。
201…基板、202…第1半導体層、203…ゲート層、203a…トレンチ領域、204…絶縁層、204a…開口領域、205…第2半導体層、206…障壁層、207…絶縁層、208…第3半導体層、209…ゲート電極、210…ソース電極、211…ドレイン電極、221…チャネル。
Claims (6)
- n型とされた第1窒化物半導体からなる第1半導体層の上に、ゲート層を形成する第1工程と、
前記ゲート層に、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状のトレンチ領域を、前記ゲート層を貫通して形成する第2工程と、
前記トレンチ領域の底部の前記第1半導体層より前記第1窒化物半導体を再成長させて第2半導体層を形成する第3工程と、
前記第1窒化物半導体より高濃度にn型とされた第3窒化物半導体からなる第3半導体層を、前記第2半導体層に接続して形成する第4工程と、
前記ゲート層に接続するゲート電極を形成する第5工程と、
前記第3半導体層に接続するソース電極を形成する第6工程と、
前記第1半導体層に接続するドレイン電極を形成する第7工程と
を備えることを特徴とする窒化物半導体装置の製造方法。 - 請求項1記載の窒化物半導体装置の製造方法において、
前記ゲート層は、金属から構成する
ことを特徴とする窒化物半導体装置の製造方法。 - 請求項1記載の窒化物半導体装置の製造方法において、
前記ゲート層は、p型とされた第2窒化物半導体から構成する
ことを特徴とする窒化物半導体装置の製造方法。 - 請求項3記載の窒化物半導体装置の製造方法において、
前記第1半導体層の上に接して形成されたアンドープの第4窒化物半導体から構成された障壁層を備える
ことを特徴とする窒化物半導体装置の製造方法。 - 第1窒化物半導体からなる第1半導体層の上に接して、前記第1窒化物半導体より高濃度にn型とされた第2窒化物半導体からなる第2半導体層を形成する第1工程と、
前記第2半導体層および厚さ方向に一部の前記第1半導体層をパターニングし、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備えるメサ部を形成する第2工程と、
前記メサ部の周囲の前記第1半導体層の上にp型とされた第3窒化物半導体を再成長することで、前記第1半導体層における前記メサ部の複数の前記短冊状部分の間にゲート層を形成する第3工程と、
前記ゲート層に接続するゲート電極を形成する第4工程と、
前記第2半導体層に接続するソース電極を形成する第5工程と、
前記第1半導体層に接続するドレイン電極を形成する第6工程と
を備えることを特徴とする窒化物半導体装置の製造方法。 - 第1窒化物半導体からなる第1半導体層の上に、p型とされた前記第1窒化物半導体からなるゲート層を形成する第1工程と、
前記ゲート層の、平面視で所定の方向に延在して所定の間隔で配列された複数の短冊状部分を備えるメサ状部にn型の不純物を導入し、前記メサ状部の領域の前記ゲート層に、n型とされた第1窒化物半導体からなる第2半導体層を形成する第2工程と、
前記第1半導体層より高濃度にn型とされた前記第1窒化物半導体からなる第3半導体層を、前記第2半導体層に接続して形成する第3工程と、
前記ゲート層に接続するゲート電極を形成する第4工程と、
前記第3半導体層に接続するソース電極を形成する第5工程と、
前記第1半導体層に接続するドレイン電極を形成する第6工程と
を備えることを特徴とする窒化物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153538A JP2016032014A (ja) | 2014-07-29 | 2014-07-29 | 窒化物半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014153538A JP2016032014A (ja) | 2014-07-29 | 2014-07-29 | 窒化物半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016032014A true JP2016032014A (ja) | 2016-03-07 |
Family
ID=55442231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014153538A Pending JP2016032014A (ja) | 2014-07-29 | 2014-07-29 | 窒化物半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016032014A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063507A (ja) * | 2002-07-24 | 2004-02-26 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
JP2004282039A (ja) * | 2003-02-25 | 2004-10-07 | Tokyo Inst Of Technol | 電子デバイス |
JP2006253292A (ja) * | 2005-03-09 | 2006-09-21 | National Institute Of Advanced Industrial & Technology | 炭化珪素トランジスタ装置及びその製造方法 |
JP2008118082A (ja) * | 2006-10-11 | 2008-05-22 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
JP2009518862A (ja) * | 2005-12-05 | 2009-05-07 | セミサウス ラボラトリーズ インコーポレイテッド | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 |
JP2013219207A (ja) * | 2012-04-10 | 2013-10-24 | Sumitomo Electric Ind Ltd | 電力用半導体装置およびその製造方法 |
JP2013222933A (ja) * | 2012-04-19 | 2013-10-28 | Toyota Central R&D Labs Inc | トランジスタおよび駆動回路 |
JP5383652B2 (ja) * | 2008-03-04 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 電界効果トランジスタ及びその製造方法 |
-
2014
- 2014-07-29 JP JP2014153538A patent/JP2016032014A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063507A (ja) * | 2002-07-24 | 2004-02-26 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
JP2004282039A (ja) * | 2003-02-25 | 2004-10-07 | Tokyo Inst Of Technol | 電子デバイス |
JP2006253292A (ja) * | 2005-03-09 | 2006-09-21 | National Institute Of Advanced Industrial & Technology | 炭化珪素トランジスタ装置及びその製造方法 |
JP2009518862A (ja) * | 2005-12-05 | 2009-05-07 | セミサウス ラボラトリーズ インコーポレイテッド | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 |
JP2008118082A (ja) * | 2006-10-11 | 2008-05-22 | New Japan Radio Co Ltd | 窒化物半導体装置及びその製造方法 |
JP5383652B2 (ja) * | 2008-03-04 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2013219207A (ja) * | 2012-04-10 | 2013-10-24 | Sumitomo Electric Ind Ltd | 電力用半導体装置およびその製造方法 |
JP2013222933A (ja) * | 2012-04-19 | 2013-10-28 | Toyota Central R&D Labs Inc | トランジスタおよび駆動回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4737471B2 (ja) | 半導体装置およびその製造方法 | |
JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US9171946B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
US8405125B2 (en) | Semiconductor device and method for producing the same | |
US20130240951A1 (en) | Gallium nitride superjunction devices | |
US7465968B2 (en) | Semiconductor device and method for fabricating the same | |
JP2008311355A (ja) | 窒化物半導体素子 | |
CN111883588A (zh) | 用于hemt器件的侧壁钝化 | |
JP5655424B2 (ja) | 化合物半導体装置 | |
JP2011155221A (ja) | 半導体装置およびその製造方法 | |
JP2013065612A (ja) | 窒化物半導体装置およびその製造方法 | |
JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
JP2013229458A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP2013172108A (ja) | 半導体装置およびその製造方法 | |
TWI732813B (zh) | 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法 | |
JP2016086108A (ja) | 化合物半導体装置 | |
JP5666992B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 | |
JP2011119607A (ja) | 窒化物系化合物半導体装置、及びその製造方法 | |
JP2016032014A (ja) | 窒化物半導体装置の製造方法 | |
KR102071018B1 (ko) | 혼합 접합 드레인을 구비하는 질화물 반도체 소자 및 그 제조 방법 | |
JP6073825B2 (ja) | 半導体装置およびその製造方法 | |
JP2015204425A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP6406136B2 (ja) | 窒化物半導体装置およびその製造方法 | |
CN115799296A (zh) | Iii族氮化物二极管器件及其制作方法和应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180116 |