JP6406136B2 - 窒化物半導体装置およびその製造方法 - Google Patents
窒化物半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6406136B2 JP6406136B2 JP2015124003A JP2015124003A JP6406136B2 JP 6406136 B2 JP6406136 B2 JP 6406136B2 JP 2015124003 A JP2015124003 A JP 2015124003A JP 2015124003 A JP2015124003 A JP 2015124003A JP 6406136 B2 JP6406136 B2 JP 6406136B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan layer
- substrate
- region
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 150000004767 nitrides Chemical class 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910002704 AlGaN Inorganic materials 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 255
- 229910002601 GaN Inorganic materials 0.000 description 183
- 230000015556 catabolic process Effects 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
Description
本発明の第1実施形態について説明する。本実施形態では、GaNを主成分とする化合物半導体を用いたGaNデバイスを有する窒化物半導体装置として、横型のスイッチング素子を備える窒化物半導体装置について説明する。
AlGaN層3の膜厚は、10nm以上かつ200nm以下、好ましくは20nm以上かつ100nm以下に設定されている。AlGaN層3の膜厚を10nm未満にすると、2DEG面密度が8×1012cm-2よりも小さくなり素子のオン抵抗の増大原因となり、200nmを超えると歪緩和に伴う転位密度が増大し素子特性のバラツキが大きくなり製造歩留りの極端な減少を引き起こす。典型的には欠陥密度が1×1011cm-2以上となる。また、AlGaN層3の膜厚を20nm以上かつ100nm以下にすると、上記の材料の本質的な問題が生じず高濃度の2DEGかつ低欠陥密度であることから、好ましい。また、GaN層2のうちAlGaN層3の上に形成されているものの厚みも、同じ理由により上記と同じ膜厚範囲において設計する必要がある。特に40nm−100nmの範囲にすると、2DEGと界面と対になるGa/AlGaN界面に2次元ホールガス(2DHG)が2DEGと同じオーダーで形成されるため理想的なNSJ構造となり、素子の高耐圧化が容易になりより好ましい。
Si(111)にて構成された基板1の表面に、GaN層2およびn型のAlGaN層3が複数組繰り返し積層された構造を有する化合物半導体基板を用意する。例えば、基板1の表面に、GaN層2およびAlGaN層3をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法や超高純度、高精度にしたMBE(Molecular Beam Epitaxy:分子線エピタキシー)法などによって形成する。
AlGaN層3の表面に、酸化膜(SiO2)もしくは窒化膜(SiN)などによって構成されるマスク20を形成した後、マスク20をパターニングしてp−GaN層5の形成予定領域を開口させる。例えば、マスク20の表面に図示しないレジストを形成し、フォトリソグラフィ工程を経てレジストをパターニングしたのち、このレジストを用いてマスク20をパターニングする。この後、マスク20を用いたドライエッチング工程を行うことで、AlGaN層3およびGaN層2をエッチングし、最下層に位置するGaN層2まで達する凹部4を形成する。
さらに,マスク20によってAlGaN層3の表面を覆った状態でGaN層を選択的にエピタキシャル成長(以下、選択エピという)させる。これにより、まず、最表面に位置しているAlGaN層3の位置まで凹部4内を埋め込むようにp−GaN層5を選択エピしたのち、さらにその上にp+−GaN層6を選択エピする。このように、選択エピによってp−GaN層5やp+−GaN層6を形成しているため、これらを凹部4内にのみ形成することができる。
マスク20を除去した後、新たにマスク21を形成し、マスク20、21をパターニングしてn+−GaN層9、10の形成予定領域においてマスク20、21を開口させる。マスク21については、例えばマスク20と同じ材質で構成しており、マスク20と同様の手法によってパターニングしている。そして、マスク20、21を用いたドライエッチング工程を行うことで、AlGaN層3およびGaN層2をエッチングし、最下層に位置するGaN層2まで達する凹部7、8を形成する。
さらに、マスク21によってAlGaN層3の表面を覆った状態でGaN層を選択エピする。これにより、最表面に位置しているAlGaN層3の位置まで凹部7、8内を埋め込むようにn+−GaN層9、10が形成される。このように、選択エピによってn+−GaN層9、10を形成しているため、これらを凹部7、8内にのみ形成することができる。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して基板1の材料を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対して半絶縁層を備えたものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態は、第1〜第3実施形態に対してキャップ層を備えたものであり、その他については第1〜第3実施形態と同様であるため、第1〜第3実施形態と異なる部分についてのみ説明する。なお、ここでは第2実施形態の構成に対して本実施形態を適用した場合について説明するが、第1、第3実施形態についても同様である。
本発明の第5実施形態について説明する。本実施形態は、第1〜第4実施形態に対してGaN層2とAlGaN層3の構成を変更したものであり、その他については第1〜第4実施形態と同様であるため、第1〜第4実施形態と異なる部分についてのみ説明する。なお、ここでは第4実施形態の構成に対して本実施形態を適用した場合について説明するが、第1〜第3実施形態についても同様である。
本発明の第6実施形態について説明する。本実施形態は、第2、第4、第5実施形態に対してGaN層2とAlGaN層3の構成を変更したものであり、その他については第2〜第4実施形態と同様であるため、第2、第4、第5実施形態と異なる部分についてのみ説明する。なお、ここでは第4実施形態の構成に対して本実施形態を適用した場合について説明するが、第2、第5実施形態についても同様である。
本発明の第7実施形態について説明する。本実施形態は、第6実施形態に対してp−GaN層5、n+−GaN層9およびn−GaN層50の構造を変更したものである。その他については第6実施形態と同様であるため、第6実施形態と異なる部分についてのみ説明する。
上記第7実施形態では、n−GaN層50を備えるようにしているが、図12に示すように、n−GaN層50を失くして、p−GaN層5の上に直接n+−GaN層9が形成された構造としても良い。このような構造とすれば、n−GaN層50を備えていないため、空乏層の伸びがなく電子濃度が高くなっているn+−GaN層9側から直接p−GaN層5に電子の注入が行われる。したがって、より電流増幅率を向上させることが可能となる。
本発明の第8実施形態について説明する。本実施形態は、第1〜第7実施形態に対してp+−GaN層6の構成を変更したものであり、その他については第1〜第7実施形態と同様であるため、第1〜第7実施形態と異なる部分についてのみ説明する。なお、ここでは第4実施形態の構成に対して本実施形態を適用した場合について説明するが、第1〜第3、第5〜第7実施形態についても同様である。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2 GaN層
3 AlGaN層
5 p−GaN層
6 p+−GaN層
7、8 凹部
9、10 n+−GaN層
30 半絶縁層
40 キャップ層
50 n−GaN層
Claims (12)
- 半絶縁性もしくは半導体にて構成される基板(1)と、
前記基板上に形成され、電子走行層を構成するGaN層(2)および電子供給部を構成するAlGaN層(3)によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に突き出すように形成されたp型のGaN層(5)にて構成されるベース領域と、
前記p型のGaN層を挟んだ両側それぞれに配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたn型のGaN層(9、10)にて構成されるエミッタ領域およびコレクタ領域と、を有し、
前記チャネル形成層を構成する前記GaN層と前記AlGaN層との界面における前記GaN層側に2次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えていることを特徴とする窒化物半導体装置。 - 半絶縁性もしくは半導体にて構成される基板(1)と、
前記基板上に形成され、電子走行層を構成するGaN層(2)および電子供給部を構成するAlGaN層(3)によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に突き出すように形成されたp型のGaN層(5)にて構成されるベース領域と、
前記p型のGaN層に対して一方側に配置されたn型のGaN層(9)にて構成されるエミッタ領域と、
前記p型のGaN層に対して前記一方側の反対側に配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたn型のGaN層(10)にて構成されるコレクタ領域と、
前記エミッタ領域と前記ベース領域との間に配置されたn型のGaN層(50)と、を有し、
前記チャネル形成層を構成する前記GaN層と前記AlGaN層との界面における前記GaN層側に2次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えていることを特徴とする窒化物半導体装置。 - 前記ベース領域の上に形成され、前記ベース領域を構成するp型のGaN層よりも不純物濃度が高くされたp型のGaN層(6)によって構成されるコンタクト領域を備えていることを特徴とする請求項1または2に記載の窒化物半導体装置。
- 前記ベース領域は、前記エミッタ領域側および前記コレクタ領域側に張り出した断面T字形状とされていることを特徴とする請求項3に記載の窒化物半導体装置。
- 前記基板は、半導体材料によって構成されており、
前記ベース領域は、前記基板から離されていることを特徴とする請求項1、3および4のいずれか1つに記載の窒化物半導体装置。 - 前記基板は、半絶縁性材料によって構成されており、
前記ベース領域は、前記基板に接していることを特徴とする請求項1ないし4のいずれか1つに記載の窒化物半導体装置。 - 前記チャネル形成層は、前記GaN層と前記AlGaN層とが順番に積層されており、最上層のAlGaN層がGaNによって構成されるキャップ層(40)によって覆われていることを特徴とする請求項1ないし6のいずれか1つに記載の窒化物半導体装置。
- 前記チャネル形成層は、前記GaN層と前記AlGaN層の膜厚比が前記GaN層と前記AlGaN層とによってナチュラルスーパージャンクション構造を構成する値に制御されていることを特徴とする請求項1ないし7のいずれか1つに記載の窒化物半導体装置。
- 前記基板は、半絶縁材料によって構成されており、
前記チャネル形成層には、該チャネル形成層の最表面から前記基板に達する凹部(60)が形成され、該凹部内における該凹部の底面および側面に前記ベース領域が成膜されていると共に、該ベース領域の上に前記n型のGaN層と前記エミッタ領域とが順に成膜されていることを特徴とする請求項2に記載の窒化物半導体装置。 - 半絶縁性もしくは半導体にて構成される基板(1)と、
前記基板上に形成され、電子走行層を構成するGaN層(2)および電子供給部を構成するAlGaN層(3)によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたp型のGaN層(5)にて構成されるベース領域と、
前記p型のGaN層を挟んだ両側それぞれに配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたn型のGaN層(9、10)にて構成されるエミッタ領域およびコレクタ領域と、を有し、
前記チャネル形成層を構成する前記GaN層と前記AlGaN層との界面における前記GaN層側に2次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えている窒化物半導体装置の製造方法であって、
前記基板上に前記チャネル形成層を構成する前記GaN層および前記AlGaN層の組を複数組積層する工程と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように凹部(4)を形成する工程と、
前記凹部内にp型のGaN層を選択的にエピタキシャル成長させることで前記ベース領域を形成する工程と、を含んでいることを特徴とする窒化物半導体装置の製造方法。 - 前記エミッタ領域および前記コレクタ領域の形成予定位置において、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように凹部(7、8)を形成する工程と、
前記エミッタ領域および前記コレクタ領域の形成予定位置に形成された前記凹部内のそれぞれにn型のGaN層(9、10)を選択的にエピタキシャル成長させることで前記エミッタ領域および前記コレクタ領域を形成する工程と、を含んでいることを特徴とする請求項10に記載の窒化物半導体装置の製造方法。 - 半絶縁性もしくは半導体にて構成される基板(1)と、
前記基板上に形成され、電子走行層を構成するGaN層(2)および電子供給部を構成するAlGaN層(3)によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたp型のGaN層(5)にて構成されるベース領域と、
前記p型のGaN層に対して一方側に配置されたn型のGaN層(9)にて構成されるエミッタ領域と、
前記p型のGaN層に対して前記一方側の反対側に配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたn型のGaN層(10)にて構成されるコレクタ領域と、
前記エミッタ領域と前記ベース領域との間に配置されたn型のGaN層(50)と、を有し、
前記チャネル形成層を構成する前記GaN層と前記AlGaN層との界面における前記GaN層側に2次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えている窒化物半導体装置の製造方法であって、
前記基板上に前記チャネル形成層を構成する前記GaN層および前記AlGaN層の組を複数組積層する工程と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように凹部を形成したのち、該凹部内に前記ベース領域と前記n型のGaN層と前記エミッタ領域とを選択的にエピタキシャル成長させる工程と、を含んでいることを特徴とする窒化物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015124003A JP6406136B2 (ja) | 2015-06-19 | 2015-06-19 | 窒化物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015124003A JP6406136B2 (ja) | 2015-06-19 | 2015-06-19 | 窒化物半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017011070A JP2017011070A (ja) | 2017-01-12 |
JP6406136B2 true JP6406136B2 (ja) | 2018-10-17 |
Family
ID=57764195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015124003A Expired - Fee Related JP6406136B2 (ja) | 2015-06-19 | 2015-06-19 | 窒化物半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6406136B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6167960A (ja) * | 1984-09-11 | 1986-04-08 | Nippon Telegr & Teleph Corp <Ntt> | 横形バイポ−ラトランジスタ及びその製法 |
JPS62274661A (ja) * | 1986-05-22 | 1987-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 横形バイポ−ラトランジスタの製法 |
JPS63281461A (ja) * | 1987-05-13 | 1988-11-17 | Hitachi Ltd | 半導体装置 |
JP3430206B2 (ja) * | 2000-06-16 | 2003-07-28 | 学校法人 名城大学 | 半導体素子の製造方法及び半導体素子 |
JP5344445B2 (ja) * | 2005-11-11 | 2013-11-20 | 独立行政法人産業技術総合研究所 | 半導体素子 |
JP2008004807A (ja) * | 2006-06-23 | 2008-01-10 | Hitachi Ltd | ヘテロ接合バイポーラトランジスタ |
JP2011176214A (ja) * | 2010-02-25 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタおよびその製造方法 |
JP5864214B2 (ja) * | 2011-10-31 | 2016-02-17 | 株式会社日立製作所 | 半導体装置 |
-
2015
- 2015-06-19 JP JP2015124003A patent/JP6406136B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017011070A (ja) | 2017-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6304155B2 (ja) | 窒化物半導体装置 | |
JP6701282B2 (ja) | 抵抗率増強領域を有する半導体デバイスおよびその製造方法 | |
US8710550B2 (en) | Semiconductor device with hetero-junction bodies | |
JP5841417B2 (ja) | 窒化物半導体ダイオード | |
JP5190923B2 (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
JP2004260140A (ja) | Iii族窒化物半導体を有する半導体素子 | |
JP6507983B2 (ja) | 窒化物半導体装置 | |
CN110476254B (zh) | 具有垂直结构的异质结晶体管 | |
JP7224300B2 (ja) | 半導体装置 | |
JP5655424B2 (ja) | 化合物半導体装置 | |
CN104347696A (zh) | 半导体装置以及其制造方法 | |
US9263567B2 (en) | Nitride high electron mobility transistor having a channel forming stack | |
KR20150051822A (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
CN114270532B (zh) | 半导体装置及其制造方法 | |
CN116779643A (zh) | 具有栅极钝化区的氮化镓hemt器件及其制备方法 | |
JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
JP4645753B2 (ja) | Iii族窒化物半導体を有する半導体素子 | |
JP2013229458A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP6641868B2 (ja) | 窒化物半導体装置 | |
JP2007115861A (ja) | へテロ接合トランジスタ | |
JP5270997B2 (ja) | Iii族窒化物系化合物半導体基板とその製造方法 | |
JP6406136B2 (ja) | 窒化物半導体装置およびその製造方法 | |
JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP5638225B2 (ja) | へテロ接合電界効果トランジスタ及びその製造方法 | |
WO2023219046A1 (ja) | 窒化物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180903 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6406136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |